JP2018207094A - 炭化ケイ素ウエハおよびその位置決めエッジ加工方法 - Google Patents

炭化ケイ素ウエハおよびその位置決めエッジ加工方法 Download PDF

Info

Publication number
JP2018207094A
JP2018207094A JP2018043869A JP2018043869A JP2018207094A JP 2018207094 A JP2018207094 A JP 2018207094A JP 2018043869 A JP2018043869 A JP 2018043869A JP 2018043869 A JP2018043869 A JP 2018043869A JP 2018207094 A JP2018207094 A JP 2018207094A
Authority
JP
Japan
Prior art keywords
silicon carbide
flat
carbide wafer
diameter
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018043869A
Other languages
English (en)
Inventor
▲禅▼儒 ▲温▼
▲禅▼儒 ▲温▼
Chan-Ju Wen
慰國 ▲黄▼
慰國 ▲黄▼
Wei-Kuo Huang
依晴 李
I-Ching Li
依晴 李
▲啓▼祥 謝
Chi-Hsiang Hsieh
▲啓▼祥 謝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2018207094A publication Critical patent/JP2018207094A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】搬送中や箱に梱包している間にウエハが破損するのを回避することができる炭化ケイ素ウエハおよびその位置決めエッジ加工方法を提供する。
【解決手段】炭化ケイ素（ＳｉＣ）ウエハ１００は、第１フラット１０２および第２フラット１０４を有する。第１Ｒコーナー１０６は、それぞれ第１フラットの２つの端部と炭化ケイ素ウエハのエッジの間の接続部分１０２ａと１０２ｂに配置され、１〜１０ｍｍの半径ｒ１を有する。第２Ｒコーナー１０８は、それぞれ第２フラットの２つの端部と炭化ケイ素ウエハのエッジの間の接続部分１０４ａと１０４ｂに配置され、１〜１０ｍｍの半径ｒ２を有する。フラットの２つの端部と炭化ケイ素ウエハのエッジの間の接続部分のＲコーナーは、最適な半径を有するため、ウエハ加工の収率および品質を上げることができる。
【選択図】図１

Description

本発明は、炭化ケイ素（ＳｉＣ）ウエハの加工技術に関するものであり、特に、炭化ケイ素ウエハの位置決めエッジ加工方法に関するものである。
従来の半導体シリコンウエハと比較して、炭化ケイ素ウエハは、バンドギャップが広く、熱安定性が高いため、高温、高圧、高周波数、高電力、および光電子応用の電子部品に幅広く使用されている。
しかしながら、炭化ケイ素ウエハは、硬度が高い。そのため、炭化ケイ素ウエハのオリエンテーション・フラット(orientation flat)とウエハエッジの接続部分で加工するのは容易ではない。したがって、フラットとウエハエッジの接続部分に応力集中問題が生じる可能性がある。炭化ケイ素ウエハは、搬送時や箱に梱包される時に破損しやすいため、炭化ケイ素ウエハの収率を増やすことができない。
本発明は、炭化ケイ素ウエハのフラットの２つの端部の応力を減らす炭化ケイ素ウエハを提供する。
本発明は、さらに、炭化ケイ素ウエハの収率を増やすための位置決めエッジ加工方法を提供する。
本発明の１つは、第１フラットおよび第２フラットを有する炭化ケイ素ウエハを含む。炭化ケイ素ウエハにおいて、第１Ｒコーナー（rounded corner）は、第１フラットの一端と炭化ケイ素ウエハのエッジの間の接続部分、および第１フラットの他端と炭化ケイ素ウエハのエッジの間の接続部分に配置され、第２Ｒコーナーは、第２フラットの一端と炭化ケイ素ウエハのエッジの間の接続部分、および第２フラットの他端と炭化ケイ素ウエハのエッジの間の接続部分に配置される。第１Ｒコーナーは、１〜１０ｍｍの半径を有し、第２Ｒコーナーは、１〜１０ｍｍの半径を有する。
１つの実施形態において、第１Ｒコーナーの半径は、第２Ｒコーナーの半径に等しい。
１つの実施形態において、第１Ｒコーナーの半径は、第２Ｒコーナーの半径よりも大きい。
１つの実施形態において、第１フラットの幅は、第２フラットの幅よりも大きい。
１つの実施形態において、第１フラットは、第２フラットに対して９０°に配置される。
１つの実施形態において、炭化ケイ素ウエハの直径は、５０〜２００ｍｍである。
本発明の別の１つは、炭化ケイ素ウエハの位置決めエッジ加工方法を含む。この方法では、炭化ケイ素ウエハの正式仕様書を検閲して、炭化ケイ素ウエハの直径ＷＤ、炭化ケイ素ウエハの第１フラットの直径ＯＤ１、および炭化ケイ素ウエハの第２フラットの直径ＯＤ２を取得する。そして、炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が対応する第１スペック値よりも大きいか、またはそれに等しい時に、処理回数を評定する。評定した処理回数に基づいて、炭化ケイ素ウエハに多段階供給（multi-stage feeding）を行い、第１フラットの２つの端部と炭化ケイ素ウエハのエッジの間の接続部分にそれぞれ配置された第１Ｒコーナーを形成するとともに、第２フラットの２つの端部と炭化ケイ素ウエハのエッジの間の接続部分にそれぞれ配置された第２Ｒコーナーを形成する。多段階供給の後、炭化ケイ素ウエハを検閲して、炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、第２フラットの直径ＯＤ２、第１フラットの幅ＯＦ１、第２フラットの幅ＯＦ２、第１Ｒコーナーの半径ｒ１、および第２Ｒコーナーの半径ｒ２の値を取得する。炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が対応する第２スペック値よりも大きいか、またはそれに等しい時に、炭化ケイ素ウエハ加工を終了する。
別の実施形態において、炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が対応する第１スペック値よりも小さい時に、炭化ケイ素ウエハを交換する。
別の実施形態において、炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が対応する第２スペック値よりも小さい時に、炭化ケイ素ウエハを交換する。
以上のように、本発明は、最適な半径を有するＲコーナーをフラットの２つの端部とウエハエッジの接続部分に配置するため、接続部分の応力を減らすことができる。そのため、搬送中や箱の梱包している間に炭化ケイ素ウエハが破損しにくく、炭化ケイ素ウエハの収率が上がる。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
添付図面は、本発明の原理がさらに理解されるために含まれており、本明細書に組み込まれかつその一部を構成するものである。図面は、本発明の実施形態を例示しており、説明とともに、本発明の原理を説明する役割を果たしている。
本発明の１つの実施形態に係る炭化ケイ素ウエハを示す図である。 本発明の別の実施形態に係る炭化ケイ素ウエハの位置決めエッジ加工を示すフロー図である。 実施例および比較例の収率を示す棒グラフである。
以下、図面を用いて本発明の実施形態について詳しく説明する。しかしながら、これらの実施形態は、単なる例示であり、本発明を限定するものではない。図面に示したここで使用する方法、構造、および／または材料の共通点は、文字説明の補充である。例えば、領域および／または構造の相対的大きさおよび位置は、明確に示す理由により縮小または拡大してもよい。
図１は、本発明の１つの実施形態に係る炭化ケイ素ウエハを示す図である。図１において、炭化ケイ素ウエハ１００は、第１フラット１０２および第２フラット１０４を有する。第１フラット１０２は、主フラット（primary flat）であってもよく、第２フラット１０４は、副フラット（secondary flat）であってもよいが、本発明はこれに限定されない。第１Ｒコーナー１０６は、それぞれ第１フラット１０２の２つの端部１０２ａおよび１０２ｂとそれに隣接するウエハエッジ１００ａの接続部分に配置され、第１Ｒコーナー１０６は、１〜１０ｍｍの半径ｒ１を有する。第２Ｒコーナー１０８は、それぞれ第２フラット１０４の２つの端部１０４ａおよび１０４ｂとそれに隣接するウエハエッジ１００ａの接続部分に配置され、第２Ｒコーナー１０８は、１〜１０ｍｍの半径ｒ２を有する。炭化ケイ素ウエハの異なる大きさに応じて、半径ｒ１および半径ｒ２の範囲は、わずかに異なってもよい。下記の表１を参照されたい。
Figure 2018207094
本発明の１つの実施形態において、第１Ｒコーナーの半径ｒ１は、第２Ｒコーナーの半径ｒ２に等しいか、またはそれよりも大きい。第１フラット１０２の幅ＯＦ１は、第２フラット１０４の幅ＯＦ２よりも大きい。ここで、用語「ＯＦ」は、「オリエンテーション・フラット（orientation flat）」の略語である。第１フラット１０２は、第２フラット１０４に対して９０°に配置されてもよい。つまり、第１フラット１０２および第２フラット１０４の延伸線は、９０°の角度を形成してもよい。また、炭化ケイ素ウエハ１００の直径ＷＤは、例えば、５０〜２００ｍｍであるが、必要に応じて調整することができる。
図２は、本発明の別の実施形態に係る炭化ケイ素ウエハの位置決めエッジ加工を示すフロー図である。図２の略称は、図１の略称を参照することができる。
図２において、ステップ２００を実行し、炭化ケイ素ウエハの正式仕様書を検閲して、炭化ケイ素ウエハの直径ＷＤ、炭化ケイ素ウエハの第１フラットの直径ＯＤ１、および炭化ケイ素ウエハの第２フラットの直径ＯＤ２を取得する。
次に、ステップ２０２において、炭化ケイ素ウエハの直径ＷＤ、炭化ケイ素ウエハの第１フラットの直径ＯＤ１、および炭化ケイ素ウエハの第２フラットの直径ＯＤ２が対応する第１スペック値よりも大きいか、またはそれに等しい時に、処理回数を評定する。いわゆる「第１スペック値」は、ＷＤ、ＯＤ１、およびＯＤ２に対応する所定値である。そのため、第１スペック値は、１つの単一値ではなく、いくつかの異なる値を有する。
炭化ケイ素ウエハの直径ＷＤ、炭化ケイ素ウエハの第１フラットの直径ＯＤ１、および炭化ケイ素ウエハの第２フラットの直径ＯＤ２が第１スペック値よりも大きいか、またはそれに等しい時に、ステップ２０４（処理回数評定）を実行する。炭化ケイ素ウエハは硬度が高いため、多段階供給モードの加工を採用して、炭化ケイ素ウエハの損傷を回避する。ステップ２００で得られた最初のスペック値と第１スペック値を比較して、この評定により仕上げ量を得ることができる。この仕上げ量から、さらに、処理回数を得ることができる。例えば、処理回数は、２〜１０であってもよいが、本発明はこれに限定されない。
しかしながら、炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が第１スペック値よりも小さい時は、炭化ケイ素ウエハをこれ以上加工することができない。そのため、炭化ケイ素ウエハを新しい炭化ケイ素ウエハと交換して（ステップ２０６）、位置決めエッジ加工を行う。
ステップ２０４の後、評定した処理回数に基づいて、炭化ケイ素ウエハにステップ２０８の多段階供給を行い、第１フラットの２つの端部と炭化ケイ素ウエハのエッジの間の接続部分にそれぞれ第１Ｒコーナーを形成し、第２フラットの２つの端部と炭化ケイ素ウエハのエッジの間の接続部分にそれぞれ第２Ｒコーナーを形成する。多段階供給は、例えば、数回の粗粉砕（coarse grinding）および１回の微粉砕（fine grinding）を含む。例えば、評定した処理回数が５である場合、多段階供給は、４回の粗粉砕と１回の微粉砕を含み、砥石車の数（粒子サイズ）は、例えば、＃３００〜＃３０００である。
ステップ２０８を終了した後、ステップ２１０を行う。加工した炭化ケイ素ウエハを検閲して、炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、第１フラットの幅ＯＦ１、第２フラットの直径ＯＤ２、第２フラットの幅ＯＦ２、第１Ｒコーナーの半径ｒ１、および第２Ｒコーナーの半径ｒ２の値を取得する。
そして、ステップ２１２を行う。炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が対応する第２スペック値よりも大きいか、またはそれに等しいかどうかを確認する。いわゆる「第２スペック値」とは、ＷＤ、ＯＤ１、およびＯＤ２の所定値である。対応する第２スペック値は、対応する第１スペック値と異なっていてもよく、いくつかの異なる値を含む。
炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が対応する第２スペック値よりも小さい時に、炭化ケイ素ウエハを交換する（ステップ２０６）。反対に、炭化ケイ素ウエハの直径ＷＤ、第１フラットの直径ＯＤ１、および第２フラットの直径ＯＤ２が対応する第２スペック値よりも大きいか、またはそれに等しい時は、炭化ケイ素ウエハの位置決めエッジ加工を終了する。
本発明の効果を証明するため、実験を行ったが、本発明はこれに限定されない。
＜実施例＞
４インチの炭化ケイ素ウエハを使用した。炭化ケイ素ウエハは、第１フラットと第２フラットを有する。第１スペック値は、ＷＤ：１００．１±０．０５ｍｍ、ＯＤ１：９７．４±０．０５ｍｍ、およびＯＤ２：９９．３±０．０５ｍｍを含む。第２スペック値は、ＷＤ：１００±０．０５ｍｍ、ＯＤ１：９７．３±０．０５ｍｍ、およびＯＤ２：９９．２±０．０５ｍｍを含む。
図２に基づいて位置決め加工を行い、炭化ケイ素ウエハの第１Ｒコーナーおよび第２Ｒコーナーが最適な半径範囲に入るようにした。
＜比較例＞
第１フラットと第２フラットを有する４インチの炭化ケイ素ウエハを使用したが、炭化ケイ素ウエハを実施例の位置決め加工で加工しなかった。
＜収率＞
実施例および比較例の４０片の炭化ケイ素ウエハのエッジを丸み付けし（edge-rounding）、ウエハのエッジにある微小亀裂を除去した。光学顕微鏡（optical microscope, OM）を使用して、炭化ケイ素ウエハが破損しているかどうかを調べた。その結果を図３に示す。エッジプロファイル機（edge profile instrument）で面取りの投影を調べることにより、面取りのスペックを検閲することができる。図３において、本実施例の炭化ケイ素ウエハは、全く破損しておらず、収率は１００％であった。しかしながら、比較例の収率は、３３．３３％しかなかった。
したがって、炭化ケイ素ウエハのフラットの２つの端部と隣接するウエハエッジの接続部分は、最適な半径範囲のＲコーナーを有するため、搬送中や箱に梱包している間にウエハが破損するのを回避することができ、炭化ケイ素ウエハの収率および品質を上げる効果を達成することができる。
本発明の炭化ケイ素ウエハは、高温、高圧、高周波数、高電力、および光電子応用の電子部品に有用である。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１００ 炭化ケイ素ウエハ
１００ａ エッジ
１０２ 第１フラット
１０２ａ、１０２ｂ 第１フラットの２つの端部
１０４ 第２フラット
１０４ａ、１０４ｂ 第２フラットの２つの端部
１０６ 第１Ｒコーナー
１０８ 第２Ｒコーナー
２００、２０２、２０４、２０６、２０８、２１０、２１２ ステップ
ＯＤ１、ＯＤ２、ＷＤ 直径
ＯＦ１、ＯＦ２ 幅
ｒ１、ｒ２ 半径

Claims (9)

  1. 第１フラットおよび第２フラットを有する炭化ケイ素（ＳｉＣ）ウエハであって、
    前記第１フラットの一端と前記炭化ケイ素ウエハのエッジの間の接続部分、および前記第１フラットの他端と前記炭化ケイ素ウエハの前記エッジの間の接続部分に配置され、１〜１０ｍｍの半径を有する第１Ｒコーナーと、
    前記第２フラットの一端と前記炭化ケイ素ウエハの前記エッジの間の接続部分、および前記第２フラットの他端と前記炭化ケイ素ウエハの前記エッジの間の接続部分に配置され、１〜１０ｍｍの半径を有する第２Ｒコーナーと、
    を含む炭化ケイ素ウエハ。
  2. 前記第１Ｒコーナーの前記半径が、前記第２Ｒコーナーの前記半径に等しい請求項１に記載の炭化ケイ素ウエハ。
  3. 前記第１Ｒコーナーの前記半径が、前記第２Ｒコーナーの前記半径よりも大きい請求項１に記載の炭化ケイ素ウエハ。
  4. 前記第１フラットの幅が、前記第２フラットの幅よりも大きい請求項１〜３のいずれか１項に記載の炭化ケイ素ウエハ。
  5. 前記第１フラットが、前記第２フラットに対して９０°に配置された請求項１〜４のいずれか１項に記載の炭化ケイ素ウエハ。
  6. 前記炭化ケイ素ウエハの直径が、５０〜２００ｍｍである請求項１〜５のいずれか１項に記載の炭化ケイ素ウエハ。
  7. 炭化ケイ素ウエハの位置決めエッジ加工方法であって、
    前記炭化ケイ素ウエハの正式仕様書を検閲して、前記炭化ケイ素ウエハの直径、前記炭化ケイ素ウエハの第１フラットの直径、および前記炭化ケイ素ウエハの第２フラットの直径を取得することと、
    前記炭化ケイ素ウエハの前記直径、前記第１フラットの前記直径、および前記第２フラットの前記直径が第１スペック値よりも大きいか、またはそれに等しい時に、処理回数を評定することと、
    前記評定した処理回数に基づいて、前記炭化ケイ素ウエハに多段階供給を行い、前記第１フラットの２つの端部と前記炭化ケイ素ウエハのエッジの間の接続部分にそれぞれ配置された第１Ｒコーナーを形成するとともに、前記第２フラットの２つの端部と前記炭化ケイ素ウエハの前記エッジの間の接続部分にそれぞれ配置された第２Ｒコーナーを形成することと、
    前記多段階供給の後に前記炭化ケイ素ウエハを検閲して、前記炭化ケイ素の前記直径、前記第１フラットの前記直径、前記第１フラットの幅、前記第２フラットの前記直径、前記第２フラットの幅、前記第１Ｒコーナーの半径、および前記第２Ｒコーナーの半径の値を取得することと、
    前記炭化ケイ素ウエハの前記直径、前記第１フラットの前記直径、および前記第２フラットの前記直径が第２スペック値よりも大きいか、またはそれに等しい時に、加工を終了することと、
    を含む方法。
  8. 前記炭化ケイ素ウエハの前記直径、前記第１フラットの前記直径、および前記第２フラットの前記直径が前記第１スペック値よりも小さい時に、前記炭化ケイ素ウエハを交換することをさらに含む請求項７に記載の方法。
  9. 前記炭化ケイ素ウエハの前記直径、前記第１フラットの前記直径、および前記第２フラットの前記直径が前記第２スペック値よりも小さい時に、前記炭化ケイ素ウエハを交換することをさらに含む請求項７または８に記載の方法。
JP2018043869A 2017-06-08 2018-03-12 炭化ケイ素ウエハおよびその位置決めエッジ加工方法 Pending JP2018207094A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106118979 2017-06-08
TW106118979A TW201903224A (zh) 2017-06-08 2017-06-08 碳化矽晶片及其定位邊加工方法

Publications (1)

Publication Number Publication Date
JP2018207094A true JP2018207094A (ja) 2018-12-27

Family

ID=64564275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018043869A Pending JP2018207094A (ja) 2017-06-08 2018-03-12 炭化ケイ素ウエハおよびその位置決めエッジ加工方法

Country Status (4)

Country Link
US (1) US20180358443A1 (ja)
JP (1) JP2018207094A (ja)
CN (1) CN109037307A (ja)
TW (1) TW201903224A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000084811A (ja) * 1998-09-16 2000-03-28 Tokyo Seimitsu Co Ltd ウェーハ面取り装置
JP2003086474A (ja) * 2001-09-14 2003-03-20 Dowa Mining Co Ltd ノッチ付き化合物半導体ウエハ
WO2016017319A1 (ja) * 2014-07-28 2016-02-04 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法、ＳｉＣエピタキシャルウェハ
WO2016038980A1 (ja) * 2014-09-08 2016-03-17 住友電気工業株式会社 炭化珪素単結晶基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5580831A (en) * 1993-07-28 1996-12-03 Fujitsu Limited Sawcut method of forming alignment marks on two faces of a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000084811A (ja) * 1998-09-16 2000-03-28 Tokyo Seimitsu Co Ltd ウェーハ面取り装置
JP2003086474A (ja) * 2001-09-14 2003-03-20 Dowa Mining Co Ltd ノッチ付き化合物半導体ウエハ
WO2016017319A1 (ja) * 2014-07-28 2016-02-04 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法、ＳｉＣエピタキシャルウェハ
WO2016038980A1 (ja) * 2014-09-08 2016-03-17 住友電気工業株式会社 炭化珪素単結晶基板およびその製造方法

Also Published As

Publication number Publication date
US20180358443A1 (en) 2018-12-13
CN109037307A (zh) 2018-12-18
TW201903224A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
KR101659380B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
KR102424818B1 (ko) 플라즈마 처리 장치 및 포커스 링
JP5659493B2 (ja) 気相成長方法
KR102136197B1 (ko) 탄화탄탈 코팅 재료
US10049858B2 (en) System and method for protection of vacuum seals in plasma processing systems
US20160307742A1 (en) Edge ring for bevel polymer reduction
US20130344775A1 (en) Wafer processing method
JP2018207094A (ja) 炭化ケイ素ウエハおよびその位置決めエッジ加工方法
TWI636165B (zh) 磊晶晶圓
KR101455784B1 (ko) 클러스터형 반도체 처리 장치
CN106548967A (zh) 承载装置以及半导体加工设备
KR20140004724U (ko) 실리콘 기판들의 프로세스를 위한 고성능 및 긴 수명의 에지 링
TWI566290B (zh) Circular splitting method
JP2015088573A (ja) プラズマ処理装置
CN101034730A (zh) 磁感应器的制作方法
US20160351428A1 (en) Wafer transport device
JP2022098504A (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP6924593B2 (ja) エピタキシャルウェーハの製造方法
KR20210113425A (ko) 정전 척킹을 위한 방법 및 툴
CN104051293A (zh) 晶圆边缘保护装置
US20160133781A1 (en) Reusable substrate carrier
EP4286562A1 (en) Sic substrate and sic epitaxial wafer
CN105489463A (zh) 预清洗腔室及半导体加工设备
JP2018144221A (ja) 両面研磨装置用キャリア
KR20230169019A (ko) SiC 기판 및 SiC 에피택셜 웨이퍼

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191024