KR20210113425A - 정전 척킹을 위한 방법 및 툴 - Google Patents

정전 척킹을 위한 방법 및 툴 Download PDF

Info

Publication number
KR20210113425A
KR20210113425A KR1020217028239A KR20217028239A KR20210113425A KR 20210113425 A KR20210113425 A KR 20210113425A KR 1020217028239 A KR1020217028239 A KR 1020217028239A KR 20217028239 A KR20217028239 A KR 20217028239A KR 20210113425 A KR20210113425 A KR 20210113425A
Authority
KR
South Korea
Prior art keywords
substrate
impedance
process chamber
voltage
electrostatic chuck
Prior art date
Application number
KR1020217028239A
Other languages
English (en)
Inventor
루 쑤
사라 미셸 보벡
프라샨트 쿠마르 쿨쉬레쉬타
병 석 권
벤카타 샤라트 찬드라 파리미
광덕 더글라스 이
주안 카를로스 로카-알바레즈
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210113425A publication Critical patent/KR20210113425A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/12—Measuring electrostatic fields or voltage-potential
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본원에서 설명되는 실시예들은 정전 척킹 성능을 모니터링하기 위한 방법들 및 툴들에 관한 것이다. 단지 하나의 휜 기판 및 하나의 기준 기판만을 필요로 하는 성능 시험이 수행된다. 시험을 실행하기 위해, 기준 기판은 프로세스 챔버의 정전 척 상에 포지셔닝되고 휜 기판은 기준 기판 상에 포지셔닝된다. 전력원으로부터 정전 척으로 전압이 인가되어서, 휜 기판을 기준 기판에 고정하기 위한 정전 척킹력을 생성한다. 그 후, 정전 척킹력이 휜 기판을 평탄한 형태로 유지하기에는 너무 약해서 휜 웨이퍼의 디척킹을 초래할 때까지, 인가되는 전압이 증분식으로 감소된다. 센서를 사용하여 증착 동안 챔버의 임피던스를 모니터링함으로써, 기준 기판의 임피던스와 휜 기판의 임피던스가 서로 벗어날 때 디척킹 임계 전압이 식별될 수 있다.

Description

정전 척킹을 위한 방법 및 툴
[0001] 본원에서 설명되는 실시예들은 일반적으로, 반도체 프로세스들을 모니터링하기 위한 방법들 및 툴들에 관한 것으로, 더욱 상세하게는, 반도체 프로세스들 내에서 정전 척킹 성능을 모니터링하기 위한 방법들 및 툴들에 관한 것이다.
[0002] 반도체 디바이스들에서 메모리 밀도가 증가함에 따라, 멀티-스택 구조의 웨이퍼 휨(bow)도 또한 증가한다. 결과적으로, 후속 PECVD(plasma enhanced chemical vapor deposition) 프로세스들 동안 웨이퍼를 확실히 평탄하게 하고 이 웨이퍼의 평탄도를 홀딩하기 위해 충분한 양(amount)의 클램핑력(clamping force)이 요구된다. PECVD 챔버들에서, 정전 척킹력(electrostatic chucking force)은, 단지 웨이퍼의 전방 표면에 대한 플라즈마 커플링 및 RF 접지로 RF(radio frequency) 경로가 유지되어서 증착 프로세스들 동안 휜(bowed) 웨이퍼를 하부(underlying)의 가열기 기판에 척킹하는 역할을 하도록 충분히 강해야 한다. 프로세스 온도가 증가함에 따라 휜 웨이퍼의 뒤틀림(warpage)이 증가하며; 그러므로, 고온 PECVD 프로세스들의 척킹 성능을 평가하기 위한 신뢰성 있는 방법을 설정하는 것이 매우 중요하다. 정전 척 성능은, 프로세스 챔버 하드웨어 및 툴들에 대한 중대한 정보를 제공할 수 있기 때문에 평가하는 데 매우 유용한 파라미터이다.
[0003] 그러나, 종래의 정전 척킹 성능 시험들은 단점들을 갖는다. 예컨대, 종래의 정전 척킹 성능 시험들은 상이한 막 두께들을 갖는 다수의 휜 웨이퍼들의 사용을 필요로 한다. 이들 시험들에서 척킹에 대한 성공 기준들은, 접지로의 지속적인 RF 경로를 정량화하기 위해, 휜 웨이퍼들과 비교하여 평탄하게 증착된 막의 두께에 기반할 수 있다. 척킹력이 손실되고 웨이퍼 휨이 증가함에 따라, 웨이퍼 후면 상에 증착이 발생하여서 전방 막 두께의 손실을 초래한다.
[0004] 위에서 설명된 시험 방법이 프로세스 챔버의 정확한 척킹 마진을 제공할 수 있지만, 다수의 웨이퍼 실행들 및 단면 SEM(scanning electron microscope)들을 필요로 하고, 이는 매우 시간 소모적이다. 프로세스 챔버 하드웨어 또는 프로세스 조건들을 비교하기 위해, 시험은 정확한 정보를 얻도록 다수 번 수행될 필요가 있다. 더욱이, 생산 PECVD 챔버의 경우, 시간의 경과에 따른 하드웨어 및 프로세스 드리프트가 흔한 문제이다. 시간의 경과에 따른 챔버 조건을 모니터링하기 위해, 다수의 시험들이 연장된 시간 기간에 걸쳐 챔버 안정성을 보장하도록 챔버 생산 전반에 걸쳐 수행될 필요가 있어서, 더 많은 다운타임이 추가되고 챔버에 대한 더욱 주기적인 유지보수가 요구된다.
[0005] 이에 따라서, 반도체 프로세스들 내에서 정전 척킹 성능을 모니터링하기 위한 새롭고 더욱 효율적인 시험이 필요하다.
[0006] 본원에서 설명되는 하나 이상의 실시예들은 일반적으로, 반도체 프로세스들 내에서 정전 척킹 성능을 모니터링하기 위한 방법들 및 툴들에 관한 것이다.
[0007] 일 실시예에서, 정전 척킹 성능을 모니터링하기 위한 방법은, 프로세스 챔버의 정전 척 상에 기준(reference) 기판을 포지셔닝하는 단계; 기준 기판 상에 휜 기판을 포지셔닝하는 단계; 정전 척의 전극에 전력을 인가하는 단계; 센서를 사용하여 기준 기판의 임피던스 및 휜 기판의 임피던스를 모니터링하는 단계; 및 기준 기판의 임피던스와 휜 기판의 임피던스가 서로 벗어날(deviate) 때까지 전력의 전압을 증분식으로(incrementally) 감소시키는 단계를 포함한다.
[0008] 다른 실시예에서, 반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법은, 프로세스 챔버의 정전 척 상에 기준 기판을 포지셔닝하는 단계; 기준 기판 상에 휜 기판을 포지셔닝하는 단계; 센서를 사용하여 기준 기판의 임피던스 및 휜 기판의 임피던스를 모니터링하는 단계; 기준 기판의 임피던스와 휜 기판의 임피던스가 서로 벗어날 때까지 전력의 전압을 증분식으로 감소시키는 단계; 및 기준 기판의 임피던스와 휜 기판의 임피던스가 서로 벗어날 때 프로세스 챔버의 프로세스 파라미터들을 결정하는 단계를 포함한다.
[0009] 다른 실시예에서, 프로세스 챔버에서 정전 척 성능을 모니터링하기 위한 셋업(setup)은, 프로세스 챔버 내의 정전 척 상의 기준 기판; 기준 기판 상의 휜 기판; 정전 척과 접지 사이에 포지셔닝된 센서; 정전 척의 전극에 전력을 공급하도록 구성된 전력원; 및 프로세스 챔버의 동작을 조절하도록 구성된 제어기를 포함하고, 제어기는 프로세서 상에서의 실행을 위한 명령들을 포함하는 메모리를 포함하고, 명령들은, 센서를 사용하여 기준 기판의 임피던스 및 휜 기판의 임피던스를 모니터링하기 위한 명령; 및 기준 기판의 임피던스와 휜 기판의 임피던스가 서로 벗어날 때까지 전력원으로부터의 전압을 증분식으로 감소시키기 위한 명령을 포함한다.
[0010] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 개시내용의 더욱 상세한 설명이 실시예들을 참조함으로써 이루어질 수 있으며, 이러한 실시예들 중 일부는 첨부된 도면들에 예시된다. 그러나, 첨부된 도면들이 본 개시내용의 통상적인 실시예들만을 예시하며 이에 따라 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 동일하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0011] 도 1은 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 반도체 기판을 프로세싱하기 위한 프로세스 챔버의 개략적인 단면도이고;
[0012] 도 2a는 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 시간의 함수로써 도 1에 도시된 기준 웨이퍼 및 휜 웨이퍼의 임피던스를 예시하는 그래프이고;
[0013] 도 2b는 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 시간의 함수로써 도 1에 도시된 전력원으로부터의 전압을 예시하는 그래프이며; 그리고
[0014] 도 3은 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 정전 척킹 성능을 모니터링하기 위한 방법이다.
[0015] 다음의 설명에서, 많은 특정 세부사항들이 본 개시내용의 실시예들의 더욱 완전한 이해를 제공하기 위해 제시된다. 그러나, 본 개시내용의 실시예들 중 하나 이상이 이들 특정 세부사항들 중 하나 이상 없이 실시될 수 있다는 것이 당업자에게 자명할 것이다. 다른 사례들에서, 본 개시내용의 실시예들 중 하나 이상을 모호하게 하는 것을 회피하기 위하여, 잘 알려진 특징들은 설명되지 않았다.
[0016] 본원에서 설명되는 실시예들은 일반적으로, 반도체 프로세스들 내에서 정전 척킹 성능을 모니터링하기 위한 방법들 및 툴들에 관한 것이다. 본원에서 설명되는 실시예들에서, 단지 하나의 휜 기판 및 하나의 기준 기판만을 필요로 하는 정전 척킹 성능 시험이 수행된다. 시험을 실행하기 위해, 기준 기판은 프로세스 챔버의 정전 척 상에 포지셔닝되고 휜 기판은 기준 기판 상에 포지셔닝된다. 센서가 정전 척과 접지 사이에 포지셔닝되는 한편, 전력원이 정전 척의 전극에 전력을 공급하도록 구성된다. 전력원으로부터 정전 척으로 전압이 인가되어서, 휜 기판을 기준 기판에 고정하기 위한 정전 척킹력을 생성한다.
[0017] 초기에, 기판들을 안정화시키기 위해 일정 시간량 동안 높은 정전 척 전압이 인가된다. 그 후, 정전 척킹 전압은 특정 시간 인터벌들에 걸쳐 증분식으로 감소한다. 정전 척킹 전압을 감소시키는 것은 기판들에 대한 정전 척킹력을 감소시킨다. 특정 전압 임계치 아래에서, 정전 척킹력이 휜 기판을 평탄한 형태로 유지하기에는 너무 약해서, 휜 기판의 디척킹을 초래한다. 휜 웨이퍼가 디척킹되기 시작할 때, 휜 웨이퍼의 에지가 뒤틀리기 시작하여서, 휜 기판과 정전 척 사이에서 더 많은 전류가 흐르게 한다. 그 결과, 플라즈마 커플링의 변화로 인해 챔버 임피던스가 감소한다. 센서를 사용하여 증착 동안 챔버의 임피던스를 모니터링함으로써, 기준 기판의 임피던스와 휜 기판의 임피던스가 서로 벗어날 때 디척킹 임계 전압이 식별될 수 있다.
[0018] 본원의 실시예들에서 설명되는 바와 같은 정전 척킹 성능 시험은 많은 이익들을 제공한다. 첫째, 위에서 언급된 바와 같이, 본원에서 설명되는 성능 시험들은 단지, 종래의 시험들에서 요구된 다수의 휜 기판들이 아닌, 하나의 기준 기판 및 하나의 휜 기판을 필요로 한다. 추가적으로, 챔버 하드웨어와 챔버 프로세스 파라미터들을 비교하기 위해, 성능 시험은 정확한 정보를 얻도록 한 번 또는 몇 번 수행될 수 있다. 따라서, 방법들 및 툴들은, 더욱 신뢰성 있는 결과들로 훨씬 더 짧은 시간 내에 상이한 챔버들에 걸친 다수의 하드웨어 및 프로세스 파라미터 평가에 사용될 수 있다. 성능 시험들은, 설정된 제어들이 하드웨어 설계 및 고온들로 인해 금지되는 시스템들에서 특히 유용하다.
[0019] 도 1은 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 반도체 기판을 프로세싱하기 위한 프로세스 챔버(100)의 개략적인 단면도이다. 이 도면은 플라즈마 프로세스 동안 기판 휨 시나리오를 예시한다. 프로세스 챔버(100)는 정전 척(102), 기준 기판(104) 및 휜 기판(106)을 포함한다. 기준 기판(104)은 정전 척(102) 상에 포지셔닝되고, 휜 기판(106)은 기준 기판(104) 상에 포지셔닝된다. 기준 기판(104)은 실리콘(Si)으로 만들어질 수 있지만, 다른 유사한 재료들일 수 있다. 휜 기판(106)은 최상부에 테트라에틸 오르토실리케이트(TEOS) 기반 옥사이드 막을 갖는 Si로 만들어질 수 있지만, 다른 유사한 재료들일 수 있고 그리고/또는 다른 유사한 옥사이드들을 사용할 수 있다. 휜 기판(106)은 약 7-9 마이크로미터의 두께를 가질 수 있지만, 다른 유사한 기판 두께들이 사용될 수 있다.
[0020] 전극(108)이 전력원(110)에 연결된 정전 척(102) 내에 포함된다. 적절한 RF 전력이 전극(108)에 인가될 때, 정전 척(102)과 페이스플레이트(114) 사이의 플라즈마 구역(118)에 공급되는 임의의 전구체 가스로부터 플라즈마가 생성될 수 있다. 전력 공급부(116)가 전구체 가스를 플라즈마로 여기시키기 위해 프로세스 챔버(100) 내의 페이스플레이트(114)에 적용될 수 있다. 프로세싱 동안 프로세스 챔버(100) 내의 온도는 약 400 ℃ 내지 약 700 ℃일 수 있지만, 다른 프로세싱 온도들이 가능하다. 그러한 높은 온도들로, 휜 기판(106)의 뒤틀린 에지들은 쉽게 올라갈 수 있다. 휨은 프로세스 균일성에 대한 난제를 제시하며, 이는 피처 사이즈가 축소됨에 따라 점점 더 중요해진다. 그러므로, 정전 척(102)은 프로세싱 동안 휜 기판(106)을 평탄하게 유지하는 역할을 한다. 정전 척(102)은, 정전 척(102) 내에 임베딩된 전극(108)에 전압을 인가함으로써 척킹력을 제공하고, 이는 휜 기판(106)을 기준 기판(104)에 고정하기 위한 DC 기반 정전기력을 생성한다. 일 실시예에서, 전극(108)은 RF 메시이다.
[0021] 프로세스 챔버(100)는 또한, 센서(112)를 포함한다. 센서(112)는 정전 척(102)과 접지 사이에 포지셔닝되며, 도 2a에서 더욱 상세히 설명될, 기준 기판(104) 및 휜 기판(106)의 임피던스들을 모니터링하도록 구성된다. 추가적으로, 프로세싱 챔버(100)는 제어기(120)를 포함한다. 제어기(120)는 프로세스 챔버(100)의 동작을 모니터링하도록 구성되고, CPU(central processing unit)(122), 메모리(124) 및 지원 회로들(126)을 포함한다. CPU(122)는 산업 환경에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수 있다. 소프트웨어 루틴들은 메모리(124)에 저장될 수 있고, 메모리(124)는 랜덤 액세스 메모리, 판독-전용 메모리, 플로피, 하드 디스크 드라이브, 또는 다른 형태의 디지털 저장부일 수 있다. 소프트웨어 루틴들은 CPU(122) 상에서 실행되며, 아래에 도 3에서 설명되는 방법 단계들의 실행을 포함할 수 있다. 지원 회로들(126)은 CPU(122)에 커플링되며, 캐시, 클록 회로들, 입력/출력 시스템들, 전력 공급부들 등을 포함할 수 있다.
[0022] 도 2a는 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 시간의 함수로써 도 1에 도시된 기준 기판(104) 및 휜 기판(106)의 임피던스를 예시하는 그래프(200)이다. 도 2b는 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 시간의 함수로써 도 1에 도시된 전력원(110)으로부터의 전압을 예시하는 그래프(201)이다. 위에서 설명된 바와 같이, 센서(112)(도 1)는 도 2a에 도시된 기준 기판 임피던스(202) 및 휜 기판 임피던스(204)를 모니터링한다. 전력원(110)은 도 2b에 도시된 전압(206)을 공급한다.
[0023] 전압(206)은 초기에, 기판들을 안정화시키기 위해 일정 시간량 동안 높다. 초기 전압은 1000 V(volt) 또는 다른 유사한 전압들일 수 있다. 그 후, 전압(206)은 그래프(201)에 도시된 바와 같이 스텝 다운(step down) 방식으로 증분식으로 감소된다. 예컨대, 전압(206)은 20 초(second)의 인터벌들로 50 V씩 감소될 수 있다. 다른 예들에서, 전압(206)은 30 초의 인터벌들로 100 V씩 감소될 수 있거나 또는 10 초의 인터벌들로 25 V씩 감소될 수 있다. 전압 감소들 사이의 인터벌들은, 프로세스가 조정되도록 안정화 시간 기간을 제공하기 때문에 유리하다. 그러나, 전압 감소들은 또한, 시간에 따라 연속적으로 변화하도록 구성될 수 있다. 그래프(200)에서 구역(205)에 도시된 바와 같이 기준 기판 임피던스(202)와 휜 기판 임피던스(204)가 서로 벗어날 때까지 전압(206)은 감소된다. 일반적으로, 임피던스들이 서로 벗어날 때까지 전압(206)이 더 크게 감소될수록, 정전 척킹 성능은 더 우수할 수 있다. 임피던스들이 서로 벗어나는 전압은 "임계 전압"으로 불린다. 일부 실시예들에서, 임피던스들은 약 550 V에서 서로 벗어난다. 다른 실시예들에서, 임피던스들은 약 300 V에서 서로 벗어난다. 그러나, 이들은 단지 예들일 뿐이며, 임피던스들은 많은 상이한 임계 전압들에서 서로 벗어날 수 있다.
[0024] 도 3은 본 개시내용에서 설명되는 적어도 하나의 실시예에 따른, 정전 척킹 성능을 모니터링하기 위한 방법(300)이다. 이들 실시예들에서, 방법(300)은 도 1에 설명된 디바이스들로 수행되지만 이들 디바이스들로 제한되지 않으며, 다른 유사한 디바이스들로 수행될 수 있다. 블록(302)에서, 기준 기판(104)은 프로세스 챔버(100)에서 정전 척(102) 상에 포지셔닝된다. 블록(304)에서, 휜 기판(106)은 기준 기판(104) 상에 포지셔닝된다. 블록(306)에서, 센서(112)는 정전 척(102)과 접지 사이에 포지셔닝된다. 블록(308)에서, 전력원(110)으로부터 정전 척(102) 내의 전극(108)으로 전압이 인가된다. 블록(310)에서, 센서(112)를 사용하여 기준 기판 임피던스(202) 및 휜 기판 임피던스(204)가 모니터링된다. 블록(312)에서, 기준 기판 임피던스(202)와 휜 기판 임피던스(204)가 서로 벗어날 때까지, 인가되는 전압이 전력원(110)에 의해 증분식으로 감소된다.
[0025] 선택적인 블록(314)에서, 기준 기판 임피던스(202)와 휜 기판 임피던스(204)가 서로 벗어날 때, 프로세스 챔버(100)의 프로세스 파라미터들이 결정된다. 선택적인 블록(316)에서, 프로세스 파라미터들은 후속 프로세스 챔버 애플리케이션들에서 사용된다. 따라서, 블록(314)에서 결정된 프로세스 파라미터들은, 최적의 정전 척킹 성능을 보장하기 위해 사용자가 프로세스 챔버 파라미터들을 미리 세팅할 수 있게 할 수 있다. 후속 프로세스 챔버 애플리케이션들은 나중에 동일한 프로세스 챔버에서 수행될 수 있거나, 또는 블록(314) 프로세스 파라미터들을 사용하는 정전 척킹 성능의 시험을 위해 상이한 챔버들에 적용될 수 있다.
[0026] 전술된 내용이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 기본적인 범위를 벗어나지 않고, 본 개시내용의 다른 그리고 추가적인 실시예들이 안출될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 정전 척킹 성능을 모니터링하기 위한 방법으로서,
    프로세스 챔버의 정전 척 상에 기준(reference) 기판을 포지셔닝하는 단계;
    상기 기준 기판 상에 휜(bowed) 기판을 포지셔닝하는 단계;
    상기 정전 척의 전극에 전력을 인가하는 단계;
    상기 정전 척과 접지(ground) 사이에 포지셔닝된 센서를 사용하여 상기 기준 기판의 임피던스 및 상기 휜 기판의 임피던스를 모니터링하는 단계; 및
    상기 기준 기판의 임피던스와 상기 휜 기판의 임피던스가 서로 벗어날(deviate) 때까지 상기 전력의 전압을 증분식으로(incrementally) 감소시키는 단계
    를 포함하는,
    정전 척킹 성능을 모니터링하기 위한 방법.
  2. 제1 항에 있어서,
    상기 전압은 초기에 약 1000 V로 세팅되는,
    정전 척킹 성능을 모니터링하기 위한 방법.
  3. 제2 항에 있어서,
    상기 전압은 20 초의 인터벌들로 약 50 V씩 감소되는,
    정전 척킹 성능을 모니터링하기 위한 방법.
  4. 제2 항에 있어서,
    상기 전압은 30 초의 인터벌들로 약 100 V씩 감소되는,
    정전 척킹 성능을 모니터링하기 위한 방법.
  5. 제2 항에 있어서,
    상기 전압은 10 초의 인터벌들로 약 25 V씩 감소되는,
    정전 척킹 성능을 모니터링하기 위한 방법.
  6. 반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법으로서,
    프로세스 챔버의 정전 척 상에 기준 기판을 포지셔닝하는 단계;
    상기 기준 기판 상에 휜 기판을 포지셔닝하는 단계;
    상기 정전 척의 전극에 전력을 인가하는 단계;
    상기 정전 척과 접지 사이에 포지셔닝된 센서를 사용하여 상기 기준 기판의 임피던스 및 상기 휜 기판의 임피던스를 모니터링하는 단계;
    상기 기준 기판의 임피던스와 상기 휜 기판의 임피던스가 서로 벗어날 때까지 상기 전력의 전압을 증분식으로 감소시키는 단계; 및
    상기 기준 기판의 임피던스와 상기 휜 기판의 임피던스가 서로 벗어날 때 상기 프로세스 챔버의 프로세스 파라미터들을 결정하는 단계
    를 포함하는,
    반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법.
  7. 제6 항에 있어서,
    후속 반도체 프로세스들에서 상기 프로세스 파라미터들을 사용하는 단계를 더 포함하는,
    반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법.
  8. 제6 항에 있어서,
    상기 전압은 초기에 약 1000 V로 세팅되는,
    반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법.
  9. 제8 항에 있어서,
    상기 전압은 20 초의 인터벌들로 약 50 V씩 감소되는,
    반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법.
  10. 제8 항에 있어서,
    상기 전압은 30 초의 인터벌들로 약 100 V씩 감소되는,
    반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법.
  11. 제8 항에 있어서,
    상기 전압은 10 초의 인터벌들로 약 25 V씩 감소되는,
    반도체 프로세스 챔버 파라미터들을 결정하기 위한 방법.
  12. 프로세스 챔버에서 정전 척 성능을 모니터링하기 위한 셋업(setup)으로서,
    상기 프로세스 챔버 내의 정전 척 상의 기준 기판;
    상기 기준 기판 상의 휜 기판;
    상기 정전 척과 접지 사이에 포지셔닝된 센서;
    상기 정전 척의 전극에 전력을 공급하도록 구성된 전력원; 및
    상기 프로세스 챔버의 동작을 조절하도록 구성된 제어기
    를 포함하고,
    상기 제어기는 프로세서 상에서의 실행을 위한 명령들을 포함하는 메모리를 포함하고, 상기 명령들은,
    상기 센서를 사용하여 상기 기준 기판의 임피던스 및 상기 휜 기판의 임피던스를 모니터링하기 위한 명령; 및
    상기 기준 기판의 임피던스와 상기 휜 기판의 임피던스가 서로 벗어날 때까지 상기 전력원으로부터의 전압을 증분식으로 감소시키기 위한 명령
    을 포함하는,
    프로세스 챔버에서 정전 척 성능을 모니터링하기 위한 셋업.
  13. 제12 항에 있어서,
    상기 전압은 초기에 약 1000 V로 세팅되는,
    프로세스 챔버에서 정전 척 성능을 모니터링하기 위한 셋업.
  14. 제13 항에 있어서,
    상기 전압은 20 초의 인터벌들로 약 50 V씩 감소되는,
    프로세스 챔버에서 정전 척 성능을 모니터링하기 위한 셋업.
  15. 제13 항에 있어서,
    상기 전압은 30 초의 인터벌들로 약 100 V씩 감소되는,
    프로세스 챔버에서 정전 척 성능을 모니터링하기 위한 셋업.
KR1020217028239A 2019-02-06 2020-01-21 정전 척킹을 위한 방법 및 툴 KR20210113425A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962802109P 2019-02-06 2019-02-06
US62/802,109 2019-02-06
PCT/US2020/014420 WO2020163073A1 (en) 2019-02-06 2020-01-21 Method and tool for electrostatic chucking

Publications (1)

Publication Number Publication Date
KR20210113425A true KR20210113425A (ko) 2021-09-15

Family

ID=71836351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028239A KR20210113425A (ko) 2019-02-06 2020-01-21 정전 척킹을 위한 방법 및 툴

Country Status (7)

Country Link
US (1) US20200249263A1 (ko)
JP (1) JP2022520337A (ko)
KR (1) KR20210113425A (ko)
CN (1) CN113366624A (ko)
SG (1) SG11202107929RA (ko)
TW (1) TW202032716A (ko)
WO (1) WO2020163073A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240038601A1 (en) * 2022-07-28 2024-02-01 Applied Materials, Inc. Methods and mechanisms for adjusting chucking voltage during substrate manufacturing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872694A (en) * 1997-12-23 1999-02-16 Siemens Aktiengesellschaft Method and apparatus for determining wafer warpage for optimized electrostatic chuck clamping voltage
JP2002009140A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 静電チャック装置
US20080084650A1 (en) * 2006-10-04 2008-04-10 Applied Materials, Inc. Apparatus and method for substrate clamping in a plasma chamber
US8817449B2 (en) * 2010-03-26 2014-08-26 Ulvac, Inc. Substrate holding device
CN103066000B (zh) * 2011-10-19 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法

Also Published As

Publication number Publication date
WO2020163073A1 (en) 2020-08-13
TW202032716A (zh) 2020-09-01
CN113366624A (zh) 2021-09-07
SG11202107929RA (en) 2021-08-30
JP2022520337A (ja) 2022-03-30
US20200249263A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US8703002B2 (en) Plasma processing apparatus, plasma processing method and storage medium
US20210316416A1 (en) Focus ring and substrate processing apparatus
JP4547182B2 (ja) プラズマ処理装置
US7718007B2 (en) Substrate supporting member and substrate processing apparatus
US11830751B2 (en) Plasma processing apparatus and plasma processing method
US20160189975A1 (en) Etching method and etching apparatus
JP6556046B2 (ja) プラズマ処理方法およびプラズマ処理装置
US20180182635A1 (en) Focus ring and substrate processing apparatus
JP2008078208A (ja) フォーカスリング及びプラズマ処理装置
US20100041240A1 (en) Focus ring, plasma processing apparatus and plasma processing method
US11495445B2 (en) Plasma processing apparatus and plasma processing method
US20170338084A1 (en) Plasma processing method
US10217616B2 (en) Method of controlling temperature and plasma processing apparatus
US11211229B2 (en) Processing method and plasma processing apparatus
JP2019160846A (ja) 被処理体の載置装置及び処理装置
US20200249263A1 (en) Method and tool for electrostatic chucking
US10923333B2 (en) Substrate processing apparatus and substrate processing control method
US20200144090A1 (en) Placing table and substrate processing apparatus
EP3905303A1 (en) Etching apparatus and etching method
US20210082671A1 (en) Electrostatic attraction method and plasma processing apparatus
US20220223385A1 (en) Plasma processing apparatus and semiconductor device manufacturing method using the same
JP6541355B2 (ja) 冷却構造及び平行平板エッチング装置
US11772137B2 (en) Reactive cleaning of substrate support
US20210335645A1 (en) Substrate support assembly, substrate processing apparatus, and substrate processing method
WO2024070268A1 (ja) プラズマ処理装置及びエッチング方法