JP2017076650A - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2017076650A
JP2017076650A JP2015202012A JP2015202012A JP2017076650A JP 2017076650 A JP2017076650 A JP 2017076650A JP 2015202012 A JP2015202012 A JP 2015202012A JP 2015202012 A JP2015202012 A JP 2015202012A JP 2017076650 A JP2017076650 A JP 2017076650A
Authority
JP
Japan
Prior art keywords
silicon carbide
less
main surface
epitaxial substrate
carbide epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015202012A
Other languages
English (en)
Other versions
JP6481582B2 (ja
Inventor
和田　圭司
Keiji Wada
圭司 和田
洋典 伊東
Hironori Ito
洋典 伊東
岳見 寺尾
Takemi Terao
岳見 寺尾
健司 神原
Kenji Kambara
健司 神原
太郎 西口
Taro Nishiguchi
太郎 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015202012A priority Critical patent/JP6481582B2/ja
Priority to PCT/JP2016/072925 priority patent/WO2017064908A1/ja
Priority to CN201680052727.1A priority patent/CN108028185B/zh
Priority to US15/750,606 priority patent/US10396163B2/en
Priority to DE112016004677.4T priority patent/DE112016004677T5/de
Publication of JP2017076650A publication Critical patent/JP2017076650A/ja
Application granted granted Critical
Publication of JP6481582B2 publication Critical patent/JP6481582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】表面に形成される絶縁膜の信頼性を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供する。
【解決手段】
炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを含む。炭化珪素単結晶基板１０は、第１主面１１を有する。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、炭化珪素単結晶基板１０と接する面１４と反対側の第２主面１２を含む。第２主面１２の最大径は、１００ｍｍ以上である。第２主面１２は、第２主面１２の外縁１２４から３ｍｍ以内の外周領域１２５と、外周領域１２５に取り囲まれた中央領域１２６とを含む。中央領域１２６におけるヘイズは、７５ｐｐｍ以下である。
【選択図】図１

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。
特開２０１３−３４００７号公報（特許文献１）には、短いステップバンチングがないことを特徴とする炭化珪素エピタキシャル基板が開示されている。
特開２０１３−３４００７号公報
本開示の目的は、表面に形成される絶縁膜の信頼性を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することである。
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、炭化珪素層とを備える。炭化珪素単結晶基板は、第１主面を有する。炭化珪素層は、第１主面上にある。炭化珪素層は、炭化珪素単結晶基板と接する面と反対側の第２主面を含む。第２主面の最大径は、１００ｍｍ以上である。第２主面は、第２主面の外縁から３ｍｍ以内の外周領域と、外周領域に取り囲まれた中央領域とを含む。中央領域におけるヘイズは、７５ｐｐｍ以下である。
本開示によれば、表面に形成される絶縁膜の信頼性を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することができる。
本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 本実施形態に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 キャリア濃度の測定位置を示す平面模式図である。 図５のＩＶ−ＩＶ線に沿った断面模式図（左側）および図６のＩＶ−ＩＶ線に沿った断面模式図（右側）である。 浅いピットを示す平面模式図である。 深いピットを示す平面模式図である。 浅いピット（左側）および深いピット（右側）の構成を示す断面模式図である。 深いピットの第１例の構成を示す平面模式図である。 深いピットの第２例の構成を示す平面模式図である。 深いピットの第３例の構成を示す平面模式図である。 本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す概略側面透視図である。 エピタキシャル成長時の条件制御の一例を示すタイミングチャートである。 エピタキシャル成長時の条件制御の詳細を示すタイミングチャートである。 サセプタプレート周辺の構成の第１例を示す平面模式図である。 サセプタプレート周辺の構成の第２例を示す断面模式図である。 台形状欠陥の構成を示す平面模式図である。 図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面模式図である。 図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿った断面模式図である。 図１６のＸＩＸ領域の拡大図である。 三角形状欠陥の構成を示す平面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 絶縁破壊電荷総量（ＱBD）と累積故障率（Ｆ）との関係を示すワイブルプロットである。 ヘイズと絶縁破壊電荷総量（ＱBD）との関係を示す図である。
［本開示の実施形態の説明］
以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。また以下の説明では、炭化珪素（ＳｉＣ）の結晶面に関し、（０００−１）面を「Ｃ（カーボン）面」、（０００１）面を「Ｓｉ（シリコン）面」と記す場合がある。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを備える。炭化珪素単結晶基板１０は、第１主面１１を有する。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、炭化珪素単結晶基板１０と接する面１４と反対側の第２主面１２を含む。第２主面１２の最大径は、１００ｍｍ以上である。第２主面１２は、第２主面１２の外縁１２４から３ｍｍ以内の外周領域１２５と、外周領域１２５に取り囲まれた中央領域１２６とを含む。中央領域１２６におけるヘイズは、７５ｐｐｍ以下である。
絶縁膜の信頼性は、当該絶縁膜が形成される炭化珪素エピタキシャル基板の表面粗さと関連していると考えられている。表面粗さの程度を定量化する指標として、たとえば算術平均粗さ（Ｒａ）およびＲａを三次元に拡張したＳａなどが知られている。たとえばＳａは白色干渉顕微鏡を用いて炭化珪素エピタキシャル基板の表面を観察することにより測定することができる。観察視野は、たとえば２５０μｍ×２５０μｍである。つまり、ＳａおよびＲａは、炭化珪素エピタキシャル基板の表面における局所的な領域の粗さを測定しているので、表面全体の粗さを代表していない場合がある。そのため、絶縁膜の信頼性の指標の一つして用いられる絶縁破壊電荷総量（ＱＢＤ）と、ＲａまたはＳａなどの表面粗さとは、相関関係にない場合があった。
そこで、発明者らは、絶縁膜の信頼性を評価するために、ヘイズ（ｈａｚｅ）という指標に着目した。ヘイズとは、表面の散乱の程度を表す指標である。具体的には、炭化珪素エピタキシャル基板の表面に対してレーザーなどの光を照射し、当該光の散乱光が観測される。ヘイズは、入射光強度に対する散乱光強度の比（単位：ｐｐｍ）として求められる。発明者らの検討の結果、ヘイズの値は絶縁破壊電荷総量ＱＢＤと強い相関関係を有することが判明した。
さらに発明者らは、ヘイズと絶縁破壊電荷総量ＱＢＤとの関係を詳細に調査した。その結果、ヘイズがある値以下（具体的には７５ｐｐｍ以下）になると、絶縁破壊電荷総量ＱＢＤが急激に増加することが判明した。絶縁破壊電荷総量ＱＢＤが大きいほど、絶縁膜の信頼性は高い。つまり、発明者らは、炭化珪素エピタキシャル基板の表面のヘイズの値を７５ｐｐｍ以下にすることにより、当該表面上に形成される絶縁膜の信頼性を向上可能であることを見出した。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、第２主面１２は、（０００１）面もしくは（０００１）面から８°以下傾斜した面であってもよい。
上記（２）に係る炭化珪素エピタキシャル基板１００によれば、炭化珪素単結晶基板１０のＳｉ面側に形成された炭化珪素層２０を有している。炭化珪素層２０のキャリア濃度は、ドーパントとして供給されるガスに由来する窒素と、当該ガス以外に由来する窒素との合計として算出される。炭化珪素層２０に取り込まれた窒素のうち、ドーパントとして供給したガス以外に由来する窒素は、バックグラウンドと呼ばれる。バックグラウンドは、たとえば反応室内の残留窒素に由来すると考えられている。
Ｓｉ面側でのエピタキシャル成長においては、Ｃ面側でのエピタキシャル成長と比較して、Ｃ／Ｓｉ比の変化量に対するバックグラウンド濃度の変化量が大きい。そのため、Ｓｉ面側のエピタキシャル成長においては、Ｃ／Ｓｉ比を変化させることにより、バックグラウンドを低減することが容易である。一方で、Ｓｉ面側でのエピタキシャル成長においては、面内方向におけるバックグラウンド濃度の均一性を高めるためには、面内方向におけるＣ／Ｓｉ比の均一性を高める必要がある。また高Ｃ／Ｓｉ比の条件を用いてＳｉ面側にエピタキシャル層を形成する場合は、炭化珪素層のバックグラウンド濃度が低減する一方で、炭化珪素層の表面平坦性が悪化する傾向にある。つまり、Ｓｉ面側のエピタキシャル成長においては、炭化珪素層のキャリア濃度の面内均一性を向上しつつ、表面平坦性を向上することが困難であった。
本実施形態に係る炭化珪素エピタキシャル基板１００によれば、後述の製造方法を用いることにより、Ｓｉ面側のエピタキシャル成長において、炭化珪素層のキャリア濃度の面内均一性を向上しつつ、表面平坦性を向上することができる。
（３）上記（２）に係る炭化珪素エピタキシャル基板１００において、第２主面１２と平行な方向において、炭化珪素層２０のキャリア濃度の平均値に対するキャリア濃度の標準偏差の比率は、４％以下であってもよい。平均値は、２×１０16ｃｍ-3以下であってもよい。
本開示に係る炭化珪素エピタキシャル基板１００によれば、炭化珪素層２０の面内における、キャリア濃度の平均値に対するキャリア濃度の標準偏差の比率が４％以下である。当該比率は、キャリア濃度の標準偏差（σ）を、キャリア濃度の平均値（ａｖｅ）で除した値の百分率として求められる。以下、当該比率（σ／ａｖｅ）を「面内均一性」と記す場合がある。面内均一性は、その値が小さいほど、キャリア濃度が均一に分布していることを示す。なお、本願におけるキャリア濃度とは、実効キャリア濃度を意味する。たとえば、炭化珪素層が電子と正孔とを含む場合、実効キャリア濃度とは、電子密度と正孔密度との差の絶対値として計算される。キャリア濃度の測定方法は後述する。
（４）上記（２）または（３）に係る炭化珪素エピタキシャル基板１００において、第２主面１２には、第２主面１２に沿って一方向に延びるとともに、一方向における幅が一方向に垂直な方向における幅の２倍以上であり、かつ、第２主面１２からの最大深さが１０ｎｍ以下である溝部８０が存在してもよい。
（５）上記（４）に係る炭化珪素エピタキシャル基板において、溝部８０は、第１の溝部８１と、第１の溝部８１に接続された第２の溝部８２とを含んでもよい。第１の溝部８１は、一方向において溝部８０の一方の端部にあってもよい。第２の溝部８２は、第１の溝部８１から一方向に沿って延びて一方の端部と反対側の他方の端部に至り、かつ、第２主面からの深さが第１の溝部８１の最大深さよりも小さくてもよい。
（６）上記（２）〜（５）のいずれかに係る炭化珪素エピタキシャル基板１００において、第２主面１２において、貫通らせん転位に起因するピット２が存在してもよい。ピット２の面密度は、１０００個ｃｍ-2以下であってもよい。ピット２内において、第２主面１２からの最大深さは、８ｎｍ以上であってもよい。
（７）上記（６）に係る炭化珪素エピタキシャル基板１００において、ピット２の面密度は、１００個ｃｍ-2以下であってもよい。
（８）上記（６）に係る炭化珪素エピタキシャル基板１００において、ピット２の面密度は、１０個ｃｍ-2以下であってもよい。
（９）上記（６）に係る炭化珪素エピタキシャル基板１００において、ピット２の面密度は、１個ｃｍ-2以下であってもよい。
（１０）上記（６）〜（９）のいずれかに係る炭化珪素エピタキシャル基板１００において、ピット２内において、第２主面１２からの最大深さは、２０ｎｍ以上であってもよい。
（１１）上記（６）〜（１０）のいずれかに係る炭化珪素エピタキシャル基板１００において、ピットの平面形状は、第１方向に延びる第１幅５１と、第１方向と垂直な第２方向に延びる第２幅５２とを含んでもよい。第１幅５１は、第２幅５２の２倍以上であってもよい。
（１２）上記（１）に係る炭化珪素エピタキシャル基板１００において、第２主面１２は、（０００−１）面もしくは（０００−１）面から８°以下傾斜した面であってもよい。
上記（１２）に係る炭化珪素エピタキシャル基板１００によれば、炭化珪素単結晶基板１０のＣ面側に形成された炭化珪素層２０を有している。Ｃ面側に形成された炭化珪素層２０においては、Ｓｉ面側に形成された炭化珪素層２０に比べ、たとえばチャネル移動度の向上が期待できる。しかしながら、炭化珪素単結晶基板１０のＣ面側において、キャリア濃度の面内均一性を向上しつつ、表面平坦性を向上することは困難であった。その理由は次のように考えられる。
前述の通り、Ｓｉ面側でのエピタキシャル成長においては、Ｃ面側でのエピタキシャル成長と比較して、Ｃ／Ｓｉ比の変化量に対するバックグラウンド濃度の変化量が大きい。具体的には、Ｓｉ面側におけるエピタキシャル成長では、Ｃ／Ｓｉ比を０．５〜２の範囲で変化させることによって、バックグラウンド濃度を２桁程低減できる。しかしながら、Ｃ面側のエピタキシャル成長では、Ｃ／Ｓｉ比を同様に変化させても、バックグラウンド濃度の変化は１桁に満たない。このようにＣ面側におけるエピタキシャル成長では、Ｓｉ面側と同様の手法によって、バックグラウンドを低減することが困難である。そのため、キャリア濃度の面内均一性を向上するためには、バックグラウンドとなり得る残留窒素を十分に低減しておく必要がある。
残留窒素は、成膜装置の反応室内において炭化珪素単結晶基板の周囲に配置される周辺部材に吸着した窒素に由来すると考えられる。そのため残留窒素の影響は、炭化珪素単結晶基板の中央部よりも外周部において、大きくなると考えられる。残留窒素は、たとえばいわゆるベーキングにより低減することができる。たとえば、成長時に反応室内の温度を上げ、反応室内の圧力を下げることにより、周辺部材に吸着した窒素の脱離を促進することができる。これにより、残留窒素濃度の絶対値を低減することができる。一方で、炭化珪素単結晶基板の面内における温度分布を均一に保つことは困難になる。温度分布が不均一になると、炭化珪素単結晶基板の面内におけるＣ／Ｓｉ比の不均一となる。結果として、炭化珪素層のキャリア濃度の面内均一性および表面平坦性が悪化すると考えられる。
以上の考察から、Ｃ面側のエピタキシャル成長において、炭化珪素層のキャリア濃度の面内均一性を向上し、かつ表面平坦性を改善するためには、炭化珪素単結晶基板の面内において、Ｃ／Ｓｉ比の分布を均一にすることが有効であると考えられる。
本実施形態に係る炭化珪素エピタキシャル基板１００によれば、後述の製造方法を用いることにより、Ｃ面側のエピタキシャル成長においても、炭化珪素層のキャリア濃度の面内均一性を向上しつつ、表面平坦性を向上することができる。
（１３）上記（１２）に係る炭化珪素エピタキシャル基板１００において、第２主面１２と平行な方向において、炭化珪素層２０のキャリア濃度の平均値に対するキャリア濃度の標準偏差の比率は、５％以下であってもよい。平均値は、２×１０16ｃｍ-3以下であってもよい。
（１４）上記（１３）に係る炭化珪素エピタキシャル基板１００において、比率は、３％以下であってもよい。
（１５）上記（１３）に係る炭化珪素エピタキシャル基板１００において、比率は、２％以下であってもよい。
（１６）上記（１３）に係る炭化珪素エピタキシャル基板１００において、比率は、１％以下であってもよい。
（１７）上記（１２）〜（１６）のいずれかに係る炭化珪素エピタキシャル基板１００において、第２主面１２において、台形状の窪みである台形状欠陥３０の面密度が０．５個ｃｍ-2以下であり、台形状欠陥３０は、平面視において＜１１−２０＞方向と交差する上底部３２および下底部３４を含み、上底部３２の幅は、０．１μｍ以上１００μｍ以下であり、下底部３４の幅は、５０μｍ以上５０００μｍ以下であり、上底部３２は、突起部３３を含み、下底部３４は、複数のステップバンチング３５を含んでもよい。
（１８）上記（１２）〜（１７）のいずれかに係る炭化珪素エピタキシャル基板１００において、第２主面１２において、三角形状欠陥４０の面密度が０．５個ｃｍ-2以下であってもよい。
（１９）上記（１２）〜（１８）のいずれかに係る炭化珪素エピタキシャル基板１００において、炭化珪素エピタキシャル基板１００のボウが５０μｍ以下であってもよい。「ボウ（Ｂｏｗ）」は、「ＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ） Ｆ５３４」によって定義される値である。
（２０）上記（１）〜（１９）のいずれかに係る炭化珪素エピタキシャル基板１００において、最大径は、１５０ｍｍ以上であってもよい。
（２１）上記（１）〜（２０）のいずれかに係る炭化珪素エピタキシャル基板１００において、炭化珪素層２０の厚みは、５μｍ以上であってもよい。
（２２）本開示に係る炭化珪素半導体装置３００の製造方法は以下の工程を備えている。上記（１）〜（２１）のいずれかに係る炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」とも記す）について説明する。ただし本実施形態はこれらに限定されるものではない。
（炭化珪素エピタキシャル基板）
図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを有している。炭化珪素単結晶基板１０は、第１主面１１と、第１主面１１と反対側の第３主面１３とを含む。炭化珪素層２０は、炭化珪素単結晶基板１０と接する第４主面１４と、第４主面１４と反対側の第２主面１２を含む。図１に示されるように、炭化珪素エピタキシャル基板１００は、第１方向１０１に延びる第１フラット５を有していてもよい。炭化珪素エピタキシャル基板１００は、第２方向１０２に延びる第２フラット（図示せず）を有していてもよい。第１方向１０１は、たとえば＜１１−２０＞方向である。第２方向１０２は、たとえば＜１−１００＞方向である。
炭化珪素単結晶基板１０（以下「単結晶基板」と略記する場合がある）は、炭化珪素単結晶から構成される。当該炭化珪素単結晶のポリタイプは、たとえば４Ｈ−ＳｉＣである。４Ｈ−ＳｉＣは、電子移動度、絶縁破壊電界強度等において他のポリタイプより優れている。炭化珪素単結晶基板１０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素単結晶基板１０の導電型は、たとえばｎ型である。第１主面１１は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面である。第１主面１１が｛０００１｝面から傾斜している場合、第１主面１１の法線の傾斜方向は、たとえば＜１１−２０＞方向である。
炭化珪素層２０は、炭化珪素単結晶基板１０上に形成されたエピタキシャル層である。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、第１主面１１に接している。炭化珪素層２０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素層２０の導電型は、たとえばｎ型である。炭化珪素層２０が含むｎ型不純物の濃度は、炭化珪素単結晶基板１０が含むｎ型不純物の濃度よりも高くてもよい。炭化珪素層２０の厚さは、たとえば５μｍ以上である。炭化珪素層２０の厚さは１０μｍ以上でもよいし、１５μｍ以上でもよいし、２０μｍ以上でもよい。炭化珪素層２０の厚さの上限は、特に限定されない。炭化珪素層２０の厚さの上限は、たとえば１５０μｍであってもよい。
図１に示されるように、第２主面１２の最大径１１１（直径）は、１００ｍｍ以上である。最大径１１１の直径は１５０ｍｍ以上でもよいし、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。最大径１１１の上限は特に限定されない。最大径１１１の上限は、たとえば３００ｍｍであってもよい。
第２主面１２は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面であってもよい。具体的には、第２主面１２は、（０００１）面もしくは（０００１）面から８°以下傾斜した面であってもよい。第２主面１２の法線の傾斜方向（オフ方向）は、たとえば＜１１−２０＞方向であってもよい。｛０００１｝面からの傾斜角（オフ角）は、１°以上であってもよいし、２°以上であってもよい。オフ角は、７°以下であってもよいし、６°以下であってもよい。
図１に示されるように、第２主面１２は、外周領域１２５と、外周領域１２５に取り囲まれた中央領域１２６とを含む。外周領域１２５は、第２主面１２の外縁１２４から３ｍｍ以内の領域である。言い換えれば、第２主面１２の径方向において、外縁１２４と、外周領域１２５および中央領域１２６の境界との距離１１２は、３ｍｍである。
（ヘイズ）
中央領域１２６におけるヘイズは、７５ｐｐｍ以下である。ヘイズは５０ｐｐｍ以下であってもよいし、２５ｐｐｍ以下であってもよいし、２０ｐｐｍ以下であってもよい。ヘイズの値は小さいほど好ましい。
ヘイズは、たとえばレーザーテック社製ＳＩＣＡを用いて測定される。具体的には、１．８ｍｍ±０．２ｍｍ角の一つの観察視野を６４分割した矩形領域の最大ヘイズ値が導出される。一つの観察視野は、１０２４×１０２４画素の撮像領域を含む。最大ヘイズ値は、観察視野の水平方向および垂直方向のエッジ強度をＳｏｂｅｌフィルタで算出し、その絶対値として導出される。上記手順により、第２主面１２から外周領域１２５が除外された中央領域１２６の全面において、各観察視野の最大ヘイズ値が観測される。各観察視野の最大ヘイズ値の平均値が中央領域１２６におけるヘイズ値とされる。
（ボウ）
炭化珪素エピタキシャル基板１００は反りが小さい基板であることが望ましい。言い換えれば、図２に示されるように、第２主面１２が平坦に近いことが望ましい。具体的には、炭化珪素エピタキシャル基板１００のボウは、５０μｍ以下であってもよい。ボウは、４０μｍ以下であってもよいし、３０μｍ以下であってもよいし、２０μｍ以下であってもよい。
（キャリア濃度の面内均一性）
炭化珪素層２０は、ドーパントとしてたとえば窒素を含有する。炭化珪素層２０において、キャリア濃度の平均値は、２×１０16ｃｍ-3以下であってもよい。キャリア濃度の平均値は、１×１０16ｃｍ-3以下であってもよいし、９×１０15ｃｍ-3以下であってもよいし、８×１０15ｃｍ-3以下であってもよい。またキャリア濃度の平均値は、たとえば１×１０15ｃｍ-3以上であってもよいし、５×１０15ｃｍ-3以上であってもよいし、６×１０15ｃｍ-3以上であってもよい。
第２主面１２と平行な方向において、炭化珪素層２０のキャリア濃度の平均値に対するキャリア濃度の標準偏差の比率（σ／ａｖｅ）は、４％以下であってもよい。当該比率の値は小さいほど好ましく、理想的にはゼロである。当該比率は、３％以下でもよいし、２％以下でもよいし、１％以下でもよい。
次に、キャリア濃度の測定方法について説明する。キャリア濃度は、たとえば水銀プローブ方式のＣ−Ｖ測定装置により測定される。プローブの面積は、たとえば０．０１ｃｍ2である。第２主面１２は、外縁１２４から５ｍｍ以内の外周領域１２３と、外周領域１２３に囲まれる中央領域１２２とを含む。キャリア濃度は、中央領域１２２において測定される。言い換えれば、外周領域１２３におけるキャリア濃度は測定されない。たとえば中央領域１２２において、第２主面１２の中心を通り、第１方向１０１に平行な直線を略１２等分した位置を測定位置とする。同様に、第２主面１２の中央を通り、第２方向１０２に平行な直線を略１２等分した位置を測定位置とする。当該２つの直線の交点は、測定位置の一つとする。図３に示されるように、中央領域１２２における計２５カ所の測定位置においてキャリア濃度が測定される。計２５カ所の測定位置におけるキャリア濃度の平均値と標準偏差とが計算される。
図２に示されるように、炭化珪素層２０は、表層領域２９と、底層領域２６とを含む。表層領域２９は、第２主面１２に対して垂直な方向において、第２主面１２から第４主面１４に向かって１０μｍ以内の領域である。測定深さは、印加電圧によって調整される。底層領域２６は、表層領域２９とバッファ層２７とに挟まれる領域である。キャリア濃度は、表層領域２９において測定される。縦軸を１／Ｃ２とし、横軸をＶとし、測定データがプロットされる。測定データの直線の傾きからキャリア濃度が見積もられる。
（浅いピット）
図４および図５に示されるように、第２主面１２には、溝部８０が存在していてもよい。溝部８０は、第２主面１２の平面視（第２主面１２に対して垂直な方向に沿って見た視野）において第２主面１２に沿って一方向に延びている。より具体的には、溝部８０は、（０００１）面に対するオフ角のオフ方向に沿ったステップフロー成長方向８に沿って延びている。つまり、溝部８０は、＜１１−２０＞方向に対して±５°以下の範囲内にある方向、または＜０１−１０＞方向に対して±５°以下の範囲内にある方向に沿って延びている。
図５に示されるように、溝部８０の上記一方向における幅１１７は、上記一方向に垂直な方向における幅１１９の２倍以上であり、好ましくは５倍以上である。幅１１７は１５μｍ以上５０μｍ以下であり、好ましくは２５μｍ以上３５μｍ以下である。幅１１９は１μｍ以上５μｍ以下であり、好ましくは２μｍ以上３μｍ以下である。
図４に示されるように、溝部８０は、炭化珪素層２０内に存在する貫通転位２５からオフ角のオフ方向に沿うステップフロー成長方向８に沿って延びる。より具体的には、溝部８０は、貫通転位２５上に形成された第１の溝部８１と、当該第１の溝部８１に接続され、かつ当該第１の溝部８１からステップフロー成長方向８に沿って延びる第２の溝部８２とを含んでいる。
第１の溝部８１は、ステップフロー成長方向８において溝部８０の一方の端部（図４中の左端部）に形成されている。また第１の溝部８１は、第２主面１２からの最大深さ１１４が１０ｎｍ以下である。最大深さ１１４は、溝部８０全体における最大深さである。第１の溝部８１の幅１１６は、好ましくは１μｍ以下であり、より好ましくは０．５μｍ以下である。
図４に示されるように、第２の溝部８２は、第１の溝部８１との接続部を起点として、上記一方の端部と反対側の他方の端部（図４中の右端部）にまで至る。言い換えれば、第２の溝部８２は、第１の溝部８１から一方向８に沿って延びて一方の端部と反対側の他方の端部に至る。第２の溝部８２は、第２主面１２からの深さ１１３が第１の溝部８１の最大深さ１１４よりも小さい。より具体的には、第２の溝部８２は、第１の溝部８１の最大深さ１１４よりも浅い深さを維持しながらステップフロー成長方向８に沿って延びている。深さ１１３は、好ましくは３ｎｍ以下であり、より好ましくは２ｎｍ以下であり、さらに好ましくは１ｎｍ以下である。また第２の溝部８２の幅１１８は、たとえば２０μｍ以上であり、好ましくは２５μｍ以上である。
第２主面１２における溝部８０の面密度は、たとえば１０／ｍｍ2以上である。当該面密度は、１００／ｍｍ2以上であってもよい。当該面密度の上限は、１０００／ｍｍ2であってもよい。
図４および図６に示されるように、ピット９０が、第２主面１２に設けられていてもよい。図４に示されるように、ピット９０は、炭化珪素単結晶基板１０から炭化珪素層２０内に伸展する貫通転位２５に由来する。ピット９０の最大深さ１１５は１０ｎｍより大きく、より具体的には２０ｎｍよりも大きい。図６に示されるように、平面視において（第２主面１２に対して垂直な方向から見て）、ピット９０は三角形の形状を有していてもよい。
（深いピット）
図７に示されるように、第２主面１２には、最大深さが８ｎｍ未満である浅いピット１と、最大深さが８ｎｍ以上である深いピット２とが存在していてもよい。これらのピットは、エピタキシャル層中の貫通らせん転位（Ｔｈｒｅａｄｉｎｇ Ｓｃｒｅｗ Ｄｉｓｌｏｃａｔｉｏｎ：ＴＳＤ）、貫通刃状転位（Ｔｈｒｅａｄｉｎｇ Ｅｄｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：ＴＥＤ）等に起因する場合がある。ピット２は、溝状の微小欠陥である。ピット２は、炭化珪素層２０内の貫通らせん転位、貫通刃状転位および貫通混合転位に由来すると考えられる。本願明細書では、らせん転位成分を含む貫通混合転位も貫通らせん転位とみなす。
第２主面１２において、貫通らせん転位に起因し、かつ最大深さ１５２が８ｎｍ以上のピット２の面密度が１０００個ｃｍ-2以下であってもよい。ピット２の面密度は低いほど望ましい。ピットの面密度は、１００個ｃｍ-2以下でもよいし、１０個ｃｍ-2以下でもよいし、１個ｃｍ-2以下でもよい。第２主面１２において、貫通刃状転位に由来し、最大深さが８ｎｍ未満であるピット１があってもよい。
第２主面１２において、貫通らせん転位に由来し、かつ最大深さ１５２が２０ｎｍ以上のピット２の面密度が１０００個ｃｍ-2以下であってもよい。最大深さが２０ｎｍ以上であるピット２も、後述する欠陥検査装置における形状定義によって検出可能である。貫通らせん転位に起因し、かつ最大深さが２０ｎｍ以上のピット２の面密度は、１００個ｃｍ-2以下でもよいし、１０個ｃｍ-2以下でもよいし、１個ｃｍ-2以下でもよい。
図８〜図１０は、ピット２の平面形状の一例を示す概略図である。ピット２の平面形状は、図８に示す円形状ピット６０のように円形状であってもよいし、図９に示す三角形状ピット７０のように三角形状であってもよいし、あるいは図１０に示す棒状ピット５０のように棒状であってもよい。
棒状ピット５０は、第３方向１０３に延びる第１幅５１と、該第３方向１０３と垂直な第４方向１０４に延びる第２幅５２とを有していてもよい。第１幅５１は、第２幅５２の２倍以上である。第１幅５１は、第２幅５２の５倍以上でもよい。第１幅５１は、たとえば５μｍ以上でもよいし、２５μｍ以上でもよい。第１幅５１は、たとえば５０μｍ以下でもよいし、３５μｍ以下でもよい。第２幅５２は、たとえば１μｍ以上でもよいし、２μｍ以上でもよい。第２幅は５２、たとえば５μｍ以下でもよいし、４μｍ以下でもよい。第３方向１０３は、たとえば＜１１−２０＞方向でもよいし、＜０１−１０＞方向でもよい。
（ピットの測定方法）
ピットが貫通らせん転位に起因するか否かは、エッチピット法またはＸ線トポグラフィ法によって確認することができる。炭化珪素層２０が炭化珪素単結晶基板１０の（０００１）面側に形成されている場合には、エッチピット法を用いる。エッチピット法によれば、たとえば次のようにして、貫通らせん転位に起因するピットを判別できる。ただしここで示すエッチング条件はあくまで一例であり、エッチング条件は、たとえばエピタキシャル層の厚さ、ドーピング濃度等に応じて、変更してもよい。以下の条件は、エピタキシャル層の厚さが１０μｍ〜５０μｍ程度の場合を想定している。
エッチングには、水酸化カリウム（ＫＯＨ）融液を用いる。ＫＯＨ融液の温度は、５００〜５５０℃程度とする。エッチング時間は、５〜１０分程度とする。エッチング後、第２主面１２を、ノルマルスキー微分干渉顕微鏡を用いて観察する。貫通らせん転位に由来するピットは、貫通刃状転位に由来するピットよりも大型のエッチピットを形成する。貫通らせん転位に由来するエッチピットは、たとえば平面形状が六角形状であり、かつ六角形の対角線の長さは、典型的には３０〜５０μｍ程度となる。貫通刃状転位に由来するエッチピットは、たとえば平面形状が六角形状であり、かつ貫通らせん転位に由来するエッチピットよりも小さい。貫通刃状転位に由来するエッチピットにおいて、六角形の対角線の長さは、典型的には１５〜２０μｍ程度となる。
炭化珪素層２０が炭化珪素単結晶基板１０の（０００−１）面側に形成されている場合には、Ｘ線トポグラフィ法を用いる。炭化珪素層の厚さが１０μｍ〜５０μｍ程度である場合、回折ベクトルｇはｇ＝１１−２８に、侵入長は２０μｍ程度に設定するとよい。貫通らせん転位は、貫通刃状転位に比し、強いコントラストで観測される。
ピット内における主表面からの最大深さは、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定することができる。ＡＦＭとしては、たとえばＶｅｅｃｏ社製の「Ｄｉｍｅｎｓｉｏｎ３００」等を採用することができる。ＡＦＭのカンチレバーには、Ｂｒｕｋｅｒ社製の型式「ＮＣＨＶ−１０Ｖ」等が好適である。ＡＦＭの条件を、次のように設定することができる。測定モードはタッピングモードに設定する。タッピングモードでの測定領域は５μｍ四方に設定する。タッピングモードにおけるサンプリングに関しては、測定領域内での走査速度を１周期あたり５秒、走査ライン数を５１２、１走査ラインあたりの測定ポイントを５１２とする。カンチレバーの制御変位は１５．５０ｎｍに設定する。
「溝部」の形状は、共焦点微分干渉顕微鏡を備える欠陥検査装置を用いて第２主面１２を観察することにより特定することができる。共焦点微分干渉顕微鏡を備える欠陥検査装置としては、レーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ ６Ｘ」等を用いることができる。対物レンズの倍率は１０倍とする。当該欠陥検査装置の検出感度の閾値は、上記標準試料を用いて取り決められる。これにより、当該欠陥検査装置を用いることにより、被測定サンプルに形成された「溝部」の形状を定量的に評価することができる。
第２主面１２からの最大深さが８ｎｍ以上であるピットの面密度は、ＡＦＭ測定と、欠陥検査装置とを併用して行う。ＡＦＭ測定における深さデータと、共焦点顕微鏡測定におけるピット画像とを関連付けることにより、最大深さが８ｎｍ以上であるピットの形状を定義する。第２主面１２を全面分析して、定義を満たすピットを検出する。検出されたピットの個数を測定面積で除することにより、ピットの面密度を算出することができる。ただし、この測定における全面は、通常、半導体装置に利用されない領域を含まないものとする。半導体装置に利用されない領域とは、たとえば第２主面１２の外縁１２４から３ｍｍ以内の外周領域１２５である。
（成膜装置）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法で使用される成膜装置２００の構成について説明する。
図１１に示されるように、成膜装置２００は、たとえばホットウォール方式のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。成膜装置２００は、発熱体２２０、石英管２０４、断熱材２０５および誘導加熱コイル２０６を主に有する。発熱体２２０に取り囲まれた空洞は、反応室２０１である。反応室２０１には、炭化珪素単結晶基板１０を保持するサセプタプレート２１０が設けられている。サセプタプレート２１０は自転可能である。炭化珪素単結晶基板１０は、第１主面１１を上にして、サセプタプレート２１０に載せられる。
発熱体２２０は、たとえば黒鉛製である。誘導加熱コイル２０６は、石英管２０４の外周に沿って巻回されている。誘導加熱コイル２０６に所定の交流電流を供給することにより、発熱体２２０が加熱される。これにより反応室２０１が加熱される。
成膜装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有する。ガス排気口２０８は、図示しない排気ポンプに接続されている。図１１中の矢印は、ガスの流れを示している。キャリアガス、原料ガスおよびドーピングガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。以下、本開示の製造方法おいて考慮されるべき事項を説明する。
（サセプタプレートの配置）
通常、サセプタプレート２１０および単結晶基板１０は、反応室２０１の軸方向において、略中央に配置されている。本開示では、サセプタプレート２１０および単結晶基板１０を反応室２０１の中央よりも下流側、すなわちガス排気口２０８側に配置してもよい。原料ガスが単結晶基板１０に到達するまでに、原料ガスの分解反応を十分に進行させるためである。これにより単結晶基板の面内においてＣ／Ｓｉ比の分布が均一になることが期待される。
本開示では、原料ガスのうちＳｉ源ガスの分解反応が顕著になると予測される位置を分解ポイント２１３（図１１参照）と称する。分解ポイント２１３では、Ｓｉ源ガスの熱分解により生じたＳｉガスの量が急激に上昇する。分解ポイント２１３以降、Ｓｉガスの量は下流側に向かってなだらかに減少する。一方、Ｃ源ガスの熱分解により生じたＣガスの量は、分解ポイント２１３の前後において、極大値を示さず、略単調に減少している。したがって、単結晶基板１０の配置によって、単結晶基板１０の面内における、実際のＣ／Ｓｉ比が変化することになる。ここで実際のＣ／Ｓｉ比とは、Ｓｉ源ガスの流量とＣ源ガスの流量とから単純に算出されるＣ／Ｓｉ比ではなく、熱分解により生じたＳｉガスに含まれるＳｉ原子数に対する、熱分解により生じたＣガスに含まれるＣ原子数の比を示す。
分解ポイント２１３と単結晶基板１０との間に十分な距離が設けられていないと、単結晶基板の外周部と、単結晶基板の中央部との間で、Ｃ／Ｓｉ比に大差が生じることになる。これにより、炭化珪素層２０の面内において、Ｎの取り込み量にばらつきが生じ、キャリア濃度の面内均一性が低下すると考えられる。前述したように、分解ポイント２１３と、単結晶基板１０との間には十分な距離を設けることが望ましい。分解ポイント２１３と単結晶基板１０との間の距離１５３（図１１参照）は、たとえば３０ｍｍ以上１５０ｍｍ以下程度としてもよい。
同様に、単結晶基板１０の上流側においてアンモニアガスが十分に熱分解されていない場合、単結晶基板１０上においてアンモニアガスの熱分解により生じたＮの量が変化する。そのため、アンモニアガスの分解ポイントと単結晶基板１０との間には十分な距離を設けることが望ましい。これにより、単結晶基板１０の上流側においてアンモニアガスの熱分解を促進することができる。結果として、単結晶基板１０上においてＮの量の変化が小さくなり、キャリア濃度の面内均一性を向上することができる。
（誘導加熱コイル）
通常、図１０に示すような成膜装置２００では、誘導加熱コイル２０６が装置の軸方向に一定の巻き密度で巻かれている。巻き密度［回／ｍ］とは、装置の軸方向の長さあたりのコイルの周回数である。本開示では、装置の軸方向において、誘導加熱コイルの巻き密度を変化させてもよい。たとえば、ガス導入口２０７に隣接する第１領域２２１、単結晶基板１０が配置される第３領域２２３、および第１領域２２１と第３領域２２３との間に位置する第２領域２２２において、それぞれ巻き密度を変えてもよい。たとえば、分解ポイント２１３をガス導入口２０７に近づけるために、第１領域２２１における巻き密度を、第２領域２２２における巻き密度より高くしてもよい。あるいは、単結晶基板１０の面内における温度分布を均一にするために、第３領域２２３における巻き密度を、第２領域２２２における巻き密度より高くしてもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板の製造方法について説明する。
まず、たとえば昇華法により、ポリタイプ６Ｈの炭化珪素単結晶が製造される。たとえば、ワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素単結晶基板１０が準備される。炭化珪素単結晶基板１０は、第１主面１１と、第１主面１１と反対側の第３主面１３とを有する。第１主面１１は、たとえば（０００１）面から８°以下傾斜した面である。図１１に示されるように、炭化珪素単結晶基板１０は、第１主面１１がサセプタプレート２１０から露出するように、サセプタプレート２１０の凹部内に配置される。次に、成膜装置２００を用いて、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長によって形成される。
図１２は、本開示のエピタキシャル成長における条件制御の一例を示すタイミングチャートである。第１時点（ｔ１）は、サセプタプレート２１０に単結晶基板１０を配置した時点を示す。第１時点（ｔ１）では、反応室２０１内の温度は室温付近であり、反応室２０１内の圧力は大気圧に等しい。第２時点（ｔ２）より、反応室２０１内の減圧が開始される。第３時点（ｔ３）において、反応室２０１内の圧力は第１圧力（Ｐ１）に達する。第１圧力（Ｐ１）は、たとえば１×１０-6Ｐａ程度である。
第３時点（ｔ３）より、昇温が開始される。本開示では、昇温途中の第４時点（ｔ４）から第５時点（ｔ５）までの間、反応室２０１内の温度は、第１温度（Ｔ１）に保持されてもよい。第１温度（Ｔ１）は、たとえば９００〜１３００℃程度でもよい。保持時間は、たとえば５〜２０分程度でもよい。この操作により、サセプタプレート２１０の温度と、単結晶基板１０の温度との乖離が小さくなり、単結晶基板１０の面内における温度分布が均一になることが期待される。
第５時点（ｔ５）より、昇温が再開される。本開示では、昇温途中の第６時点（ｔ６）より、キャリアガスである水素（Ｈ2）ガスを導入してもよい。第６時点（ｔ６）における第２温度（Ｔ２）は、たとえば１３００〜１５００℃程度でよい。水素ガス流量（ＦＨ）は、たとえば５０〜２００ｓｌｍ程度でもよいし、１００〜１５０ｓｌｍ程度でもよい。流量の単位「ｓｌｍ」は、標準状態（０℃、１０１．３ｋＰａ）における「Ｌ／ｍｉｎ」を示す。この操作により、たとえば反応室２０１内の残留窒素の低減が期待される。
水素ガスの導入により、反応室２０１内の圧力は、第１圧力（Ｐ１）から第２圧力（Ｐ２）に変化する。第２圧力（Ｐ２）は、たとえば５ｋＰａ以上４０Ｐａ以下程度でもよいし、５ｋＰａ以上１５ｋＰａ以下程度でもよい。
第７時点（ｔ７）では、反応室２０１内の温度が第３温度（Ｔ３）に達する。第３温度（Ｔ３）は、エピタキシャル成長が進行する成長温度である。第３温度（Ｔ３）は、たとえば１５００〜１７００℃程度でもよいし、１５５０〜１６５０℃程度でもよい。
第８時点（ｔ８）より、原料ガスおよびドーピングガスが導入される。本開示では、ドーピングガスにアンモニア（ＮＨ3）ガスを用いる。アンモニアガスを用いることにより、面内均一性の向上が期待できる。アンモニアガスは、反応室２０１に導入される前の段階で、予め熱分解させておいてもよい。ドーピングガスは、アンモニアガスの他、たとえば窒素（Ｎ2）ガス等を含有していてもよい。
原料ガスは、Ｓｉ源ガスおよびＣ源ガスを含む。Ｓｉ源ガスとして、たとえばシラン（ＳｉＨ4）ガス、ジシラン（Ｓｉ2Ｈ6）ガス、ジクロロシラン（ＳｉＨ2Ｃｌ2）ガス、トリクロロシラン（ＳｉＨＣｌ3）ガス、四塩化珪素（ＳｉＣｌ4）ガス等を用いることができる。Ｃ源ガスとして、たとえばメタン（ＣＨ4）ガス、エタン（Ｃ2Ｈ6）ガス、プロパン（Ｃ3Ｈ8）ガス、アセチレン（Ｃ2Ｈ2）ガス等を用いることができる。
第８時点（ｔ８）から第９時点（ｔ９）にかけて、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長により形成される。炭化珪素層２０がエピタキシャル成長により形成されている間、サセプタプレート２１０は回転している。炭化珪素層２０は、バッファ層２７と、バッファ層２７上に形成されるドリフト層２８とを含んでいる（図２参照）。
図１３に示されるように、第８時点（ｔ８）から時点（ｔ８１）にかけて、バッファ層２７が形成される。バッファ層２７を形成する工程において、反応室２０１内の温度（Ｔ３）は、たとえば１６３０℃である。サセプタプレート２１０の回転数（Ｒ１）は、たとえば６０ｒｐｍである。反応室２０１内の圧力（Ｐ２）は、８ｋＰａである。シランガスの流量（ＦＳ１）およびプロパンガスの流量（ＦＣ１）は、それぞれ４６ｓｃｃｍおよび１４ｓｃｃｍである。水素に対するシランの体積率は、たとえば０．０４％である。原料ガスのＣ／Ｓｉ比（Ａ１）は、たとえば０．９である。第８時点（ｔ８）から時点（ｔ８１）までは、たとえば５分以上１０分以下程度である。
次に、時点（ｔ８１）から時点（ｔ８３）にかけて、切替工程が実施される。具体的には、時点（ｔ８１）から時点（ｔ８２）にかけて、サセプタプレート２１０の回転数が、第１回転数（Ｒ１）から第２回転数（Ｒ２）まで低減される。第１回転数（Ｒ１）は、たとえば６０ｒｐｍである。第２回転数（Ｒ２）は、たとえば１０ｒｐｍ未満である。時点（ｔ８１）から時点（ｔ８３）にかけて、反応室２０１内の温度（Ｔ３）は、たとえば１６３０℃であり、反応室２０１内の圧力（Ｐ２）は、８ｋＰａであり、シランガスの流量（ＦＳ１）およびプロパンガスの流量（ＦＣ１）は、それぞれ４６ｓｃｃｍおよび１４ｓｃｃｍであり、水素に対するシランの体積率は、たとえば０．０４％であり、原料ガスのＣ／Ｓｉ比（Ａ１）は、たとえば０．９である。時点（ｔ８２）から時点（ｔ８３）にかけて、サセプタプレート２１０の回転数が、第２回転数（Ｒ２）で維持されてもよい。
次に、時点（ｔ８３）から第９時点（ｔ９）にかけて、バッファ層２７上にドリフト層２８が形成される。具体的には、時点（ｔ８３）から時点（ｔ８４）にかけて、サセプタプレート２１０の回転数が、第２回転数（Ｒ２）から第１回転数（Ｒ１）に増加する。サセプタプレート２１０の回転数が増加している間において、反応室２０１内の温度（Ｔ３）は、たとえば１６３０℃であり、反応室２０１内の圧力（Ｐ２）は、８ｋＰａである。時点（ｔ８３）から時点（ｔ８４）にかけて、シランガスの流量は、第１流量（ＦＳ１）から第２流量（ＦＳ２）まで増加する。第１流量（ＦＳ１）は、たとえば４６ｓｃｃｍである。第２流量（ＦＳ２）は、たとえば９２ｓｃｃｍである。時点（ｔ８３）から時点（ｔ８４）にかけて、プロパンガスの流量は、第１流量（ＦＣ１）から第２流量（ＦＣ２）まで増加する。第１流量（ＦＣ１）は、たとえば１４ｓｃｃｍである。第２流量（ＦＣ２）は、たとえば３０ｓｃｃｍである。原料ガスのＣ／Ｓｉ比は、第１比率（Ａ１）から第２比率（Ａ２）まで増加する。第１比率（Ａ１）は、たとえば０．９である。第２比率（Ａ２）は、たとえば１．０である。時点（ｔ８３）から時点（ｔ８４）までは、たとえば３分〜３０分程度である。
時点（ｔ８３）から時点（ｔ８４）にかけて、シランガスの流量は、第１流量（ＦＳ１）から一旦第１流量（ＦＳ１）よりも低い流量に減少し、その後、第２流量（ＦＳ２）まで増加してもよい。同様に、時点（ｔ８３）から時点（ｔ８４）にかけて、プロパンガスの流量は、第１流量（ＦＣ１）から一旦第１流量（ＦＣ１）よりも低い流量に減少し、その後、第２流量（ＦＣ２）まで増加してもよい。
時点（ｔ８４）から第９時点（ｔ９）において、反応室２０１内の温度（Ｔ３）は、たとえば１６３０℃である。サセプタプレート２１０の回転数（Ｒ１）は、たとえば６０ｒｐｍである。反応室２０１内の圧力（Ｐ２）は、８ｋＰａである。シランガスの流量（ＦＳ２）およびプロパンガスの流量（ＦＣ２）は、それぞれ９２ｓｃｃｍおよび３０ｓｃｃｍである。水素に対するシランの体積率は、たとえば０．０８％である。原料ガスのＣ／Ｓｉ比（Ａ２）は、たとえば１．０である。時点（ｔ８４）から第９時点（ｔ９）までは、たとえば１時間程度である。
図１２に示されるように、第９時点（ｔ９）において、原料ガスの供給が停止され、反応室２０１の降温が開始される。反応室２０１の温度が室温付近となった後、第１０時点（ｔ１０）において、反応室２０１が大気開放される。第１１時点（ｔ１１）において、炭化珪素エピタキシャル基板１００が成膜装置２００から取り出される。
なお、ドリフト層を形成する工程において以下の工程が実施されてもよい。これにより、ピット形成の抑制効果が期待される。
図４および図７に示されるように、ドリフト層２８は、第１層２３と、第２層２４とを含んでいてもよい。ドリフト層２８を形成する工程は、第１層２３を形成する工程と、第１層２３の表面を再構成する工程と、第２層２４を形成する工程とを含んでいてもよい。
第１層を形成する工程における原料ガスは、たとえばシランガスとプロパンガスとの混合ガスでもよい。第１層を形成する工程では、原料ガスのＣ／Ｓｉ比が１未満に調整される。Ｃ／Ｓｉ比は、１未満である限り、たとえば０．５以上でもよいし、０．６以上でもよいし、０．７以上でもよい。またＣ／Ｓｉ比は、たとえば０．９５以下でもよいし、０．９以下でもよいし、０．８以下でもよい。シランガス流量およびプロパンガス流量は、たとえば１０〜１００ｓｃｃｍ程度の範囲で、所望のＣ／Ｓｉ比となるように適宜調整すればよい。
第１層を形成する工程における成膜速度は、たとえば３μｍ／ｈ以上３０μｍ／ｈ以下程度でもよい。第１層の厚さは、たとえば０．１μｍ以上１５０μｍ以下である。第１層の厚さは、０．２μｍ以上でもよいし、１μｍ以上でもよいし、１０μｍ以上でもよいし、１５μｍ以上でもよい。また第１層の厚さは、１００μｍ以下でもよいし、７５μｍ以下でもよいし、５０μｍ以下でもよい。
次に、第１層の表面を再構成する工程が実行される。表面を再構成する工程は、第１層を形成する工程と連続して実行されてもよい。あるいは、第１層を形成する工程と、表面を再構成する工程との間に、所定の休止時間を挟んでもよい。表面を再構成する工程では、サセプタ温度を１０〜３０℃程度上昇させてもよい。
表面を再構成する工程では、Ｃ／Ｓｉ比が１未満の原料ガスと、水素ガスとを含む混合ガスが用いられる。原料ガスのＣ／Ｓｉ比は、第１層を形成する工程におけるＣ／Ｓｉ比より低くてもよい。Ｃ／Ｓｉ比は、１未満である限り、０．５以上でもよいし、０．６以上でもよいし、０．７以上でもよい。またＣ／Ｓｉ比は、たとえば０．９５以下でもよいし、０．９以下でもよいし、０．８以下でもよい。
表面を再構成する工程では、第１層を形成する工程および後述の第２層を形成する工程における原料ガスと異なる原料ガスを用いてもよい。こうした態様により、ピット形成の抑制効果が大きくなることが期待される。たとえば第１層を形成する工程および後述の第２層を形成する工程では、シランガスおよびプロパンガスを用い、表面を再構成する工程では、ジクロロシランおよびアセチレンを用いる等の態様が考えられる。
表面を再構成する工程では、第１層を形成する工程および後述の第２層を形成する工程に比し、水素ガス流量に対する原料ガス流量の比率を低下させてもよい。これにより、深いピット形成の抑制効果が大きくなることが期待される。
混合ガスにおける水素ガス流量は、たとえば１００ｓｌｍ以上１５０ｓｌｍ以下程度でよい。水素ガス流量は、たとえば１２０ｓｌｍ程度でもよい。混合ガスにおけるＳｉ源ガス流量は、たとえば１ｓｃｃｍ以上５ｓｃｃｍ以下でもよい。Ｓｉ源ガス流量の下限は、２ｓｃｃｍでもよい。Ｓｉ源ガス流量の上限は、４ｓｃｃｍでもよい。混合ガスにおけるＣ源ガス流量は、たとえば０．３ｓｃｃｍ以上１．６ｓｃｃｍ以下でもよい。Ｃ源ガス流量の下限は、０．５ｓｃｃｍでもよいし、０．７ｓｃｃｍでもよい。Ｃ源ガス流量の上限は、１．４ｓｃｃｍでもよいし、１．２ｓｃｃｍでもよい。
表面を再構成する工程では、水素ガスによるエッチングと、原料ガスによるエピタキシャル成長とが拮抗した状態となるように、各種条件を調整することが望ましい。たとえば成膜速度が０±０．５μｍ／ｈ程度となるように、水素ガス流量および原料ガス流量を調整することが考えられる。成膜速度は、０±０．４μｍ／ｈ程度に調整してもよいし、０±０．３μｍ／ｈ程度に調整してもよいし、０±０．２μｍ／ｈ程度に調整してもよいし、０±０．１μｍ／ｈ程度に調整してもよい。これにより、ピット形成の抑制効果が大きくなることが期待される。
表面を再構成する工程における処理時間は、たとえば３０分以上１０時間以下程度である。処理時間は、８時間以下でもよいし、６時間以下でもよいし、４時間以下でもよいし、２時間以下でもよい。
第１層の表面を再構成した後、該表面に第２層を形成する工程が実行される。第２層２４（図４および図７を参照）は、Ｃ／Ｓｉ比が１以上の原料ガスを用いて形成される。Ｃ／Ｓｉ比は、１以上である限り、たとえば１．０５以上でもよいし、１．１以上でもよいし、１．２以上でもよいし、１．３以上でもよいし、１．４以上でもよい。またＣ／Ｓｉ比は、２．０以下でもよいし、１．８以下でもよいし、１．６以下でもよい。
第２層を形成する工程における原料ガスは、第１層を形成する工程で用いた原料ガスと同じでもよいし、異なっていてもよい。原料ガスは、たとえばシランガスおよびプロパンガスでもよい。シランガス流量およびプロパンガス流量は、たとえば１０〜１００ｓｃｃｍ程度の範囲で、所望のＣ／Ｓｉ比となるように適宜調整すればよい。キャリアガス流量は、たとえば５０ｓｌｍ〜２００ｓｌｍ程度でよい。
第２層を形成する工程における成膜速度は、たとえば５μｍ／ｈ以上１００μｍ／ｈ以下程度でもよい。第２層の厚さは、たとえば１μｍ以上１５０μｍ以下である。第２層の厚さは、５μｍ以上でもよいし、１０μｍ以上でもよいし、１５μｍ以上でもよい。また第２層の厚さは、１００μｍ以下でもよいし、７５μｍ以下でもよいし、５０μｍ以下でもよい。
第２層の厚さは、第１層の厚さと同じであってもよいし、異なっていてもよい。第２層は、第１層より薄くてもよい。たとえば、第１層の厚さに対する第２層の厚さの比は、０．０１以上０．９以下程度でもよい。ここで同厚さの比は、第２層の厚さを、表面を再構成する工程を経た第１層の厚さで除した値を示している。同厚さの比は、０．８以下でもよいし、０．７以下でもよいし、０．６以下でもよいし、０．５以下でもよいし、０．４以下でもよいし、０．３以下でもよいし、０．２以下でもよいし、０．１以下でもよい。これにより、ピット形成の抑制効果が大きくなることが期待される。
次に、キャリア濃度の面内均一性をさらに向上する方法について説明する。
図１４に示されるように、第２矢印９２は、サセプタプレート２１０の自転方向を示している。また第１矢印９１は、原料ガスの流通方向を示している。原料ガスはドーパントガスを含む。第１矢印９１が示すように、原料ガスは一方向に沿って流れる。しかしサセプタプレート２１０が自転しているために、炭化珪素単結晶基板１０への原料ガスの供給は、サセプタプレート２１０の自転方向において略一様となる。
サセプタプレート２１０および発熱体２２０は、窒素濃度が低い材料から構成されることが望ましい。炭化珪素層２０において、窒素のバックグラウンド濃度を低減するためである。図１４中の第３矢印９３は、サセプタプレート２１０から放出される窒素を示し、第４矢印９４は発熱体２２０から放出される窒素を示している。第３矢印９３および第４矢印９４が示すように、サセプタプレート２１０および発熱体２２０が、窒素を含有していると、当該窒素が原料ガスとともに炭化珪素単結晶基板１０および炭化珪素層２０に供給され、窒素のバックグラウンドとなる。
バックグラウンドの影響によってキャリア濃度（窒素濃度）の面内均一性は低くなる。こうした傾向は、炭化珪素層２０の窒素濃度を低く設定した場合に顕著となる。窒素濃度を低く設定した場合とは、たとえば窒素濃度を２×１０16ｃｍ-3以下とした場合である。
そこで本実施形態では、サセプタプレート２１０および発熱体２２０に含有窒素が低くなる構成を採用する。図１５は、サセプタプレート２１０周辺の構成を示す概略断面図である。図１５に示されるように、サセプタプレート２１０は、第１基材２１１と、第１基材２１１を被覆する第１コート部２１２とを含む。また発熱体２２０は、第２基材２２５と、第２基材２２５を被覆する第２コート部２２６とを含む。
第１基材２１１および第２基材２２５は、たとえば炭素材料から構成される。第１基材２１１および第２基材２２５の窒素濃度は、好ましくは１０ｐｐｍ以下であり、より好ましくは５ｐｐｍ以下である。第１コート部２１２および第２コート部２２６は、たとえば炭化珪素（ＳｉＣ）あるいは炭化タンタル（ＴａＣ）等から構成される。第１コート部２１２および第２コート部２２６の窒素濃度は、好ましくは１０ｐｐｍ以下であり、より好ましくは５ｐｐｍ以下である。第１コート部２１２の表面の算術平均粗さ（Ｒａ）は、第１コート部２１２と接することになる単結晶基板１０の第３主面１３の算術平均粗さ（Ｒａ）以下としてもよい。これにより単結晶基板の面内における温度分布が均一になることが期待される。
図１５中、第５矢印９５は第１基材２１１から放出される窒素、第６矢印９６は第１コート部２１２から放出される窒素を示している。また第７矢印９７は第２基材２２５から放出される窒素、第８矢印９８は第２コート部２２６から放出される窒素を示している。上記のように、各部材の窒素濃度を低く設定しておくことにより、これらの窒素を十分少なくすることができる。これにより、炭化珪素層２０における窒素のバックグラウンド濃度を１×１０15ｃｍ-3以下とすることができる。
（炭化珪素エピタキシャル基板の変形例）
次に、本実施形態の変形例に係る炭化珪素エピタキシャル基板の構成について説明する。図１に示されるように、変形例に係る炭化珪素エピタキシャル基板１００の第２主面１２は、（０００−１）面もしくは（０００−１）面から８°以下傾斜した面であってもよい。第２主面１２の法線の傾斜方向（オフ方向）は、たとえば＜１１−２０＞方向であってもよい。（０００−１）面からの傾斜角（オフ角）は、１°以上であってもよいし、２°以上であってもよいし、３°以上であってもよい。オフ角は、７°以下であってもよいし、６°以下であってもよい。
炭化珪素層２０において、キャリア濃度の平均値は２×１０16ｃｍ-3以下である。キャリア濃度の平均値は、１×１０16ｃｍ-3以下であってもよいし、９×１０15ｃｍ-3以下であってもよいし、８×１０15ｃｍ-3以下であってもよい。またキャリア濃度の平均値は、たとえば１×１０15ｃｍ-3以上であってもよいし、５×１０15ｃｍ-3以上であってもよいし、６×１０15ｃｍ-3以上であってもよい。
第２主面１２と平行な方向において、炭化珪素層２０のキャリア濃度の平均値に対するキャリア濃度の標準偏差の比率（σ／ａｖｅ）は、５％以下であってもよい。比率の値は小さいほど好ましく、理想的にはゼロである。比率は、４％以下でもよいし、３％以下でもよいし、２％以下でもよいし、１％以下でもよい。
図３に示されるように、第２主面１２は、外周領域１２３と、中間領域１２７と、中央部１２１とを含む。外周領域１２３および中間領域１２７により構成される領域は、第２主面１２の外縁１２４から第２主面１２の中心に向かって３０ｍｍ以内の領域である。
（台形状欠陥）
本開示によれば、第２主面１２における台形状欠陥の欠陥密度を低減できる場合もある。すなわち本開示では、第２主面１２における台形状欠陥の欠陥密度が０．５個ｃｍ-2以下でもよい。台形状欠陥の欠陥密度は低いほど好ましく、理想的にはゼロである。台形状欠陥の欠陥密度は、０．３個ｃｍ-2以下でもよいし、０．１個ｃｍ-2以下でもよいし、０．０１個ｃｍ-2以下でもよい。
台形状欠陥は、第２主面１２における台形状の窪みである。図１６に示されるように、台形状欠陥３０は、＜１１−２０＞方向と交差する上底部３２および下底部３４を含む。上底部３２の幅１５５は、０．１μｍ以上１００μｍ以下である。下底部３４の幅１５６は、５０μｍ以上５０００μｍ以下である。
図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線における概略断面図である。図１７に示されるように、上底部３２は、突起部３３を含んでいてもよい。突起部３３は、上底部３２の略中央に位置していてもよい。上底部３２において、突起部３３は、突起部３３以外の部分に対して突出している。突起部３３の高さ１５７は、５ｎｍ以上２０ｎｍ以下程度である。突起部３３の高さ１５７は、たとえば白色干渉顕微鏡（ニコン社製の「ＢＷ−Ｄ５０７」等）によって測定できる。白色干渉顕微鏡の光源には水銀ランプを採用することができる。観察視野は２５０μｍ×２５０μｍとすることができる。
図１８は、図１６のＸＶＩＩＩ−ＸＶＩＩＩ線における概略断面図である。図１８中の角度θはオフ角に相当する。台形状欠陥３０の内部すなわち上底部３２と下底部３４との間の領域では、炭化珪素層２０の表面が、単結晶基板１０側に向かって僅かに後退している。言い換えれば、台形状欠陥３０は第２主面１２に形成された凹部を含む。台形状欠陥３０は、単結晶基板１０と炭化珪素層２０との界面に起点３１を有する場合がある。図１７に示されるように、起点３１から延びる転位は、前述の突起部３３と繋がっている場合がある。
図１９は、図１６の領域ＸＩＸの拡大図である。図１９に示すように、下底部３４は、複数のステップバンチング３５を含む場合がある。「ステップバンチング」とは、複数の原子ステップが束をなし、１ｎｍ以上の段差となった線状欠陥を示す。ステップバンチングにおける段差の大きさは、たとえば１〜５ｎｍ程度でもよい。ステップバンチングにおける段差の大きさは、たとえばＡＦＭによって測定できる。下底部３４に含まれるステップバンチングの個数は、たとえば２〜１００個程度でもよいし、２〜５０個程度でもよい。下底部３４に含まれるステップバンチングの個数も、下底部３４をＡＦＭで観察することにより計数できる。
ＡＦＭとしては、たとえばＶｅｅｃｏ社製の「Ｄｉｍｅｎｓｉｏｎ３００」等を採用できる。ＡＦＭのカンチレバーには、Ｂｒｕｋｅｒ社製の型式「ＮＣＨＶ−１０Ｖ」等が好適である。ＡＦＭの条件は次のように設定する。測定モードはタッピングモードに設定する。タッピングモードでの測定領域は２０μｍ四方に設定する。測定深さは１．０μｍに設定する。タッピングモードにおけるサンプリングに関しては、測定領域内での走査速度を１周期あたり５秒、走査ライン数を５１２、１走査ラインあたりの測定ポイントを５１２とする。カンチレバーの制御変位は１５．５０ｎｍに設定する。
（三角形状欠陥）
本開示によれば、第２主面において三角形状欠陥の欠陥密度を低減できる場合もある。すなわち本開示では、第２主面１２における三角形状欠陥の密度が０．５個ｃｍ-2以下でもよい。図２０に示されるように、三角形状欠陥４０は、第２主面１２における三角形状の窪みである。三角形状欠陥４０は、＜１１−２０＞方向と交差する辺を含む。１辺の長さは、たとえば１〜１０００μｍ程度である。三角形状欠陥の欠陥密度は低いほど好ましく、理想的にはゼロである。三角形状欠陥の欠陥密度は、０．３個ｃｍ-2以下でもよいし、０．１個ｃｍ-2以下でもよいし、０．０１個ｃｍ-2以下でもよい。
（欠陥密度の測定方法）
第２主面１２における台形状欠陥および三角形状欠陥は、たとえばノマルスキータイプの光学顕微鏡（たとえば製品名「ＭＸ−５１」、オリンパス社製）を用いて観測することができる。たとえば５０倍〜４００倍の倍率で、第２主面１２を全面分析し、検出された各欠陥の個数を第２主面１２の面積で除することにより、台形状欠陥および三角形状欠陥の欠陥密度の算出することができる。ただし、上記全面は、通常、半導体装置に利用されない領域を含まないものとする。半導体装置に利用されない領域とは、たとえば基板のエッジから３ｍｍの領域である。
次に、変形例に係る炭化珪素エピタキシャル基板の製造方法について説明する。変形例に係る炭化珪素エピタキシャル基板の製造方法においては、炭化珪素単結晶基板１０の第２主面１２が上になるように、炭化珪素単結晶基板１０がサセプタプレート２１０に配置される（図１１参照）。第２主面１２は、（０００−１）面もしくは（０００−１）面から以下傾斜した面である。その他の工程は、実施形態に係る製造方法と同様であるため省略する。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（Ｓ１０：図２１）と、基板加工工程（Ｓ２０：図２１）とを主に有する。
まず、炭化珪素エピタキシャル基板準備工程（Ｓ１０：図２１）が実施される。具体的には、前述した炭化珪素エピタキシャル基板の製造方法によって、炭化珪素エピタキシャル基板が準備される。
次に、基板加工工程（Ｓ２０：図２１）が実施される。具体的には、炭化珪素エピタキシャル基板を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（Ｓ２０：図２１）は、イオン注入工程（Ｓ２１：図２１）、酸化膜形成工程（Ｓ２２：図２１）、電極形成工程（Ｓ２３：図２１）およびダイシング工程（Ｓ２４：図２１）を含む。
まず、イオン注入工程（Ｓ２１：図２１）が実施される。開口部を有するマスク（図示せず）が形成された第２主面１２に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される（図２２参照）。
炭化珪素層２０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素層２０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気でもよい。活性化アニールの温度は、たとえば１８００℃程度でもよい。活性化アニールの時間は、たとえば３０分程度でもよい。
次に、酸化膜形成工程（Ｓ２２：図２１）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、第２主面１２上に酸化膜１３６が形成される（図２３参照）。酸化膜１３６は、たとえば二酸化珪素（ＳｉＯ2）等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度でもよい。熱酸化処理の時間は、たとえば３０分程度でもよい。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ2Ｏ）等の雰囲気中、１１００℃程度で１時間程度、熱処理が実施されてもよい。さらにその後、アルゴン雰囲気中で熱処理が行なわれてもよい。たとえば、アルゴン雰囲気中、１１００〜１５００℃程度で、１時間程度、熱処理が行われてもよい。
次に、電極形成工程（Ｓ２３：図２１）が実施される。第１電極１４１は、酸化膜１３６上に形成される。第１電極１４１は、ゲート電極として機能する。第１電極１４１は、たとえばＣＶＤ法により形成される。第１電極１４１は、たとえば不純物を含有し導電性を有するポリシリコン等から構成される。第１電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、第１電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、第１電極１４１と酸化膜１３６とに接するように形成される。次に、所定位置の酸化膜１３６および層間絶縁膜１３７がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
たとえばスパッタリング法により当該露出部に第２電極１４２が形成される。第２電極１４２はソース電極として機能する。第２電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。第２電極１４２が形成された後、第２電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００〜１１００℃程度の温度で加熱される。これにより、第２電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、第２電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。
次に、第３主面１３に第３電極１４３が形成される。第３電極１４３は、ドレイン電極として機能する。第３電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（Ｓ２４：図２１）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図２４参照）。
上記において、ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰｉＮダイオード等の各種炭化珪素半導体装置に適用可能である。
（評価１）
１−１．サンプル作製
まず、サンプル１および２に係る炭化珪素エピタキシャル基板１００が準備される。サンプル２に係る炭化珪素エピタキシャル基板１００は、本実施形態に係る製造方法を用いて製造される。具体的には、時点（ｔ８）から時点（ｔ９）において、図１３に示すようにサセプタプレートの回転数、シラン流量、プロパン流量およびＣ／Ｓｉ比を変化させながら炭化珪素層２０が形成される。具体的には、時点（ｔ８３）から時点（ｔ８４）において、Ｃ／Ｓｉ比は０．９（Ａ１）から１．０〜１．１（Ａ２）に変化する（図１３参照）。一方、サンプル１に係る炭化珪素エピタキシャル基板は、時点（ｔ８）から時点（ｔ９）において、サセプタプレートの回転数、シラン流量、プロパン流量およびＣ／Ｓｉ比をほぼ一定に維持しながら炭化珪素層２０が形成される。具体的には、時点（ｔ８）から時点（ｔ９）において、Ｃ／Ｓｉ比は１．５以上に維持される。なお、サンプル１および２に係る炭化珪素エピタキシャル基板１００の第２主面１２は（０００１）面から４°オフした面である。
次に、サンプル１およびサンプル２に係る炭化珪素エピタキシャル基板１００に対して、前述の基板加工工程（Ｓ２０：図２１）が実施される。これにより、各サンプルからチップ状のＭＯＳＦＥＴがそれぞれ１８個製造される。
１−２．実験条件
炭化珪素半導体装置の長期信頼性が、定電流ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）により評価される。環境温度は２５℃である。電流密度は２０ｍＡ／ｃｍ2である。
１−３．ＭＯＳＦＥＴの信頼性の評価結果
図２５は、定電流ＴＤＤＢの測定結果を示すワイブルプロットである。図２５中、縦軸は累積故障率（Ｆ）をワイブル確率紙にプロットしたものを示し、横軸は絶縁破壊電荷総量（ＱBD）［単位：Ｃ／ｃｍ2］を示している。絶縁破壊電荷総量は、ＭＯＳＦＥＴがブレークダウンするまでにゲート絶縁膜を通過した電荷の総量である。絶縁破壊電荷総量が大きいほど、長期信頼性が良好である。図２５中、四角形の凡例からなるプロット群は、サンプル１に係る炭化珪素エピタキシャル基板１００から製造されたＭＯＳＦＥＴである。菱形の凡例からなるプロット群は、サンプル２に係る炭化珪素エピタキシャル基板１００から製造されたＭＯＳＦＥＴである。
図２５に示されるように、サンプル１に係る炭化珪素エピタキシャル基板１００から製造されたＭＯＳＦＥＴの累積故障率（Ｆ）が約６３％における（言い換えれば、縦軸が０の位置における）絶縁破壊電荷総量は、約２１Ｃ／ｃｍ2である。一方、サンプル２に係る炭化珪素エピタキシャル基板１００から製造されたＭＯＳＦＥＴの累積故障率（Ｆ）が約６３％における絶縁破壊電荷総量は、約４７Ｃ／ｃｍ2である。以上の結果より、サンプル２に係る炭化珪素エピタキシャル基板１００から製造されたＭＯＳＦＥＴの長期信頼性は、サンプル２に係る炭化珪素エピタキシャル基板１００から製造されたＭＯＳＦＥＴの長期信頼性よりも良好であることが分かる。
（評価２）
２−１．サンプル作製
まず、サンプル３〜６に係る炭化珪素エピタキシャル基板１００が準備される。サンプル３および４に係る炭化珪素エピタキシャル基板１００は、本実施形態に係る製造方法を用いて製造される。具体的には、時点（ｔ８）から時点（ｔ９）において、図１３に示すようにサセプタプレートの回転数、シラン流量、プロパン流量およびＣ／Ｓｉ比を変化させながら炭化珪素層２０が形成される。サンプル３およびサンプル４に関しては、サンプル２と同様の条件により製造される。サンプル３に係る炭化珪素エピタキシャル基板１００に関しては、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長により形成された後、第２主面１２に対してＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理が行われ、第２主面１２が平坦化される。サンプル４に係る炭化珪素エピタキシャル基板１００に対しては、ＣＭＰ処理が行われない。一方、サンプル１に係る炭化珪素エピタキシャル基板は、時点（ｔ８）から時点（ｔ９）において、サセプタプレートの回転数、シラン流量、プロパン流量およびＣ／Ｓｉ比をほぼ一定に維持しながら炭化珪素層２０が形成される。サンプル５に関しては、時点（ｔ８）から時点（ｔ９）において、Ｃ／Ｓｉ比は１．３に維持される。サンプル６に関しては、時点（ｔ８）から時点（ｔ９）において、Ｃ／Ｓｉ比は１．９に維持される。なお、サンプル３〜６に係る炭化珪素エピタキシャル基板１００の第２主面１２は（０００１）面から４°オフした面である。
次に、サンプル３〜６に係る炭化珪素エピタキシャル基板１００に対して、前述の基板加工工程（Ｓ２０：図２１）が実施される。これにより、各サンプルからチップ状のＭＯＳＦＥＴがそれぞれ１８個製造される。
２−２．実験条件
サンプル３〜６に係る炭化珪素エピタキシャル基板１００の第２主面１２の中央領域１２６におけるヘイズが測定される。ヘイズは、ヘイズは、たとえばレーザーテック社製ＳＩＣＡを用いて測定される。測定方法は前述の通りである。各サンプルのヘイズの値が図２６の横軸にプロットされる。
次に、炭化珪素半導体装置の長期信頼性が、定電流ＴＤＤＢにより評価される。環境温度は２５℃である。電流密度は２０ｍＡ／ｃｍ2である。図２５と同様に、累積故障率（Ｆ）および絶縁破壊電荷総量（ＱBD）がワイブルプロットにプロットされる。各サンプルに係る炭化珪素エピタキシャル基板１００から製造されたＭＯＳＦＥＴの累積故障率（Ｆ）が約６３％における（言い換えれば、縦軸が０の位置における）絶縁破壊電荷総量が求められ、当該絶縁破壊電荷総量が図２６の縦軸にプロットされる。
２−３．ＭＯＳＦＥＴの信頼性の評価結果
図２６に示されるように、ヘイズの値が小さくなるにつれて、絶縁破壊電荷総量が大きくなることが分かる。ヘイズの値が７５ｐｐｍよりも大きくなっても絶縁破壊電荷総量はあまり小さくならない。一方、ヘイズの値が７５ｐｐｍ以下になると、絶縁破壊電荷総量が急激に大きくなる。つまり、ヘイズの値を７５ｐｐｍ以下とすることにより、ＭＯＳＦＥＴの絶縁膜の信頼性が大幅に向上すると考えられる。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１，２，９０ ピット
３ 第１直線
４ 第２直線
５ 第１フラット
６ 第１プロット群
７ 第２プロット群
８ ステップフロー成長方向（一方向）
１０ 炭化珪素単結晶基板
１１ 第１主面
１２ 第２主面
１３ 第３主面
１４ 第４主面（面）
２０ 炭化珪素層
２３ 第１層
２４ 第２層
２５ 貫通転位
２６ 底層領域
２７ バッファ層
２８ ドリフト層
２９ 表層領域
３０ 台形状欠陥
３１ 起点
３２ 上底部
３３ 突起部
３４ 底部
３５ ステップバンチング
４０ 三角形状欠陥
５０ 棒状ピット
５１ 第１幅
５２ 第２幅
６０ 円形状ピット
７０ 三角形状ピット
８０ 溝部
８１ 第１の溝部
８２ 第２の溝部
９１ 第１矢印
９２ 第２矢印
９３ 第３矢印
９４ 第４矢印
９５ 第５矢印
９６ 第６矢印
９７ 第７矢印
９８ 第８矢印
１００ 炭化珪素エピタキシャル基板
１０１ 第１方向
１０２ 第２方向
１０３ 第３方向
１０４ 第４方向
１１１ 最大径
１２１ 中央部
１２２，１２６ 中央領域
１２３，１２５ 外周領域
１２４ 外縁
１２７ 中間領域
１３１ ドリフト領域
１３２ ボディ領域
１３３ ソース領域
１３４ コンタクト領域
１３６ 酸化膜
１３７ 層間絶縁膜
１３８ 配線層
１４１ 第１電極
１４２ 第２電極
１４３ 第３電極
２００ 成膜装置
２０１ 反応室
２０２ 予備加熱機構
２０４ 石英管
２０５ 断熱材
２０６ 誘導加熱コイル
２０７ ガス導入口
２０８ ガス排気口
２１０ サセプタプレート
２１１ 第１基材
２１２ 第１コート部
２１３ 分解ポイント
２２０ 発熱体
２２１ 第１領域
２２２ 第２領域
２２３ 第３領域
２２５ 第２基材
２２６ 第２コート部
３００ 炭化珪素半導体装置

Claims (22)

  1. 第１主面を有する炭化珪素単結晶基板と、
    前記第１主面上の炭化珪素層とを備え、
    前記炭化珪素層は、前記炭化珪素単結晶基板と接する面と反対側の第２主面を含み、
    前記第２主面の最大径は、１００ｍｍ以上であり、
    前記第２主面は、前記第２主面の外縁から３ｍｍ以内の外周領域と、前記外周領域に取り囲まれた中央領域とを含み、
    前記中央領域におけるヘイズは、７５ｐｐｍ以下である、炭化珪素エピタキシャル基板。
  2. 前記第２主面は、（０００１）面もしくは（０００１）面から８°以下傾斜した面である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記第２主面と平行な方向において、前記炭化珪素層のキャリア濃度の平均値に対する前記キャリア濃度の標準偏差の比率は、４％以下であり、
    前記平均値は、２×１０16ｃｍ-3以下である、請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記第２主面には、前記第２主面に沿って一方向に延びるとともに、前記一方向における幅が前記一方向に垂直な方向における幅の２倍以上であり、かつ、前記第２主面からの最大深さが１０ｎｍ以下である溝部が存在する、請求項２または請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 前記溝部は、第１の溝部と、前記第１の溝部に接続された第２の溝部とを含み、
    前記第１の溝部は、前記一方向において前記溝部の一方の端部にあり、
    前記第２の溝部は、前記第１の溝部から前記一方向に沿って延びて前記一方の端部と反対側の他方の端部に至り、かつ、前記第２主面からの深さが前記第１の溝部の最大深さよりも小さい、請求項４に記載の炭化珪素エピタキシャル基板。
  6. 前記第２主面において、貫通らせん転位に起因するピットが存在し、
    前記ピットの面密度は、１０００個ｃｍ-2以下であり、
    前記ピット内において、前記第２主面からの最大深さは、８ｎｍ以上である、請求項２〜請求項５のいずれか１項に記載の炭化珪素エピタキシャル基板。
  7. 前記ピットの面密度は、１００個ｃｍ-2以下である、請求項６に記載の炭化珪素エピタキシャル基板。
  8. 前記ピットの面密度は、１０個ｃｍ-2以下である、請求項６に記載の炭化珪素エピタキシャル基板。
  9. 前記ピットの面密度は、１個ｃｍ-2以下である、請求項６に記載の炭化珪素エピタキシャル基板。
  10. 前記ピット内において、前記第２主面からの最大深さは、２０ｎｍ以上である、請求項６〜請求項９のいずれか１項に記載の炭化珪素エピタキシャル基板。
  11. 前記ピットの平面形状は、第１方向に延びる第１幅と、前記第１方向と垂直な第２方向に延びる第２幅と、を含み、
    前記第１幅は、前記第２幅の２倍以上である、請求項６〜請求項１０のいずれか１項に記載の炭化珪素エピタキシャル基板。
  12. 前記第２主面は、（０００−１）面もしくは（０００−１）面から８°以下傾斜した面である、請求項１に記載の炭化珪素エピタキシャル基板。
  13. 前記第２主面と平行な方向において、前記炭化珪素層のキャリア濃度の平均値に対する前記キャリア濃度の標準偏差の比率は、５％以下であり、
    前記平均値は、２×１０16ｃｍ-3以下である、請求項１２に記載の炭化珪素エピタキシャル基板。
  14. 前記比率は、３％以下である、請求項１３に記載の炭化珪素エピタキシャル基板。
  15. 前記比率は、２％以下である、請求項１３に記載の炭化珪素エピタキシャル基板。
  16. 前記比率は、１％以下である、請求項１３に記載の炭化珪素エピタキシャル基板。
  17. 前記第２主面において、台形状の窪みである台形状欠陥の面密度が０．５個ｃｍ-2以下であり、
    前記台形状欠陥は、平面視において＜１１−２０＞方向と交差する上底部および下底部を含み、
    前記上底部の幅は、０．１μｍ以上１００μｍ以下であり、
    前記下底部の幅は、５０μｍ以上５０００μｍ以下であり、
    前記上底部は、突起部を含み、
    前記下底部は、複数のステップバンチングを含む、請求項１２〜請求項１６のいずれか１項に記載の炭化珪素エピタキシャル基板。
  18. 前記第２主面において、三角形状欠陥の面密度が０．５個ｃｍ-2以下である、請求項１２〜請求項１７のいずれか１項に記載の炭化珪素エピタキシャル基板。
  19. 前記炭化珪素エピタキシャル基板のボウが５０μｍ以下である、請求項１２〜請求項１８のいずれか１項に記載の炭化珪素エピタキシャル基板。
  20. 前記最大径は、１５０ｍｍ以上である、請求項１〜請求項１９のいずれか１項に記載の炭化珪素エピタキシャル基板。
  21. 前記炭化珪素層の厚みは、５μｍ以上である、請求項１〜請求項２０のいずれか１項に記載の炭化珪素エピタキシャル基板。
  22. 請求項１〜請求項２１のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程と、を備える、炭化珪素半導体装置の製造方法。
JP2015202012A 2015-10-13 2015-10-13 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Active JP6481582B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015202012A JP6481582B2 (ja) 2015-10-13 2015-10-13 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
PCT/JP2016/072925 WO2017064908A1 (ja) 2015-10-13 2016-08-04 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN201680052727.1A CN108028185B (zh) 2015-10-13 2016-08-04 碳化硅外延基板及制造碳化硅半导体装置的方法
US15/750,606 US10396163B2 (en) 2015-10-13 2016-08-04 Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
DE112016004677.4T DE112016004677T5 (de) 2015-10-13 2016-08-04 Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015202012A JP6481582B2 (ja) 2015-10-13 2015-10-13 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017076650A true JP2017076650A (ja) 2017-04-20
JP6481582B2 JP6481582B2 (ja) 2019-03-13

Family

ID=58517453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015202012A Active JP6481582B2 (ja) 2015-10-13 2015-10-13 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10396163B2 (ja)
JP (1) JP6481582B2 (ja)
CN (1) CN108028185B (ja)
DE (1) DE112016004677T5 (ja)
WO (1) WO2017064908A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207942A1 (ja) * 2017-05-12 2018-11-15 東洋炭素株式会社 サセプタ、エピタキシャル基板の製造方法、及びエピタキシャル基板
WO2019216024A1 (ja) * 2018-05-09 2019-11-14 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249915A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249914A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) * 2021-07-08 2023-01-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
US12020924B2 (en) 2018-05-09 2024-06-25 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6619874B2 (ja) * 2016-04-05 2019-12-11 株式会社サイコックス 多結晶ＳｉＣ基板およびその製造方法
JP6988140B2 (ja) 2017-04-12 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7331869B2 (ja) * 2019-01-08 2023-08-23 住友電気工業株式会社 炭化珪素再生基板および炭化珪素半導体装置の製造方法
JP7379104B2 (ja) * 2019-03-04 2023-11-14 東京エレクトロン株式会社 基板検査装置、基板処理装置、基板検査方法、及びコンピュータ読み取り可能な記録媒体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006328455A (ja) * 2005-05-24 2006-12-07 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2010004065A (ja) * 2009-09-16 2010-01-07 National Institute Of Advanced Industrial & Technology 半導体装置
JP2013034007A (ja) * 2012-10-31 2013-02-14 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025530B1 (ko) * 2006-06-20 2011-04-04 스미토모덴키고교가부시키가이샤 ＡｌχＧａ1-χＮ 결정의 성장 방법 및 ＡｌχＧａ1-χＮ 결정 기판
CN101542688B (zh) * 2007-03-29 2011-03-30 松下电器产业株式会社 碳化硅半导体元件的制造方法
JP5680846B2 (ja) * 2009-12-04 2015-03-04 株式会社Sumco エピタキシャルウェーハの製造方法
US8980217B2 (en) * 2010-12-21 2015-03-17 Nec Corporation Method of manufacturing graphene substrate, and graphene substrate
JP6224505B2 (ja) 2014-04-10 2017-11-01 日本電信電話株式会社 電源回路、電源システム、および携帯端末装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006328455A (ja) * 2005-05-24 2006-12-07 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2010004065A (ja) * 2009-09-16 2010-01-07 National Institute Of Advanced Industrial & Technology 半導体装置
JP2013034007A (ja) * 2012-10-31 2013-02-14 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207942A1 (ja) * 2017-05-12 2018-11-15 東洋炭素株式会社 サセプタ、エピタキシャル基板の製造方法、及びエピタキシャル基板
JPWO2018207942A1 (ja) * 2017-05-12 2020-03-12 東洋炭素株式会社 サセプタ、エピタキシャル基板の製造方法、及びエピタキシャル基板
JP7233361B2 (ja) 2017-05-12 2023-03-06 東洋炭素株式会社 サセプタ、エピタキシャル基板の製造方法、及びエピタキシャル基板
WO2019216024A1 (ja) * 2018-05-09 2019-11-14 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2019216024A1 (ja) * 2018-05-09 2021-06-10 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7310805B2 (ja) 2018-05-09 2023-07-19 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US12020924B2 (en) 2018-05-09 2024-06-25 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
WO2022249915A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249914A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) * 2021-07-08 2023-01-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
DE112016004677T5 (de) 2018-07-05
JP6481582B2 (ja) 2019-03-13
WO2017064908A1 (ja) 2017-04-20
US10396163B2 (en) 2019-08-27
CN108028185A (zh) 2018-05-11
US20190019868A1 (en) 2019-01-17
CN108028185B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
JP6481582B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6690282B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US11004941B2 (en) Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
JPWO2016051975A1 (ja) 炭化珪素エピタキシャル基板
US10825903B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2020114796A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10811500B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2020115951A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190128

R150 Certificate of patent or registration of utility model

Ref document number: 6481582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250