TW201903225A - 改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法 - Google Patents

改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法 Download PDF

Info

Publication number
TW201903225A
TW201903225A TW107109782A TW107109782A TW201903225A TW 201903225 A TW201903225 A TW 201903225A TW 107109782 A TW107109782 A TW 107109782A TW 107109782 A TW107109782 A TW 107109782A TW 201903225 A TW201903225 A TW 201903225A
Authority
TW
Taiwan
Prior art keywords
silicon carbide
carbide wafer
epitaxial layer
manufacturing
bpd
Prior art date
Application number
TW107109782A
Other languages
English (en)
Inventor
鳥見聡
須藤悠介
篠原正人
寺元陽次
坂口卓也
野上暁
北畠真
Original Assignee
日商東洋炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東洋炭素股份有限公司 filed Critical 日商東洋炭素股份有限公司
Publication of TW201903225A publication Critical patent/TW201903225A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

於改質碳化矽晶圓(41)的製造方法(碳化矽晶圓的表面處理方法)中，且於製造改質碳化矽晶圓(41)的方法中進行以下的表面改質步驟，其中，該改質碳化矽晶圓(41)，係對形成磊晶層(42)之前的處理前碳化矽晶圓(40)進行處理而將表面改質者。即，處理前碳化矽晶圓(40)含有平行於(0001)面的差排即BPD及TED，且以處理前碳化矽晶圓(40)之表面的屬BPD的部分在磊晶層(42)的形成時作為TED進行傳播的比例變高的方式使表面的性質變化。

Description

改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法
本發明主要關於一種BPD密度低的碳化矽晶圓的製造方法。
BPD密度作為影響使用碳化矽晶圓而製作的半導體元件的性能的值，早已周知。BPD係basal plane dislocation的縮稱，且是指平行於SiC的(0001)面的差排即基面差排。於BPD密度高的情況下，半導體元件的通電容易劣化。專利文獻1揭示一種用以降低此BPD密度的方法。
於專利文獻1中，揭示有一種藉由在惰性氣體環境下加熱使磊晶層生長之前的碳化矽基板而使碳化矽基板內部的BPD的尖端部變化為TED(threading edge dislocation；刃狀差排)的方法。同樣地，揭示有一種對形成於碳化矽基板的磊晶層也同樣藉由在惰性氣體環境下進行加熱而使BPD的尖端部變化為TED的方法。於該碳化矽基板上進行磊晶生長的情況下，由於尖端部為TED，因此變得不是BPD而是TED在磊晶層傳播。此外，TED不會對半導體元件的性能的劣化產生影響。因此，藉由採用該方法，能使碳化矽基板的BPD密度降低。
非專利文獻1記載有與專利文獻1同樣地藉由在氬氣(惰性氣體)環境下加熱碳化矽基板，將碳化矽基板內部的BPD轉換為TED，從而使BPD密度、及磊晶生長後的BPD密度降低。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利第5958949號公報 [非專利文獻]
非專利文獻1：「Mitigation of BPD by Pre-Epigrowth High Temperature Substrate Annealing」, N.A.Mahadik, et.al., Materials Science Forum, 2016, Vol.858, pp 233-236
(發明所欲解決的問題)
其中，於專利文獻1及非專利文獻1中，記載有藉由在碳化矽晶圓(碳化矽基板)或磊晶層的內部將BPD轉換為TED而使BPD降低的方法。然而，於該方法中，由於需要對碳化矽晶圓或磊晶層的內部傳送熱，因此具有處理時間變長的傾向。
本發明係鑑於以上情狀而完成，其主要目的，在於提供一種當形成磊晶層時，用以在短時間內製作形成有BPD密度低的磊晶層之構成的碳化矽晶圓的製造方法。 (解決問題的技術手段及功效)
本發明所欲解決的問題，誠如上述，以下對用以解決該問題的手段及其功效進行說明。
根據本發明的第1觀點，提供一種改質碳化矽晶圓的製造方法，於製造改質碳化矽晶圓的製造方法中包含以下的表面改質步驟，其中，該改質碳化矽晶圓，係對形成磊晶層之前的處理前碳化矽晶圓進行處理而將表面改質者。上述處理前碳化矽晶圓的至少表面含有平行於(0001)面的差排即基面差排，且於上述表面改質步驟中，以上述處理前碳化矽晶圓之表面的上述基面差排在磊晶層的形成時作為刃狀差排進行傳播的比例變高的方式使上述處理前碳化矽晶圓之表面的性質變化。
因此，藉由不是在處理前碳化矽晶圓的內部而是使表面的性質變化而作為改質碳化矽晶圓，且在該改質碳化矽晶圓上使磊晶層生長，可使會造成半導體元件的性質劣化的BPD容易變化為不影響半導體元件的性能的TED。因此，可製作適合高性能的半導體元件的製造的改質碳化矽晶圓。尤其是，藉由不是在處理前碳化矽晶圓的內部而是使表面的性質變化，可以較短的處理時間降低BPD。
於上述改質碳化矽晶圓的製造方法中，較佳為於上述表面改質步驟中，在上述處理前碳化矽晶圓的表面形成｛1-100｝系分子層梯階。
藉此，具有促進BPD的降低的可能性。
於上述改質碳化矽晶圓的製造方法中，較佳為於上述表面改質步驟中，將上述處理前碳化矽晶圓的表面產生的上述基面差排轉換為刃狀差排。
於上述改質碳化矽晶圓的製造方法中，較佳為於上述表面改質步驟中，同時還對上述處理前碳化矽晶圓進行平坦處理。
藉此，由於同時進行平坦化處理與表面改質處理，因此能縮短製造步驟。
於上述改質碳化矽晶圓的製造方法中，較佳為藉由進行上述表面改質步驟，上述磊晶層的形成後之表面的算術平均粗糙度(Ra)成為1nm以下。
藉此，可一面改善表面粗糙度一面製作BPD密度低的碳化矽晶圓，因此可製作更高性能的半導體元件。
於上述改質碳化矽晶圓的製造方法中，較佳為於上述表面改質步驟中，在Si蒸氣壓力下加熱上述處理前碳化矽晶圓。
藉此，由於能將改質碳化矽晶圓之表面形成為晶體缺陷少且分子性穩定的狀態，因此與形成磊晶層的方法大致無關而可形成表面平坦的磊晶層。
根據本發明的第2觀點，提供一種附有磊晶層的碳化矽晶圓的製造方法，其進行磊晶層形成步驟，於該磊晶層形成步驟中，對使用上述改質碳化矽晶圓的製造方法而製造的改質碳化矽晶圓形成上述磊晶層。
此外，較佳為，於上述附有磊晶層的碳化矽晶圓的製造方法中，自上述基面差排朝刃狀差排的轉換率(%)，係較對上述處理前碳化矽晶圓進行化學機械研磨之後形成上述磊晶層的情況的轉換率(%)高5%以上，其中，該自上述基面差排朝刃狀差排的轉換率(%)，係藉由對上述處理前碳化矽晶圓進行上述表面改質步驟而形成｛1-100｝系分子層梯階、及對上述改質碳化矽晶圓進行上述磊晶層形成步驟且於該形成的初始階段減小上述基面差排的大小而被實現。此外，可實現具有相同特徵的附有磊晶層的碳化矽晶圓。
此外，根據本發明的第3觀點，提供一種以下構成的附有磊晶層的碳化矽晶圓。即，其包含碳化矽晶圓、及形成於該碳化矽晶圓的磊晶層。上述碳化矽晶圓之表面含有平行於(0001)面的差排即基面差排。上述磊晶層之表面的上述基面差排的密度，係上述碳化矽晶圓之表面的上述基面差排的密度的5%以下。
藉由以上構成，可實現BPD密度低的附有磊晶層的碳化矽晶圓。
較佳為，於上述附有磊晶層的碳化矽晶圓中，上述碳化矽晶圓的上述磊晶層之表面的算術平均粗糙度(Ra)為1nm以下。
藉此，可一面改善表面粗糙度一面製作BPD密度低的碳化矽晶圓，因此可製造更高性能的半導體元件。
於上述附有磊晶層的碳化矽晶圓中，較佳設為以下的構成。即，於上述碳化矽晶圓上僅形成一層磊晶層。上述磊晶層之表面的BPD密度，係上述碳化矽晶圓之表面的BPD密度的5%以下。
藉此，與專利文獻1不同，即使於僅形成一層磊晶層的情況下，也能實現BPD密度低的附有磊晶層的碳化矽晶圓。
根據本發明的第4觀點，提供一種以下之表面處理方法。即，上述碳化矽晶圓含有平行於(0001)面的差排即基面差排。此外，進行表面改質步驟，於該表面改質步驟中，以屬上述基面差排的部分在磊晶層的形成時作為刃狀差排進行傳播的比例變高的方式使表面的性質變化。
因此，藉由不是在處理前碳化矽晶圓的內部而是使表面的性質變化而作為改質碳化矽晶圓，且在該改質碳化矽晶圓上使磊晶層生長，可使會造成半導體元件的性質劣化的BPD容易變化為不影響半導體元件的性能的TED。藉此，可製作適合高性能的半導體元件的製造的改質碳化矽晶圓。尤其是，藉由不是在處理前碳化矽晶圓的內部而是使表面的性質變化，可以較短的處理時間降低BPD。
以下，參照圖式，對本發明的實施形態進行說明。首先，參照圖1，對在本實施形態的加熱處理中使用的高溫真空爐10進行說明。
如圖1所示，高溫真空爐10具備主加熱室21、及預備加熱室22。主加熱室21可將至少表面由單晶4H-SiC等構成的單晶碳化矽基板(處理前碳化矽晶圓40)加熱為1000℃以上且2300℃以下的溫度。預備加熱室22係於主加熱室21進行加熱之前用以對處理前碳化矽晶圓40進行預備加熱的空間。
於主加熱室21連接有真空形成用閥23、惰性氣體注入用閥24及真空計25。真空形成用閥23可調整主加熱室21的真空度。惰性氣體注入用閥24，可調整主加熱室21內的惰性氣體(例如Ar氣體等稀有氣體蒸氣、即對固態的SiC缺乏反應性的氣體且除氮氣以外)的壓力。真空計25可測量主加熱室21內的真空度。
於主加熱室21的內部具備加熱器26。此外，於主加熱室21的側壁及天花板上固定有省略圖示的熱反射金屬板，且此熱反射金屬板係以使加熱器26的熱朝向主加熱室21的中央部反射的方式構成。藉此，可強力且均勻地加熱處理前碳化矽晶圓40，使其升溫至1000℃以上且2300℃以下的溫度。再者，作為加熱器26，例如可使用電阻加熱式的加熱器或高頻感應加熱式的加熱器。
高溫真空爐10，係對被收容於坩堝(收容容器)30內的處理前碳化矽晶圓40進行加熱。坩堝30係被載置於適宜的支撐台等上，且被構成為藉由此支撐台移動而至少能自預備加熱室移動至主加熱室。坩堝30具備能相互嵌合的上容器31及下容器32。坩堝30的下容器32，係能以使處理前碳化矽晶圓40的主面及背面兩者露出的方式支撐該處理前碳化矽晶圓40。處理前碳化矽晶圓40的主面為Si面，若以結晶面表現則為(0001)面。處理前碳化矽晶圓40的背面為C面，若以結晶面表現則為(000-1)面。此外，處理前碳化矽晶圓40，也可相對於上述Si面、C面而具有偏移角。其中，主面係指處理前碳化矽晶圓40之表面中的面積最大的2面(圖1的上面及下面)中的一者，且是於後步驟形成有磊晶層的表面。背面係指主面的相反側的表面。
坩堝30係於收容有處理前碳化矽晶圓40的內部空間的構成壁面(上面、側面、底面)的部分，自外部側起朝內部空間側依序由鉭層(Ta)、碳化鉭層(TaC及Ta2 C)、及鉭矽化物層(TaSi2 或Ta5 Si3 等)構成。
此鉭矽化物層係藉由進行加熱而朝坩堝30的內部空間供給Si。此外，因在坩堝30內含有鉭層及碳化鉭層，因此可取入周圍的C蒸氣。藉此，於加熱時可將內部空間內設定為高純度的Si氣體環境。再者，也可取代設置鉭矽化物層，而於內部空間配置固態的Si等Si源。於此情況下，藉由加熱時使固態的Si升華，能將內部空間內設定為高純度的Si蒸氣壓力下。
於加熱處理前碳化矽晶圓40時，首先，如圖1的點劃線所示將坩堝30配置於高溫真空爐10的預備加熱室22，以適宜的溫度(例如約800℃)進行預備加熱。其次，使坩堝30朝被預先升溫至設定溫度(例如，約1800℃)的主加熱室21移動。然後，一面調整壓力等一面加熱處理前碳化矽晶圓40。再者，也可省略預備加熱。
接著，對自晶碇4製造附有磊晶層的碳化矽晶圓43的步驟進行說明。首先，一面與先前的製造步驟比較一面對本實施形態的製造步驟進行說明。圖2為示意顯示先前的附有磊晶層的碳化矽晶圓43的製造步驟的圖。圖3為示意顯示本實施形態的附有磊晶層的碳化矽晶圓43的製造步驟的圖。
晶碇4係根據公知的升華法或溶液生長法等而製作的單晶碳化矽的晶塊。如圖2及圖3所示，首先藉由鑽石線等切割手段以既定的間隔切割SiC的晶碇4，自晶碇4製作複數片處理前碳化矽晶圓40(晶圓製作步驟)。再者，也可以其他的方法製作處理前碳化矽晶圓40。例如，可藉由雷射照射等而於晶碇4設置損傷層之後，作成晶圓形狀取出。此外，藉由使自晶碇等獲得的單晶碳化矽基板與多晶碳化矽基板貼合之後，根據需要進行剝離等的處理，可製作至少表面為單晶碳化矽的碳化矽晶圓。
於本實施形態中，將進行後述的表面改質步驟之前的碳化矽晶圓稱為處理前碳化矽晶圓40。於處理前碳化矽晶圓40的主面及背面存在有晶圓製步驟時形成的較大的表面粗化。再者，將進行表面改質步驟之後的碳化矽晶圓稱為改質碳化矽晶圓41。此外，將處理前碳化矽晶圓40與改質碳化矽晶圓41統稱為碳化矽晶圓。
接著，對處理前碳化矽晶圓40進行機械加工步驟。於機械加工步驟中，例如進行研削、機械研磨等。研削係指藉由鑽石磨輪等對處理前碳化矽晶圓40的主面或背面進行機械研削，用以將處理前碳化矽晶圓40作成目標的厚度而進行的處理。即使於進行了該研削的情況下，處理前碳化矽晶圓40的表面仍然保留較大的粗面。因此，進行使用比研削更細的砂粒的機械加工即機械研磨(除化學機械研磨外，以下相同)，對處理前碳化矽晶圓40的表面進行平坦處理。
以上說明的步驟，在先前例與本實施形態中皆相同(詳細容待後述，但於本實施形態中可省略機械加工步驟的一部分)。即使於進行機械研磨之後，處理前碳化矽晶圓40之表面仍存在有某種程度的粗面化。因此，於先前例中，會進行化學機械研磨(CMP)，進一步將處理前碳化矽晶圓40的表面平坦化。化學機械研磨，係指藉由砂粒的機械研磨、及利用研磨液內含有的成分的化學作用而將表面平坦化的處理。
一般來說，有時於化學機械研磨步驟之後也可不進行表面改質步驟而進行磊晶層形成步驟，但如專利文獻1等所示，進行BPD降低步驟的方法，也已周知。BPD降低步驟，係指對處理前碳化矽晶圓40進行處理以降低BPD的步驟。此外，於本實施形態中，尤其是對處理前碳化矽晶圓40的表面進行處理，因此特別將本實施形態的BPD降低步驟稱作為表面改質步驟。藉由進行其等步驟，此後形成的磊晶層42的BPD密度(每單位面積的BPD的數量)變低。
在此，參照圖4及圖5對BPD及TED進行說明。圖4為顯示TED及BPD的差排的方向的圖。圖5為顯示在碳化矽晶圓上形成磊晶層時維持差排或差排變化的狀況的圖。
如圖4所示，BPD係平行於SiC的(0001)面的差排。該(0001)面相當於基面。於BPD密度高的情況下，半導體元件的通電性能容易劣化。如圖4所示，TED係平行於SiC的＜0001＞方向的差排的一種。因此，TED係以垂直貫穿基面的方式形成。TED不會對半導體元件的性能產生影響。
處理前碳化矽晶圓40，係藉由使晶碇4相對於基面傾斜既定角度(偏移角度)進行切割而被製作。較佳為，既定角度例如相對於＜11-20＞方向或＜1-100＞方向而為0.1°以上且4°以下或8°以下。因此，如圖5所示，碳化矽晶圓的表面(主面)相對於基面傾斜。
此外，藉由於碳化矽晶圓形成磊晶層，差排會直接傳播、或變化為其他的差排後進行傳播。具體而言，如圖5所示，存在有以下的情形：TED直接以TED進行傳播、或BPD變化為TED後進行傳播、亦或BPD直接以BPD進行傳播。藉由BPD變化為TED，可減少使半導體元件的性能降低的BPD。藉由進行本實施形態的表面改質步驟，於其後的磊晶層的形成時，可提高在表面改質步驟之前屬BPD的部分在磊晶層形成時作為TED進行傳播的機率。具體可以認為是，於表面改質步驟結束時的改質碳化矽晶圓41的表面，BPD已轉換為TED、或BPD以容易轉換為TED的方式發生性質變化、或兩者皆有產生。此外，亦有產生藉由進行本實施形態的表面改質步驟而造成BPD變得難傳播的情形。具體可以認為是，於表面改質步驟結束時的改質碳化矽晶圓41的表面，改質碳化矽晶圓41之表面的性質已被以BPD變得難以於磊晶層42傳播的方式變化。
於先前例中，作為該表面改質步驟，進行在惰性氣體下的加熱。藉此，碳化矽晶圓表面的BPD(尖端側的BPD)變化為TED。其結果，由於TED會於磊晶層42進行傳播，因此磊晶層42的BPD密度降低。但於專利文獻1中，雖記載為在惰性氣體下(或真空中)進行加熱，卻並未記載將碳化矽晶圓的周遭設定為Si蒸氣壓力下的內容。因此，藉由進行加熱，因Si蒸氣會自碳化矽晶圓升華或產生其他的反應，而會於先前的改質碳化矽晶圓41產生表面粗化進而造成平坦度降低。
該改質碳化矽晶圓41的表面粗化，還會在形成於其上的磊晶層42進行傳播。如此，由於先前例中獲得的磊晶層42會產生表面粗化且平坦度降低，因此使用先前例的磊晶層42製造的半導體元件，有可能因電場的局部集中等而造成作為半導體元件的性能降低。
與此相對，本實施形態的表面改質步驟，係在Si蒸氣壓力下的加熱處理。具體而言，將具有偏移角的處理前碳化矽晶圓40收容於坩堝30內，於Si蒸氣壓力下且於1500℃以上且2200℃以下、較佳為1600℃以上且2000℃以下的溫度範圍內使用高溫真空爐10進行加熱。再者，於該加熱時，除了Si蒸氣外還可供給惰性氣體。藉由供給惰性氣體，可使處理前碳化矽晶圓40的蝕刻速度降低。再者，除了Si蒸氣及惰性氣體外，不使用其他蒸氣的產生源。藉由以該條件加熱處理前碳化矽晶圓40，一面將表面平坦化一面進行蝕刻。具體而言，進行以下所示的反應。扼要說明如下，藉由於Si蒸氣壓力下加熱處理前碳化矽晶圓40，處理前碳化矽晶圓40的SiC，因熱分解並與Si化學反應而變成Si2 C或SiC2 等進行升華，並且，Si氣體環境下的Si，在處理前碳化矽晶圓40的表面與C結合而引起自組織化，進而被平坦處理。
如此地藉由將處理前碳化矽晶圓40平坦化，形成有如圖7所示的｛1-100｝系分子層梯階。本實施形態中製造的改質碳化矽晶圓41，係形成有｛1-100｝系分子層梯階的碳化矽晶圓。此外，該｛1-100｝系分子層梯階，具有在相同高度的梯階終止的表面。其中，SiC單晶係如圖6所示的構成，即、層積方向(由Si-C構成的分子層的堆疊方向)每半周期朝＜1-100＞方向或其相反方向折返。於4H-SiC的情況，若將Si原子與C原子的層積方向的距離設為L，則Si原子與C原子的層積配向按每2L(每半單元)進行反轉。藉由進行本實施形態之表面改質步驟，於4H-SiC的情況，各梯階的高度會在半單元(2分子層)或全單元(4分子層)終止。圖6為顯示於4H-SiC的情況下各梯階的高度在半單元終止的改質碳化矽晶圓41的示意圖。再者，於6H-SiC的情況下，Si原子與C原子的層積配向按每3L(每半單元)進行反轉。
因此，藉由進行本實施形態之表面改質步驟，改質碳化矽晶圓41的表面成為分子級平坦面。因此，於本實施形態中，不需要化學機械研磨步驟。圖7顯示以掃描型電子顯微鏡確認為了對機械研磨(鑽石研磨)後進行了CMP的碳化矽晶圓、與機械研磨後進行了Si蒸氣壓力下的加熱的改質碳化矽晶圓41確認磊晶生長的初始階段而在主面形成微量(500nm)的磊晶層之後起因於BPD的形狀而得的結果。與CMP後的附有微量磊晶層的碳化矽晶圓之表面(主面)產生的起因於BPD的形狀比較，可知Si蒸氣壓力下的加熱後的附有微量磊晶層的碳化矽晶圓之表面產生的起因於BPD的形狀，其大小大幅(例如，1/2以下、1/3以下)變小。此外，於CMP後的碳化矽晶圓中，確認有細長形狀的起因於BPD的形狀，但於本實施形態的改質碳化矽晶圓41中，確認主要為大致圓形的起因於BPD的形狀。起因於BPD的形狀，係指藉由於碳化矽晶圓中的出現BPD的部分形成磊晶層而形成的形態。因此，於產生自BPD朝TED轉換的情況下，此種形態變小。根據以上說明，可以推測在本實施形態的改質碳化矽晶圓41中產生有自 BPD朝TED的轉換。
如此，藉由於本實施形態的改質碳化矽晶圓表面上，在BPD的尖端部形成有｛1-100｝系分子層梯階，而產生「BPD→TED」。此外，即使於磊晶層生長的初始階段(磊晶層的厚度為1μm以下)，自改質碳化矽晶圓表面傳播的BPD的尖端仍變小，因此變得容易產生「BPD→TED」且不產生「BPD→BPD」。亦即，對在不進行表面改質步驟的情況下成為「BPD→BPD」的部分，可產生「BPD→TED」。換言之，可使處理前碳化矽晶圓40之表面的性質以變化為「BPD→TED」的比例增高的方式變化，而生成改質碳化矽晶圓41。
此外，於本實施形態的表面改質步驟中，因為於形成微量的磊晶層時BPD的大小變小，因此可以認為BPD主要於磊晶層42的形成剛開始後變化為TED，因而可知於改質碳化矽晶圓41與磊晶層42的界面近旁產生自BPD朝TED的轉換。
然後，對改質碳化矽晶圓41進行磊晶層形成步驟。磊晶層42的形成方法可任意，例如可採用MSE法等溶液生長法或CVD法等汽相生長方法。如上述，與處理前碳化矽晶圓40比較，改質碳化矽晶圓41容易產生「BPD→TED」，因此本實施形態中形成的磊晶層42，其BPD密度也變低。此外，於專利文獻1中，雖揭示有一種進行於磊晶層上再形成磊晶層的處理的方法，但本實施形態中，僅形成一層磊晶層42。其中，一層磊晶層，並不表示分子層為一層的意思，而是指藉由1次的磊晶層形成處理(無間斷且連續的磊晶層形成處理)而形成的磊晶層的意思。
接著，對用以驗證藉由進行本實施形態之表面改質步驟(Si蒸氣壓力下的加熱)能降低多少BPD的實驗進行說明。BPD密度係根據每片碳化矽晶圓而不同，因此於本實驗中，對相同碳化矽晶圓進行不同的處理來評價BPD。具體進行了以下的實驗1〜實驗3。於實驗1中，對碳化矽晶圓進行了Si蒸氣壓力下的加熱之後形成磊晶層，且根據PL法(光致發光法)及蝕坑法的各方法進行了BPD的評價。於實驗2中，藉由對實驗1中使用的碳化矽晶圓進行研磨而將磊晶層除去，然後於進行了CMP之後形成磊晶層，且根據PL法及蝕坑法的各方法進行了BPD的評價。於實驗3中，藉由再次對實驗2中使用的碳化矽晶圓進行研磨而將磊晶層除去，然後於進行了CMP之後不形成磊晶層，且根據蝕坑法進行了BPD的評價。
這些實驗中使用的碳化矽晶圓，係具有偏移角的2英吋晶圓。此外，磊晶層係藉由在1500～1600℃的範圍內進行使用了甲矽烷(SiH4 )氣體及丙烷(C3 H8 )氣體的化學蒸鍍法(CVD法)而形成。此外，磊晶層的厚度約為9μm。此外，PL法中使用的雷射，係Lasertec株式會社製的SICA88，其激勵波長為313nm，檢測波長為750nm以上。此外，於蝕坑法中，首先進行使用熔融鹼的缺陷檢測蝕刻，將缺陷(BPD、TED、TSD等)可視化之後，使用光學顯微鏡觀察碳化矽晶圓，且計數各種缺陷的數量。再者，TSD(螺旋差排)係指threading screw dislocation。此外，作為熔融鹼，使用了以50比3的比率混合氫氧化鉀(KOH)與過氧化鈉(Na2 O2 )而成的液體。此外，缺陷檢測蝕刻的處理溫度為510℃。
圖8顯示根據上述PL法評價BPD而得的結果。圖8(a)顯示實驗1及實驗2的利用PL法獲得的BPD的分佈及BPD密度。圖8(b)顯示以PL法觀測的BPD(來自存在BPD的部分的發光)。再者，於碳化矽晶圓的端部(圖8(a)所示的環狀部分)存在有伴隨切割及研削等的損傷。因此，自碳化矽晶圓的端部去除3mm來評價BPD。於Si蒸氣壓力下的加熱後形成磊晶層的碳化矽晶圓(實驗1)中，BPD密度為5.63(cm-2 )，於CMP後形成磊晶層的碳化矽晶圓(實驗2)中，BPD密度為17.86(cm-2 )。
圖9顯示根據上述蝕坑法評價BPD而得的結果。圖9(a)記載有顯示實驗結果的表。圖9(b)顯示以光學顯微鏡觀察的缺陷。TED及TSD係垂直於基面的差排，因此形成有大致平行於碳化矽晶圓的厚度方向的大致圓形的洞孔。再者，TED的直徑較TSD小。另一方面，BPD係平行於基面的差排，因此於具有偏移角的碳化矽晶圓的情況下，形成有相對於厚度方向傾斜的洞孔，因而該洞孔的形狀稍微潰塌。如此，可根據蝕坑法區別TED、TSD、及BPD。
此外，圖9(a)記載有在實驗1〜實驗3觀測的BPD的數量及BPD密度。其中，於實驗3中，由於藉由研磨將在實驗1及實驗2等形成的磊晶層除去，因而顯示在實驗1或2中使用的碳化矽晶圓的磊晶層形成前的BPD的數量及BPD密度。此外，BPD係直接以BPD在磊晶層傳播、或轉換為TED後進行傳播的任一者。根據以上說明，藉由以「於實驗3中觀測的BPD密度(或數量)」除「於實驗1中觀測的BPD密度(或數量)」且轉換為百分比顯示，可計算剩餘的BPD的比例(%)。此外，藉由100減該剩餘的BPD的比例，能計算轉換為TED後的BPD的比例(即轉換率)。圖9(a)記載有根據以上的處理求出的實驗1的轉換率及實驗2的轉換率。此外，於蝕坑法中，根據與PL法相同的理由，也自碳化矽晶圓的端部去除2mm來評價BPD。
根據蝕坑法評價得出的實驗1的BPD密度為5.92(cm-2 )，實驗2的BPD密度為20.41(cm-2 )。該值與根據PL法評價的值近似，因而驗證了檢測結果合適。此外，若比較兩者的值，於實驗1(本實施形態)中，其BPD密度與實驗2(先前例)比較而為1/2以下(詳細為1/3以下)。
此外，實驗1中的轉換率為97.7%，實驗2中的轉換率為91.9%。即，實驗1的BPD的剩餘率為2.3%，實驗2的BPD的剩餘率為7.1%。因此，與實驗2(先前例)不同，於實驗1(本實施形態)中，BPD的剩餘率成為5%以下。根據以上說明，驗證了藉由進行本實施形態的表面改質步驟，碳化矽晶圓表面的BPD在磊晶層的形成時容易變化為TED。
此外，自實驗1的轉換率(97.7%)減去實驗2的轉換率(91.9%)，則成為5.8%。這顯示與進行CMP的情況比較，藉由進行Si蒸氣壓力蝕刻下的加熱，全部的5.8%的BPD進一步被轉換為TED(轉換率提高了5.8%)。亦即，根據上述之引起促進(1)因於BPD的尖端部形成有｛1-100｝系分子層梯階而產生的「BPD→TED」的轉換、及(2)於磊晶層生長的初始階段起因於BPD的尖端變小的「BPD→TED」的轉換的2個因素，轉換率提高了5%以上(詳細為5.8%)。再者，考慮到進行CMP的情況的轉換率雖根據條件不同而不同但在90%前後，則提高轉換率的空間(提高轉換率的上限)最大為10%。
此外，如上述，改質碳化矽晶圓41的表面平坦度非常高，因此在本實施形態中形成的磊晶層42也變得平坦度非常高。具體說明如下，經使用白色干涉顯微鏡對以上述條件2而獲得的磊晶層42的表面測量943μm×708μm的矩形測定區域之表面粗糙度的結果，如圖10所示，表面粗糙度(算術平均粗糙度)為Ra=0.32nm。如此，藉由於本實施形態的改質碳化矽晶圓41形成磊晶層42，可形成表面粗糙度為1nm以下、根據條件的不同而為更低的0.5nm以下的磊晶層42。再者，於以非專利文獻1顯示的方法中，記載有雖然單位不同但表面粗糙度為Rms=1.5nm的內容。這是因為碳化矽晶圓之表面粗糙度會因形成磊晶層之前的加熱處理而惡化，且因該影響而使磊晶層之表面粗糙度惡化。
如此，藉由進行本實施形態的方法，可生成具有BPD密度低並且平坦度高的磊晶層42的附有磊晶層的碳化矽晶圓43。藉由使用該附有磊晶層的碳化矽晶圓43，可製造在PIN二極體及IGBT等的雙載子型半導體元件中難以產生通電劣化，且也不易引起電場集中等的高性能的半導體元件。此種半導體元件，尤其適合例如要求高耐電壓(數kV～數十kV)的開關元件等用途。
再者，於本實施形態的表面改質步驟中，處理前碳化矽晶圓40係被平坦處理，並且表面被蝕刻。於該步驟中，加熱速度越高、惰性氣體的壓力越低、Si的壓力越高，則蝕刻速度越高。因此，藉由在考慮上述因素下進行高速的蝕刻，可省略機械加工步驟的至少一部分。
如以上說明，於本實施形態的改質碳化矽晶圓41的製造方法(碳化矽晶圓的表面處理方法)中，且於製造改質碳化矽晶圓41的方法中進行以下之表面改質步驟，其中，該改質碳化矽晶圓41，係對形成磊晶層42之前的處理前碳化矽晶圓40進行處理而將表面改質者。即，處理前碳化矽晶圓40含有平行於(0001)面的差排即BPD及TED，且以處理前碳化矽晶圓40之表面的屬BPD的部分在磊晶層42的形成時作為TED進行傳播的比例變高的方式使表面的性質變化。
因此，藉由不是在處理前碳化矽晶圓40的內部而是使表面的性質變化而作為改質碳化矽晶圓41，且於如上述製造的改質碳化矽晶圓41上使磊晶層生長，可使會造成半導體元件的性質劣化的BPD變化為不影響半導體元件的性能的TED。因此，可製作適合高性能的半導體元件的製造的改質碳化矽晶圓41。尤其是，藉由不是在處理前碳化矽晶圓的內部而是使表面的性質變化，可以較短的處理時間降低BPD。
此外，於本實施形態的改質碳化矽晶圓41的製造方法中，對自晶碇4被加工為晶圓形狀之後進行機械加工並且不進行化學機械研磨的處理前碳化矽晶圓40，進行表面改質步驟。
藉此，於上述表面改質步驟中，不僅可使磊晶層42的形成時的BPD密度降低，而且可將表面平坦化，因此變得不需要化學機械研磨。因此，可減少改質碳化矽晶圓41的製造時的步驟數。
此外，於本實施形態的改質碳化矽晶圓41的製造方法中，藉由進行表面改質步驟，磊晶層的形成後之表面的算術平均粗糙度成為1nm以下。
藉此，由於能製做將表面平坦化且BPD密度低的碳化矽晶圓，因此可製作高性能的半導體元件。
此外，於本實施形態中，對改質碳化矽晶圓41進行形成磊晶層42的磊晶層形成步驟，來製造附有磊晶層的碳化矽晶圓43。
此外，於本實施形態中，自BPD朝TED的轉換率，係較對處理前碳化矽晶圓40進行CMP之後形成磊晶層42的情況的轉換率高5%以上，其中，該自BPD朝TED的轉換率，係藉由對處理前碳化矽晶圓40進行表面改質步驟而形成｛1-100｝系分子層梯階、及對改質碳化矽晶圓41進行磊晶層形成步驟且於該形成的初始階段減小BPD的大小而被實現。
根據以上說明，可製作BPD密度低的附有磊晶層的碳化矽晶圓43。
此外，於本實施形態的表面改質步驟中，將處理前碳化矽晶圓40的表面產生的BPD轉換為TED。
此外，本實施形態的附有磊晶層的碳化矽晶圓43，具有改質碳化矽晶圓41及一層磊晶層42。於改質碳化矽晶圓41的表面含有BPD。磊晶層42之表面的BPD密度，係改質碳化矽晶圓41之表面(詳細而言較不會產生表面改質步驟的影響之表面略靠內部側、即表面正下方)的BPD密度的5%以下。
以上，對本發明的較佳實施形態進行了說明，但上述構成例如可變更如下。
圖3等說明的製造步驟係一例而已，也可更換步驟的順序、或省略一部分的步驟、或追加其他的步驟。例如，也可於例如表面改質步驟之後且磊晶層的形成前進行根據氫蝕刻之表面清潔步驟，也可進行於磊晶層形成步驟之後檢查BPD密度的處理。
上述中說明的溫度條件及壓力條件等係一例而已，也可適宜地變更。此外，也可使用上述高溫真空爐10以外的加熱裝置(例如存在複數個內部空間的高溫真空爐)、或使用多晶的碳化矽晶圓、或使用與坩堝30不同的形狀或材料的容器。例如，收容容器的外形不限於圓柱狀，也可為立方體狀或長方體狀。
4‧‧‧晶碇
10‧‧‧高溫真空爐
30‧‧‧坩堝
40‧‧‧處理前碳化矽晶圓
41‧‧‧改質碳化矽晶圓
42‧‧‧磊晶層
43‧‧‧附有磊晶層的碳化矽晶圓
圖1為說明在本發明之表面改質步驟等中使用的高溫真空爐的概要的圖。 　　圖2為示意顯示先前例的附有磊晶層的碳化矽晶圓的製造步驟的圖。 　　圖3為示意顯示本實施形態的附有磊晶層的碳化矽晶圓的製造步驟的圖。 　　圖4為顯示TED及BPD的差排的方向的圖。 　　圖5為顯示在碳化矽晶圓上形成磊晶層時維持差排或差排變化的狀況的圖。 　　圖6為示意顯示在Si蒸氣壓力下的加熱後的改質碳化矽晶圓上形成的梯階構造的圖。 　　圖7為顯示CMP後的碳化矽晶圓之表面產生的BPD在Si蒸氣壓力下的加熱後的改質碳化矽晶圓上被分解的情況的SEM影像。 　　圖8為顯示使用PL法評價BPD而得的實驗結果的圖。 　　圖9為顯示使用蝕坑法評價BPD而得的實驗結果的圖。 　　圖10為顯示以白色干涉顯微鏡對在Si蒸氣壓力下的加熱後的改質碳化矽晶圓上形成的磊晶層測量表面粗糙度的結果的圖。

Claims (13)

  1. 一種改質碳化矽晶圓的製造方法，係製造改質碳化矽晶圓的方法，其中，該改質碳化矽晶圓係對形成磊晶層之前的處理前碳化矽晶圓進行處理而將表面改質者，該製造方法的特徵在於： 　　上述處理前碳化矽晶圓的至少表面含有平行於(0001)面的差排即基面差排，且 　　進行表面改質步驟，於該表面改質步驟中，以上述處理前碳化矽晶圓之表面的上述基面差排在磊晶層的形成時作為刃狀差排進行傳播的比例變高的方式使上述處理前碳化矽晶圓之表面的性質變化。
  2. 如請求項1的改質碳化矽晶圓的製造方法，其中，於上述表面改質步驟中，在上述處理前碳化矽晶圓的表面形成｛1-100｝系分子層梯階。
  3. 一種改質碳化矽晶圓的製造方法，係製造改質碳化矽晶圓的方法，其中，該改質碳化矽晶圓係對形成磊晶層之前的處理前碳化矽晶圓進行處理而將表面改質者，該製造方法的特徵在於： 　　上述處理前碳化矽晶圓的至少表面含有平行於(0001)面的差排即基面差排，且 　　進行表面改質步驟，於該表面改質步驟中，藉由在上述處理前碳化矽晶圓的表面形成｛1-100｝系分子層梯階而對表面進行改質。
  4. 如請求項3的改質碳化矽晶圓的製造方法，其中，於上述表面改質步驟中，將上述處理前碳化矽晶圓的表面產生的上述基面差排轉換為刃狀差排。
  5. 如請求項4的改質碳化矽晶圓的製造方法，其中，於上述表面改質步驟中，同時還對上述處理前碳化矽晶圓進行平坦處理。
  6. 如請求項4的改質碳化矽晶圓的製造方法，其中，藉由進行上述表面改質步驟，上述磊晶層的形成後之表面的算術平均粗糙度(Ra)成為1nm以下。
  7. 如請求項6的改質碳化矽晶圓的製造方法，其中，於上述表面改質步驟中，在Si蒸氣壓力下加熱上述處理前碳化矽晶圓。
  8. 一種附磊晶層的碳化矽晶圓的製造方法，其特徵在於： 　　進行磊晶層形成步驟，於該磊晶層形成步驟中，對使用如請求項1的改質碳化矽晶圓的製造方法而製造的改質碳化矽晶圓形成上述磊晶層。
  9. 如請求項8的附磊晶層的碳化矽晶圓的製造方法，其中，自上述基面差排朝刃狀差排的轉換率(%)，係較對上述處理前碳化矽晶圓進行化學機械研磨之後形成上述磊晶層的情況的轉換率(%)高5%以上，其中，該自上述基面差排朝刃狀差排的轉換率(%)，係藉由對上述處理前碳化矽晶圓進行上述表面改質步驟而形成｛1-100｝系分子層梯階、及對上述改質碳化矽晶圓進行上述磊晶層形成步驟且於該形成的初始階段減小上述基面差排的大小而被實現。
  10. 一種附磊晶層的碳化矽晶圓，係包含碳化矽晶圓、及形成於該碳化矽晶圓的磊晶層，其特徵在於： 　　上述碳化矽晶圓之表面含有平行於(0001)面的差排即基面差排，且 　　上述磊晶層之表面的上述基面差排的密度，係上述碳化矽晶圓之表面的上述基面差排的密度的5%以下。
  11. 如請求項10的附磊晶層的碳化矽晶圓，其中，上述碳化矽晶圓的上述磊晶層之表面的算術平均粗糙度(Ra)為1nm以下。
  12. 如請求項10的附磊晶層的碳化矽晶圓，其中，上述碳化矽晶圓之表面的上述基面差排在上述磊晶層中被轉換為刃狀差排的比例即轉換率(%)，係較對上述碳化矽晶圓進行化學機械研磨之後形成上述磊晶層的情況的轉換率(%)高5%以上。
  13. 如請求項10的附磊晶層的碳化矽晶圓，其中，於上述碳化矽晶圓上僅形成一層磊晶層， 　　上述磊晶層之表面的上述基面差排的密度，係上述碳化矽晶圓之表面的上述基面差排的密度的5%以下。
TW107109782A 2017-03-22 2018-03-22 改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法 TW201903225A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017055240 2017-03-22
JP2017-055240 2017-03-22
JP2017210585 2017-10-31
JP2017-210585 2017-10-31

Publications (1)

Publication Number Publication Date
TW201903225A true TW201903225A (zh) 2019-01-16

Family

ID=63584533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109782A TW201903225A (zh) 2017-03-22 2018-03-22 改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法

Country Status (7)

Country Link
US (1) US11261539B2 (zh)
EP (1) EP3605585A4 (zh)
JP (1) JP7008063B2 (zh)
KR (1) KR102604446B1 (zh)
CN (1) CN110431654B (zh)
TW (1) TW201903225A (zh)
WO (1) WO2018174105A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12020928B2 (en) 2018-11-05 2024-06-25 Kwansei Gakuin Educational Foundation SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same
CN113272480B (zh) 2019-01-08 2024-05-14 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
EP3951026A4 (en) * 2019-03-29 2022-12-21 Kwansei Gakuin Educational Foundation DEVICE FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE WITH TEMPERATURE GRADIENT INVERSION DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE
CN114430781B (zh) * 2019-08-06 2024-04-30 学校法人关西学院 SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法
US20220282395A1 (en) * 2019-08-06 2022-09-08 Kwansei Gakuin Educational Foundation SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
US11932967B2 (en) 2019-09-27 2024-03-19 Kwansei Gakuin Educational Foundation SiC single crystal manufacturing method, SiC single crystal manufacturing device, and SiC single crystal wafer
FR3118284B1 (fr) * 2020-12-17 2022-11-04 Commissariat Energie Atomique Dispositif électronique en siliciure de carbone et son procédé de fabrication
WO2024034448A1 (ja) * 2022-08-09 2024-02-15 学校法人関西学院 フォトルミネッセンス測定におけるバックグラウンドの発光強度のバラツキを抑制する方法及び半導体基板の評価方法
CN117637463A (zh) * 2024-01-26 2024-03-01 希科半导体科技(苏州)有限公司 碳化硅衬底的位错缺陷的处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP5152887B2 (ja) 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
JP5464544B2 (ja) 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
JP5958949B2 (ja) 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
JP5888774B2 (ja) 2011-11-18 2016-03-22 一般財団法人電力中央研究所 炭化珪素ウェハの製造方法
US9644288B2 (en) * 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
WO2013078219A1 (en) * 2011-11-23 2013-05-30 University Of South Carolina Method of growing high quality, thick sic epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP6232329B2 (ja) * 2014-03-31 2017-11-15 東洋炭素株式会社 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
JP6524233B2 (ja) * 2015-07-29 2019-06-05 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
US10020366B2 (en) * 2015-09-25 2018-07-10 The United States Of America, As Represented By The Secretary Of The Navy Removal of basal plane dislocations from silicon carbide substrate surface by high temperature annealing and preserving surface morphology

Also Published As

Publication number Publication date
US11261539B2 (en) 2022-03-01
EP3605585A4 (en) 2020-12-30
JPWO2018174105A1 (ja) 2020-01-30
CN110431654A (zh) 2019-11-08
EP3605585A1 (en) 2020-02-05
WO2018174105A1 (ja) 2018-09-27
JP7008063B2 (ja) 2022-01-25
KR102604446B1 (ko) 2023-11-22
KR20190129104A (ko) 2019-11-19
CN110431654B (zh) 2023-07-21
US20200095703A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
TW201903225A (zh) 改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
TWI537438B (zh) 單晶３Ｃ（立方晶系）－ＳｉＣ基板之製造方法及由其所得之單晶３Ｃ－ＳｉＣ基板
JP5961357B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
TW201742103A (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
CN107002288B (zh) 碳化硅基板的表面处理方法
JP5131675B2 (ja) 炭化ケイ素基板の製造方法
KR20130014566A (ko) 탄화규소 에피택셜 웨이퍼 및 그 제조 방법, 에피택셜 성장용 탄화규소 벌크 기판 및 그 제조 방법 및 열처리 장치
TWI725910B (zh) 晶圓、磊晶晶圓以及其製造方法
JP2009218575A (ja) 半導体基板の製造方法
JP6450919B2 (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
WO2018216657A1 (ja) ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP2013201326A (ja) 窒化ガリウム基板及びエピタキシャルウェハ
JP2019006629A (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド複合体および単結晶ダイヤモンド基板
JP7194407B2 (ja) 単結晶の製造方法
JP2021095584A (ja) 炭化ケイ素多結晶基板の製造方法
JP6569605B2 (ja) 積層基板の製造方法および積層基板
JP2020059648A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP6620916B1 (ja) 窒化ガリウム結晶基板
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2008169109A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ