CN102668037B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102668037B
CN102668037B CN201080049990.8A CN201080049990A CN102668037B CN 102668037 B CN102668037 B CN 102668037B CN 201080049990 A CN201080049990 A CN 201080049990A CN 102668037 B CN102668037 B CN 102668037B
Authority
CN
China
Prior art keywords
semiconductor substrate
substrate
impurity
laser
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080049990.8A
Other languages
English (en)
Other versions
CN102668037A (zh
Inventor
岛明生
朴泽一幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN102668037A publication Critical patent/CN102668037A/zh
Application granted granted Critical
Publication of CN102668037B publication Critical patent/CN102668037B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

激光退火中,从薄膜化为300μm以下的半导体Si衬底的背面起算的深度大于1μm的位置的温度在950℃以上、1412℃以下的温度范围内,将Si加热而不溶解。本发明提供一种半导体器件的制造方法,从半导体衬底的表面导入杂质形成半导体区域,利用静电夹持方式固定在支持衬底上将衬底整体加热到250℃以上,并且通过照射3μm以上的长波长的激光将半导体衬底的表面加热使杂质活化。

Description

半导体器件的制造方法
技术领域
本发明涉及使导入到半导体衬底内的杂质活化时使用的激光退火技术,涉及使用该杂质活化方法的半导体器件的制造方法。
背景技术
已知有使Si的厚度薄至100μm左右的极薄IGBT(绝缘栅双极型晶体管、Insulated Gate Bipolar Transistor)。极薄IGBT在半导体衬底的背面部分具有n+型的场终止层及p+型的集电层。通常场终止层及集电层以层合的方式形成。场终止层和集电层可以如下得到,即,将作为n型杂质的磷离子从半导体衬底的背面导入到深的位置,将作为p型杂质的硼离子导入到浅的位置,之后进行用于活化的热处理。
作为上述热处理方法,利用激光退火。激光退火中使用准分子激光、YAG第2高次谐波激光、或YLF第2高次谐波激光等。对于上述脉冲激光,由于Si半导体衬底的吸收系数也大,所以可以选择性地仅加热半导体衬底的背面部分。因此,可以避免形成于半导体衬底表面的铝电极及聚酰亚胺层损伤。利用此种激光退火的方法被下述专利文献1~4公开。
对于极薄IGBT的n+型场终止层,在位于距离半导体衬底的背面1μm左右深的位置形成杂质浓度的峰,其形成范围大多直至从半导体衬底的背面起算的深度2μm左右的位置。因此,作为n型杂质的磷离子也被导入到位于距离半导体衬底的背面较深的位置。为了使上述磷离子高度活化,必须直至较深的位置加热至950℃以上。但是,对于专利文献1~4中公开的激光退火,难以使导入到位于距离半导体衬底的背面较深的位置的杂质高度活化。原因如下:准分子激光、YAG第2高次谐波激光、或YLF第2高次谐波激光等脉冲激光为波长短的激光。因此,上述脉冲激光在位于距离半导体衬底的背面较浅的位置(深度数10~100nm)被吸收、无法对较深的位置进行加热。
下述专利文献5中使用YAG第2高次谐波激光和旋转圆盘式激光退火装置,但上述方式也难以使导入到位于距离半导体衬底的背面较深位置的杂质高度活化。
专利文献1:日本特开平10-41244号公报
专利文献2:日本特开2000-349042号公报
专利文献3:美国专利5,908,307号公报
专利文献4:日本特开2004-363168号公报
专利文献5:日本特开2006-5291号公报
发明内容
利用上述专利文献1~4中公开的短波长激光时,由于以带间载流子激发吸收作为其加热源,所以激光退火无法控制退火温度,必须使Si衬底升高到熔点以上的温度,溶解重结晶化。因此,存在下述缺点:结晶缺陷多、易引起电流泄漏路径,无法控制杂质图谱的形状(即使将pn结制成背面也会全部混合)。为了有效地活化极薄IGBT的场终止层,期望使结晶缺陷数减少同时实现深区域的杂质活化的激光退火技术。
具有在位于距离半导体衬底的背面比1μm深的位置形成的场终止区时,利用专利文献1~4中公开的激光退火无法充分地使其活化。另外,想要利用上述激光退火技术使深位置的场终止区活化时,会发生下述情况,即,激光强度变得过强,在浅位置的集电区中发生升华(消融),集电区脱落。
即使利用上述专利文献5中公开的旋转圆盘式激光退火装置也无法充分地使深1μm的区域活化。
本发明是基于发现了利用激光退火使导入到半导体衬底内的杂质不依赖于其深度地活化的方法而完成的。半导体衬底的主材料使用Si(硅)时,本发明的杂质的活化工序中,将Si衬底升高到250℃以上的温度使长波长的光被Si吸收后,与目前使用的准分子、YAG激光等不同,采用以自由电子吸收作为其加热源的长波长激光,控制激光能量,由此在使半导体衬底表面的温度为硅的熔融温度以下的条件下照射激光。由此,可以使半导体衬底的表面部分为结晶缺陷少的状态。
具体而言,进行激光退火前使极薄装置晶片(半导体衬底)吸附于利用静电夹持(electrostatic chuck)机构吸附的支持衬底上,使装置表面侧对置,且晶片背面向外侧伸出。其原因在于,厚100μm左右的极薄Si衬底的情况下,将该衬底本身例如如本发明那样加热到250℃以上时,下侧(表面侧)翘曲成凸形。由于上述加热,使得无法利用粘合剂或固定胶带等进行固定,利用本发明所述的静电夹持机构吸附的支持衬底是必需的。
本发明的第1特征在于,(1)一种半导体器件的制造方法,包括以下工序:从半导体衬底的表面导入杂质形成半导体区域的工序;利用静电夹持方式将上述半导体衬底固定在支持衬底上,将上述半导体衬底整体加热到250℃以上的工序;以1000微秒以下的照射时间照射波长3μm以上的激光,将上述半导体衬底的表面加热,使导入到上述半导体衬底内的上述杂质活化的工序。
(2)如(1)所述,上述激光优选为具有10.6μm波长的CO2激光。这是由于上述激光为更易激发自由电子的长波长激光,并且为在机械工作等中在产业界已经被广泛使用的、能够稳定运转的激光。
(3)在(1)中,优选上述形成半导体区域的工序包括以下工序:从上述半导体衬底的背面起算的深度大于1μm的位置导入第1导电型杂质,形成场终止区的工序;和从上述半导体衬底的背面起算的深度小于1μm的位置导入第2导电型杂质形成集电区的工序。
(4)在(1)中,上述半导体衬底优选使用厚度被薄膜化到300μm以下的半导体Si衬底。这是由于缩短了在表背面间流动的载流子的流动距离,进一步提高了极薄IGBT的性能。
(5)在(1)中,优选在上述使杂质活化的工序中,从上述半导体衬底的背面以使从上述半导体衬底的背面起算的深度大于1μm的位置的温度在950℃以上、硅的熔融温度1412℃以下为条件照射所述激光。这是由于可以使场终止区充分地活化。
(6)在(3)中,优选上述集电区具有上述杂质的浓度分布朝向从上述半导体衬底的背面起算的深度小于1μm的位置一直维持离子注入时的形状的区域。这是由于进一步提高了背面侧最表面的活性杂质浓度,降低与金属电极的接触电阻,提高极薄IGBT的性能。
根据本发明,能够使深度不同的场终止区和集电区的杂质同时充分活化,能够得到场终止区活化时使集电区也不发生熔融、结晶缺陷少的半导体器件。
附图说明
[图1]表示IGBT的制造过程(1)。
[图2]表示IGBT的制造过程(2)。
[图3]表示IGBT的制造过程(3)。
[图4]表示导入到半导体衬底的背面部分的磷离子及硼离子的分布。
[图5]表示利用静电夹持方式在支持衬底上支持极薄晶片的支持过程。
[图6]表示将极薄装置晶片高温加热后的晶片形状。
[图7]表示利用同一激光照射强度将硼离子进行CO2激光退火得到的样品的片材电阻、到达退火温度的衬底加热温度依赖性。
[图8]表示半导体衬底背面部分的活化磷的分布。
[图9]表示半导体衬底背面部分的活化硼的分布。
[图10](a)表示导入到半导体衬底背面部分的硼的分布,(b)表示半导体衬底背面部分的活化硼的分布。
[图11]表示IGBT的制造过程(4)。
具体实施方式
实施例1
以下参照附图详细地说明实施例1。
(IGBT的制造方法)
参照图1~图10说明IGBT的制造方法。特别是以形成场终止层及集电层的方法为中心进行说明。
图1模式化地表示IGBT100的制造过程的主体部截面图。IGBT100是利用n型硅单结晶的晶片(CZ、MCZ、FZ)而形成的。IGBT100具有形成于n-型漂移层1上的p型本体层2、和形成于该本体层2的表面部分的n+型源极区域3。本体层2及源极区域3可以利用离子注入技术在漂移层1的表面部分形成。
接下来,如图2所示,在IGBT100上形成沟槽栅极4。沟槽栅极4经由栅绝缘膜5与本体层2对置,所述本体层2隔开源极区域3和漂移层1。通过在本体层2的表面形成沟槽后将该沟槽的内壁进行热氧化,可以形成栅绝缘膜5。通过在被栅绝缘膜5被覆的沟槽内填充多晶硅(polysilicon),可以形成沟槽栅极4。在沟槽栅极4的多晶硅中以高浓度导入了杂质,实质上为导体。
在半导体衬底的表面上形成与源极区域3电连接的源电极6。源电极6与沟槽栅极4通过层间绝缘膜7被电分离。在本体层2的表面上进一步形成聚酰亚胺层8。聚酰亚胺层8覆盖源电极6,设置所述聚酰亚胺层8用于源电极6等的钝化(保护膜)。
接着,如图3所示,IGBT100的漂移层1从背面侧被研磨,将半导体衬底的厚度调节为100μm左右。
接着,在从漂移层1的背面起算深的位置导入作为场终止层发挥作用的n型杂质即磷离子9a,进而在从漂移层1的背面起算浅的位置导入作为集电层发挥作用的p型杂质即硼离子9b。磷离子9a的注入条件如下:注入能量为500~700KeV,剂量为1×1013cm-2。硼离子9b的注入条件如下:注入能量为10~20KeV,剂量为5×1013~1×1014cm-2。如图4所示,磷离子的导入浓度分布如下:在从半导体衬底的背面起算的深度为1μm左右的位置形成杂质浓度的峰,其形成范围直至从半导体衬底的背面起算的深度为2μm左右的位置。
接着,如图5所示,在利用静电夹持机构吸附的支持衬底上以使装置表面侧对置、晶片背面向外侧伸出的方式进行吸附。原因在于:厚100μm左右的极薄Si衬底(极薄样品、极薄膜样品、薄晶片(Thin Wafer))的情况下,将其衬底本身例如如本发明那样加热至250℃以上时,如图6所示,相对于下侧(表面侧)弯曲成凸形。由于上述加热,使得利用粘合剂或固定胶带等无法进行固定,本发明所述的利用静电夹持机构吸附的支持衬底是必需的。
接着,对半导体衬底(极薄样品、极薄膜样品、薄晶片)的背面实行激光退火。激光退火的条件如下:例如背面温度为1200℃、退火时间为600微秒、衬底加热温度为250℃。图7表示利用同一激光照射强度将硼离子进行CO2激光退火得到的样品的片材电阻、到达退火温度的衬底加热温度依赖性。为了充分地活化离子注入层(即,为了活化为1100℃以上),可知需要将衬底本身加热到250℃以上。
图8给出磷、硼离子的导入浓度分布和活化后的浓度分布。导入浓度分布是利用二次离子质谱系统(SIMS)算出的。活化后的磷的浓度分布是利用扩展电阻(SR)算出的。可知本实施例的活化后的磷的浓度分布沿着磷离子的导入浓度分布直至深的位置为止大致100%被活化。本实施例中,在半导体衬底的浅的位置导入的硼离子的活化中,也具有与利用现有技术形成的浓度分布不同的特征。图9表示从半导体基板的背面沿着深度方向的活化硼的杂质浓度分布。本实施例中,半导体衬底的背面部分被加热到硅的熔融温度即1412℃以下的范围内。不会引起熔融重结晶化的现象,为背面部分的结晶缺陷少的状态,大致100%被活化。
利用本实施例的激光退火时,还具有下述优点:集电层的杂质浓度在退火后也基本保持为离子注入时的、未变化的浓度分布。如图10所示,利用YAG激光等现有技术时,对于集电层的杂质浓度分布,直至溶解后的硅的深度为止浓度分布相同。半导体衬底表面部分的杂质浓度降低。上述表面部分的降低相对于峰值降低至1/10左右。另一方面,本实施例的集电层可以通过控制离子注入条件使集电层最表面的浓度大于利用现有技术得到的浓度。由此,可以得到与集电电极的接触性得到提高、及空穴的注入效率得到提高、导通电压小的IGBT。
接着,如图11所示,在集电层的背面蒸镀铝并形成集电电极10,可以得到IGBT100。
以上详细地说明了本发明的具体例,但这些只不过是示例,不限定权利要求。权利要求所记载的技术中包括将以上列举的具体例进行各种变形、改变后的例子。
另外,本说明书或附图中说明的技术要素单独或通过各种组合发挥技术上的有用性,不限定于申请时权利要求记载的组合。另外,本说明书或附图中列举的技术可以同时实现多个目的,实现其中目的之一本身具有技术上的有用性。
符号说明
1...漂移层、2...p型的本体层、3...源极区域、4...沟槽栅极、5...栅绝缘膜、6...源电极、7...层间绝缘膜、8...聚酰亚胺层、9a...磷离子、9b...硼离子、10...集电电极。

Claims (6)

1.一种半导体器件的制造方法,其特征在于,包括以下工序:
从半导体衬底的背面导入杂质形成半导体区域的工序;
在所述杂质的导入工序之后,利用静电夹持方式将所述半导体衬底的表面侧固定在支持衬底上,将所述半导体衬底加热到250℃以上的工序;
在所述加热工序之后,以1000微秒以下的照射时间照射波长3μm以上的激光,使导入到所述半导体区域内的所述杂质活化的工序。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述激光为具有10.6μm波长的CO2激光。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,所述形成半导体区域的工序包括以下工序:
从所述半导体衬底的背面起算的深度大于1μm的位置导入第1导电型杂质,形成场终止区的工序;和
从所述半导体衬底的背面起算的深度小于1μm的位置导入第2导电型杂质形成集电区的工序。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述半导体衬底使用厚度被薄膜化到300μm以下的半导体Si衬底。
5.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述使杂质活化的工序中,从所述半导体衬底的背面以使从所述半导体衬底的背面起算的深度大于1μm的位置的温度在950℃以上、硅的熔融温度1412℃以下为条件照射所述激光。
6.如权利要求3所述的半导体器件的制造方法,其特征在于,所述集电区具有所述杂质的浓度分布朝向从所述半导体衬底的背面起算的深度小于1μm的位置一直维持离子注入时的形状的区域。
CN201080049990.8A 2009-11-06 2010-10-29 半导体器件的制造方法 Expired - Fee Related CN102668037B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009254558 2009-11-06
JP2009-254558 2009-11-06
PCT/JP2010/069291 WO2011055691A1 (ja) 2009-11-06 2010-10-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102668037A CN102668037A (zh) 2012-09-12
CN102668037B true CN102668037B (zh) 2015-07-15

Family

ID=43969931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080049990.8A Expired - Fee Related CN102668037B (zh) 2009-11-06 2010-10-29 半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP5557848B2 (zh)
CN (1) CN102668037B (zh)
DE (1) DE112010004296T5 (zh)
WO (1) WO2011055691A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072306A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US10020193B1 (en) 2015-06-15 2018-07-10 Tdk Corporation Method for laser annealing with laser beam radiated via through hole
JP2018041988A (ja) * 2017-12-18 2018-03-15 ラピスセミコンダクタ株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268487A (ja) * 2004-03-18 2005-09-29 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法および半導体素子の製造装置
JP2005302883A (ja) * 2004-04-08 2005-10-27 Hitachi Ltd 半導体装置の製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
CN101217109A (zh) * 2008-01-10 2008-07-09 清华大学 双光源的激光退火装置和方法
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962440B2 (ja) 1996-07-19 2007-08-22 キヤノン株式会社 画像処理装置
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JP2000349042A (ja) 1999-06-03 2000-12-15 Toshiba Corp 半導体素子の製造方法と製造装置
JP4589606B2 (ja) 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
JP2006005291A (ja) 2004-06-21 2006-01-05 Toyota Motor Corp レーザアニール装置及びレーザアニール方法
DE112006002027B4 (de) * 2005-08-03 2018-08-02 Y.A.C. Holdings Co., Ltd. Verfahren zum Herstellen von Halbleitervorrichtungen und System zum Herstellen von Halbleitervorrichtungen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268487A (ja) * 2004-03-18 2005-09-29 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法および半導体素子の製造装置
JP2005302883A (ja) * 2004-04-08 2005-10-27 Hitachi Ltd 半導体装置の製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
CN101217109A (zh) * 2008-01-10 2008-07-09 清华大学 双光源的激光退火装置和方法

Also Published As

Publication number Publication date
JP5557848B2 (ja) 2014-07-23
WO2011055691A1 (ja) 2011-05-12
JPWO2011055691A1 (ja) 2013-03-28
DE112010004296T5 (de) 2013-01-03
CN102668037A (zh) 2012-09-12

Similar Documents

Publication Publication Date Title
US7776660B2 (en) Manufacturing method of a semiconductor device
CN102741982B (zh) 用于制造半导体器件的方法
CN101256948B (zh) 半导体元件的制造方法
TWI590460B (zh) 半導體裝置及其製造方法
JP2006351659A (ja) 半導体装置の製造方法
JP2015513784A (ja) 選択エミッタを有する太陽電池形成方法
CN102668037B (zh) 半导体器件的制造方法
GB2310082A (en) Short channel IGBT
US8946872B2 (en) Method for producing a semiconductor
US8420512B2 (en) Method for manufacturing semiconductor device
JP2003059856A (ja) 半導体装置の製造方法
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
CN104067377A (zh) 半导体器件及其制造方法
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
JP2009283636A (ja) 半導体装置の製造方法
JP5201305B2 (ja) 半導体装置の製造方法
CN102456729B (zh) 半导体器件及其制造方法
US8853009B2 (en) Method for manufacturing reverse-blocking semiconductor element
JP2020035801A (ja) 半導体装置及び半導体装置の製造方法
CN106471605A (zh) 宽带隙半导体上的欧姆触点的形成
JP5675204B2 (ja) Igbtの製造方法
JPS6122455B2 (zh)
JPH10150004A (ja) 半導体装置及びその製造方法
Arai et al. Backside-activation technique of power device IGBTs by a microsecond-pulsed green laser
TWI521570B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150715

Termination date: 20201029