DE112010004296T5 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112010004296T5
DE112010004296T5 DE112010004296T DE112010004296T DE112010004296T5 DE 112010004296 T5 DE112010004296 T5 DE 112010004296T5 DE 112010004296 T DE112010004296 T DE 112010004296T DE 112010004296 T DE112010004296 T DE 112010004296T DE 112010004296 T5 DE112010004296 T5 DE 112010004296T5
Authority
DE
Germany
Prior art keywords
semiconductor substrate
substrate
laser
impurity
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112010004296T
Other languages
English (en)
Inventor
Kazuyuki Hozawa
Akio Shima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE112010004296T5 publication Critical patent/DE112010004296T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Beschrieben wird ein Verfahren zur Herstellung einubstrat, dessen Dicke auf 300 μm oder weniger verringert worden ist, so erwärmt wird, dass die Temperatur an einer Position tiefer als 1 μm von der Rückseite des Si-Halbleitersubstrats in einem Temperaturbereich von 950 bis 1.412°C (einschließlich) liegt, ohne dass das Silizium, (Si) bei einem Verfahren zum Laserhärten schmilzt. Im Einzelnen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung beschrieben, wobei durch Einbringen einer Verunreinigung von der Vorderseite eines Halbleitersubstrats eine Halbleiterregion gebildet wird, das Substrat mit einer elektrostatischen Spannvorrichtung auf einem Trägersubstrat fixiert wird und sodann die Verunreinigung durch Erwärmen der Vorderseite des Substrats durch Bestrahlen mit einem Laser mit einer langen Wellenlänge von 3 μm oder mehr aktiviert wird, während das gesamte Substrat auf 250°C oder mehr erwärmt wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Laserhärten, das nach Aktivieren einer in ein Halbleitersubstrat eingebrachten Verunreinigung verwendet wird, sowie ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung des Verfahrens zum Aktivieren von Verunreinigungen.
  • Stand der Technik
  • Ein extrem dünner IGBT (Bipolartransistor mit isolierter Gate-Elektrode), bei dem die Dicke des Siliziums auf etwa 100 μm verringert ist, ist bekannt. Der extrem dünne IGBT weist eine Feldblendenschicht vom n+-Typ und eine p+-Kollektorschicht auf der Rückseite eines Halbleitersubstrats auf. Im Allgemeinen werden die Feldblendenschicht und die Kollektorschicht durch Stapeln (Stacking) gebildet. Die Feldblendenschicht und die Kollektorschicht werden durch Einbringen von Phosphorionen als eine Verunreinigung vom n-Typ von der Rückseite des Halbleitersubstrats in eine tiefe Position, Einbringen von Borionen als eine Verunreinigung vom p-Typ in eine flache Position und anschließendes Durchführen einer Wärmebehandlung zur Aktivierung erhalten.
  • Als Wärmebehandlungsverfahren ist das Laserhärten benutzt worden. Für das Laserhärten sind Excimer-Laser, YAG-SHG-Laser (Second Harmonic Generation) oder YLF-SHG-Laser usw. eingesetzt worden. Weil die Impulslaser einen hohen Absorptionskoeffizienten in dem Si-Halbleitersubstrat aufweisen, kann nur der rückseitige Teil des Halbleitersubstrats selektiv erwärmt werden. Daher können Schäden an einer Aluminiumelektrode und einer auf der Oberfläche des Halbleitersubstrats gebildeten Polyimidschicht vermieden werden. Das Verfahren zur Verwendung des Laserhärtens nach diesem Typ ist in den nachstehenden Patentdokumenten 1 bis 4 beschrieben.
  • In der Feldblendenschicht vom n+-Typ des extrem dünnen IGBT entsteht ein Peak einer Verunreinigungskonzentration an einer tiefen Position, von etwa 1 μm von der Rückseite des Halbleitersubstrats, und der Bereich zur Bildung desselben reicht oft bis zu einer tiefen Position von etwa 2 μm von der Rückseite des Halbleitersubstrats. Daher werden auch die Phosphorionen als die Verunreinigung vom n-Typ in eine tiefe Position von der Rückseite des Halbleitersubstrats eingebracht. Zur starken Aktivierung der Phosphorionen muss ein Erwärmen auf 950°C oder höher in einer tiefen Position durchgeführt werden. Bei dem in den Patentdokumenten 1 bis 4 beschriebenen Laserhärten ist es jedoch schwierig, die in die tiefe Position von der Rückseite des Halbleitersubstrats eingebrachte Verunreinigung in hohem Maße zu aktivieren. Impulslaser wie der Excimer-Laser, der YAG-SHG-Laser und der YLF-SHG-Laser sind Laser mit kurzen Wellenlängen. Daher werden die Impulslaser an einer flachen Position von der Rückseite des Halbleitersubstrats (mehrere zig bis 100 nm tief) absorbiert und können die tiefe Position nicht erwärmen.
  • Obwohl in dem nachstehenden Patentdokument 5 ein YAG-SHG-Laser und eine Vorrichtung zum Laserhärten mit Drehteller verwendet werden, ist es auch bei diesem System schwierig, die in eine tiefe Position von der Rückseite des Halbleitersubstrats eingebrachte Verunreinigung in hohem Maße zu aktivieren.
  • Zitierliste
  • Patentliteratur
    • Patentdokument 1: Japanische Patent-Offenlegungsschrift Nr. Hei10(1998)-42244
    • Patentdokument 2: Japanische Patent-Offenlegungsschrift Nr. 2000-349042
    • Patentdokument 3: USP Nr. 5908307
    • Patentdokument 4: Japanische Patent-Offenlegungsschrift Nr. 2004-363168
    • Patentdokument 5: Japanische Patent-Offenlegungsschrift Nr. 2006-5291
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösendes Problem
  • Weil die Absorption der Zwischenband-Ladungsträgererregung als Ursprüng der Wärme genutzt wird, kann bei Verwendung der in den Patentdokumenten 1 bis 4 gezeigten Laser mit kurzer Wellenlänge beim Laserhärten die Temperatur des Härtens nicht gesteuert werden, so dass sich die Temperatur des Si-Substrats bis zum Schmelzpunkt oder höher erhöht, wodurch zum Schmelzen und Umkristallisieren desselben kommt. Daher gibt es viele Kristalldefekte, es kommt vermehrt zum Entweichen von Strom und die Form des Verunreinigungsprofils kann nicht gesteuert werden (wenn pn-Übergänge auf der Rückseite vorgesehen sind, vermischen sie sich alle). Zur effizienten Aktivierung der Feldblendenschicht des extrem dünnen IGBT ist ein Verfahren zum Laserhärten erwünscht, mit dem ein Aktivieren der Verunreinigung in einer tiefen Region erreicht werden kann, während gleichzeitig die Anzahl der Kristalldefekte verringert wird.
  • Wenn ein Feldblendenbereich an einer Position tiefer als 1 μm von der Rückseite des Halbleitersubstrats gebildet ist, kann durch das in den Patentdokumenten 1 bis 4 beschriebene Laserhärten keine ausreichende Aktivierung erreicht werden. Wenn der Feldblendenbereich an einer tiefen Position mit dem Verfahren zum Laserhärten aktiviert werden soll, ist außerdem die Laserintensität übermäßig erhöht, was zur Ablation in einer Kollektorregion an einer flachen Position führt, wodurch eine Situation des Ladungsträgermangels in der Kollektorregion entsteht.
  • Auch wenn die in Patentdokument 5 beschriebene Drehtellervorrichtung zum Laserhärten verwendet wird, kann die Region in einer Tiefe von 1 μm nicht ausreichend aktiviert werden.
  • Mittel zur Lösung des Problems
  • Die vorliegende Erfindung basiert auf der Entwicklung eines Verfahrens zum Aktivieren einer in ein Halbleitersubstrat eingebrachten Verunreinigung, das nicht von deren Tiefe abhängig ist, mittels Laserhärten. Wenn Si (Silizium) als das Hauptmaterial für das Halbleitersubstrat verwendet wird, erfolgt die Bestrahlung mit dem Laser unter der Bedingung, dass die Temperatur an der Oberfläche des Halbleitersubstrats gleich der oder niedriger als die Schmelztemperatur des Siliziums ist, unter Verwendung eines Lasers mit einer langen Wellenlänge, wobei die Absorption freier Ladungsträger als Ursprung der Wärme genutzt wird, im Gegensatz zu den bisher verwendeten Excimer-Lasern, YAG-Lasern usw., nachdem die Temperatur des Si-Substrats auf 250°C oder höher erhöht worden ist, so dass in dem Schritt zum Aktivieren der Verunreinigung nach der Erfindung das Licht mit einer langen Wellenlänge in dem Si absorbiert wird, wodurch die Laserleistung kontrolliert werden kann. Dies kann die Oberfläche des Halbleitersubstrats in einen Zustand mit weniger Kristalldefekten verbessern.
  • Im Einzelnen wird ein extrem dünner Bauteil-Wafer (Halbleitersubstrat) auf einem Trägersubstrat adsorbiert, das mittels einer elektrostatischen Spannvorrichtung so absorbiert, dass die Vorderseite der Vorrichtung diesem gegenüber liegt und sich die Wafer-Rückseite auf der Außenseite befindet, bevor das Laserhärten durchgeführt wird. Dies liegt daran, dass sich ein extrem dünnes Substrat von etwa 100 μm Dicke konvex nach unten (Oberfläche/Vorderseite) verdreht, wenn das Substrat an sich auf 250°C oder höher erwärmt wird, wie in der Erfindung. Wegen des Erwärmens kann das Substrat nicht mit einem Kleber oder einem Fixierband usw. befestigt werden, und ein Trägersubstrat, das mittels einer elektrostatischen Spannvorrichtung absorbiert, wie in der vorliegenden Erfindung, ist nötig.
  • Der erste Aspekt der Erfindung besteht in (1) einem Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Schritt zum Einbringen einer Verunreinigung von der Oberfläche eines Halbleitersubstrats, wodurch eine Halbleiterregion gebildet wird, einem Schritt zum Fixieren des Halbleitersubstrats auf einem Trägersubstrat mit einer elektrostatischen Spannvorrichtung und Erwärmen des gesamten Halbleitersubstrats auf 250°C oder höher und einem Schritt zum Bestrahlen mit einem Laser mit einer Wellenlänge von 3 μm oder mehr über eine Bestrahlungszeit von 1.000 Mikrosekunden oder weniger, wodurch die Oberfläche des Halbleitersubstrats erwärmt und die, in das Halbleitersubstrat eingebrachte Verunreinigung aktiviert wird.
  • (2) In vorstehendem Punkt (1) ist der Laser vorzugsweise ein CO2-Laser mit einer Wellenlänge von 10,6 μm, weil dies ein Laser mit einer längeren Wellenlänge, der freie Ladungsträger weiter anregen kann, und ein Laser ist, der für den stabilen Betrieb geeignet ist und bereits allgemein im industriellen Bereich zur maschinellen Bearbeitung usw. verwendet wird.
  • (3) In vorstehendem Punkt (1) umfasst der Schritt zum Bilden der Halbleiterregion vorzugsweise einen Schritt zum Einbringen einer Verunreinigung eines ersten Leitungstyps an eine Position tiefer als 1 μm von der Rückseite des Halbleitersubstrats, wodurch ein Feldblendenbereich gebildet wird, und einen Schritt zum Einbringen einer Verunreinigung eines zweiten Leitungstyps von einer Oberfläche an eine Position in einer Tiefe von weniger als 1 μm von der Rückseite des Halbleitersubstrats, wodurch eine Kollektorregion gebildet wird.
  • (4) In vorstehendem Punkt (1) wird vorzugsweise ein Si-Halbleitersubstrat mit einer auf 300 μm oder weniger verringerten Dicke für das Halbleitersubstrat verwendet. Dies dient zur Verkürzung des Fließwegs für die Ladungsträger, die zwischen der Vorderseite und der Rückseite fließen, wodurch die Leistung des extrem dünnen IGBT weiter verbessert wird.
  • (5) In vorstehendem Punkt (1) erfolgt die Bestrahlung mit dem Laser in dem Schritt zum Aktivieren der Verunreinigung vorzugsweise von der Rückseite des Si-Halbleitersubstrats unter der Bedingung, dass die Temperatur an einer Position tiefer als 1 μm von der Rückseite des Halbleitersubstrats mindestens 950°C und höchstens 1.412°C als die Schmelztemperatur von Silizium beträgt. Dies dient zur ausreichenden Aktivierung des Feldblendenbereichs.
  • (6) In vorstehendem Punkt (3) weist die Kollektorregion vorzugsweise einen Bereich auf, in dem die Konzentration der Verunreinigung die Form im Zustand der Ionenimplantation von der Rückseite des Halbleitersubstrats bis zu einer Position in einer Tiefe von weniger als 1 μm behält, wie sie ist. Dies dient zur Erhöhung der Konzentration der aktiven Verunreinigung an der Oberfläche auf der Seite der Rückseite, wodurch der Kontaktwiderstand mit einer Metallelektrode gesenkt und die Leistung des extrem dünnen IGBT verbessert wird.
  • Wirkungen der Erfindung
  • Nach der vorliegenden Erfindung kann die Verunreinigung sowohl im Feldblendenbereich als auch in der Kollektorregion in unterschiedlicher Tiefe ausreichend aktiviert werden, und eine Halbleitervorrichtung mit weniger Kristalldefekten kann erhalten werden, ohne dass die Kollektorregion beim Aktivieren des Feldblendenbereichs schmilzt.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt ein Herstellungsverfahren für den IGBT (1).
  • 2 zeigt ein Herstellungsverfahren für den IGBT (2).
  • 3 zeigt ein Herstellungsverfahren für den IGBT (3).
  • 4 zeigt die Verteilungen der in die Rückseite des Halbleitersubstrats eingebrachten Phosphorionen und Borionen.
  • 5 zeigt ein Verfahren zum Absorbieren eines extrem dünnen Wafers auf einem Trägersubstrat mittels einer elektrostatischen Spannvorrichtung.
  • 6 zeigt die Form eines Wafers, wenn ein extrem dünner Wafer auf eine hohe Temperatur erwärmt wird.
  • 7 zeigt die Abhängigkeit des Flächenwiderstands und der erreichten Härtetemperatur einer Probe, wenn Borionen dem CO2-Laserhärten bei einer identischen Intensität der Laserbestrahlung ausgesetzt werden, von der Erwärmungstemperatur des Substrats.
  • 8 zeigt die Verteilung des aktivierten Phosphors auf der Rückseite des Halbleitersubstrats.
  • 9 zeigt die Verteilung des aktivierten Bors auf der Rückseite des Halbleitersubstrats.
  • 10 zeigt die Verteilungen von (a) eingebrachtem Bor und (b) aktiviertem Bor auf der Rückseite des Halbleitersubstrats.
  • 11 zeigt ein Herstellungsverfähren für den IGBT (4).
  • Ausführungsformen der Erfindung
  • Beispiel 1
  • Beispiel 1 wird nachstehend unter Bezugnahme auf die Zeichnungen ausführlich beschrieben.
  • IGBT-Herstellungsverfahren
  • Anhand von 1 bis 10 wird ein IGBT-Herstellungsverfahren beschrieben. Die Beschreibung bezieht sich hauptsächlich auf das Verfahren zum Bilden einer Feldblendenschicht und einer Kollektorschicht.
  • 1 zeigt schematisch den Querschnitt eines Hauptteils bei dem Herstellungsverfahren für den IGBT 100. Der IGBT 100 wird unter Verwendung eines Silizium-Einkristall-Wafers vom n-Typ (Czochralski-Wafer (CZ), Czochralski-Wafer mit angelegtem Magnetfeld (MCZ), Float-Zone-Wafer (FZ)) gebildet. Der IGBT 100 umfasst eine Body-Schicht 2 vom p-Typ, die über einer Drift-Schicht 1 vom n–-Typ gebildet ist, und eine Source-Region 3 vom n+-Typ, die in der Oberfläche der Body-Schicht 2 gebildet ist. Die Body-Schicht 2 und die Source-Region 3 können mit einem Ionenimplantationsverfahren auf der Oberfläche der Drift-Schicht 1 gebildet werden.
  • Danach wird, wie in 2 gezeigt, eine Trench-Gate-Elektrode 4 auf dem IGBT 100 gebildet. Die Trench-Gate-Elektrode 4 liegt der Body-Schicht 2 mittels einer Gate. Isolierschicht 5 gegenüber, die die Source-Region 3 und die Drift-Schicht 1 voneinander trennt. Die Gate-Isolierschicht 5 kann durch Bilden des Grabens von der Oberfläche der Body-Schicht 2 und anschließendes thermisches Oxidieren der Innenwand des Grabens gebildet werden. Die Trench-Gate-Elektrode 4 kann durch Einfüllen von Polysilizium in den Graben gebildet werden, der mit der Gate-Isolierschicht 5 abgedeckt wird. Eine Verunreinigung wird mit einer hohen Konzentration in das Polysilizium der Trench-Gate-Elektrode 4 eingebracht, die im Wesentlichen ein Leiter ist.
  • Eine elektrisch mit der Source-Region 3 verbundene Source-Elektrode 6 wird auf der Oberfläche des Halbleitersubstrats gebildet. Die Source-Elektrode 6 und die Trench-Elektrode 4 sind durch einen Zwischenschicht-Isolationsfilm 7 elektrisch voneinander getrennt. Weiter wird auf der Oberfläche der Body-Schicht 2 eine Polyimidschicht 8 gebildet. Die Polyimidschicht 8 bedeckt die Source-Elektrode 6 und ist zur Passivierung (Schutzschicht) der Source-Elektrode 6 usw. vorgesehen.
  • Danach wird, wie in 3 gezeigt, die Drift-Schicht 1 des IGBT 100 von der Rückseite der Drift-Schicht 1 poliert, und das Halbleitersubstrat wird auf eine Dicke von etwa 100 μm eingestellt.
  • Sodann werden Phosphorionen 9a als die Verunreinigung vom n-Typ, die als die Feldblendenschicht dienen, von der Rückseite der Drift-Schicht 1 in eine tiefe Position eingebracht, und weiter werden Borionen 9b als eine Verunreinigung vom p-Typ, die als eine Kollektorschicht dienen, in eine flache Position eingebracht. Die Implantationsbedingungen für die Phosphorionen 9a umfassen eine Ionenimplantationsenergie von 500 bis 700 keV und eine Dosis von 1 × 1013 cm–2. Die Implantationsbedingungen für die Borionen 9b umfassen eine Implantationsenergie von 10 bis 20 keV und eine Dosis, von 5 × 1013 bis 1 × 1014 cm–2. Wie in 4 gezeigt, entsteht in der Konzentrationsverteilung der eingebrachten Phosphorionen ein Peak für die Verunreinigungskonzentration an einer tiefen Position von etwa 1 μm von der Rückseite des Halbleitersubstrats, und der Bildungsbereich erreicht eine tiefe Position vor etwa 2 μm von der Rückseite des Halbleitersubstrats.
  • Danach wird der Wafer, wie in 5 gezeigt, auf dem Trägersubstrat absorbiert, das den Wafer mittels einer elektrostatischen Vorrichtung so absorbiert, dass die Vorrichtung diesem gegenüber liegt und sich die Wafer-Rückseite auf der Außenseite befindet. Dies liegt daran, dass sich ein extrem dünnes Si-Substrat von etwa 100 μm Dicke (extrem dünne Probe, extreme Dünnschicht-Probe, Dünnschicht-Wafer) konvex nach unten (Oberfläche/Vorderseite) verdreht, wie in 6 gezeigt, wenn das Substrat an sich auf 250°C oder höher erwärmt wird, wie in der vorliegenden Erfindung. Wegen des Erwärmens kann es nicht mit einem Kleber oder einem Fixierband usw. befestigt werden, und ein Trägersubstrat, das den Wafer mittels einer elektrostatischen Spannvorrichtung absorbiert, wie in der vorliegenden Erfindung, ist nötig.
  • Danach wird das Laserhärten der Rückseite des Halbleitersubstrats (extrem dünne Probe, extreme Dünnschicht-Probe, Dünnschicht-Wafer) durchgeführt. Die Bedingungen für das Laserhärten umfassen zum Beispiel eine Rückseitentemperatur von 1.200°C, eine Härtezeit von 600 Mikrosekunden und eine Substrat-Erwärmungstemperatur von 250°C. 7 zeigt die Abhängigkeit des Flächenwiderstands und der erreichten Härtetemperatur einer Probe, wenn, Borionen dem CO2-Laserhärten bei einer identischen. Intensität der Laserbestrahlung ausgesetzt werden, von der Erwärmungstemperatur des Substrats. Es ist ersichtlich, dass zur ausreichenden Aktivierung der Ionenimplantationsschicht, (das heißt zur Aktivierung auf 1.100°C oder höher) ein Erwärmen des Substrats an sich auf 250°C oder höher nötig ist.
  • 8 zeigt die Konzentrationsverteilungen der eingebrachten Phosphor- und Borionen und deren aktivierte Konzentrationsverteilungen. Die eingebrachte Konzentrationsverteilung wurde, mittels Sekundärionen-Massenspektrometrie (SIMS) berechnet. Die Konzentrationsverteilung des aktivierten Phosphors wurde anhand des Ausbreitungswiderstands (SR) berechnet. Für die Konzentrationsverteilung des aktivierten Phosphors in diesem Beispiel ist zu sehen, dass die Phosphorionen im Wesentlichen zu 100% bis an die tiefe Position entlang der Konzentrationsverteilung der eingebrachten Phosphorionen aktiviert werden. In diesem Beispiel weist auch die Aktivierung der in eine flache Position in dem Halbleitersubstrat eingebrachten Borionen eine Besonderheit auf, die sich von dem nach dem Stand der Technik gebildeten Substrat unterscheidet. 9 zeigt die Verteilung der Verunreinigungskonzentration von aktiviertem Bor in der Dickenrichtung von der Rückseite des Halbleitersubstrats. In diesem Beispiel wird die Rückseite des Halbleitersubstrats in einem Bereich von höchstens 1.412°C als die Schmelztemperatur von Silizium erwärmt. Das Phänomenon des Schmelzens und Umkristallisierens tritt nicht auf, die Rückseite weist einen Zustand mit weniger Kristalldefekten auf und eine Aktivierung von im Wesentlichen 100% wird erreicht.
  • Entsprechend dem Laserhärten nach diesem Beispiel ist es auch von Vorteil, dass die Verunreinigungskonzentration in der Kollektorschicht im Wesentlichen in der Konzentrationsverteilung nach der Ionenimplantation gebildet wird, wie sie ist, auch nach dem Härten. Wie in 10 gezeigt, bewegt, sich bei Verwendung des Stands der Technik wie etwa eines YAG-Lasers die Verteilung der Verunreinigungskonzentration in der Kollektorschicht bei einer gleichmäßigen Konzentration bis zu der Tiefe des geschmolzenen Siliziums. Die Verunreinigungskonzentration sinkt an der Oberfläche des Halbleitersubstrats. Die Konzentration in der Oberfläche sinkt auf etwa 1/10 bezogen auf den Peak-Wert. Andererseits kann in der Kollektorschicht nach diesem Beispiel die Konzentration an der obersten Fläche der Kollektorschicht durch Steuerung der Bedingungen für die Ionenimplantation stärker als nach dem Stand der Technik erhöht werden. Dies kann eine Verbesserung in den Kontakteigenschaften für die Kollektorelektrode und eine Verbesserung in der Effizienz der Löcherinjektion ermöglichen, um IGBT mit niedriger Einschaltspannung zu erhalten.
  • Danach kann, wie in 11 gezeigt, der IGBT 100 durch Bilden einer Kollektorelektrode 10 mittels Vakuumaufdampfen von Aluminium auf der Rückseite der Kollektorschicht erhalten werden.
  • Auch wenn spezifische Beispiele der vorliegenden Erfindung im Einzelnen beschrieben worden sind, stellen diese lediglich Illustrationen dar und beschränken den Umfang der Ansprüche nicht. Das in den Ansprüchen beschriebene Verfahren umfasst verschiedene dieser exemplarischen Beispiele in modifizierter und geänderter Form.
  • Darüber hinaus besitzen die in der vorliegenden Spezifikation oder den Zeichnungen beschriebenen technischen Elemente allein oder in verschiedenen Kombinationen eine technische Nutzbarkeit und sind zum Zeitpunkt der Einreichung der vorliegenden Anmeldung nicht auf die in den Ansprüchen beschriebenen Kombinationen beschränkt. Darüber hinaus kann das in der vorliegenden Spezifikation oder den Zeichnungen beispielhaft dargestellte Verfahren mehrere Ziele gleichzeitig erreichen und eine technische Nutzbarkeit durch Erreichen eines der Ziele bieten.
  • Bezugszeichenliste
    • 1
    Drift-Schicht
    2
    Body-Schicht vom p-Typ
    3
    Source-Region
    4
    Trench-Gate-Elektrode
    5
    Gate-Iolierschicht
    6
    Source-Elektrode
    7
    Zwischenschicht-Isolationsfilm
    8
    Polyimidschicht
    9a
    Phosphorionen
    9b
    Borionen
    10
    Kollektorelektrode

Claims (6)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Schritt zum Einbringen einer Verunreinigung von der Oberfläche eines Halbleitersubstrats, wodurch eine Halbleiterregion gebildet wird, einem Schritt zum Fixieren des Halbleitersubstrats auf einem Trägersubstrat mit einer elektrostatischen Spannvorrichtung und Erwärmen des gesamten Halbleitersubstrats auf 250°C oder höher und einem Schritt zum Bestrahlen mit einem Laser mit einer Wellenlänge von 3 μm oder mehr über eine Bestrahlungszeit von 1.000 Mikrosekunden oder weniger, Erwärmen der Oberfläche des Halbleitersubstrats und Aktivieren der in das Halbleitersubstrat eingebrachten Verunreinigung.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der Laser ein CO2-Laser mit einer Wellenlänge von 10,6 μm ist.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der Schritt zum Bilden der Halbleiterregion einen Schritt zum Einbringen einer Verunreinigung eines ersten Leitungstyps an eine Position tiefer als 1 μm von der Rückseite des Halbleitersubstrats, wodurch ein Feldblendenbereich gebildet wird, und einen Schritt zum Einbringen einer Verunreinigung eines zweiten Leitungstyps an eine Position in einer Tiefe von weniger als 1 μm von der Rückseite des Halbleitersubstrats, wodurch eine Kollektorregion gebildet wird, umfasst.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei ein Si-Halbleitersubstrat mit einer auf 300 μm oder weniger verringerten Dicke für das Halbleitersubstrat verwendet wird.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Bestrahlung mit dem Laser in dem Schritt zum Aktivieren der Verunreinigung von der Rückseite des Halbleitersubstrats unter der Bedingung erfolgt, dass die Temperatur an einer Position tiefer als 1 μm von der Rückseite des Si-Substrats mindestens 950°C und höchstens 1.412°C als die Schmelztemperatur von Silizium beträgt.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 3, wobei die Kollektorregion einen Bereich aufweist, in dem die Konzentration der Verunreinigungsschicht von der Rückseite des Halbleitersubstrats mit Ionenimplantation bis zu einer Position in einer Tiefe von weniger als 1 μm eine Form behält, wie sie ist.
DE112010004296T 2009-11-06 2010-10-29 Verfahren zur Herstellung einer Halbleitervorrichtung Withdrawn DE112010004296T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-254558 2009-11-06
JP2009254558 2009-11-06
PCT/JP2010/069291 WO2011055691A1 (ja) 2009-11-06 2010-10-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112010004296T5 true DE112010004296T5 (de) 2013-01-03

Family

ID=43969931

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010004296T Withdrawn DE112010004296T5 (de) 2009-11-06 2010-10-29 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
JP (1) JP5557848B2 (de)
CN (1) CN102668037B (de)
DE (1) DE112010004296T5 (de)
WO (1) WO2011055691A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072306A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US10020193B1 (en) 2015-06-15 2018-07-10 Tdk Corporation Method for laser annealing with laser beam radiated via through hole
JP2018041988A (ja) * 2017-12-18 2018-03-15 ラピスセミコンダクタ株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1042244A (ja) 1996-07-19 1998-02-13 Canon Inc 画像処理装置
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JP2000349042A (ja) 1999-06-03 2000-12-15 Toshiba Corp 半導体素子の製造方法と製造装置
JP2004363168A (ja) 2003-06-02 2004-12-24 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
JP2006005291A (ja) 2004-06-21 2006-01-05 Toyota Motor Corp レーザアニール装置及びレーザアニール方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034153B2 (ja) * 2004-03-18 2012-09-26 富士電機株式会社 半導体素子の製造方法
JP2005302883A (ja) * 2004-04-08 2005-10-27 Hitachi Ltd 半導体装置の製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
CN101217109A (zh) * 2008-01-10 2008-07-09 清华大学 双光源的激光退火装置和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1042244A (ja) 1996-07-19 1998-02-13 Canon Inc 画像処理装置
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JP2000349042A (ja) 1999-06-03 2000-12-15 Toshiba Corp 半導体素子の製造方法と製造装置
JP2004363168A (ja) 2003-06-02 2004-12-24 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
JP2006005291A (ja) 2004-06-21 2006-01-05 Toyota Motor Corp レーザアニール装置及びレーザアニール方法

Also Published As

Publication number Publication date
JP5557848B2 (ja) 2014-07-23
JPWO2011055691A1 (ja) 2013-03-28
CN102668037B (zh) 2015-07-15
WO2011055691A1 (ja) 2011-05-12
CN102668037A (zh) 2012-09-12

Similar Documents

Publication Publication Date Title
DE112010004241B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102007026387B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE10055446B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE112013005426B4 (de) Diode und Leistungswandlungssystem
DE102011113549B4 (de) Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE102004030268B4 (de) Verfahren zum Herstellen eines Halbleiterelements
DE102015101124A1 (de) Halbleitervorrichtung mit unduliertem Profil der Nettodotierung einer Driftzone
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE112011103506T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE112011100451T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Vorrichtung zur Herstellung einer Halbleitervorrichtung
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102011052605A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102013106795A1 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112010004296T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
WO2007079795A1 (de) Verfahren zur herstellung einer solarzelle und solarzelle
DE102004039208B4 (de) Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
DE10245091B4 (de) Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee