JPH1042244A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリ容量を削減でき、かつ高度な画像処理
を行えるようにすること。 【解決手段】 複写体像を画像信号に変換する変換手
段、（実施例ではＣＣＤ３）前記変換手段により変換さ
れた画像信号を処理するとともに処理信号蓄積手段に転
送する手段（ＤＭＡＣ７）、前記蓄積手段によって蓄積
される画像データをリンクドリストによって管理する管
理手段（メインＣＰＵ８）とを有することを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置、特
にデジタルカメラ好適な装置に関するものである。

【０００２】

【従来の技術】従来例において、撮影を行う場合、光学
系１を通ってＣＣＤに露光された映像をＡ／Ｄ変換器で
デジタル信号に変換して、ＤＳＰでガンマ処理やその他
の映像信号の補正を行って圧縮部でデータを圧縮し記録
部にデジタル画像データを記録するのである。

【０００３】

【発明が解決しようとする課題】しかしながら、前記従
来例では、ＤＳＰと圧縮部間、及び圧縮部と記録部間を
専用のデータパスで構成し、かつＤＳＰ、圧縮部が専用
の処理メモリを必要としていたため、たくさんのメモリ
を必要としていた。また、前記のような構成を取らず、
１つのメモリをＤＳＰや圧縮部が共有したとしても画像
データを一つのメモリブロックとして管理していたので
は、結局多くのメモリ容量を必要とするか、高度なメモ
リ管理手段を導入せざるをえず、コストアップにつなが
っていた等の欠点があった。

【０００４】

【課題を解決するための手段】本発明によれば、被写体
像を画像信号に変換し蓄積するための撮像手段、前記撮
像手段の画像信号をデジタル信号に変換するためのＡ／
Ｄ変換器、映像信号処理手段、映像信号圧縮手段、蓄積
手段、転送手段を備え、前記Ａ／Ｄ変換器、映像信号処
理手段、及び映像信号圧縮手段から転送手段によって蓄
積手段へ画像データを転送し、更に蓄積管理手段によっ
て蓄積手段におけるデータ画像をリンクドリストによっ
て管理することによって、画像処理をより小容量のメモ
リで高速に行うことを目的とする。

【０００５】

【発明の実施の形態】図１は、本発明の実施例であり、
デジタルカメラのブロック図である。同図において、１
はレンズ、絞り、シャッター、水晶ローパスフィルタ等
の光学系ユニット、２はストロボ、３は、補色モザイク
タイプのＣＣＤ、４はＣＣＤのタイミング信号を生成し
制御するＳＳＧ、５はＣＣＤ出力を１０ｂｉｔのデジタ
ル変換するＡＤコンバータ、６は上記撮像系の制御やデ
ジタル信号処理を行うデジタル・シグナル・プロセッシ
ング（ＤＳＰ）ブロック、７は２つのチャネルをコント
ロールすることが可能なダイレクトメモリアクセスコン
トローラ（ＤＭＡＣ）である。それぞれのチャネルに対
して、転送元レジスタ、転送先アドレスレジスタ、転送
回数レジスタ、コントロールレジスタがあり、デバイス
からのリクエストによって、１バスアクセスでメモリか
らデバイスへの転送、もしくはデバイスからメモリへの
転送を行うことができる。８はメインＣＰＵであり、小
規模で高速なＲＡＭ、ＲＯＭをローカルに内蔵しており
ＲＯＭには本システムのオペレーティングシステムが実
装されている。９は本システムのアプリケーションプロ
グラムを格納するためのＲＯＭ、１０はデータを記憶す
るための容量１Ｍ_BYTEのＤＲＡＭ、１５はバッテリーや
システムの電源管理を司る電源コントローラ、１６はス
イッチ、ダイヤル等の入力装置、１７はＬＥＤ、ＬＣＤ
等の表示装置、１１はサブＣＰＵであり、入力装置（１
６）や表示装置（１７）等のユーザーインタフェース
（ＵＩ）や電源コントローラ（１５）を総括するマイク
ロコンピュータ、１２は画像データ等のファイルを記憶
するための再書き込み可能な不揮発性メモリ：フラッシ
ュＲＯＭ、１８はＰＣカードなどの外部記憶媒体、１３
は外部記録媒体（１８）とのインタフェースを取り持つ
カードインタフェース、１４はシステムバスを外部に拡
張するための拡張バスインタフェース、１９はセントロ
ニクス等のパラレルインタフェースと、拡張バスを仲介
するためのＰＣ通信インタフェースである。システムバ
スはデータ１６ｂｉｔのセパレートバスである。

【０００６】図２は、図１−６のＤＳＰブロック内部回
路である。同図において、２０２はＪＰＥＧ圧縮・伸長
回路であり、ブロックインタリーブで画像データの入出
力を行う１チップのＩＣである。具体的には、離散コサ
イン変換（ＤＣＴ）回路及び逆変換回路、量子化回路及
び逆変換回路、ハフマン符号化回路及び復号化回路で構
成されている。２０４は、ビデオカメラ用として汎用デ
ジタルビデオ処理回路であり、ＣＣＤからフイールド加
算読みだしされたデータの画像処理を行う１チップのＩ
Ｃである。具体的には、２Ｈ分のディレイライン回路、
ＹＣ分離回路、色マトリクス回路、アパーチャ補正回
路、ゲイン補正回路、ガンマ補正回路等で構成され、垂
直方向に対して３タップ、水平方向に対しては、１９タ
ップのフィルタ処理を行ってデジタルビデオ信号を生成
する。２０１はＪＰＥＧ回路（２０２）に画像データを
入出力するための双方向ファストイン・ファスト・アウ
トメモリ（ＦＩＦＯ）であり、８ｂｉｔ×８段で構成さ
れている。２０３はＪＰＥＧ回路（２０２）と圧縮デー
タを入出力するための双方向ＦＩＦＯで１６ｂｉｔ×８
段で構成されている。２０５はビデオ処理回路（２０
４）からの出力を受け取るためのＦＩＦＯで１６ｂｉｔ
×８段で構成されている。２０８、２１０、２１２はデ
ータパスを選択するためのセレクタ、２０９はデータの
ビット幅を１０ｂｉｔから１６ｂｉｔに変換及び逆変換
する１０／１６変換回路で１０ｂｉｔデータ８つを５ワ
ードに変換する。２１１はデータを所定のレベルにクラ
ンプするクランプ回路、２１３は１６ｂｉｔ×１６段で
構成するＦＩＦＯでかつ乗算器を内蔵しており、バッフ
ァに所定の係数を乗算することができる。２１４はクラ
ンプ回路（２１１）出力を外部に対してトライステート
制御するためのバッファ、２０６はコントローラでＪＰ
ＥＧ（２０２）やビデオ処理回路（２０４）に対してデ
ータ通信を行う。また、ＤＰＳブロックのすべての制御
を司るとともに、ＳＳＧ（４）、ストロボ（２）等も制
御する。２０７はシステムバスとのインタフェース回路
である。チャネル１及び２は、ＤＭＡのためのチャネル
である。データバスは基本的に１６ｂｉｔであり、ビデ
オ処理回路（２０４）入力は、下位１０ｂｉｔが、ＦＩ
ＦＯ３（２０１）の入出力は下位８ｂｉｔが有効になっ
ている。

【０００７】次に、本システムにおける撮影記録動作に
ついて説明する。本システムでは、撮影モードとしてカ
ラー／白黒を、記録モードとしてＪＰＥＧ／ＲＡＷを選
択することができる。また、画素サイズを三段階（８３
２×６０８、６４０×４８０、３２０×２４０）に切り
替えることができる。撮影モードの選択は、入力装置
（１６）のカラー／白黒切り替えＳＷによって行い、記
録モード、画素サイズの選択は、入力装置（１６）のダ
イヤルＳＷによって行う。また、いずれのモードにおい
ても本画像を１／１００程度に画素数を間引きしたサム
ネイル画像を生成する。以後各モード撮影記録動作につ
いて述べる。

【０００８】○カラー撮影ＪＰＥＧ記録 入力装置（１６）のレリーズＳＷがユーザーによって押
されると、マイクロコンピュータ（１１）がスリープモ
ードから起床する。このレリーズＳＷは、ＳＷ１及びＳ
Ｗ２の２つのＳＷで構成されている。マイクロコンピュ
ータ（１１）は、電源コントローラ（１５）に対してシ
ステム電源の投入を指示する。電源コントローラ（１
５）は、システム電源を供給し所定の時間の後にＣＰＵ
（８）に対するリセット信号が解除される。リセットが
解除されるとＣＰＵ（８）が起床し、内蔵ＲＯＭ及びＲ
ＯＭ（９）にある。ウエイクアップシーケンスを実行す
る。ウエイクアップシーケンスでは、デバイスの初期化
や各サービスの起床等を行う。ウエイクアップシーケン
スの完了後、ＣＰＵ（８）がマスターとなってマイクロ
コンピュータ（１１）と通信を行い、ＳＷ１が押された
ことを検知して相当するイベントをイベントマネージャ
に対して発行する。イベントマネージャは、他のステー
トを鑑みて撮影可能な状態ならば撮影準備イベントを発
行し、当該イベントに対応したプロシージャ：撮影準備
プロシージャが開始される。

【０００９】撮影記録シーケンスは、撮影準備プロシー
ジャと撮影本露光プロシージャから成り、撮影準備プロ
シージャでは、撮影光学系の電源投入、ＡＦ制御、ＡＥ
制御、ＡＷＢ制御、ＣＣＤデータを格納するメモリ構造
の生成を、撮影本露光プロシージャでは露光、ＣＣＤデ
ータ転送、信号処理及び記録等を所定の順番で行う。

【００１０】撮影準備プロシージャでのＡＦ制御、ＡＥ
制御、ＡＷＢ制御は、ＣＣＤデータをビデオ処理回路
（２０４）で評価することによって行う。具体的には、
コントローラ（２０６）がＦＩＦＯ１（２１３）の出力
をオープンにして、Ａ／Ｄ（５）の出力がビデオ処理回
路（２０４）に入力されるよう制御し、またＳＳＧ
（４）を通じてＣＣＤをフイールド加算読みだしモード
に設定し、またビデオ処理回路（２０４）の処理モー
ド、データの評価領域の設定、評価値の取得をコントロ
ーラ（２０６）がビデオ処理回路（２０４）と通信する
ことにより行う。

【００１１】ＣＣＤデータが格納される領域は、ＤＲＡ
Ｍ（１０）上に作成された２つの片方向リンクドリスト
である。図３にそのメモリ構造を示す。ＣＣＤ１ライン
分のメモリ領域は、１つのリニアなメモリブロックであ
り、タグ部とデータ部で構成される。そして、タグ部に
は、次のラインの参照先が格納されている。例えば、Ｔ
ａｇ−ｏｄｄ−０には、Ｔａｇ−ｏｄｄ−１のアドレス
が格納されている。また、データ部はＣＣＤの１ライン
分のデータを格納するための領域である。そして、ｎラ
インで一つのリンクドリストとなり、１フィールド分の
メモリ領域となり、２フィールドでＣＣＤの全画素を格
納することができる。なお、Ｔａｇ−ｏｄｄ−ｎ、Ｔａ
ｇ−ｅｖｅｎ−ｎの参照先であるＥＮＤ−ＯＦ−ＬＩＳ
Ｔには−１を代入している。個々のラインのリニアなメ
モリ領域は、メモリマネージャによって管理されるが、
それぞれのラインは比較的小さなメモリブロックであ
り、かつ、ＤＲＡＭ（１０）上に自由に配置できるた
め、メモリを有効に活用することが可能となる。この２
つの片方向リンクドリストを以下ＣＣＤリストと呼ぶこ
ととする。ＣＣＤリストは、撮影準備プロシージャにお
いて作成される。撮影準備プロシージャが完了すると、
撮影準備完了イベントがイベントマネージャに対して発
行され、イベントマネージャはＳＷ２の履歴及びその他
のステートを鑑みて、露光可能ならば、本露光イベント
を発行し当該イベントに対応する撮影本露光プロシージ
ャが実行される。撮影本露光プロシージャでは、ＣＣＤ
（３）を露光モードに切り替えてシャッターをきり、Ｃ
ＣＤ転送に伴って、Ａ／Ｄ変換を行い一画面分の画像デ
ータをＤＲＡＭ（１０）へＤＭＡ転送する。以下にＣＣ
ＤデータのＤＭＡ転送について述べる。

【００１２】本露光時、コントローラ（２０６）は、Ｓ
ＥＬ１（２０８）をａ、ＳＥＬ２（２１０）をｂ、ＳＥ
Ｌ３（２１２）をａに、なおかつバッファ（２１４）の
出力をオープンに、チャネル１を出力に設定し、ＦＩＦ
Ｏ１（２１３）の乗算機能をディセーブルすることによ
って、Ａ／Ｄ（５）→１０／１６変換回路（２０９）→
ＦＩＦＯ１（２１３）→バスインタフェース（２０７）
のパスを設定する。ＣＣＤは、フレーム読みだしモード
に設定する。その後ＳＳＧ（４）を介してＣＣＤをコン
トロールし、本露光を実行する。本露光後、割り込み禁
止に設定した上で、２フィールドの期間にＣＣＤリスト
に対してＣＣＤデータをＤＭＡ転送する。ＤＭＡ転送で
は、プログラムがＴａｇ−ｏｄｄ−０からｄａｔａ−ｏ
ｄｄ−０を参照し、ＤＭＡＣ（７）のチャネル１の転送
先アドレスにｄａｔａ−ｏｄｄ−０ポインタを、転送回
数を１Ｈ分のデータ数に、転送方向をデバイスからメモ
リ方向に設定する。そしてコントローラ（２０６）は、
ＣＣＤのデータ読みだしを開始させる。ＣＣＤデータ
は、Ａ／Ｄ変換器（５）で１０ｂｉｔのデジタルデータ
に変換され、１０／１６変換回路（２０９）によって１
６ｂｉｔ幅、すなわち８つの１０ｂｉｔデータが５ワー
ドに変換されてＦＩＦＯ１（２１３）に入力される。コ
ントローラ（２０６）は、ＣＣＤデータが有効画素にな
るタイミングでＦＩＦＯ１（２１３）へ取込みをイネー
ブルにして、ＤＭＡＣ（７）に対してチャネル１のＤＭ
Ａリクエストを発行する。ＤＭＡＣ（７）は、チャネル
１のＤＭＡリクエストを受け付けると所定のプロトコル
に従って、転送先アドレスをインクリメントしながら、
ＦＩＦＯ１（２１３）からｄａｔａ−ｏｄｄ−０へのバ
ーストＤＭＡ転送を行う。１Ｈ分のＤＭＡ転送が終了す
ると、プログラムは、Ｔａｇ−ｏｄｄ−０からＴａｇ−
ｏｄｄ−１を参照しさらにｄａｔａ−ｏｄｄ−１を参照
してＤＭＡＣ（７）のチャネル１の転送先アドレスに、
ｄａｔａ−ｏｄｄ−１ポインタを、転送回数を再び１Ｈ
分のデータ数に設定する。コントローラ（２０６）は、
ＦＩＦＯ１（２１３）にゴミデータが蓄積されるので、
一度リフレッシュを行い、再びＣＣＤデータが有効画素
になるタイミングでＦＩＦＯ１（２１３）へ取り込みを
イネーブルにして、ＤＭＡＣ（７）に対してチャネル１
のＤＭＡリクエストを発行する。以後同様にして、ｄａ
ｔａ−ｏｄｄ−ｎまで転送し、フィールド１の転送が終
了する。フィールド２のＤＭＡ転送では、Ｔａｇ−ｅｖ
ｅｎ−０から参照を行い、ＤＭＡＣ（７）のチャネル１
の転送先アドレスにｄａｔａ−ｅｖｅｎ−０ポインタを
設定することで、フィールド１と同様に転送を行うこと
ができる。そして、２フィールド分のＤＭＡ転送が終了
した時点で割り込み禁止を解除する。本実施例では、Ｏ
ＤＤフィールドからの取込みを説明したが、本露光のタ
イミングによっては、ＥＶＥＮフィールドからの取込み
も有り得る。その場合には、フィールド２、フィールド
１の順番でＤＭＡ転送を行う。図４にＤＭＡ転送終了後
の１ライン分のメモリブロックの例を示す。ｄａｔａ−
ｏｄｄ−ｍには、８５０ピクセル分の画像データと４６
ピクセル分のオプティカルブラック（ＯＢ）データが格
納されている。ＯＢデータは後にデジタルクランプを行
う際に使用する。１０／１６変換を行っているので、デ
ータ量はタグ部と合わせて１１２４ＢＹＴＥである。本
実施例では、１フィールド３０７ラインで構成するた
め、総データ量は、１１２４×３０７×２＝６９０１３
６ＢＹＴＥとなり、１Ｍ_BYTEのＤＲＡＭに納めることが
できる。

【００１３】ＣＣＤデータのＤＭＡ転送の次に信号処理
及び記録シーケンスを行う。信号処理及び記録シーケン
スでは、カラー画像処理タスク、サムネイルタスク、Ｊ
ＰＥＧタスクの３つのタスクが並列に動作し処理を行
う。図５に当該タスクの概念図を示す。図５では、デー
タの流れを実線の矢印で、コントロールの流を点線の矢
印で示している。信号処理・記録シーケンスでは、ＪＰ
ＥＧタスクがマスターとなってすべての処理が行われ
る。すなわち、ＪＰＥＧタスクがサムネイルタスクに対
してデータ要求をすると、サムネイルタスクは、そのデ
ータ要求をペンディングした上で、画像処理タスクに対
してデータ要求を行う。画像処理タスクは、サムネイル
タスクの要求の見合うデータ処理を行い、それが終了し
たならば、サムネイルタスクに対して返答をする。その
後、サムネイルタスクは、画像処理データに対して、間
引き処理を行ってサムネイルデータを生成し、それが終
了したならば、ＪＰＥＧタスクに対して返答をする。Ｊ
ＰＥＧタスクは、返答が返ってきたならば、画像処理デ
ータに対してＪＰＥＧ処理を行いＪＰＥＧデータを生成
し、必要に応じてＪＰＥＧファイルを生成していく。上
記処理単位は、ライン単位で管理される。そして全ライ
ンの処理が終了した時点でサムネイルタスクは、サムネ
イルファイルを生成し、信号処理・記録シーケンスが終
了する。それぞれの処理に関して以下に述べる。

【００１４】・カラー画像処理 図６にカラー画像処理の概念図を示す。カラー画像処理
では、１０／１６変換され、ＤＭＡ転送されたＣＣＤＲ
ＡＷデータすなわちＣＣＤリストに対して、１０／１６
逆変換を行い、１Ｈディレイラインを用いて加算平均を
とることにより、フレーム読みだしＣＣＤデータの垂直
加算混合を行う。そのデータを今後加算ＣＣＤデータと
呼ぶ。加算ＣＣＤデータは、ビデオ処理回路（２０４）
によって処理され、ＹＵＶデータを生成し、これが画像
処理データとなるのである。カラー画像処理前半の上記
加算ＣＣＤデータを生成する過程を以後、垂直加算混合
処理と呼び、後半の加算ＣＣＤデータからＹＵＶデータ
を生成する過程をビデオ処理と呼ぶ。本実施例では、垂
直加算混合処理をソフトウェアで、ビデオ処理をハード
ウェアで実現している。

【００１５】垂直加算混合処理では、図９に示す画像処
理用の片方向リンクドリストを使用する。メモリ構造は
ＣＣＤリストと同様で、ライン数は、本実施例では３６
ラインで構成しＤＲＡＭ（１０）上に生成する。図７に
垂直加算混合処理の概念図を示す。図８において、左側
のＣＣＤＲＡＷデータがＣＣＤリストに、右側の加算Ｃ
ＣＤデータがカラー画像処理リストに対応している。但
し、実際のＣＣＤリストは１０／１６変換が施されてい
る。同図においてＧｒ（グリーン）、Ｍｇ（マゼン
タ）、Ｃｙ（シアン）、Ｙｌ（イエロー）は、ＣＣＤの
光学カラーフィルタを表しており、補色モザイク配列に
対応している。また、同図では、ｄａｔａ−ｅｖｅｎ−
０がＣＣＤ光学面上では、幾何的にｄａｔａ−ｏｄｄ−
０の上部にある例として表現している。同図のＣＣＤリ
ストをラスター処理する際、１Ｈディレイラインを用い
てその前後のデータの加算平均を求めることにより、例
えば、ｄａｔａ−ｅｖｅｎ−０とｄａｔａ−ｏｄｄ−０
の垂直加算混合ができ、ｄａｔａ−ｐ−０を生成するこ
とができるのである。以後順次ｄａｔａ−ｐ−１、ｄａ
ｔａ−ｐ−２…を生成することができる。以下垂直加算
混合処理の詳細を説明する。本実施例では、図１０に示
すリングバッファで１Ｈディレイラインを実現してい
る。同１Ｈディレイラインは、高速動作が要求されるの
で、ＣＰＵ（８）上のローカルなメモリ上に構成する。
それぞれのリストのデータ領域（ΔＨ）は３２ｐｉｘｅ
ｌであり、本実施例では、８５０ｐｉｘｅｌ分のディレ
イラインを構成するために、２８個のリスト（すなわち
１Ｈ＋ΔＨ＝８９６ｐｉｘｅｌ）によって実現してい
る。カラー画像処理タスクは、サムネイルタスクからデ
ータ要求を受けると、ＣＣＤリストのｄａｔａ−ｅｖｅ
ｎ−０の先頭から１Ｈディレイラインのｄａｔａ−ｄｌ
−０、ｄａｔａ−ｄｌ−１の順で１０／１６逆変換をソ
フトウェアで行いながら、データを３２ｐｉｘｅｌ毎に
詰め込んでいく。ｄａｔａ−ｅｖｅｎ−０の詰め込みが
終了したならば、Ｔａｇ−ｅｖｅｎ−０のメモリブロッ
クを開放する。そして１Ｈディレイラインは、ｄａｔａ
−ｄｌ−２６まですべてデータが詰め込まれ、ｄａｔａ
−ｄｌ−２７のみが空の状態となる。次に、ｄａｔａ−
ｐ−０のメモリブロックを確保し、ｄａｔａ−ｏｄｄ−
０の先頭から２０ワードを１０／１６逆変換して３２ｐ
ｉｘｅｌに変換し、ｄａｔａ−ｄｌ−２７に詰め込み次
のリストであるｄａｔａ−ｄｌ−０と１ｐｉｘｅｌ毎に
加算平均を行いｄａｔａ−ｐ−０の先頭から詰め込んで
いく。以後同様にしてｄａｔａ−ｏｄｄ−０の処理が終
了したならＴａｇ−ｏｄｄ−０のメモリブロックを開放
し、ｄａｔａ−ｐ−０には、加算混合処理されたデータ
が１ライン分詰め込まれるのである。そして、ｄａｔａ
−ｐ−１のメモリブロックを確保しＴａｇ−ｐ−０から
のリストに結合して、さらにＴａｇ−ｐ−１からｄａｔ
ａ−ｐ−１を参照して処理データの蓄積先を求め、Ｔａ
ｇ−ｅｖｅｎ−０からＴａｇ−ｅｖｅｎ−１を参照し、
さらにｄａｔａ−ｅｖｅｎ−１を参照することによって
入力元データを求めて、上記と同様の処理を行うことに
より、すべての画像処理用リストに対しての垂直加算混
合処理を終了する。上記１Ｈディレイラインを用いるこ
とでより少ないメモリで処理パフォーマンスを落さずに
垂直加算混合処理を行うことができ、また、ＣＣＤリス
トの開放と、画像処理リストの生成を１ラインづつ順次
行うことによって、メモリを圧迫せずにスムーズに処理
を行うことができる。

【００１６】次に画像処理リストに対してビデオ処理を
行う。ビデオ処理では、３６ラインの加算ＣＣＤデータ
から３２ラインのＹＵＶデータを生成する。まず図２の
チャネル２をＦＩＦＯ２（２０５）の出力に、チャネル
１を入力に、ＳＥＬ３（２１２）をｂ、ＳＥＬ１（２０
８）をｃ、ＳＥＬ２（２１０）をａに、トライステート
バッファ（２１４）の出力をイネーブルに、かつＡ／Ｄ
（５）の出力をオープンにして、バスインタフェース
（２０７）→チャネル１→ＦＩＦＯ１（２１３）→クラ
ンプ回路（２１１）ビデオ処理回路（２０４）→ＦＩＦ
Ｏ２（２０５）→チャネル２→バスインタフェース（２
０７）のデータパスを設定する。なお、ＦＩＦＯ１（２
１３）の乗算機能はディセーブルにし、クランプ回路
（２１１）には、あらかじめ数十ライン分のＯＢの平均
を設定しておく。図８は、ビデオ処理の概念図である。
以後同図を元にビデオ処理の説明を行う。同図（ａ）
は、垂直加算混合処理後の画像処理リストの例である。
垂直加算混合処理は１ラインにつき８６４ｐｉｘｅｌ行
うが、後半の１４ｐｉｘｅｌは、ＯＢデータのため無効
であり、実画像データは８５０ｐｉｘｅｌとなる。ビデ
オ処理は１ラインを２度に分けて行う。それは、ビデオ
処理回路（２０４）の１水平期間が６００ｐｉｘｅｌ程
度にしか対応できないためである。まず、ＤＭＡＣ
（７）のチャネル１の転送方向をメモリからデバイス方
向に、チャネル２の転送方向をデバイスからメモリ方向
に設定し、かつチャネル１の転送元を図８（ｂ）のＰａ
に、チャネル２の転送元をＰａに、チャネル１の転送回
数をＬｓ（４３４ｐｉｘｅｌ）に、チャネル２の転送回
数をＬｄ（４１６ｐｉｘｅｌ）に設定する。そして、コ
ントローラ（２０６）は、チャネル１のＤＭＡリクエス
トをＤＭＡＣ（７）に対して発行する。ＤＭＡＣ（７）
は、チャネル１のＤＭＡリクエストを受け付けると、転
送元アドレスをインクリメントしながら、加算ＣＣＤデ
ータをＦＩＦＯ１（２１３）へバーストＤＭＡ転送す
る。ＤＭＡ転送された加算ＣＣＤデータは、ＦＩＦＯ１
（２１３）から適宜出力され、クランプ回路（２１１）
で所定のレベルシフトされて、ビデオ処理回路（２０
４）に入力される。ビデオ処理回路（２０４）では、５
０ｐｉｘｅｌ程度のディレイでビデオ処理されてＦＩＦ
Ｏ２（２０５）に出力され取込まれる。ＦＩＦＯ２（２
０５）がエンプティでなくなるとコントローラ（２０
６）はＤＭＡＣ（７）に対して、チャネル２のＤＭＡリ
クエストを発行する。ＤＭＡＣ（７）は、ＤＭＡＣ
（７）は、チャネル２のＤＭＡリクエストを受け付ける
と、転送先アドレスをインクリメントしながら、ＦＩＦ
Ｏ２（２０５）の出力であるＹＵＶデータをＰａから順
にバーストＤＭＡ転送する。このとき、ＤＭＡＣ（７）
に対して２つのＤＭＡリクエストが存在するので、ＤＭ
ＡＣ（７）は、チャネル１とチャネル２を１転送毎に交
替してバーストＤＭＡ転送を行う。そして２つのＤＭＡ
転送がすべて終了すると、図８（ｃ）のように４１６ｐ
ｉｘｅｌのＹＵＶデータが画像処理リストの同一ライン
に生成される。このときビデオ処理回路（２０４）は５
０ｐｉｘｅｌ程度のディレイを持つので、チャネル２の
転送先アドレスがチャネル１の転送元アドレスを追い越
してしまうことは有り得ない。また、図８（ｂ）の加算
ＣＣＤデータの前半９ｐｉｘｅｌと後半９ｐｉｘｅｌ
は、ビデオ処理回路（２０４）におけるフィルタ処理の
ための前後の画素データが不完全なため、無効とする。
そして、２つのチャネルのＤＭＡ転送のほとんどが同一
時刻ではＤＲＡＭの同じページへのアクセスとなるため
高速な処理を行うことができるのである。次に、ＤＭＡ
Ｃ（７）のチャネル１の転送元を図８（ｃ）のＰｂに、
チャネル２の転送元をＰｂに、チャネル１の転送回数を
Ｌｓ（４３４ｐｉｘｅｌ）に、チャネル２の転送回数を
Ｌｄ（４１６ｐｉｘｅｌ）に設定し、上記同様に、図８
（ｄ）の後半のＹＵＶデータが生成される。これで、図
８（ｅ）に示される８３２ｐｉｘｅｌの１ライン分のＹ
ＵＶデータの生成が完了する。但し、実際に３２ライン
のＹＵＶデータを生成するには、ビデオ処理回路（２０
４）がフィールド処理を行いかつ、垂直方向に２Ｈ分の
ディレイを持つ制約上、ビデオ処理は、ｄａｔａ−ｐ−
０の前半、ｄａｔａ−ｐ−２の前半、…、ｄａｔａ−ｐ
−３４の前半、ｄａｔａ−ｐ−０の後半、ｄａｔａ−ｐ
−２の後半、…、ｄａｔａ−ｐ−３４の後半、１Ｈ分の
ダミーラインの挿入、ｄａｔａ−ｐ−１の前半、ｄａｔ
ａ−ｐ３の前半、…、ｄａｔａ−ｐ−３５の前半、ｄａ
ｔａ−ｐ−１の後半、ｄａｔａ−ｐ−３の後半、…ｄａ
ｔａ−ｐ−３５の後半の順番で処理しなければならな
い。１Ｈのダミーラインを間に挿入するのは、図７から
明らかなように、ｄａｔａ−ｐ−０、２等のＥＶＥＮ加
算フィールドと、ｄａｔａ−ｐ−１、３等のＯＤＤ加算
フィールドでは、加算ＣＣＤデータの構造が丁度１Ｈ分
ずれているからである。このダミーラインを偶数画像処
理リストと奇数画像処理リストの間に挿入することによ
り、ビデオ処理回路（２０４）の同一フィールドで、Ｅ
ＶＥＮ加算フィールドデータとＯＤＤ加算フィールドデ
ータの両方のデータ処理を行うことができるのである。
また、ｄａｔａ−ｐ−０からｄａｔａ−ｐ−３までは、
ビデオ処理回路（２０４）において垂直方向処理のため
の画素データが不完全なので、無効なＹＵＶデータとな
る。従って、ｄａｔａ−ｐ−０からｄａｔａ−ｐ−３ま
ではチャネル２のＤＭＡ転送は行う必要が無い。そし
て、図８の概念図（ｅ）で生成されたＹＵＶデータは、
正確には１ライン前の加算ＣＣＤデータに対応するＹＵ
Ｖデータということになる。さらに、ｄａｔａ−ｐ−３
２〜３５までの後半４ラインの加算ＣＣＤデータは、次
回のブロックのビデオ処理に使用できるので、それぞれ
の加算ＣＣＤデータがＹＵＶデータに変更される直前
に、ｄａｔａ−ｐ−０〜３へコピーする。以上の処理に
よって、画像処理リストの後半３２ラインに有効なＹＵ
Ｖデータが生成される。そして、カラー画像処理タスク
は、サムネイルタスクのデータ要求に対して返答とし
て、Ｙ、Ｕ、Ｖの各画像構成データの情報（ライン数、
１ラインのピクセル数、１ピクセルのビット数、ライン
ブロックの先頭ポインタ、データ間隔等）を返しサムネ
イルタスクが動作を開始する。

【００１７】また、６４０×４８０ピクセルの画像サイ
ズの場合は、図８のＰａを９６ｐｉｘｅｌ後半にづら
し、Ｌｓを３３８ｐｉｘｅｌ、Ｌｄを３２０ｐｉｘｅｌ
として処理することで実現できる。さらに３２０×２４
０ピクセルの画素サイズの場合は、図８のＰａを９６ｐ
ｉｘｅｌ後半にづらし、Ｌｓを３３８ｐｉｘｅｌ、Ｌｄ
を３２０ｐｉｘｅｌとした上で、図７のＯＤＤフィール
ド加算を行わず、ＥＶＥＮ加算データだけでフィールド
データ処理を行い、６４０×２４０の画像処理データを
生成し、先に述べたデータ返答の水平方向のデータ間隔
を２倍にすることで３２０×２４０データを上位のタス
クに対して表現する。

【００１８】・サムネイル処理 サムネイルタスクは、ＹＵＶデータの間引き及び間引き
データのＲＧＢデータへの変換を行う。図１１は、ＤＲ
ＡＭ（１０）上に生成されるサムネイルデータの構造体
である。以後サムネイルリストと呼ぶ。サムネイルデー
タは、８０×６０ｐｉｘｅｌのＲＧＢデータであるか
ら、サムネイルリストは、８０ｐｉｘｅｌ、６０ライン
の片方向リンクドリストとなる。各サムネイルライン
は、必要に応じて適宜作られサムネイルリストに追加さ
れていく。図１２にサムネイル処理の概念図を示す。
（ａ）は、画像処理リストのＹＵＶデータの例である。
Ｙデータは各ピクセルに、Ｕ、Ｙデータは、１ピクセル
おきに存在している。（ｂ）はサムネイルリストのＹＵ
Ｖデータの例である、サムネイルリストでは、各ピクセ
ルにＹＵＶデータが存在する。例えば、（ａ）のＰＩＸ
ｎが、（ｂ）のＰＩＸｊに対してサブサンプルされる画
素に該当した場合、ＹｊにはＹｎから、ＵｊにはＵｎか
ら、ＶｊにはＶｎ−１若しくはＶｎ＋１からデータがコ
ピーされる。また、（ａ）のＰＩＸｎ＋１が該当した場
合には、ＹｊにはＹｎ＋１が、ＵｊにはＵｎ若しくはＵ
ｎ＋２が、ＶｊにはＶｎ＋１がコピーされる。１ライン
分の間引きが完了したならば、サムネイルタスクは、
（ｂ）→（ｃ）のように、テーブル変換によってＹＵＶ
データからＲＧＢデータを作成する。ここで、（ｂ）の
ためのメモリブロックを（ｃ）のメモリブロックを非同
一としてＣＰＵ（８）の高速なローカルメモリにテンポ
ラリに作成することで、高速なサブサンプリングと高速
なＲＧＢ変換を行うことができる。サムネイルタスク
は、カラー画像処理タスクからのデータ返答を元に適宜
間引き処理を行う。例えば、８３２×６０８ピクセルの
画像処理データを８０×６０ピクセルに間引く際は、上
下４ピクセル、左右１６ピクセルを無視し、８００×６
００ピクセルに対して１０×１０ピクセルの中心のもし
くはそれに近いピクセルのデータをサンプリングしてい
くのである。６４０×４８０の画像処理データに対して
は、８×８ピクセルの中心画素を、３２０×２４０の画
像処理データに対しては、４×４ピクセルの中心画素を
それぞれサンプリングしていくのである。但し、サムネ
イルタスクは、ＹＵＶデータを画像処理リストとして参
照しているわけでなく、先頭_PIX のポインタ、Ｙ、Ｕ、
Ｖそれぞれのデータ間隔等の情報を画像処理タスクから
受け取ってサムネイル処理を行う。画像処理リストの３
２ラインのＹＵＶデータに対してのサブサンプリング及
びＲＧＢ変換が終了したならば、サムネイルタスクは、
ＪＰＥＧタスクからのデータ要求の返答として、画像処
理タスクからの返答情報をそのまま返し、ＪＰＥＧタス
クが動作を開始する。

【００１９】・ＪＰＥＧ処理 ＪＰＥＧタスクは、ソフトウェアによってラスタブロッ
ク変換を行い、ＪＰＥＧ回路（２０２）によってＪＰＥ
Ｇ圧縮を行いＹＵＶ４２２のＪＰＥＧファイルを作成す
る。ＪＰＥＧタスクは、ＪＰＥＧ処理に先立って、ＪＰ
ＥＧ回路（２０２）の初期化や、ＤＳＰブロックのデー
タパス設定を行う。具体的には、コントローラ（２０
６）を通じて、ＪＰＥＧ回路（２０２）を圧縮モードに
設定し、量子化テーブルデータ、ハフマンテーブルデー
タを設定する。それぞれのテーブルデータは、入力装置
（１６）を通じてユーザーが設定した３段階のＪＰＥＧ
クオリティに対応した所定のテーブルがロードされる。
また、ＤＳＰブロックは、コントローラ（２０６）によ
り、ＦＩＦＯ３（２０１）がバスインタフェース（２０
７）からＪＰＥＧ回路（２０２）方向に、ＦＩＦＯ４
（２０３）がＪＰＥＧ回路（２０２）からバスインタフ
ェース（２０７）方向に、ＪＰＥＧ回路（２０２）は、
画像データ入力、圧縮データ出力に設定し、メモリ上の
ＹＵＶデータ→プログラムドＩＯ（ＰＩＯ）バスインタ
フェース（２０７）→ＦＩＦＯ３（２０１）→ＪＰＥＧ
回路（２０２）→ＦＩＦＯ４（２０３）→バスインタフ
ェース（２０７）→ＤＭＡチャネル２→メモリ上の圧縮
データのデータパスが設定される。そして、ＪＰＥＧタ
スクは、ＤＲＡＭ（１０）上に圧縮データ蓄積用の数Ｋ
ＢＹＴＥのバッファを確保し、ＤＭＡＣ（７）のチャネ
ル２の転送先アドレスにバッファの先頭ポインタを、転
送方向をデバイスからメモリ方向に転送回数に圧縮バッ
ファの大きさを設定する。そして、ＹＵＶデータをラス
タブロック変換し、ＦＩＦＯ３（２０１）に対してＰＩ
Ｏ入力しながら、ＦＩＦＯ４（２０３）出力を圧縮デー
タバッファへＤＭＡ転送することでＪＰＥＧ処理が進め
られる。

【００２０】図１３にラスタブロック変換の概念図を示
す。図１３（ａ）は、ＹＵＶ４２２ＪＰＥＧの処理単位
である１ＭＣＵ（Ｍｉｎｉｍｕｎ Ｃｏｄｅ Ｕｎｉ
ｔ）を表している。ＹＵＶ４２２では、２つのＹの８×
８データブロックと、Ｕ、Ｖそれぞれ１つづつ８×８ブ
ロックが最小処理単位となり、１ＭＣＵを形成する。図
１３（ｂ）は、ラスタブロック変換用の構造体であり、
リングバッファとなっている。そして、Ｙ０、０等の記
号は同図（ａ）の記号に対応している。以下同図を元に
ラスタブロック変換について述べる。ラスタブロック変
換モジュールは、図１３（ｂ）のＴａｇ−ｒ−０より、
Ｙ０、０のアドレスを参照し、Ｙ０、０データをリード
し、バスインタフェース（２０７）のＪＰＥＧポートに
ライトする。ＪＰＥＧポートにライトされたデータは、
ＦＩＦＯ３（２０１）へ蓄積され、所定のタイミングで
ＪＰＥＧ回路（２０２）へ入力される。そして次に、Ｙ
のデータ間隔を参照し、Ｙ０、０ポインタにＹのデータ
間隔を加算して、Ｙ１、０のアドレスを得て、Ｙ１、０
データをリードし、ＪＰＥＧポートにライトする。以後
同様にして、Ｙ７、０までライトしたならば、Ｙ０、０
ポインタに対してＹ１６、０への距離を加算し、次のＭ
ＣＵのためのＹ０、０ポインタとして同データを更新す
る。そして、次のラスタポインタを得るために、Ｔａｇ
−ｒ−０からＴａｇ−ｒ−１を参照し、Ｙ０、１のポイ
ンタデータを得る。以後、同様にして、Ｙ７、７までの
リード・ライトでＹの第１ブロックのラスタブロック変
換が終了する。その後、Ｔａｇ−ｒ７からＴａｇ−ｒ８
を参照することによって、Ｙの第２ブロックのラスタブ
ロック変換を行い、同様にして、Ｔａｇ−ｒ−１５から
Ｔａｇ−ｒ−１６を参照することによって、Ｕブロック
のラスタブロック変換が、Ｔａｇ−ｒ−２３からＴａｇ
−ｒ−２４を参照することによって、Ｖブロックのラス
タブロック変換を行うことができる。これで１ＭＣＵの
ラスタブロック変換が終了し、Ｔａｇ−ｒ−３１からＴ
ａｇ−ｒ−０を参照することによって、次のＭＣＵのラ
スタブロック変換を同様に行うことができる。そして上
記の操作を５２回繰り返すことにより、８３２ピクセル
×８ラインのラスタブロック変換が、４０回繰り返すこ
とにより、６４０ピクセル×８ラインのラスタブロック
変換が、２０回繰り返すことにより、３２０ピクセル×
８ラインのラスタブロック変換が行え、ＪＰＥＧタスク
は、更にそれを４回繰り返すことにより、３２ラインの
画像処理データのラスタブロック変換及びＪＰＥＧ回路
（２０２）への入力を完了する。一方、ＪＰＥＧ回路
（２０２）より出力される圧縮データは、ＦＩＦＯ４
（２０３）に蓄積され、ＦＩＦＯ４（２０３）か空でな
くなると、コントローラ（２０６）よりチャネル２のＤ
ＭＡリクエストが発行され、適宜圧縮バッファへのＤＭ
Ａ転送が行われる。ＪＰＥＧタスクは、ＤＭＡの終了を
チェックし、終了していたならば、圧縮バッファのデー
タをファイルに落として、ＤＭＡＣ（７）の再設定を行
う。そして、３２ラインのＹＵＶデータの入力がすべて
終了したならば、次の３２ラインブロックを処理すべ
く、サムネイルタスクに対してデータ要求を発行するこ
とによって再び次の処理シーケンスが動作を開始するの
である。

【００２１】このようなラスタブロック変換方式では図
１３（ｂ）のラスタブロック変換用データ構造を変えれ
ば、同じラスタブロック変換ソフトウェアモジュールに
よって、ＹＵＶ４４４、ＹＵＶ４１１、グレイスケール
等、様々なＪＰＥＧフォーマットに対するラスタブロッ
ク変換を行うことができる拡張性がある。そして、ラス
タブロック変換リングバッファをＣＰＵ（８）の高速な
ローカルメモリに作成することにより、より高速な処理
を行うことができる。また、図１３（ｂ）のポインタ情
報、データ間隔情報等は、サムネイルタスクを通じて、
得た画像処理タスクからの返答情報を元にＪＰＥＧタス
クが構成する。また、ＦＩＦＯ３（２０１）へ画像デー
タをＰＩＯ転送する代わりに、ＤＭＡチャネルをもう一
つ設け、テンポラリなメモリにラスタブロック変換デー
タをコピーしておいてＤＭＡ転送しても良い。

【００２２】以上に述べたカラー画像処理、サムネイル
処理ＪＰＥＧ処理を適宜繰り返すことにより、すべての
信号処理シーケンスが終了する。サムネイルタスクは、
その時点でサムネイルリスト所定のヘッダーを付加し、
ＴＩＦＦファイルとしてＲＧＢサムネイルファイルを生
成する。また、各タスクは、処理中にデバイスの異常を
検知した場合、致命的エラーを発行する。また、外部記
録媒体（１８）に対してのファイルライト中に、外部記
憶媒体のカバー蓋が開けられたり、外部記憶媒体（１
８）の空き容量が充分でないなど、予想外の事態でファ
イルのライトに失敗した場合にも、致命的エラーを発行
する。致命的エラーが発行されると、必要最小限なエラ
ー処理が行われた後にシステムは、シャットダウンされ
る。

【００２３】○白黒撮影ＪＰＥＧ記録 信号処理及び記録シーケンスまでは、カラー撮影ＪＰＥ
Ｇ記録と同様である。但し、ユーザーによって入力装置
（１６）のカラー／白黒切り替えＳＷで白黒が選択され
ると、それと機械的に連動して、光学系ユニット（１）
の水晶ローパスフィルタが取り除かれる。また、信号処
理及び記録シーケンスでは、画像処理のみが異なり、後
はほとんど同様である。従って以下には、白黒画像処理
を中心に述べる。

【００２４】・白黒画像処理 図１４に白黒画像処理の概念図を示す。白黒画像処理で
は、ＣＣＤＲＡＷデータに対して１０／１６逆変換を行
いクランプしたデータに対してそれぞれのＣＣＤ光学フ
ィルタに対応した係数を乗算し、ガンマ変換を施すこと
で１ｐｉｘｅｌ８ｂｉｔのＹデータを生成する。以下詳
細を説明する。白黒画像処理も図９のカラー画像処理リ
ストと同様のデータ構造を使用し、３２ラインごとの処
理を行う。まず、白黒画像処理タスクは、所定の評価方
法により、Ｇｒのための係数Ｋ１、Ｍｇのための係数Ｋ
２、Ｃｙのための係数Ｋ３、Ｙｌのための係数Ｋ４と、
カラー画像処理時と同様のＯＢ平均値を求めておく。そ
して、以下のハードウェア設定を行う。白黒画像処理タ
スクは、図２において、ＳＥＬ１（２０８）をｂに、Ｓ
ＥＬ２（２１０）をｂに、ＳＥＬ３（２１２）をｃにト
ライステートバッファ（２１４）をオープンに設定す
る。また、１０／１６変換回路（２０９）を逆変換モー
ドに、クランプ回路（２１１）に先に求めておいたＯＢ
平均値を、ＦＩＦＯ１（２１３）を乗算器モードに設定
し、バスインタフェース（２０７）→１０／１６変換回
路（２０９）→クランプ回路（２１１）→ＦＩＦＯ１
（２１３）→バスインタフェース（２０７）のデータパ
スを設定する。そして、白黒画像処理タスクは、ＦＩＦ
Ｏ１（２１３）の乗算器の係数に、Ｋ１とＫ２を設定
し、ＣＣＤリストのｄａｔａ−ｅｖｅｎ−２から処理を
行う。具体的には、Ｔａｇによりｄａｔａ−ｅｖｅｎ−
２を参照し、Ｔａｇ−ｅｖｅｎ−０、１のメモリブロッ
クを開放して、ｄａｔａ−ｅｖｅｎ−２の先頭から５ワ
ードをＤＭＡＣ（７）に所定の設定をしてチャネル１を
用いてＤＭＡ転送し、１０／１６変換回路（２０９）に
より、１０／１６逆変換し、８ｐｉｘｅｌのデータに復
元する。そして、同８ｐｉｘｅｌのデータは、クランプ
回路（２１１）により所定のレベルシフトされて、ＦＩ
ＦＯ１（２１３）に入力される。ＦＩＦＯ１（２１３）
は奇数番目データにはＫ１を偶数番目のデータにはＫ２
をそれぞれ乗算して下位１０ｂｉｔが有効な画像データ
として蓄積する。その後、白黒画像処理タスクは、ＤＭ
ＡＣ（７）を再設定して、ＦＩＦＯ１（２１３）からｄ
ａｔａ−ｐ−０の先頭から順に８ワードＤＭＡ転送を行
う。上記操作を、８３２×６０８サイズの場合は、１０
６回、６４０×４８０サイズと３２０×２４０サイズの
場合は、８２回繰り返し、１Ｈ分の乗算処理が終了す
る。その後、ｄａｔａ−ｐ−０に対してテーブル変換に
よってすべての画素に対して１０ｂｉｔの画像データを
８ｂｉｔの画像データにガンマ変換しながら、９ｐｉｘ
ｅｌ前半に移動する。９ｐｉｘｅｌ前半に移動するの
は、カラーデータと位置合わせをするためである。次に
ＦＩＦＯ１（２１３）の乗算器の係数にＫ３、Ｋ４を設
定し、ｄａｔａ−ｏｄｄ−２の白黒画像処理を同様に行
いｄａｔａ−ｐ−１に蓄積する。以降、Ｔａｇ−ｅｖｅ
ｖ−２からＴａｇ−ｅｖｅｎ−３更にｄａｔａ−ｅｖｅ
ｎ−３を参照して、Ｔａｇ−ｅｖｅｎ−２のメモリブロ
ックを開放し、ＥＶＥＮフィールドの白黒画像処理を行
って、ｄａｔａ−ｐ−２に蓄積し、Ｔａｇ−ｏｄｄ−２
からＴａｇ−ｏｄｄ−３更にｄａｔａ−ｏｄｄ−３を参
照して、Ｔａｇ−ｏｄｄ−２のメモリブロックを開放
し、ＯＤＤフィールドの白黒画像処理を行って、ｄａｔ
ａ−ｐ−３に蓄積するながれを１５回繰り返して３２ラ
インの処理が終了する。但し、３２０×２４０サイズの
場合には、片フィールドの処理で充分なので、ＣＣＤリ
ストのどちらか片フィールドに対して白黒画像処理を行
う。ここで、カラー画像処理と同様にＣＣＤリストの開
放と、画像処理リストの生成を１ラインづつ順次行うこ
とによって、メモリを圧迫せずにスムーズに処理を行う
ことができる。そして、Ｙ画像構成データの情報（ライ
ン数、１ラインのピクセル数、１ピクセルのビット数、
ライン部ブロックの先頭ポインタ、データ間隔等）をデ
ータ返答としてサムネイルタスクに返す。但し、サムネ
イルタスクは、Ｙデータの間引きだけをカラー処理と同
様に行う。サムネイル処理が終了したならば、ＪＰＥＧ
タスクにデータ返答が返され、ＪＰＥＧ処理がカラー画
像と同様に行われる。ただし、ＪＰＥＧタスクは、ＪＰ
ＥＧ回路（２０２）に対して、すべて１もしくは１に近
い小さな値の量子化テーブルを設定し、量子化をディー
セーブルする。また、Ｕ、Ｖデータが存在しないので、
図１３（ｂ）のラスタブロック変換用構造体は、前半の
２つのＹだけの１６段のリングバッファとし、Ｙのみの
ラスタブロック変換を行い、グレースケールの非量子化
ＪＰＥＧファイルを生成する。このようにすることによ
り、文字等の記録に耐えるＪＰＥＧファイルを生成する
ことができる。

【００２５】以上の述べた白黒画像処理、サムネイル処
理、ＪＰＥＧ処理を適宜繰り返すことにより、すべての
信号処理シーケンスが終了する。サムネイルタスクは、
その時点で、サムネイルリストに所定のヘッダーを付加
し、ＴＩＦＦファイルとしてグレイスケールサムネイル
ファイルを生成する。このように、副画像であるサムネ
イルもカラー白黒に対応することにより、サムネイルフ
ァイルを見るだけで、主画像のカラー白黒を判別するこ
とが可能となる。また、各タスクは、処理中にデバイス
の異常を検知した場合、致命的エラーを発行する。ま
た、外部記憶媒体（１８）に対してのファイルライト中
に、外部記憶媒体のカバー蓋が開けられたり、外部記憶
媒体（１８）の空き容量が充分でないなど、予想外の事
態でファイルのライトに失敗した場合にも、致命的エラ
ーを発行する。致命的エラーが発行されると、必要最小
限なエラー処理が行われた後にシステムは、シャットダ
ウンされる。

【００２６】○カラー撮影ＲＡＷ記録 ＲＡＷファイルの生成とＪＰＥＧファイルを生成しない
ことを除けば、カラー撮影ＪＰＥＧ記録と同様である。
但し、すべての信号処理に先立って、ＣＣＤリストに所
定のＲＡＷファイルヘッダを付加してＣＣＤＲＡＷファ
イルを記録し、その後、サムネイルタスクとカラー画像
処理タスクのみを動作させる。この場合、サムネイルタ
スクは、マスターとして動作する。カラー画像処理、サ
ムネイル処理を適宜繰り返すことにより、すべての信号
処理シーケンスが終了し、サムネイルタスクは、その時
点で、サムネイルリストに所定のヘッダーを付加し、Ｔ
ＩＦＦファイルとしてＲＧＢサムネイルファイルを生成
する。また、各タスクは、処理中にデバイスの異常を検
知した場合、致命的エラーを発行する。また、外部記録
媒体（１８）に対してのファイルライト中に、外部記憶
媒体のカバー蓋が開けられたり、外部記憶媒体（１８）
の空き容量が充分でないなど、予想外の事態でファイル
のライトに失敗した場合にも、致命的エラーを発行す
る。致命的エラーが発行されると、必要最小限なエラー
処理が行われた後にシステムは、シャットダウンされ
る。

【００２７】○白黒撮影ＲＡＷ記録 ＲＡＷファイルの生成とＪＰＥＧファイルを生成しない
ことを除けば、白黒撮影ＪＰＥＧ記録と同様である。但
し、すべての信号処理に先立って、ＣＣＤリストに所定
のＲＡＷファイルヘッダを付加してＣＣＤＲＡＷファイ
ルを記録し、その後、サムネイルタスクと白黒画像処理
タスクのみを動作させる。この場合、サムネイルタスク
は、マスターとして動作する。白黒画像処理、サムネイ
ル処理を適宜繰り返すことにより、すべての信号処理シ
ーケンスが終了し、サムネイルタスクは、その時点で、
サムネイルリストに所定のヘッダーを付加し、ＴＩＦＦ
ファイルとしてグレイスケールサムネイルファイルを生
成する。また、各タスクは、処理中にデバイスの異常を
検知した場合、致命的エラーを発行する。また、外部記
憶媒体（１８）に対してのファイルライト中に、外部記
憶媒体のカバー蓋が開けられたり、外部記憶媒体（１
８）の空き容量が充分でないなど、予想外の事態でファ
イルのライトに失敗した場合にも、致命的エラーを発行
する。致命的エラーが発行されると、必要最小限なエラ
ー処理が行われた後にシステムは、シャットダウンされ
る。

【００２８】以上説明したように、本実施例によれば、
デジタルカラー信号処理手段、デジタル白黒信号処理手
段、ＪＰＥＧ圧縮手段、ＤＭＡＣによるデータ転送手段
を持ち、１つのメモリを信号処理手段、圧縮手段が転送
手段によって共有し、かつメモリ上の画像データの管理
にリンクドリストを用いることによって、より小容量の
メモリで、高度な画像処理を、高速に実現することが可
能となった。

【００２９】

【発明の効果】本発明に依れば蓄積手段での画像信号の
管理の際にリンクドリストを用いているのでより小容量
のメモリで高速な処理が行える様になった。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図。

【図２】ＤＰＳブロックの詳細図。

【図３】ＣＣＤリストのメモリ構造を表す図。

【図４】ＤＭＡ転送後のデータ内容を表す図。

【図５】信号処理タスクの概念図。

【図６】カラー画像処理の概念図。

【図７】垂直加算混合処理の概念図。

【図８】ビデオ処理の概念図。

【図９】カラー画像処理に用いるリストのメモリ構造を
表す図。

【図１０】１Ｈディレイラインのメモリ構造を表す図。

【図１１】サムネイルデータのメモリ構造を表す図。

【図１２】サムネイル処理の概念図。

【図１３】ラスタブロック変換の概念図。

【図１４】白黒画像処理の概念図。

【符号の説明】

１ レンズ、絞り、シャッター、水晶ローパスフィルタ
等の光学系ユニット ２ ストロボ ３ ＣＣＤ ４ ＳＳＧ ５ ＡＤコンバータ ６ デジタル・シグナル・プロセッシング（ＤＳＰ）ブ
ロック ７ ダイレクトメモリアクセスコントローラ（ＤＭＡ
Ｃ） ８ メインＣＰＵ ９ ＲＯＭ １０ ＤＲＡＭ １１ マイクロコンピュータ １２ フラッシュＲＯＭ １３ カードインタフェース １４ 拡張バスインタフェース １５ 電源コントローラ １６ スイッチ、ダイヤル等の入力装置 １７ ＬＥＤ、ＬＣＤ等の表示装置 １８ ＰＣカードなどの外部記憶媒体 １９ ＰＣ通信インタフェース

Claims (6)

【特許請求の範囲】
1. 【請求項１】 被写体像を画像信号に変換する変換手
   段、 前記変換手段により変換された画像信号を処理するとと
   もに、処理信号蓄積手段に転送する手段、 前記蓄積手段によって蓄積される画像データをリンクド
   リストによって管理する管理手段とを有することを特徴
   とする画像処理装置。
2. 【請求項２】 前記画像信号の所定ラインによって１つ
   のリンクドリストを構成することを特徴とする請求項１
   の画像処理装置。
3. 【請求項３】 前記転送する手段は、前記変換された信
   号を一旦、前記蓄積手段に転送し、次いで転送された信
   号を読み出し、処理後、再び前記蓄積手段に転送するこ
   とを特徴とする請求項１の画像処理装置。
4. 【請求項４】 前記リンクドリストは前記蓄積手段のデ
   ィレクトリーに格納されることを特徴とする請求項１の
   画像処理装置。
5. 【請求項５】 前記蓄積手段は半導体メモリであること
   を特徴とする請求項１の画像処理装置。
6. 【請求項６】 前記変換手段は２次元撮像素子であるこ
   とを特徴とする請求項１の画像処理装置。