JP3962440B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP3962440B2 JP3962440B2 JP19080996A JP19080996A JP3962440B2 JP 3962440 B2 JP3962440 B2 JP 3962440B2 JP 19080996 A JP19080996 A JP 19080996A JP 19080996 A JP19080996 A JP 19080996A JP 3962440 B2 JP3962440 B2 JP 3962440B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- processing
- image processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、画像処理装置、特にデジタルカメラ好適な装置に関するものである。
【0002】
【従来の技術】
従来例において、撮影を行う場合、光学系1を通ってCCDに露光された映像をA/D変換器でデジタル信号に変換して、DSPでガンマ処理やその他の映像信号の補正を行って圧縮部でデータを圧縮し記録部にデジタル画像データを記録するのである。
【0003】
【発明が解決しようとする課題】
しかしながら、前記従来例では、DSPと圧縮部間、及び圧縮部と記録部間を専用のデータパスで構成し、かつDSP、圧縮部が専用の処理メモリを必要としていたため、たくさんのメモリを必要としていた。また、前記のような構成を取らず、1つのメモリをDSPや圧縮部が共有したとしても画像データを一つのメモリブロックとして管理していたのでは、結局多くのメモリ容量を必要とするか、高度なメモリ管理手段を導入せざるをえず、コストアップにつながっていた等の欠点があった。
【0004】
【課題を解決するための手段】
本発明によれば、被写体像の撮影により得られた画像データのメモリ上でのアドレスを、1ラインの実画像データと無効画素データとから構成される第1画素数の画素列データの単位でリンクドリストによって管理する管理手段と、前記メモリから前記実画像データを読み出してフィルタ処理を施す信号処理手段と、前記信号処理手段により処理された実画像データのうちフィルタ処理により無効化される1ラインの両端の実画像データを除いた有効実画像データを、前記実画像データを読み出したアドレスに上書きする書込手段と、を有し、前記管理手段は、前記有効実画像データと無効化された実画像データに対応する第2画素数の分だけ増加させた前記無効画素データとから構成される前記第1画素数の画素列データを、再度、前記リンクドリストとして管理することを特徴とする。
【0005】
【発明の実施の形態】
図1は、本発明の実施例であり、デジタルカメラのブロック図である。同図において、1はレンズ、絞り、シャッター、水晶ローパスフィルタ等の光学系ユニット、2はストロボ、3は、補色モザイクタイプのCCD、4はCCDのタイミング信号を生成し制御するSSG、5はCCD出力を10bitのデジタル変換するADコンバータ、6は上記撮像系の制御やデジタル信号処理を行うデジタル・シグナル・プロセッシング(DSP)ブロック、7は2つのチャネルをコントロールすることが可能なダイレクトメモリアクセスコントローラ(DMAC)である。それぞれのチャネルに対して、転送元レジスタ、転送先アドレスレジスタ、転送回数レジスタ、コントロールレジスタがあり、デバイスからのリクエストによって、1バスアクセスでメモリからデバイスへの転送、もしくはデバイスからメモリへの転送を行うことができる。8はメインCPUであり、小規模で高速なRAM、ROMをローカルに内蔵しておりROMには本システムのオペレーティングシステムが実装されている。9は本システムのアプリケーションプログラムを格納するためのROM、10はデータを記憶するための容量1MBYTEのDRAM、15はバッテリーやシステムの電源管理を司る電源コントローラ、16はスイッチ、ダイヤル等の入力装置、17はLED、LCD等の表示装置、11はサブCPUであり、入力装置(16)や表示装置(17)等のユーザーインタフェース(UI)や電源コントローラ(15)を総括するマイクロコンピュータ、12は画像データ等のファイルを記憶するための再書き込み可能な不揮発性メモリ:フラッシュROM、18はPCカードなどの外部記憶媒体、13は外部記録媒体(18)とのインタフェースを取り持つカードインタフェース、14はシステムバスを外部に拡張するための拡張バスインタフェース、19はセントロニクス等のパラレルインタフェースと、拡張バスを仲介するためのPC通信インタフェースである。システムバスはデータ16bitのセパレートバスである。
【0006】
図2は、図1−6のDSPブロック内部回路である。同図において、202はJPEG圧縮・伸長回路であり、ブロックインタリーブで画像データの入出力を行う1チップのICである。具体的には、離散コサイン変換(DCT)回路及び逆変換回路、量子化回路及び逆変換回路、ハフマン符号化回路及び復号化回路で構成されている。204は、ビデオカメラ用として汎用デジタルビデオ処理回路であり、CCDからフイールド加算読みだしされたデータの画像処理を行う1チップのICである。具体的には、2H分のディレイライン回路、YC分離回路、色マトリクス回路、アパーチャ補正回路、ゲイン補正回路、ガンマ補正回路等で構成され、垂直方向に対して3タップ、水平方向に対しては、19タップのフィルタ処理を行ってデジタルビデオ信号を生成する。201はJPEG回路(202)に画像データを入出力するための双方向ファストイン・ファスト・アウトメモリ(FIFO)であり、8bit×8段で構成されている。203はJPEG回路(202)と圧縮データを入出力するための双方向FIFOで16bit×8段で構成されている。205はビデオ処理回路(204)からの出力を受け取るためのFIFOで16bit×8段で構成されている。208、210、212はデータパスを選択するためのセレクタ、209はデータのビット幅を10bitから16bitに変換及び逆変換する10/16変換回路で10bitデータ8つを5ワードに変換する。211はデータを所定のレベルにクランプするクランプ回路、213は16bit×16段で構成するFIFOでかつ乗算器を内蔵しており、バッファに所定の係数を乗算することができる。214はクランプ回路(211)出力を外部に対してトライステート制御するためのバッファ、206はコントローラでJPEG(202)やビデオ処理回路(204)に対してデータ通信を行う。また、DPSブロックのすべての制御を司るとともに、SSG(4)、ストロボ(2)等も制御する。207はシステムバスとのインタフェース回路である。チャネル1及び2は、DMAのためのチャネルである。データバスは基本的に16bitであり、ビデオ処理回路(204)入力は、下位10bitが、FIFO3(201)の入出力は下位8bitが有効になっている。
【0007】
次に、本システムにおける撮影記録動作について説明する。本システムでは、撮影モードとしてカラー/白黒を、記録モードとしてJPEG/RAWを選択することができる。また、画素サイズを三段階(832×608、640×480、320×240)に切り替えることができる。撮影モードの選択は、入力装置(16)のカラー/白黒切り替えSWによって行い、記録モード、画素サイズの選択は、入力装置(16)のダイヤルSWによって行う。また、いずれのモードにおいても本画像を1/100程度に画素数を間引きしたサムネイル画像を生成する。以後各モード撮影記録動作について述べる。
【0008】
○カラー撮影JPEG記録
入力装置(16)のレリーズSWがユーザーによって押されると、マイクロコンピュータ(11)がスリープモードから起床する。このレリーズSWは、SW1及びSW2の2つのSWで構成されている。マイクロコンピュータ(11)は、電源コントローラ(15)に対してシステム電源の投入を指示する。電源コントローラ(15)は、システム電源を供給し所定の時間の後にCPU(8)に対するリセット信号が解除される。リセットが解除されるとCPU(8)が起床し、内蔵ROM及びROM(9)にある。ウエイクアップシーケンスを実行する。ウエイクアップシーケンスでは、デバイスの初期化や各サービスの起床等を行う。ウエイクアップシーケンスの完了後、CPU(8)がマスターとなってマイクロコンピュータ(11)と通信を行い、SW1が押されたことを検知して相当するイベントをイベントマネージャに対して発行する。イベントマネージャは、他のステートを鑑みて撮影可能な状態ならば撮影準備イベントを発行し、当該イベントに対応したプロシージャ:撮影準備プロシージャが開始される。
【0009】
撮影記録シーケンスは、撮影準備プロシージャと撮影本露光プロシージャから成り、撮影準備プロシージャでは、撮影光学系の電源投入、AF制御、AE制御、AWB制御、CCDデータを格納するメモリ構造の生成を、撮影本露光プロシージャでは露光、CCDデータ転送、信号処理及び記録等を所定の順番で行う。
【0010】
撮影準備プロシージャでのAF制御、AE制御、AWB制御は、CCDデータをビデオ処理回路(204)で評価することによって行う。具体的には、コントローラ(206)がFIFO1(213)の出力をオープンにして、A/D(5)の出力がビデオ処理回路(204)に入力されるよう制御し、またSSG(4)を通じてCCDをフイールド加算読みだしモードに設定し、またビデオ処理回路(204)の処理モード、データの評価領域の設定、評価値の取得をコントローラ(206)がビデオ処理回路(204)と通信することにより行う。
【0011】
CCDデータが格納される領域は、DRAM(10)上に作成された2つの片方向リンクドリストである。図3にそのメモリ構造を示す。CCD1ライン分のメモリ領域は、1つのリニアなメモリブロックであり、タグ部とデータ部で構成される。そして、タグ部には、次のラインの参照先が格納されている。例えば、Tag−odd−0には、Tag−odd−1のアドレスが格納されている。また、データ部はCCDの1ライン分のデータを格納するための領域である。そして、nラインで一つのリンクドリストとなり、1フィールド分のメモリ領域となり、2フィールドでCCDの全画素を格納することができる。なお、Tag−odd−n、Tag−even−nの参照先であるEND−OF−LISTには−1を代入している。個々のラインのリニアなメモリ領域は、メモリマネージャによって管理されるが、それぞれのラインは比較的小さなメモリブロックであり、かつ、DRAM(10)上に自由に配置できるため、メモリを有効に活用することが可能となる。この2つの片方向リンクドリストを以下CCDリストと呼ぶこととする。CCDリストは、撮影準備プロシージャにおいて作成される。撮影準備プロシージャが完了すると、撮影準備完了イベントがイベントマネージャに対して発行され、イベントマネージャはSW2の履歴及びその他のステートを鑑みて、露光可能ならば、本露光イベントを発行し当該イベントに対応する撮影本露光プロシージャが実行される。撮影本露光プロシージャでは、CCD(3)を露光モードに切り替えてシャッターをきり、CCD転送に伴って、A/D変換を行い一画面分の画像データをDRAM(10)へDMA転送する。以下にCCDデータのDMA転送について述べる。
【0012】
本露光時、コントローラ(206)は、SEL1(208)をa、SEL2(210)をb、SEL3(212)をaに、なおかつバッファ(214)の出力をオープンに、チャネル1を出力に設定し、FIFO1(213)の乗算機能をディセーブルすることによって、A/D(5)→10/16変換回路(209)→FIFO1(213)→バスインタフェース(207)のパスを設定する。CCDは、フレーム読みだしモードに設定する。その後SSG(4)を介してCCDをコントロールし、本露光を実行する。本露光後、割り込み禁止に設定した上で、2フィールドの期間にCCDリストに対してCCDデータをDMA転送する。DMA転送では、プログラムがTag−odd−0からdata−odd−0を参照し、DMAC(7)のチャネル1の転送先アドレスにdata−odd−0ポインタを、転送回数を1H分のデータ数に、転送方向をデバイスからメモリ方向に設定する。そしてコントローラ(206)は、CCDのデータ読みだしを開始させる。CCDデータは、A/D変換器(5)で10bitのデジタルデータに変換され、10/16変換回路(209)によって16bit幅、すなわち8つの10bitデータが5ワードに変換されてFIFO1(213)に入力される。コントローラ(206)は、CCDデータが有効画素になるタイミングでFIFO1(213)へ取込みをイネーブルにして、DMAC(7)に対してチャネル1のDMAリクエストを発行する。DMAC(7)は、チャネル1のDMAリクエストを受け付けると所定のプロトコルに従って、転送先アドレスをインクリメントしながら、FIFO1(213)からdata−odd−0へのバーストDMA転送を行う。1H分のDMA転送が終了すると、プログラムは、Tag−odd−0からTag−odd−1を参照しさらにdata−odd−1を参照してDMAC(7)のチャネル1の転送先アドレスに、data−odd−1ポインタを、転送回数を再び1H分のデータ数に設定する。コントローラ(206)は、FIFO1(213)にゴミデータが蓄積されるので、一度リフレッシュを行い、再びCCDデータが有効画素になるタイミングでFIFO1(213)へ取り込みをイネーブルにして、DMAC(7)に対してチャネル1のDMAリクエストを発行する。以後同様にして、data−odd−nまで転送し、フィールド1の転送が終了する。フィールド2のDMA転送では、Tag−even−0から参照を行い、DMAC(7)のチャネル1の転送先アドレスにdata−even−0ポインタを設定することで、フィールド1と同様に転送を行うことができる。そして、2フィールド分のDMA転送が終了した時点で割り込み禁止を解除する。本実施例では、ODDフィールドからの取込みを説明したが、本露光のタイミングによっては、EVENフィールドからの取込みも有り得る。その場合には、フィールド2、フィールド1の順番でDMA転送を行う。図4にDMA転送終了後の1ライン分のメモリブロックの例を示す。data−odd−mには、850ピクセル分の画像データと46ピクセル分のオプティカルブラック(OB)データが格納されている。OBデータは後にデジタルクランプを行う際に使用する。10/16変換を行っているので、データ量はタグ部と合わせて1124BYTEである。本実施例では、1フィールド307ラインで構成するため、総データ量は、1124×307×2=690136BYTEとなり、1MBYTEのDRAMに納めることができる。
【0013】
CCDデータのDMA転送の次に信号処理及び記録シーケンスを行う。信号処理及び記録シーケンスでは、カラー画像処理タスク、サムネイルタスク、JPEGタスクの3つのタスクが並列に動作し処理を行う。図5に当該タスクの概念図を示す。図5では、データの流れを実線の矢印で、コントロールの流を点線の矢印で示している。信号処理・記録シーケンスでは、JPEGタスクがマスターとなってすべての処理が行われる。すなわち、JPEGタスクがサムネイルタスクに対してデータ要求をすると、サムネイルタスクは、そのデータ要求をペンディングした上で、画像処理タスクに対してデータ要求を行う。画像処理タスクは、サムネイルタスクの要求の見合うデータ処理を行い、それが終了したならば、サムネイルタスクに対して返答をする。その後、サムネイルタスクは、画像処理データに対して、間引き処理を行ってサムネイルデータを生成し、それが終了したならば、JPEGタスクに対して返答をする。JPEGタスクは、返答が返ってきたならば、画像処理データに対してJPEG処理を行いJPEGデータを生成し、必要に応じてJPEGファイルを生成していく。上記処理単位は、ライン単位で管理される。そして全ラインの処理が終了した時点でサムネイルタスクは、サムネイルファイルを生成し、信号処理・記録シーケンスが終了する。それぞれの処理に関して以下に述べる。
【0014】
・カラー画像処理
図6にカラー画像処理の概念図を示す。カラー画像処理では、10/16変換され、DMA転送されたCCDRAWデータすなわちCCDリストに対して、10/16逆変換を行い、1Hディレイラインを用いて加算平均をとることにより、フレーム読みだしCCDデータの垂直加算混合を行う。そのデータを今後加算CCDデータと呼ぶ。加算CCDデータは、ビデオ処理回路(204)によって処理され、YUVデータを生成し、これが画像処理データとなるのである。カラー画像処理前半の上記加算CCDデータを生成する過程を以後、垂直加算混合処理と呼び、後半の加算CCDデータからYUVデータを生成する過程をビデオ処理と呼ぶ。本実施例では、垂直加算混合処理をソフトウェアで、ビデオ処理をハードウェアで実現している。
【0015】
垂直加算混合処理では、図9に示す画像処理用の片方向リンクドリストを使用する。メモリ構造はCCDリストと同様で、ライン数は、本実施例では36ラインで構成しDRAM(10)上に生成する。図7に垂直加算混合処理の概念図を示す。図8において、左側のCCDRAWデータがCCDリストに、右側の加算CCDデータがカラー画像処理リストに対応している。但し、実際のCCDリストは10/16変換が施されている。同図においてGr(グリーン)、Mg(マゼンタ)、Cy(シアン)、Yl(イエロー)は、CCDの光学カラーフィルタを表しており、補色モザイク配列に対応している。また、同図では、data−even−0がCCD光学面上では、幾何的にdata−odd−0の上部にある例として表現している。同図のCCDリストをラスター処理する際、1Hディレイラインを用いてその前後のデータの加算平均を求めることにより、例えば、data−even−0とdata−odd−0の垂直加算混合ができ、data−p−0を生成することができるのである。以後順次data−p−1、data−p−2…を生成することができる。以下垂直加算混合処理の詳細を説明する。本実施例では、図10に示すリングバッファで1Hディレイラインを実現している。同1Hディレイラインは、高速動作が要求されるので、CPU(8)上のローカルなメモリ上に構成する。それぞれのリストのデータ領域(ΔH)は32pixelであり、本実施例では、850pixel分のディレイラインを構成するために、28個のリスト(すなわち1H+ΔH=896pixel)によって実現している。カラー画像処理タスクは、サムネイルタスクからデータ要求を受けると、CCDリストのdata−even−0の先頭から1Hディレイラインのdata−dl−0、data−dl−1の順で10/16逆変換をソフトウェアで行いながら、データを32pixel毎に詰め込んでいく。data−even−0の詰め込みが終了したならば、Tag−even−0のメモリブロックを開放する。そして1Hディレイラインは、data−dl−26まですべてデータが詰め込まれ、data−dl−27のみが空の状態となる。次に、data−p−0のメモリブロックを確保し、data−odd−0の先頭から20ワードを10/16逆変換して32pixelに変換し、data−dl−27に詰め込み次のリストであるdata−dl−0と1pixel毎に加算平均を行いdata−p−0の先頭から詰め込んでいく。以後同様にしてdata−odd−0の処理が終了したならTag−odd−0のメモリブロックを開放し、data−p−0には、加算混合処理されたデータが1ライン分詰め込まれるのである。そして、data−p−1のメモリブロックを確保しTag−p−0からのリストに結合して、さらにTag−p−1からdata−p−1を参照して処理データの蓄積先を求め、Tag−even−0からTag−even−1を参照し、さらにdata−even−1を参照することによって入力元データを求めて、上記と同様の処理を行うことにより、すべての画像処理用リストに対しての垂直加算混合処理を終了する。上記1Hディレイラインを用いることでより少ないメモリで処理パフォーマンスを落さずに垂直加算混合処理を行うことができ、また、CCDリストの開放と、画像処理リストの生成を1ラインづつ順次行うことによって、メモリを圧迫せずにスムーズに処理を行うことができる。
【0016】
次に画像処理リストに対してビデオ処理を行う。ビデオ処理では、36ラインの加算CCDデータから32ラインのYUVデータを生成する。まず図2のチャネル2をFIFO2(205)の出力に、チャネル1を入力に、SEL3(212)をb、SEL1(208)をc、SEL2(210)をaに、トライステートバッファ(214)の出力をイネーブルに、かつA/D(5)の出力をオープンにして、バスインタフェース(207)→チャネル1→FIFO1(213)→クランプ回路(211)ビデオ処理回路(204)→FIFO2(205)→チャネル2→バスインタフェース(207)のデータパスを設定する。なお、FIFO1(213)の乗算機能はディセーブルにし、クランプ回路(211)には、あらかじめ数十ライン分のOBの平均を設定しておく。図8は、ビデオ処理の概念図である。以後同図を元にビデオ処理の説明を行う。同図(a)は、垂直加算混合処理後の画像処理リストの例である。垂直加算混合処理は1ラインにつき864pixel行うが、後半の14pixelは、OBデータのため無効であり、実画像データは850pixelとなる。ビデオ処理は1ラインを2度に分けて行う。それは、ビデオ処理回路(204)の1水平期間が600pixel程度にしか対応できないためである。まず、DMAC(7)のチャネル1の転送方向をメモリからデバイス方向に、チャネル2の転送方向をデバイスからメモリ方向に設定し、かつチャネル1の転送元を図8(b)のPaに、チャネル2の転送元をPaに、チャネル1の転送回数をLs(434pixel)に、チャネル2の転送回数をLd(416pixel)に設定する。そして、コントローラ(206)は、チャネル1のDMAリクエストをDMAC(7)に対して発行する。DMAC(7)は、チャネル1のDMAリクエストを受け付けると、転送元アドレスをインクリメントしながら、加算CCDデータをFIFO1(213)へバーストDMA転送する。DMA転送された加算CCDデータは、FIFO1(213)から適宜出力され、クランプ回路(211)で所定のレベルシフトされて、ビデオ処理回路(204)に入力される。ビデオ処理回路(204)では、50pixel程度のディレイでビデオ処理されてFIFO2(205)に出力され取込まれる。FIFO2(205)がエンプティでなくなるとコントローラ(206)はDMAC(7)に対して、チャネル2のDMAリクエストを発行する。DMAC(7)は、DMAC(7)は、チャネル2のDMAリクエストを受け付けると、転送先アドレスをインクリメントしながら、FIFO2(205)の出力であるYUVデータをPaから順にバーストDMA転送する。このとき、DMAC(7)に対して2つのDMAリクエストが存在するので、DMAC(7)は、チャネル1とチャネル2を1転送毎に交替してバーストDMA転送を行う。そして2つのDMA転送がすべて終了すると、図8(c)のように416pixelのYUVデータが画像処理リストの同一ラインに生成される。このときビデオ処理回路(204)は50pixel程度のディレイを持つので、チャネル2の転送先アドレスがチャネル1の転送元アドレスを追い越してしまうことは有り得ない。また、図8(b)の加算CCDデータの前半9pixelと後半9pixelは、ビデオ処理回路(204)におけるフィルタ処理のための前後の画素データが不完全なため、無効とする。そして、2つのチャネルのDMA転送のほとんどが同一時刻ではDRAMの同じページへのアクセスとなるため高速な処理を行うことができるのである。次に、DMAC(7)のチャネル1の転送元を図8(c)のPbに、チャネル2の転送元をPbに、チャネル1の転送回数をLs(434pixel)に、チャネル2の転送回数をLd(416pixel)に設定し、上記同様に、図8(d)の後半のYUVデータが生成される。これで、図8(e)に示される832pixelの1ライン分のYUVデータの生成が完了する。但し、実際に32ラインのYUVデータを生成するには、ビデオ処理回路(204)がフィールド処理を行いかつ、垂直方向に2H分のディレイを持つ制約上、ビデオ処理は、data−p−0の前半、data−p−2の前半、…、data−p−34の前半、data−p−0の後半、data−p−2の後半、…、data−p−34の後半、1H分のダミーラインの挿入、data−p−1の前半、data−p3の前半、…、data−p−35の前半、data−p−1の後半、data−p−3の後半、…data−p−35の後半の順番で処理しなければならない。1Hのダミーラインを間に挿入するのは、図7から明らかなように、data−p−0、2等のEVEN加算フィールドと、data−p−1、3等のODD加算フィールドでは、加算CCDデータの構造が丁度1H分ずれているからである。このダミーラインを偶数画像処理リストと奇数画像処理リストの間に挿入することにより、ビデオ処理回路(204)の同一フィールドで、EVEN加算フィールドデータとODD加算フィールドデータの両方のデータ処理を行うことができるのである。また、data−p−0からdata−p−3までは、ビデオ処理回路(204)において垂直方向処理のための画素データが不完全なので、無効なYUVデータとなる。従って、data−p−0からdata−p−3まではチャネル2のDMA転送は行う必要が無い。そして、図8の概念図(e)で生成されたYUVデータは、正確には1ライン前の加算CCDデータに対応するYUVデータということになる。さらに、data−p−32〜35までの後半4ラインの加算CCDデータは、次回のブロックのビデオ処理に使用できるので、それぞれの加算CCDデータがYUVデータに変更される直前に、data−p−0〜3へコピーする。以上の処理によって、画像処理リストの後半32ラインに有効なYUVデータが生成される。そして、カラー画像処理タスクは、サムネイルタスクのデータ要求に対して返答として、Y、U、Vの各画像構成データの情報(ライン数、1ラインのピクセル数、1ピクセルのビット数、ラインブロックの先頭ポインタ、データ間隔等)を返しサムネイルタスクが動作を開始する。
【0017】
また、640×480ピクセルの画像サイズの場合は、図8のPaを96pixel後半にづらし、Lsを338pixel、Ldを320pixelとして処理することで実現できる。さらに320×240ピクセルの画素サイズの場合は、図8のPaを96pixel後半にづらし、Lsを338pixel、Ldを320pixelとした上で、図7のODDフィールド加算を行わず、EVEN加算データだけでフィールドデータ処理を行い、640×240の画像処理データを生成し、先に述べたデータ返答の水平方向のデータ間隔を2倍にすることで320×240データを上位のタスクに対して表現する。
【0018】
・サムネイル処理
サムネイルタスクは、YUVデータの間引き及び間引きデータのRGBデータへの変換を行う。図11は、DRAM(10)上に生成されるサムネイルデータの構造体である。以後サムネイルリストと呼ぶ。サムネイルデータは、80×60pixelのRGBデータであるから、サムネイルリストは、80pixel、60ラインの片方向リンクドリストとなる。各サムネイルラインは、必要に応じて適宜作られサムネイルリストに追加されていく。図12にサムネイル処理の概念図を示す。(a)は、画像処理リストのYUVデータの例である。Yデータは各ピクセルに、U、Yデータは、1ピクセルおきに存在している。(b)はサムネイルリストのYUVデータの例である、サムネイルリストでは、各ピクセルにYUVデータが存在する。例えば、(a)のPIXnが、(b)のPIXjに対してサブサンプルされる画素に該当した場合、YjにはYnから、UjにはUnから、VjにはVn−1若しくはVn+1からデータがコピーされる。また、(a)のPIXn+1が該当した場合には、YjにはYn+1が、UjにはUn若しくはUn+2が、VjにはVn+1がコピーされる。1ライン分の間引きが完了したならば、サムネイルタスクは、(b)→(c)のように、テーブル変換によってYUVデータからRGBデータを作成する。ここで、(b)のためのメモリブロックを(c)のメモリブロックを非同一としてCPU(8)の高速なローカルメモリにテンポラリに作成することで、高速なサブサンプリングと高速なRGB変換を行うことができる。サムネイルタスクは、カラー画像処理タスクからのデータ返答を元に適宜間引き処理を行う。例えば、832×608ピクセルの画像処理データを80×60ピクセルに間引く際は、上下4ピクセル、左右16ピクセルを無視し、800×600ピクセルに対して10×10ピクセルの中心のもしくはそれに近いピクセルのデータをサンプリングしていくのである。640×480の画像処理データに対しては、8×8ピクセルの中心画素を、320×240の画像処理データに対しては、4×4ピクセルの中心画素をそれぞれサンプリングしていくのである。但し、サムネイルタスクは、YUVデータを画像処理リストとして参照しているわけでなく、先頭PIX のポインタ、Y、U、Vそれぞれのデータ間隔等の情報を画像処理タスクから受け取ってサムネイル処理を行う。画像処理リストの32ラインのYUVデータに対してのサブサンプリング及びRGB変換が終了したならば、サムネイルタスクは、JPEGタスクからのデータ要求の返答として、画像処理タスクからの返答情報をそのまま返し、JPEGタスクが動作を開始する。
【0019】
・JPEG処理
JPEGタスクは、ソフトウェアによってラスタブロック変換を行い、JPEG回路(202)によってJPEG圧縮を行いYUV422のJPEGファイルを作成する。JPEGタスクは、JPEG処理に先立って、JPEG回路(202)の初期化や、DSPブロックのデータパス設定を行う。具体的には、コントローラ(206)を通じて、JPEG回路(202)を圧縮モードに設定し、量子化テーブルデータ、ハフマンテーブルデータを設定する。それぞれのテーブルデータは、入力装置(16)を通じてユーザーが設定した3段階のJPEGクオリティに対応した所定のテーブルがロードされる。また、DSPブロックは、コントローラ(206)により、FIFO3(201)がバスインタフェース(207)からJPEG回路(202)方向に、FIFO4(203)がJPEG回路(202)からバスインタフェース(207)方向に、JPEG回路(202)は、画像データ入力、圧縮データ出力に設定し、メモリ上のYUVデータ→プログラムドIO(PIO)バスインタフェース(207)→FIFO3(201)→JPEG回路(202)→FIFO4(203)→バスインタフェース(207)→DMAチャネル2→メモリ上の圧縮データのデータパスが設定される。そして、JPEGタスクは、DRAM(10)上に圧縮データ蓄積用の数KBYTEのバッファを確保し、DMAC(7)のチャネル2の転送先アドレスにバッファの先頭ポインタを、転送方向をデバイスからメモリ方向に転送回数に圧縮バッファの大きさを設定する。そして、YUVデータをラスタブロック変換し、FIFO3(201)に対してPIO入力しながら、FIFO4(203)出力を圧縮データバッファへDMA転送することでJPEG処理が進められる。
【0020】
図13にラスタブロック変換の概念図を示す。図13(a)は、YUV422JPEGの処理単位である1MCU(Minimun Code Unit)を表している。YUV422では、2つのYの8×8データブロックと、U、Vそれぞれ1つづつ8×8ブロックが最小処理単位となり、1MCUを形成する。図13(b)は、ラスタブロック変換用の構造体であり、リングバッファとなっている。そして、Y0、0等の記号は同図(a)の記号に対応している。以下同図を元にラスタブロック変換について述べる。ラスタブロック変換モジュールは、図13(b)のTag−r−0より、Y0、0のアドレスを参照し、Y0、0データをリードし、バスインタフェース(207)のJPEGポートにライトする。JPEGポートにライトされたデータは、FIFO3(201)へ蓄積され、所定のタイミングでJPEG回路(202)へ入力される。そして次に、Yのデータ間隔を参照し、Y0、0ポインタにYのデータ間隔を加算して、Y1、0のアドレスを得て、Y1、0データをリードし、JPEGポートにライトする。以後同様にして、Y7、0までライトしたならば、Y0、0ポインタに対してY16、0への距離を加算し、次のMCUのためのY0、0ポインタとして同データを更新する。そして、次のラスタポインタを得るために、Tag−r−0からTag−r−1を参照し、Y0、1のポインタデータを得る。以後、同様にして、Y7、7までのリード・ライトでYの第1ブロックのラスタブロック変換が終了する。その後、Tag−r7からTag−r8を参照することによって、Yの第2ブロックのラスタブロック変換を行い、同様にして、Tag−r−15からTag−r−16を参照することによって、Uブロックのラスタブロック変換が、Tag−r−23からTag−r−24を参照することによって、Vブロックのラスタブロック変換を行うことができる。これで1MCUのラスタブロック変換が終了し、Tag−r−31からTag−r−0を参照することによって、次のMCUのラスタブロック変換を同様に行うことができる。そして上記の操作を52回繰り返すことにより、832ピクセル×8ラインのラスタブロック変換が、40回繰り返すことにより、640ピクセル×8ラインのラスタブロック変換が、20回繰り返すことにより、320ピクセル×8ラインのラスタブロック変換が行え、JPEGタスクは、更にそれを4回繰り返すことにより、32ラインの画像処理データのラスタブロック変換及びJPEG回路(202)への入力を完了する。一方、JPEG回路(202)より出力される圧縮データは、FIFO4(203)に蓄積され、FIFO4(203)か空でなくなると、コントローラ(206)よりチャネル2のDMAリクエストが発行され、適宜圧縮バッファへのDMA転送が行われる。JPEGタスクは、DMAの終了をチェックし、終了していたならば、圧縮バッファのデータをファイルに落として、DMAC(7)の再設定を行う。そして、32ラインのYUVデータの入力がすべて終了したならば、次の32ラインブロックを処理すべく、サムネイルタスクに対してデータ要求を発行することによって再び次の処理シーケンスが動作を開始するのである。
【0021】
このようなラスタブロック変換方式では図13(b)のラスタブロック変換用データ構造を変えれば、同じラスタブロック変換ソフトウェアモジュールによって、YUV444、YUV411、グレイスケール等、様々なJPEGフォーマットに対するラスタブロック変換を行うことができる拡張性がある。そして、ラスタブロック変換リングバッファをCPU(8)の高速なローカルメモリに作成することにより、より高速な処理を行うことができる。また、図13(b)のポインタ情報、データ間隔情報等は、サムネイルタスクを通じて、得た画像処理タスクからの返答情報を元にJPEGタスクが構成する。また、FIFO3(201)へ画像データをPIO転送する代わりに、DMAチャネルをもう一つ設け、テンポラリなメモリにラスタブロック変換データをコピーしておいてDMA転送しても良い。
【0022】
以上に述べたカラー画像処理、サムネイル処理JPEG処理を適宜繰り返すことにより、すべての信号処理シーケンスが終了する。サムネイルタスクは、その時点でサムネイルリスト所定のヘッダーを付加し、TIFFファイルとしてRGBサムネイルファイルを生成する。また、各タスクは、処理中にデバイスの異常を検知した場合、致命的エラーを発行する。また、外部記録媒体(18)に対してのファイルライト中に、外部記憶媒体のカバー蓋が開けられたり、外部記憶媒体(18)の空き容量が充分でないなど、予想外の事態でファイルのライトに失敗した場合にも、致命的エラーを発行する。致命的エラーが発行されると、必要最小限なエラー処理が行われた後にシステムは、シャットダウンされる。
【0023】
○白黒撮影JPEG記録
信号処理及び記録シーケンスまでは、カラー撮影JPEG記録と同様である。但し、ユーザーによって入力装置(16)のカラー/白黒切り替えSWで白黒が選択されると、それと機械的に連動して、光学系ユニット(1)の水晶ローパスフィルタが取り除かれる。また、信号処理及び記録シーケンスでは、画像処理のみが異なり、後はほとんど同様である。従って以下には、白黒画像処理を中心に述べる。
【0024】
・白黒画像処理
図14に白黒画像処理の概念図を示す。白黒画像処理では、CCDRAWデータに対して10/16逆変換を行いクランプしたデータに対してそれぞれのCCD光学フィルタに対応した係数を乗算し、ガンマ変換を施すことで1pixel8bitのYデータを生成する。以下詳細を説明する。白黒画像処理も図9のカラー画像処理リストと同様のデータ構造を使用し、32ラインごとの処理を行う。まず、白黒画像処理タスクは、所定の評価方法により、Grのための係数K1、Mgのための係数K2、Cyのための係数K3、Ylのための係数K4と、カラー画像処理時と同様のOB平均値を求めておく。そして、以下のハードウェア設定を行う。白黒画像処理タスクは、図2において、SEL1(208)をbに、SEL2(210)をbに、SEL3(212)をcにトライステートバッファ(214)をオープンに設定する。また、10/16変換回路(209)を逆変換モードに、クランプ回路(211)に先に求めておいたOB平均値を、FIFO1(213)を乗算器モードに設定し、バスインタフェース(207)→10/16変換回路(209)→クランプ回路(211)→FIFO1(213)→バスインタフェース(207)のデータパスを設定する。そして、白黒画像処理タスクは、FIFO1(213)の乗算器の係数に、K1とK2を設定し、CCDリストのdata−even−2から処理を行う。具体的には、Tagによりdata−even−2を参照し、Tag−even−0、1のメモリブロックを開放して、data−even−2の先頭から5ワードをDMAC(7)に所定の設定をしてチャネル1を用いてDMA転送し、10/16変換回路(209)により、10/16逆変換し、8pixelのデータに復元する。そして、同8pixelのデータは、クランプ回路(211)により所定のレベルシフトされて、FIFO1(213)に入力される。FIFO1(213)は奇数番目データにはK1を偶数番目のデータにはK2をそれぞれ乗算して下位10bitが有効な画像データとして蓄積する。その後、白黒画像処理タスクは、DMAC(7)を再設定して、FIFO1(213)からdata−p−0の先頭から順に8ワードDMA転送を行う。上記操作を、832×608サイズの場合は、106回、640×480サイズと320×240サイズの場合は、82回繰り返し、1H分の乗算処理が終了する。その後、data−p−0に対してテーブル変換によってすべての画素に対して10bitの画像データを8bitの画像データにガンマ変換しながら、9pixel前半に移動する。9pixel前半に移動するのは、カラーデータと位置合わせをするためである。次にFIFO1(213)の乗算器の係数にK3、K4を設定し、data−odd−2の白黒画像処理を同様に行いdata−p−1に蓄積する。以降、Tag−evev−2からTag−even−3更にdata−even−3を参照して、Tag−even−2のメモリブロックを開放し、EVENフィールドの白黒画像処理を行って、data−p−2に蓄積し、Tag−odd−2からTag−odd−3更にdata−odd−3を参照して、Tag−odd−2のメモリブロックを開放し、ODDフィールドの白黒画像処理を行って、data−p−3に蓄積するながれを15回繰り返して32ラインの処理が終了する。但し、320×240サイズの場合には、片フィールドの処理で充分なので、CCDリストのどちらか片フィールドに対して白黒画像処理を行う。ここで、カラー画像処理と同様にCCDリストの開放と、画像処理リストの生成を1ラインづつ順次行うことによって、メモリを圧迫せずにスムーズに処理を行うことができる。そして、Y画像構成データの情報(ライン数、1ラインのピクセル数、1ピクセルのビット数、ライン部ブロックの先頭ポインタ、データ間隔等)をデータ返答としてサムネイルタスクに返す。但し、サムネイルタスクは、Yデータの間引きだけをカラー処理と同様に行う。サムネイル処理が終了したならば、JPEGタスクにデータ返答が返され、JPEG処理がカラー画像と同様に行われる。ただし、JPEGタスクは、JPEG回路(202)に対して、すべて1もしくは1に近い小さな値の量子化テーブルを設定し、量子化をディーセーブルする。また、U、Vデータが存在しないので、図13(b)のラスタブロック変換用構造体は、前半の2つのYだけの16段のリングバッファとし、Yのみのラスタブロック変換を行い、グレースケールの非量子化JPEGファイルを生成する。このようにすることにより、文字等の記録に耐えるJPEGファイルを生成することができる。
【0025】
以上の述べた白黒画像処理、サムネイル処理、JPEG処理を適宜繰り返すことにより、すべての信号処理シーケンスが終了する。サムネイルタスクは、その時点で、サムネイルリストに所定のヘッダーを付加し、TIFFファイルとしてグレイスケールサムネイルファイルを生成する。このように、副画像であるサムネイルもカラー白黒に対応することにより、サムネイルファイルを見るだけで、主画像のカラー白黒を判別することが可能となる。また、各タスクは、処理中にデバイスの異常を検知した場合、致命的エラーを発行する。また、外部記憶媒体(18)に対してのファイルライト中に、外部記憶媒体のカバー蓋が開けられたり、外部記憶媒体(18)の空き容量が充分でないなど、予想外の事態でファイルのライトに失敗した場合にも、致命的エラーを発行する。致命的エラーが発行されると、必要最小限なエラー処理が行われた後にシステムは、シャットダウンされる。
【0026】
○カラー撮影RAW記録
RAWファイルの生成とJPEGファイルを生成しないことを除けば、カラー撮影JPEG記録と同様である。但し、すべての信号処理に先立って、CCDリストに所定のRAWファイルヘッダを付加してCCDRAWファイルを記録し、その後、サムネイルタスクとカラー画像処理タスクのみを動作させる。この場合、サムネイルタスクは、マスターとして動作する。カラー画像処理、サムネイル処理を適宜繰り返すことにより、すべての信号処理シーケンスが終了し、サムネイルタスクは、その時点で、サムネイルリストに所定のヘッダーを付加し、TIFFファイルとしてRGBサムネイルファイルを生成する。また、各タスクは、処理中にデバイスの異常を検知した場合、致命的エラーを発行する。また、外部記録媒体(18)に対してのファイルライト中に、外部記憶媒体のカバー蓋が開けられたり、外部記憶媒体(18)の空き容量が充分でないなど、予想外の事態でファイルのライトに失敗した場合にも、致命的エラーを発行する。致命的エラーが発行されると、必要最小限なエラー処理が行われた後にシステムは、シャットダウンされる。
【0027】
○白黒撮影RAW記録
RAWファイルの生成とJPEGファイルを生成しないことを除けば、白黒撮影JPEG記録と同様である。但し、すべての信号処理に先立って、CCDリストに所定のRAWファイルヘッダを付加してCCDRAWファイルを記録し、その後、サムネイルタスクと白黒画像処理タスクのみを動作させる。この場合、サムネイルタスクは、マスターとして動作する。白黒画像処理、サムネイル処理を適宜繰り返すことにより、すべての信号処理シーケンスが終了し、サムネイルタスクは、その時点で、サムネイルリストに所定のヘッダーを付加し、TIFFファイルとしてグレイスケールサムネイルファイルを生成する。また、各タスクは、処理中にデバイスの異常を検知した場合、致命的エラーを発行する。また、外部記憶媒体(18)に対してのファイルライト中に、外部記憶媒体のカバー蓋が開けられたり、外部記憶媒体(18)の空き容量が充分でないなど、予想外の事態でファイルのライトに失敗した場合にも、致命的エラーを発行する。致命的エラーが発行されると、必要最小限なエラー処理が行われた後にシステムは、シャットダウンされる。
【0028】
以上説明したように、本実施例によれば、デジタルカラー信号処理手段、デジタル白黒信号処理手段、JPEG圧縮手段、DMACによるデータ転送手段を持ち、1つのメモリを信号処理手段、圧縮手段が転送手段によって共有し、かつメモリ上の画像データの管理にリンクドリストを用いることによって、より小容量のメモリで、高度な画像処理を、高速に実現することが可能となった。
【0029】
【発明の効果】
本発明に依れば蓄積手段での画像信号の管理の際にリンクドリストを用いているのでより小容量のメモリで高速な処理が行える様になった。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図。
【図2】DPSブロックの詳細図。
【図3】CCDリストのメモリ構造を表す図。
【図4】DMA転送後のデータ内容を表す図。
【図5】信号処理タスクの概念図。
【図6】カラー画像処理の概念図。
【図7】垂直加算混合処理の概念図。
【図8】ビデオ処理の概念図。
【図9】カラー画像処理に用いるリストのメモリ構造を表す図。
【図10】1Hディレイラインのメモリ構造を表す図。
【図11】サムネイルデータのメモリ構造を表す図。
【図12】サムネイル処理の概念図。
【図13】ラスタブロック変換の概念図。
【図14】白黒画像処理の概念図。
【符号の説明】
1 レンズ、絞り、シャッター、水晶ローパスフィルタ等の光学系ユニット
2 ストロボ
3 CCD
4 SSG
5 ADコンバータ
6 デジタル・シグナル・プロセッシング(DSP)ブロック
7 ダイレクトメモリアクセスコントローラ(DMAC)
8 メインCPU
9 ROM
10 DRAM
11 マイクロコンピュータ
12 フラッシュROM
13 カードインタフェース
14 拡張バスインタフェース
15 電源コントローラ
16 スイッチ、ダイヤル等の入力装置
17 LED、LCD等の表示装置
18 PCカードなどの外部記憶媒体
19 PC通信インタフェース
Claims (6)
- 被写体像の撮影により得られた画像データのメモリ上でのアドレスを、1ラインの実画像データと無効画素データとから構成される第1画素数の画素列データの単位でリンクドリストによって管理する管理手段と、
前記メモリから前記実画像データを読み出してフィルタ処理を施す信号処理手段と、
前記信号処理手段により処理された実画像データのうちフィルタ処理により無効化される1ラインの両端の実画像データを除いた有効実画像データを、前記実画像データを読み出したアドレスに上書きする書込手段と、を有し、
前記管理手段は、前記有効実画像データと無効化された実画像データに対応する第2画素数の分だけ増加させた前記無効画素データとから構成される前記第1画素数の画素列データを、再度、前記リンクドリストとして管理することを特徴とする画像処理装置。 - 前記信号処理手段は、前記1ラインの実画像データを分割した複数の分割実画像データの単位で前記フィルタ処理を行い、前記書込手段は、前記信号処理手段により処理された複数の分割実画像データを、前記1ラインの実画像データを読み出したアドレスにおいて連続するように上書きすることを特徴とする請求項1の画像処理装置。
- 前記実画像データは、加算CCDデータであることを特徴とする請求項1または2の画像処理装置。
- 前記信号処理手段は、前記実画像データに対してフィルタ処理を施すことによりYUVデータを生成し、前記書込手段は、前記実画像データを読み出したアドレスに前記YUVデータを上書きすることを特徴とする請求項1〜3のいずれかの画像処理装置。
- 前記メモリは半導体メモリであることを特徴とする請求項1の画像処理装置。
- 前記実画像データは2次元撮像素子から得られた画像データであることを特徴とする請求項1の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19080996A JP3962440B2 (ja) | 1996-07-19 | 1996-07-19 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19080996A JP3962440B2 (ja) | 1996-07-19 | 1996-07-19 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1042244A JPH1042244A (ja) | 1998-02-13 |
JP3962440B2 true JP3962440B2 (ja) | 2007-08-22 |
Family
ID=16264115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19080996A Expired - Fee Related JP3962440B2 (ja) | 1996-07-19 | 1996-07-19 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3962440B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9916251B2 (en) | 2014-12-01 | 2018-03-13 | Samsung Electronics Co., Ltd. | Display driving apparatus and cache managing method thereof |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2377840A (en) | 2001-07-18 | 2003-01-22 | Sony Uk Ltd | Audio/video recording and multiplexing apparatus |
JP4560353B2 (ja) * | 2004-08-25 | 2010-10-13 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
JP4822507B2 (ja) * | 2005-10-27 | 2011-11-24 | 株式会社メガチップス | 画像処理装置および画像処理装置に接続される装置 |
JP4899907B2 (ja) * | 2007-02-13 | 2012-03-21 | 株式会社ニコン | ディジタル処理装置および撮像装置 |
DE112010004296T5 (de) | 2009-11-06 | 2013-01-03 | Hitachi, Ltd. | Verfahren zur Herstellung einer Halbleitervorrichtung |
JP5194242B2 (ja) * | 2011-04-27 | 2013-05-08 | 株式会社メガチップス | 画像処理装置および画像処理装置に接続される装置 |
-
1996
- 1996-07-19 JP JP19080996A patent/JP3962440B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9916251B2 (en) | 2014-12-01 | 2018-03-13 | Samsung Electronics Co., Ltd. | Display driving apparatus and cache managing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH1042244A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1042286A (ja) | 画像処理装置、方法及びコンピュータ可読メモリ装置 | |
US9560256B2 (en) | Image capture apparatus and image capture method in which an image is processed by a plurality of image processing devices | |
JP3750462B2 (ja) | デジタルカメラおよび記録媒体 | |
US7580060B2 (en) | Electronic camera that reduces processing time by performing different processes in parallel | |
US20050046707A1 (en) | Image recording apparatus, image recording method, and image compressing apparatus | |
JP3822380B2 (ja) | 画像信号処理装置 | |
JP4795297B2 (ja) | 撮像装置及びその制御方法 | |
JP4560180B2 (ja) | 撮像装置 | |
JP3962440B2 (ja) | 画像処理装置 | |
US7433099B2 (en) | Image sensing apparatus, image sensing method, program, and storage medium | |
JP3812264B2 (ja) | 撮像装置 | |
US6774940B1 (en) | Electronic camera apparatus having image reproducing function and method for controlling reproduction thereof | |
EP0998130B1 (en) | Digital camera and image processing method | |
JPWO2002041629A1 (ja) | 画像ファイル生成装置及びディジタルスチルカメラ | |
JP4281161B2 (ja) | 電子カメラ | |
EP0952729A2 (en) | Electronic camera apparatus equipped with preview image preparation function | |
JP2001197346A (ja) | 電子カメラ | |
JP3710066B2 (ja) | 電子スチルビデオカメラ | |
JP3815068B2 (ja) | 電子スチルカメラ及びその制御方法 | |
JP3253536B2 (ja) | 電子スチルカメラ | |
JP2004104222A (ja) | 撮像装置 | |
JP2006197548A (ja) | 撮像装置 | |
JP4633211B2 (ja) | 電子カメラ | |
JP3030277B2 (ja) | ディジタルカメラ | |
JP2002191007A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |