RU2009146073A - Способ изготовления силового полупроводникового прибора - Google Patents

Способ изготовления силового полупроводникового прибора Download PDF

Info

Publication number
RU2009146073A
RU2009146073A RU2009146073/28A RU2009146073A RU2009146073A RU 2009146073 A RU2009146073 A RU 2009146073A RU 2009146073/28 A RU2009146073/28 A RU 2009146073/28A RU 2009146073 A RU2009146073 A RU 2009146073A RU 2009146073 A RU2009146073 A RU 2009146073A
Authority
RU
Russia
Prior art keywords
dopant
substrate
maximum
oxide layer
main side
Prior art date
Application number
RU2009146073/28A
Other languages
English (en)
Other versions
RU2510099C2 (ru
Inventor
Арност КОПТА (CH)
Арност КОПТА
Мунаф РАХИМО (CH)
Мунаф РАХИМО
Original Assignee
Абб Текнолоджи Аг (Ch)
Абб Текнолоджи Аг
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Абб Текнолоджи Аг (Ch), Абб Текнолоджи Аг filed Critical Абб Текнолоджи Аг (Ch)
Publication of RU2009146073A publication Critical patent/RU2009146073A/ru
Application granted granted Critical
Publication of RU2510099C2 publication Critical patent/RU2510099C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Die Bonding (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

1. Способ изготовления силового полупроводникового прибора, включающий следующие этапы: ! формирование первого оксидного слоя (22) на первой основной стороне подложки (1) первого типа проводимости, ! формирование слоя (3, 3') электрода затвора, по меньшей мере, с одним отверстием (31) на первой основной стороне сверху первого оксидного слоя (22), ! имплантирование первой легирующей примеси первого типа проводимости в подложку (1) с первой основной стороны, используя слой (3, 3') электрода затвора в качестве маски, ! диффундирование первой легирующей примеси в подложку (1), ! имплантирование второй легирующей примеси второго типа проводимости в подложку (1) с первой основной стороны и ! диффундирование второй легирующей примеси в подложку (1), отличающийся тем, что ! после диффузии первой легирующей примеси в подложку (1), но перед имплантацией второй легирующей примеси в подложку (1) первый оксидный слой (22) частично удаляют и используют слой (3, 3') электрода затвора в качестве маски для имплантации второй легирующей примеси. ! 2. Способ по п.1, отличающийся тем, что ! первый оксидный слой (22) удаляют в тех областях, где расположено указанное, по меньшей мере, одно отверстие (31) слоя (3, 3') электрода затвора, в результате чего формируется оксидный слой (2) затвора. ! 3. Способ по п.1, отличающийся тем, что в качестве первой легирующей примеси используют ионы фосфора и/или ионы мышьяка. ! 4. Способ по п.2, отличающийся тем, что в качестве первой легирующей примеси используют ионы фосфора и/или ионы мышьяка. ! 5. Способ по п.1, отличающийся тем, что первую легирующую примесь имплантируют с энергией от 40 до 150 кэВ и/или с дозой 1·1012-1·1014/см2. ! 6. Способ по п

Claims (13)

1. Способ изготовления силового полупроводникового прибора, включающий следующие этапы:
формирование первого оксидного слоя (22) на первой основной стороне подложки (1) первого типа проводимости,
формирование слоя (3, 3') электрода затвора, по меньшей мере, с одним отверстием (31) на первой основной стороне сверху первого оксидного слоя (22),
имплантирование первой легирующей примеси первого типа проводимости в подложку (1) с первой основной стороны, используя слой (3, 3') электрода затвора в качестве маски,
диффундирование первой легирующей примеси в подложку (1),
имплантирование второй легирующей примеси второго типа проводимости в подложку (1) с первой основной стороны и
диффундирование второй легирующей примеси в подложку (1), отличающийся тем, что
после диффузии первой легирующей примеси в подложку (1), но перед имплантацией второй легирующей примеси в подложку (1) первый оксидный слой (22) частично удаляют и используют слой (3, 3') электрода затвора в качестве маски для имплантации второй легирующей примеси.
2. Способ по п.1, отличающийся тем, что
первый оксидный слой (22) удаляют в тех областях, где расположено указанное, по меньшей мере, одно отверстие (31) слоя (3, 3') электрода затвора, в результате чего формируется оксидный слой (2) затвора.
3. Способ по п.1, отличающийся тем, что в качестве первой легирующей примеси используют ионы фосфора и/или ионы мышьяка.
4. Способ по п.2, отличающийся тем, что в качестве первой легирующей примеси используют ионы фосфора и/или ионы мышьяка.
5. Способ по п.1, отличающийся тем, что первую легирующую примесь имплантируют с энергией от 40 до 150 кэВ и/или с дозой 1·1012-1·1014/см2.
6. Способ по п.1, отличающийся тем, что первую легирующую примесь имплантируют с энергией от 40 до 150 кэВ и/или с дозой 1·1012-1·1014/см2.
7. Способ по п.1, отличающийся тем, что первая легирующая примесь диффундирует в подложку (1) на глубину, равную по меньшей мере 1 мкм и максимально до 10 мкм, в частности максимально до 8 мкм, предпочтительно максимально до 6 мкм.
8. Способ по п.3, отличающийся тем, что первая легирующая примесь диффундирует в подложку (1) на глубину, равную по меньшей мере 1 мкм и максимально до 10 мкм, в частности максимально до 8 мкм, предпочтительно максимально до 6 мкм.
9. Способ по п.6, отличающийся тем, что первая легирующая примесь диффундирует в подложку (1) на глубину, равную по меньшей мере 1 мкм и максимально до 10 мкм, в частности максимально до 8 мкм, предпочтительно максимально до 6 мкм.
10. Способ по п.1, отличающийся тем, что в качестве второй легирующей примеси используют ионы бора, алюминия, галлия и/или индия.
11. Способ по п.3, отличающийся тем, что в качестве второй легирующей примеси используют ионы бора, алюминия, галлия и/или индия.
12. Способ по п.10, отличающийся тем, что вторую легирующую примесь имплантируют с энергией 20-120 кэВ и/или с дозой 5·1013-3·1014/см2.
13. Способ по любому из пп.1-12, отличающийся тем, что вторая легирующая примесь диффундирует в подложку (1) на максимальную глубину (54), составляющую от 0,5 мкм до 9 мкм, в частности от 0,5 мкм до 7 мкм, предпочтительно от 0,5 мкм до 5 мкм.
RU2009146073/28A 2008-12-12 2009-12-11 Способ изготовления силового полупроводникового прибора RU2510099C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP081714503 2008-12-12
EP08171450A EP2197025B1 (en) 2008-12-12 2008-12-12 Method for manufacturing a power semiconductor device

Publications (2)

Publication Number Publication Date
RU2009146073A true RU2009146073A (ru) 2011-06-20
RU2510099C2 RU2510099C2 (ru) 2014-03-20

Family

ID=40352270

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009146073/28A RU2510099C2 (ru) 2008-12-12 2009-12-11 Способ изготовления силового полупроводникового прибора

Country Status (8)

Country Link
US (1) US8324062B2 (ru)
EP (1) EP2197025B1 (ru)
JP (1) JP5791870B2 (ru)
CN (1) CN101770949B (ru)
AT (1) ATE507581T1 (ru)
DE (1) DE602008006579D1 (ru)
ES (1) ES2364870T3 (ru)
RU (1) RU2510099C2 (ru)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679107B1 (ko) * 2010-06-17 2016-11-23 에이비비 슈바이쯔 아게 전력 반도체 디바이스
CN103839988A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 Empt-ti-igbt器件的结构及其制备方法
CN103839989A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种带缓冲层的低压igbt及其制作方法
CN103872115A (zh) * 2012-12-13 2014-06-18 中国科学院微电子研究所 一种增强微穿通型igbt

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3756861A (en) * 1972-03-13 1973-09-04 Bell Telephone Labor Inc Bipolar transistors and method of manufacture
JPS57134855U (ru) * 1981-02-17 1982-08-23
US5091336A (en) * 1985-09-09 1992-02-25 Harris Corporation Method of making a high breakdown active device structure with low series resistance
JPH03205832A (ja) * 1990-01-08 1991-09-09 Hitachi Ltd 絶縁ゲート形半導体装置とその製造方法
EP0481153B1 (en) * 1990-10-16 1997-02-12 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the accomplishment of power MOS transistors with vertical current flow
EP0772242B1 (en) * 1995-10-30 2006-04-05 STMicroelectronics S.r.l. Single feature size MOS technology power device
EP0837508A3 (en) 1996-10-18 1999-01-20 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
JPH10178174A (ja) * 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
US6121089A (en) * 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
EP1142026B1 (de) * 1998-12-04 2007-11-14 Infineon Technologies AG Leistungshalbleiterschalter
US6137139A (en) * 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP3431909B2 (ja) * 2001-08-21 2003-07-28 沖電気工業株式会社 Ｌｄｍｏｓトランジスタの製造方法
JP5134746B2 (ja) * 2001-09-20 2013-01-30 新電元工業株式会社 電界効果トランジスタの製造方法
US6835993B2 (en) * 2002-08-27 2004-12-28 International Rectifier Corporation Bidirectional shallow trench superjunction device with resurf region
JP3914120B2 (ja) * 2002-09-04 2007-05-16 株式会社日立製作所 半導体装置およびそれを用いる電力変換装置
KR100512464B1 (ko) * 2002-12-30 2005-09-07 동부아남반도체 주식회사 이이피롬 소자 제조방법
US6965146B1 (en) * 2004-11-29 2005-11-15 Silicon-Based Technology Corp. Self-aligned planar DMOS transistor structure and its manufacturing methods
US7351637B2 (en) * 2006-04-10 2008-04-01 General Electric Company Semiconductor transistors having reduced channel widths and methods of fabricating same
RU2361318C2 (ru) * 2006-07-18 2009-07-10 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Способ изготовления мощных полевых транзисторов с изолированным затвором

Also Published As

Publication number Publication date
JP2010141339A (ja) 2010-06-24
ES2364870T3 (es) 2011-09-15
CN101770949A (zh) 2010-07-07
US8324062B2 (en) 2012-12-04
DE602008006579D1 (de) 2011-06-09
EP2197025A1 (en) 2010-06-16
EP2197025B1 (en) 2011-04-27
US20100151650A1 (en) 2010-06-17
RU2510099C2 (ru) 2014-03-20
CN101770949B (zh) 2014-11-19
JP5791870B2 (ja) 2015-10-07
ATE507581T1 (de) 2011-05-15

Similar Documents

Publication Publication Date Title
JP2011097093A5 (ru)
CA2333579A1 (en) Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusions
US9136374B2 (en) Method of fabricating P-type surface-channel LDMOS device with improved in-plane uniformity
JP2001127292A5 (ru)
WO2009023768A3 (en) Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams
CN1885557A (zh) 半导体元件及形成半导体元件的方法
JP2010161397A5 (ru)
KR100766254B1 (ko) 태양전지용 접합층 형성방법
WO2004003970A3 (en) A semiconductor device and method of fabricating a semiconductor device
RU2009146073A (ru) Способ изготовления силового полупроводникового прибора
JP2010118672A5 (ru)
TW200727396A (en) Semiconductor device manufacturing method
JP2009277839A (ja) 半導体装置の製造方法
TW200610007A (en) Semiconductor device having high-k gate dielectric layer and method for manufacturing the same
CN112038237A (zh) 一种沟槽mosfet的制造方法
SG138522A1 (en) Semiconductor structure including isolation region with variable linewidth and method for fabrication thereof
CN112038236B (zh) 一种沟槽mosfet的制造方法
KR100628241B1 (ko) 반도체 소자의 제조 방법
JP4065135B2 (ja) 半導体装置の製造方法
CN112750835B (zh) 反熔丝结构及其制作方法
JP2953020B2 (ja) 半導体装置の製造方法
JP2781989B2 (ja) 半導体装置の製造方法
KR100702784B1 (ko) 반도체 소자의 제조 방법
US7981752B2 (en) Method of forming junction of semiconductor device
CN116487265A (zh) 一种沟槽型mosfet器件源区的形成方法