RU2361318C2 - Способ изготовления мощных полевых транзисторов с изолированным затвором - Google Patents
Способ изготовления мощных полевых транзисторов с изолированным затвором Download PDFInfo
- Publication number
- RU2361318C2 RU2361318C2 RU2006125523/28A RU2006125523A RU2361318C2 RU 2361318 C2 RU2361318 C2 RU 2361318C2 RU 2006125523/28 A RU2006125523/28 A RU 2006125523/28A RU 2006125523 A RU2006125523 A RU 2006125523A RU 2361318 C2 RU2361318 C2 RU 2361318C2
- Authority
- RU
- Russia
- Prior art keywords
- protective coating
- substrate
- windows
- silicon nitride
- layers
- Prior art date
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Изобретение относится к полупроводниковой технологии и направлено на повышение величины энергии лавинного пробоя, стойкости к воздействию ионизирующих излучений, расширение области безопасной работы и функциональных возможностей мощных кремниевых транзисторов. В способе изготовления мощных полевых транзисторов с изолированным затвором, включающем формирование защитного покрытия с верхним слоем нитрида кремния на лицевой стороне исходной кремниевой nn+ или pp+-подложки, вскрытие окон в защитном покрытии, создание в высокоомном слое подложки канальных областей транзисторных ячеек и внутриканальных областей высоколегированных шунтирующих прослоек и истоковых областей посредством ионной имплантации легирующих примесей в подложку через окна в защитном покрытии и последующего диффузионного перераспределения внедренных примесей, при формировании шунтирующих прослоек легирующую примесь имплантируют в подложку через окна в защитном покрытии без использования дополнительных маскирующих слоев, после диффузионного перераспределения внедренной примеси в шунтирующих прослойках по всему периметру окон в защитном покрытии производят селективное подтравливание боковых торцов защитного покрытия под нитридом кремния, затем удаляют слой нитрида кремния со всей лицевой поверхности подложки и имплантацией легирующей примеси в подложку через окна в защитном покрытии формируют истоковые области транзисторных ячеек. 5 ил., 1 табл.
Description
Изобретение относится к электронной полупроводниковой технике, в частности к методам создания мощных кремниевых полевых (VDMOS, LDMOS) транзисторов с изолированным затвором.
Известен типовой подход к формированию структуры активной области современных мощных кремниевых коммерческих VDMOS - транзисторов, принятый в качестве способа - аналога (Европейский патент №0481153А1 «Process for accomplishment of power MOS transistors with vertical current flow and transistor thus obtained», опубликован 22.04.1992 г.), включающий формирование защитного покрытия из термической двуокиси кремния и низкоомного поликремния на лицевой стороне исходной кремниевой nn+ или pp+-подложки первого типа проводимости; вскрытие окон в защитном покрытии для формирования транзисторных ячеек и общего затворного узла в активной области структуры; создание в высоком слое подложки канальных областей транзисторных ячеек второго типа проводимости посредством ионной имплантации соответствующей легирующей примеси в подложку через окна в защитном покрытии и последующего диффузионного перераспределения внедренной примеси; формирование по всему периметру окон в защитном покрытии боковых диэлектрических прослоек («спейсеров») и создание внутриканальных областей транзисторных ячеек высоколегированных шунтирующих прослоек второго типа проводимости и истоковых областей первого типа проводимости аналогичным образом (перед внедрением примеси в истоковые области транзисторных ячеек «спейсеры» удаляются с лицевой поверхности подложки); формирование металлических электродов истока и затвора на лицевой стороне подложки и общего металлического электрода стока транзисторной структуры на ее тыльной стороне. Данный способ позволяет реализовать высокую плотность компоновки конструктивных элементов в активной области прибора и обеспечить при этом эффективную нейтрализацию сопутствующей паразитной биполярной структуры, однако, ему присущи два основных недостатка: во-первых, он не позволяет создавать приборы с приемлемым для современной аппаратуры специального назначения уровнем стойкости к воздействию ионизирующих излучений и, во-вторых, формирование «спейсеров» по периферии окон в защитном покрытии является сложным технологическим процессом, требующим наличия современного прецизионного дорогостоящего оборудования.
Известен другой подход к изготовлению мощных полевых транзисторов с изолированным затвором без использования «спейсеров», в соответствии с которым шунтирующие p+-прослойки формируются после создания истоковых n+-областей транзисторных ячеек посредством внедрения в подложку ионов бора с энергией 90…120 кэВ через предварительно осажденный при Т=430°С на лицевую сторону подложки однородный слой пиролитической двуокиси кремния толщиной 100 нм (Feng - Tso Chien, Ming - Hung Lai, Shin - Tzung Su, Kou - Way Tu, Ching - Ling Cheng «High Ruggedness Power MOSFET Design by a Self-Align p+Process» - IEICE Trans. Electron, April 2005, vol. E88-C, №4, p.694-698). Данный метод обладает идентичными вышеупомянутому способу - аналогу достоинствами, однако, ему присущ и тот же недостаток, а именно созданные на его основе приборы не являются радиационно стойкими.
В качестве прототипа выбран технологический процесс изготовления радиационно стойких (≥105 рад) мощных кремниевых VDMOS - транзисторов (Патент РФ №2189089, приоритет от 24.08.2000 г.), который в отличие от упомянутых выше способов - аналогов, предусматривает: наличие дополнительного слоя нитрида кремния в защитном покрытии, предназначенного для последующего выращивания более толстых по сравнению с подзатворным диэлектриком локальных слоев диоксида кремния над истоковыми областями транзисторных ячеек; нанесение на лицевую сторону подложки дополнительного маскирующего слоя из диоксида кремния или фоторезиста и вскрытие в нем дополнительных окон при формировании шунтирующих прослоек внутри канальных областей транзисторных ячеек; формирование затворного узла транзисторной структуры, состоящего из термической двуокиси кремния, пассивированной фосфорносиликатным стеклом, и электрода затвора из тугоплавкого металла (Мо) или низкоомного поликремния, в промежутке между локальными слоями диоксида кремния после создания канальных областей, шунтирующих прослоек и истоковых областей транзисторных ячеек. Способ-прототип не позволяет реализовать идентичную способам-аналогам степень нейтрализации сопутствующей паразитной биполярной структуры (количественно оцениваемую величиной энергии лавинного пробоя ЕEV), что приводит к сужению области безопасной работы и ограничению функциональных возможностей изготовленных на его основе приборов. Это основной недостаток способа-прототипа.
Технический результат настоящего изобретения - повышение энергии лавинного пробоя и, как результат, расширение области безопасной работы и функциональных возможностей мощных кремниевых радиационно стойких полевых (VDMOS, LDMOS) транзисторов с изолированным затвором.
Технический результат достигается тем, что в известном способе изготовления мощных полевых транзисторов с изолированным затвором, включающем формирование защитного покрытия с верхним слоем нитрида кремния на лицевой стороне исходной кремниевой nn+ или pp+-подложки первого типа проводимости, вскрытие окон в защитном покрытии для формирования транзисторных ячеек в активной области структуры, создание в высокоомном слое подложки канальных областей транзисторных ячеек второго типа проводимости и внутриканальных областей высоколегированных шунтирующих прослоек второго типа проводимости и истоковых областей первого типа проводимости посредством ионной имплантации соответствующих легирующих примесей в подложку через окна в защитном покрытии и последующего диффузионного перераспределения внедренных примесей, формирование затворного узла и металлических электродов стока, истока и затвора транзисторной структуры, при формировании шунтирующих прослоек легирующую примесь второго типа проводимости имплантируют в подложку через окна в защитном покрытии без использования дополнительных маскирующих слоев, после диффузионного перераспределения внедренной примеси в шунтирующих прослойках по всему периметру окон в защитном покрытии производят селективное подтравливание боковых торцов защитного покрытия под нитридом кремния на расстояние 1,0…1,2 ширины боковых торцов шунтирующих прослоек, выходящих за пределы окон в защитном покрытии, затем удаляют слой нитрида кремния со всей лицевой поверхности подложки и имплантацией легирующей примеси первого типа проводимости в подложку через окна в защитном покрытии формируют истоковые области транзисторных ячеек.
Сопоставительный анализ с прототипом показывает, что заявляемый способ отличается наличием новой совокупности, последовательности и предназначенности технологических операций: внедрение легирующей примеси в шунтирующие прослойки и канальные области транзисторных ячеек через одни и те же окна в защитном покрытии без использования дополнительных маскирующих слоев; селективное подтравливание боковых торцов защитного покрытия под нитридом кремния на определенное расстояние по периметру окон в защитном покрытии после диффузионного перераспределения легирующей примеси в шунтирующих прослойках; формирование истоковых областей транзисторных ячеек после подтравливания боковых торцов защитного покрытия под нитридом кремния и последующего удаления нитрида кремния с лицевой поверхности подложки; использование слоя нитрида кремния в защитном покрытии для обеспечения селективности подтравливания боковых торцов защитного покрытия под нитридом кремния. Таким образом, заявляемый способ отвечает критерию изобретения «новизна».
Формирование канальных областей и шунтирующих прослоек в заявляемом способе посредством внедрения легирующих примесей в подложку через одни и те же окна в защитном покрытии без использования «спейсеров» или каких-либо других дополнительных диэлектрических или фоторезистивных маскирующих слоев, позволяет:
- соосно вписать шунтирующие прослойки в канальные области транзисторных ячеек;
- вплотную приблизить шунтирующие прослойки к границам индуцированного канала, сведя тем самым к минимуму негативное влияние сопутствующей паразитной биполярной структуры на электрические и эксплуатационные параметры изготовленных по заявляемому способу приборов;
- сделать процесс формирования шунтирующих прослоек в мощных VDMOS и LDMOS-транзисторах более доступным и дешевым по сравнению со способами-аналогами при достижении сопоставимых с ними конечных результатов по величине энергии лавинного пробоя.
Селективное подтравливание боковых торцов защитного покрытия под нитридом кремния перед внедрением легирующей примеси в истоковые области транзисторных ячеек позволяет освободить от диэлектрика выходящие за пределы окон в защитном покрытии боковые торцы шунтирующих прослоек (образованные в результате проникновения диффузанта под края защитной маски на этапе диффузионного перераспределения легирующей примеси в данных областях структуры) и исключить тем самым возможность выхода шунтирующих прослоек за пределы истоковых областей транзисторных ячеек в область индуцированного канала, а следовательно, предотвратить вероятность резкого возрастания пороговых напряжений у изготовленных по заявляемому способу транзисторов сверх установленных норм, то есть обеспечить их нормальное функционирование. Последнее как раз и гарантируется оговоренным в формуле изобретения нижним пределом указанного диапазона расстояний 1,0…1,2 ширины боковых торцов шунтирующих прослоек, выходящих за пределы окон в защитном покрытии, который в целом регламентирует оптимальную степень селективного подтравливания боковых торцов защитного покрытия под нитридом кремния. Выход за верхний предел указанного диапазона расстояний приведет, во-первых, к необоснованному удалению боковых торцов шунтирующих прослоек от границ индуцированного канала, и, как результат, к неоправданному снижению величины энергии лавинного пробоя у изготовленных по заявляемому способу приборов, и, во-вторых, к уменьшению длины индуцированного канала Lк, особенно заметному у приборов с Lк ~ 0,5…1,0 мкм, что будет сопровождаться неизбежным снижением пробивных напряжений стокового р-n перехода и возрастанием его обратных токов утечки.
Удаление нитрида кремния с лицевой поверхности подложки при ионной имплантации легирующей примеси в истоковые области транзисторных ячеек через окна в защитном покрытии обусловлено необходимостью избежать вероятность проявления при этом так называемого "теневого эффекта".
Следует отметить, что в отличие от прототипа, в котором верхний слой нитрида кремния в защитном покрытии используется для выращивания локальных слоев диоксида кремния над истоковыми областями транзисторных ячеек, то в заявляемом способе его функциональное предназначение состоит в другом - в обеспечении селективности подтравливания боковых торцов защитного покрытия под нитридом кремния.
В предлагаемом изобретении новая совокупность, последовательность и предназначенность технологических операций обеспечивают возможность создания мощных кремниевых полевых транзисторов с изолированным затвором, эквивалентных по стойкости к спецфакторам приборам, изготовленным по способу-прототипу, но обладающих по сравнению с ними более высокой энергией лавинного пробоя, расширенной областью безопасной работы, более широкими функциональными возможностями, то есть проявляет новое техническое свойство. Следовательно, заявляемый способ соответствует критерию "изобретательский уровень".
Данное изобретение также существенно, так как оно обеспечивает значительный технический эффект, заключающийся:
- в возможности повышения энергии лавинного пробоя, расширения области безопасной работы и функциональных возможностей серийно выпускаемых мощных кремниевых радиационно стойких полевых транзисторов с изолированным затвором посредством доработки базового технологического процесса их изготовления;
- в возможности создания нового поколения мощных кремниевых радиационно стойких переключательных и генераторных VDMOS и LDMOS - транзисторов с повышенной энергией лавинного пробоя и на их основе радиоэлектронной аппаратуры, отвечающей современным и перспективным требованиям по массогабаритным показателям, энергопотреблению, надежности, сроку службы и стойкости к спецфакторам.
На фигурах 1, 2, 3, 4, 5 изображены основные этапы изготовления мощных полевых транзисторов с изолированным затвором согласно изобретению, где введены следующие обозначения:
1 - исходная кремниевая подложка с нижним высоколегированным и верхним слаболегированным слоями первого типа проводимости;
2 - защитное покрытие на лицевой стороне подложки;
3 - нижний слой диоксида кремния в защитном покрытии;
4 - верхний слой нитрида кремния в защитном покрытии;
5 - окна, вскрытые методом фотолитографии в защитном покрытии;
6 - канальные области транзисторных ячеек второго типа проводимости;
7 - высоколегированные шунтирующие прослойки в транзисторных ячейках второго типа проводимости;
8 - боковые торцы диоксида кремния, селективно удаляемые из-под нитрида кремния в защитном покрытии;
9 - фоторезистивные маскирующие слои в окнах защитного покрытия;
10 - истоковые области транзисторных ячеек первого типа проводимости;
11 - затворный узел транзисторной структуры;
12 - подзатворный диоксид кремния, пассивированный фосфорносиликатным стеклом;
13 - электрод затвора транзисторной структуры (Мо, Si∗);
14 - межслойный диэлектрик;
15 - металлический электрод истока транзисторной структуры;
16 - металлический электрод стока транзисторной структуры;
17 - индуцированный канал первого типа проводимости.
Пример
Предложенный способ был использован при изготовлении мощных кремниевых переключательных n-канальных VDMOS-транзисторов, рассчитанных на диапазон рабочих напряжений сток-исток до 200 В. Способ осуществляют следующим образом. На лицевой стороне исходной кремниевой nn+-подложки (1) с ориентацией кристаллографических осей по плоскости (100), состоящей из нижнего высоколегированного n+-слоя с удельным сопротивлением ρn+=0,01 Ом·см и верхнего эпитаксиального n-слоя с ρn=5…6 Ом·см и толщиной 16…20 мкм, в активной области транзисторных структур (чипов, кристаллов) формируют защитное покрытие (2), состоящее из слоя диоксида кремния (3) толщиной 0,6…0,8 мкм и слоя нитрида кремния (4) толщиной 0,15…0,2 мкм, и методом фотолитографии в защитном покрытии (2) вскрывают сквозные окна (5) в форме квадрата размером 16 мкм × 16 мкм, отстоящие друг от друга на расстоянии 16 мкм - фиг.1 (периферийная часть транзисторной структуры с элементами краевой защиты стокового р-n перехода на не показана). Затем внедрением в подложку через окна (5) в защитном покрытии вначале ионов бора с энергией 50…80 кэВ и дозой Q=14…16 мкК/см2 с последующим диффузионным перераспределением внедренной примеси при Т=1200°С в течение 250 минут в среде азота и кислорода, а потом ионов бора с Е=50…80 кэВ и Q=400…600 мкК/см2 с последующим диффузионным перераспределением внедренной примеси при Т=1000°С в течение 50…60 минут в той же среде, в эпитаксиальном n-слое подложки последовательно создавались канальные р-области транзисторных ячеек (6) с поверхностным сопротивлением Rsp=340…370 Ом/см2 и толщиной dp=3,3…3,5 мкм и внутриканальных областей - высоколегированные шунтирующие р+-прослойки (7) с Rsp+=30…50 Ом/см2 и толщиной dp+=0,75…0,85 мкм - фиг.2 (в каждом чипе размером 4,32 мм × 4,32 мм содержалось около 14000 транзисторных ячеек). Далее по косому шлифу определялось положение внешних границ торцевых частей шунтирующих прослоек, выходящих за пределы окон (5) в защитном покрытии (0,24…0,26 мкм), в растворе HF: NH4F:H2O=120:300:400 проводилось селективное подтравливание боковых торцов (8) диоксида кремния (3) под нитридом кремния (4) по всему периметру окон в защитном покрытии на расстояние 0,24…0,3 мкм, удалялся слой нитрида кремния (4) с лицевой поверхности подложки - фиг.3, центральная часть окон (5) в защитном покрытии маскировалась локальным слоем фоторезиста (9) и внедрением в подложку через расширенные на 0,24…0,3 мкм в каждую сторону окна (5) в защитном покрытии ионов мышьяка с Е=25…40 кэВ и дозой Q=800…1000 мкК/см2 с последующим диффузионным перераспределением внедренной примеси при Т=1000°С в течение 25…30 минут в среде кислорода формировали истоковые n+-области транзисторных ячеек (10) с поверхностным сопротивлением Rsp+=20…30 Ом/см2 и толщиной dp+=0,35…0,4 мкм - фиг.4. Затем после удаления слоя диоксида кремния (3) из активной области кристалла формировали затворный узел (11) транзисторной структуры, состоящий из подзатворного диоксида кремния толщиной 700…1000 Å, пассивированного фосфорносиликатным стеклом (12), и молибденового электрода затвора (13) толщиной 0,2…0,25 мкм (подзатворный диэлектрик формировали посредством термического окисления кремниевой подложки при Т=975°С в среде сухого кислорода и паров воды), на лицевую сторону подложки наносили межслойный диэлектрик (14) толщиной 1,3…1,4 мкм (пиролитическую двуокись кремния, легированную фосфором), вскрывали контактные окна в межслойном диэлектрике, магнетронным распылением осаждали на лицевую сторону подложки слой алюминия толщиной 3,0…4,0 мкм и методом фотолитографии формировали из него электрод истока транзисторной структуры (15) и контактные площадки истока и затвора (не показаны), предназначенные для присоединения к кристаллу проволочных алюминиевых выводов - фиг.5. Стоковый электрод (16) транзисторной структуры создавался при напайке кристалла на теплоотводящую поверхность металлокерамического корпуса типа КТ-57 при температуре 400…450°С в среде азота с помощью золотой прокладки толщиной 15…20 мкм. Индуцированный n-канал (17) длиной 2,8…3,0 мкм образовывался на прилегающих к границе раздела кремний - диоксид кремния торцах р-канальных областей (6) при приложении положительного напряжения к электроду затвора (13) транзисторной структуры - фиг.5.
Используя кремниевые подложки того же номинала и тот же комплект фотошаблонов были дополнительно изготовлены образцы мощных переключательных VDMOS-транзисторов по способу-прототипу. В данном случае после вскрытия сквозных окон (5) в защитном покрытии (2) размером 16×16 мкм и создания с их помощью канальных р-областей транзисторных ячеек (6) на лицевую сторону подложки наносился дополнительный маскирующий слой фоторезиста, методом фотолитографии вскрывались в нем окна размером 13×13 мкм, 11×11 мкм или 6×6 мкм, соосно вписанные в окна (5) в защитном покрытии, и внедрением ионов бора в подложку через данные окна формировались шунтирующие р+-прослойки транзисторных ячеек (7) соответственно с топологическими размерами ~ 13,5×13,5 мкм, 11,5×11,5 мкм, 6,5×6,5 мкм (в образцах транзисторов, изготовленных по заявляемому способу, топологические размеры шунтирующих р+-прослоек были ~ 16,5×16,5 мкм). Сформировать в маскирующем слое фоторезиста окна размером более 13×13 мкм, которые бы соосно вписывались в контур окон (5) в защитном покрытии размером 16×16 мкм, не представлялось возможным. Истоковые n+-области транзисторных ячеек (10) в способе-прототипе создавались посредством внедрения ионов мышьяка в подложку через окна (5) в защитном покрытии размером 16×16 мкм без предварительного селективного подтравливания боковых торцов двуокиси кремния под нитридом кремния. Электрофизические и конструктивные параметры транзисторных структур, изготовленных по способу-прототипу, за исключением топологических размеров шунтирующих p+-прослоек (Sшр+) и в незначительной степени длины индуцированного n-канала (Lк≈2,65…2,85 мкм) были такими же как у VDMOS - транзисторов, изготовленных по заявленному способу.
Электрические параметры приборов, изготовленных по заявляемому и способу-прототипу, приведены в таблице. Все транзисторы изготовлены с помощью одного и того же комплекта фотошаблонов, на одних и тех же исходных кремниевых nn+-подложках, были смонтированы в герметичном металлокерамическом корпусе КТ-57, имели суммарную протяженность канала W≈105 см и идентичную краевую защиту стокового р-n перехода. Видно, что при сопоставимых электрических параметрах (Uси проб, Ic, Rси отк, Uзи пор) и идентичной стойкости к спецфакторам (оценивалась по сдвигу порогового напряжения ΔUзи пор при воздействии гамма-излучения дозой Dγ=105 рад) изготовленные по заявляемому способу приборы в 1,5…3,9 раза превосходят VDMOS-транзисторы, изготовленные по способу-прототипу, по величине энергии лавинного пробоя ЕAV. Последний параметр отображает степень нейтрализации паразитного действия сопутствующей биполярной структуры и оценивался по формуле [2]:
L - индуктивная нагрузка в стоковой цепи испытуемого транзистора,
Ic - лавинный ток (ток стока),
Uси проб - пробивное напряжение стокового р-n перехода,
Uc пит - напряжение питания по стоку (в данном случае 50 В).
Действительно, из приведенных в таблице данных отчетливо прослеживается взаимосвязь величины ЕAV с топологическими размерами (Sшр+) шунтирующих р+-прослоек, а именно: чем дальше р+-прослойки проникают под истоковые n+-области транзисторных ячеек по направлению к индуцированному n-каналу, тем большую энергию лавинного пробоя способен выдержать испытуемый транзистор без разрушения его конструкции.
Технико-экономическая эффективность предлагаемого способа по сравнению с прототипом состоит:
- в возможности повышения энергии лавинного пробоя, расширения области безопасной работы и функциональных возможностей серийно выпускаемых мощных кремниевых радиационно стойких полевых транзисторов с изолированным затвором посредством доработки базового технологического процесса их изготовления;
- в возможности создания нового поколения мощных кремниевых радиационно стойких переключательных и генераторных VDMOS и LDMOS - транзисторов с повышенной энергией лавинного пробоя и на их основе радиоэлектронной аппаратуры, отвечающей современным и перспективным требованиям по массогабаритным показателям, энергопотреблению, надежности, сроку службы и стойкости к спецфакторам.
Claims (1)
- Способ изготовления мощных полевых транзисторов с изолированным затвором, включающий формирование защитного покрытия с верхним слоем нитрида кремния на лицевой стороне исходной кремниевой nn+- или pp+-подложки первого типа проводимости, вскрытие окон в защитном покрытии для формирования транзисторных ячеек в активной области структуры, создание в высокоомном слое подложки канальных областей транзисторных ячеек второго типа проводимости и внутри канальных областей высоколегированных шунтирующих прослоек второго типа проводимости и истоковых областей первого типа проводимости посредством ионной имплантации соответствующих легирующих примесей в подложку через окна в защитном покрытии и последующего диффузионного перераспределения внедренных примесей, формирование затворного узла и металлических электродов стока, истока и затвора транзисторной структуры, отличающийся тем, что при формировании шунтирующих прослоек легирующую примесь второго типа проводимости имплантируют в подложку через окна в защитном покрытии без использования дополнительных маскирующих слоев, после диффузионного перераспределения внедренной примеси в шунтирующих прослойках по всему периметру окон в защитном покрытии производят селективное подтравливание боковых торцов защитного покрытия под нитридом кремния на расстояние 1,0…1,2 ширины боковых торцов шунтирующих прослоек, выходящих за пределы окон в защитном покрытии, затем удаляют слой нитрида кремния со всей лицевой поверхности подложки и имплантацией легирующей примеси первого типа проводимости в подложку через окна в защитном покрытии формируют истоковые области транзисторных ячеек.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006125523/28A RU2361318C2 (ru) | 2006-07-18 | 2006-07-18 | Способ изготовления мощных полевых транзисторов с изолированным затвором |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006125523/28A RU2361318C2 (ru) | 2006-07-18 | 2006-07-18 | Способ изготовления мощных полевых транзисторов с изолированным затвором |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2006125523A RU2006125523A (ru) | 2008-01-27 |
| RU2361318C2 true RU2361318C2 (ru) | 2009-07-10 |
Family
ID=39109379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2006125523/28A RU2361318C2 (ru) | 2006-07-18 | 2006-07-18 | Способ изготовления мощных полевых транзисторов с изолированным затвором |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2361318C2 (ru) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2497229C2 (ru) * | 2011-12-07 | 2013-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводникового прибора |
| RU2510099C2 (ru) * | 2008-12-12 | 2014-03-20 | Абб Текнолоджи Аг | Способ изготовления силового полупроводникового прибора |
| RU2770135C1 (ru) * | 2021-07-28 | 2022-04-14 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Кабардино-Балкарский государственный университет им. Х.М. Бербекова» (КБГУ) | Способ изготовления полупроводникового прибора |
-
2006
- 2006-07-18 RU RU2006125523/28A patent/RU2361318C2/ru active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2510099C2 (ru) * | 2008-12-12 | 2014-03-20 | Абб Текнолоджи Аг | Способ изготовления силового полупроводникового прибора |
| RU2497229C2 (ru) * | 2011-12-07 | 2013-10-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводникового прибора |
| RU2770135C1 (ru) * | 2021-07-28 | 2022-04-14 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Кабардино-Балкарский государственный университет им. Х.М. Бербекова» (КБГУ) | Способ изготовления полупроводникового прибора |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2006125523A (ru) | 2008-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9040377B2 (en) | Low loss SiC MOSFET | |
| US8580640B2 (en) | Manufacturing process of a power electronic device integrated in a semiconductor substrate with wide band gap and electronic device thus obtained | |
| TW494481B (en) | Semiconductor device and manufacturing method thereof | |
| US6972231B2 (en) | Rad Hard MOSFET with graded body diode junction and reduced on resistance | |
| KR101332590B1 (ko) | 개선된 성능을 갖는 파워 반도체 장치 및 방법 | |
| WO2017041268A1 (zh) | 碳化硅mosfet器件及其制作方法 | |
| US10181440B2 (en) | Semiconductor device | |
| US7759711B2 (en) | Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same | |
| JP2005510061A (ja) | トレンチ・ゲート半導体装置とその製造方法 | |
| WO2014204491A1 (en) | Low loss sic mosfet | |
| RU2361318C2 (ru) | Способ изготовления мощных полевых транзисторов с изолированным затвором | |
| US6407014B1 (en) | Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices | |
| JP2005191247A (ja) | 半導体基板及びそれを用いた半導体装置 | |
| US5670396A (en) | Method of forming a DMOS-controlled lateral bipolar transistor | |
| RU2473150C1 (ru) | Мощный свч ldmos транзистор и способ его изготовления | |
| JP4288797B2 (ja) | 半導体装置の製造方法 | |
| JP2018082017A (ja) | 炭化珪素半導体装置の製造方法 | |
| US6878997B2 (en) | Compensation component and method for fabricating the component | |
| JP3186298B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| RU2189089C2 (ru) | Способ изготовления мощного дмоп-транзистора | |
| KR100660917B1 (ko) | 수평형 전력소자 | |
| CN111969036B (zh) | 一种提高uis耐性的vdmosfet器件及其制备方法 | |
| JPS59151469A (ja) | 保護回路素子 | |
| JPS6390169A (ja) | 絶縁ゲ−ト形電界効果トランジスタ | |
| JPH02142189A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20150820 |