CN111969036B - 一种提高uis耐性的vdmosfet器件及其制备方法 - Google Patents
一种提高uis耐性的vdmosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN111969036B CN111969036B CN202010677121.5A CN202010677121A CN111969036B CN 111969036 B CN111969036 B CN 111969036B CN 202010677121 A CN202010677121 A CN 202010677121A CN 111969036 B CN111969036 B CN 111969036B
- Authority
- CN
- China
- Prior art keywords
- region
- source
- ohmic contact
- forming
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 41
- 239000007924 injection Substances 0.000 claims abstract description 41
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 39
- 238000002513 implantation Methods 0.000 claims description 31
- 238000000137 annealing Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- -1 nitrogen ions Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 241000764238 Isis Species 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本发明公开了一种提高UIS耐性的VDMOSFET器件及其制备方法，该器件包括：N+衬底区；N‑外延区，设置在N+衬底区的上表面；P‑阱区，通过离子注入方式形成在N‑外延区上，且位于N‑外延区的边缘；P+注入区和N+源区，分别通过离子注入方式形成在P‑阱区内部，且N+源区位于P+注入区上表面；P+欧姆接触区，形成在P‑阱区内部；栅介质层、栅极和栅金属层，自下而上依次设置在N‑外延区的未被覆盖的上表面；源极，设置在P+欧姆接触区和N+源区上方；漏极，设置在N+衬底区的下表面。本发明能最大限度地减小寄生双极型晶体管基区的串联电阻，降低器件因寄生BJT开启而发生UIS失效的可能性，提高器件的UIS耐性。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种提高UIS耐性的VDMOSFET器件及其制备方法。
背景技术
宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，以及高热导率、高电子饱和漂移速度等优良物理和化学特性，适合制作高温、高压、大功率、抗辐照的半导体器件。在功率电子领域中，功率MOSFET(Metal-Oxide-Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)已被广泛应用，它具有栅极驱动简单，开关时间短等特点。
UIS(Unclamped Inductive Switching，非钳位感性开关)失效是指在电路快速开关过程中，存储于MOSFET漏极串联电感或感性元件中的能量会在MOSFET器件的漏源端产生过电压，迫使器件进入反向雪崩工作模式并同时将能量释放出去，一旦所释放的能量超过MOSFET器件承受的极限，就有可能会导致器件失效进而使得整个电路乃至系统的瘫痪。研究表明UIS失效的主要原因之一是MOSFET器件中寄生BJT(Bipolar Junction Transistor，双极结型晶体管)的开启，会形成局部电流和热的集中，最终导致器件烧毁。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种提高UIS耐性的VDMOSFET(vertical double-diffused MOSFET，垂直双扩散金属氧化物半导体场效应管)器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个方面提供了一种提高UIS耐性的VDMOSFET器件，包括：
N+衬底区；
N-外延区，设置在所述N+衬底区的上表面；
P-阱区，通过离子注入方式形成在所述N-外延区上，且位于所述N-外延区的边缘；
P+注入区和N+源区，分别通过离子注入方式形成在所述P-阱区内部，且所述N+源区位于所述P+注入区上表面；
P+欧姆接触区，形成在所述P-阱区内部，且与所述P+注入区和所述N+源区接触；
栅介质层、栅极和栅金属层，自下而上依次设置在所述N-外延区的未被覆盖的上表面，且所述栅介质层的下表面与所述P-阱区和所述N+源区接触；
源极，设置在所述P+欧姆接触区和所述N+源区上方，且所述源极与所述P+欧姆接触区和所述N+源区的界面形成欧姆接触；
漏极，设置在所述N+衬底区的下表面。
在本发明的一个实施例中，所述P+注入区通过铝离子注入形成在所述P-阱区内部，所述P+注入区的深度为0.3μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。
在本发明的一个实施例中，所述N+源区通过氮离子注入形成，所述N+源区的深度为0.2μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。。
在本发明的一个实施例中，在所述P+欧姆接触区的两侧分别形成一个P+注入区，在每个所述P+注入区的上表面分别包括一个N+源区。
在本发明的一个实施例中，所述P+欧姆接触区的深度与所述P-阱区的深度相同，所述P+注入区与所述N+源区的深度之和等于所述P-阱区的深度。
本发明的另一方面提供了一种提高UIS耐性的VDMOSFET器件的制备方法，用于制备上述实施例中任一项所述的VDMOSFET器件，所述制备方法包括：
S1：在N+衬底区上形成N-外延区；
S2：在所述N-外延区的上表面通过离子注入方式形成P-阱区；
S3：在所述P-阱区的内部通过离子注入方式形成P+注入区和N+源区，其中，所述N+源区位于所述P+注入区上；
S4：在所述P-阱区中通过离子注入方式形成P+欧姆接触区，其中，所述P+欧姆接触区同时与所述P+注入区和所述N+源区接触；
S5：通过高温退火对注入的所有离子进行激活；
S6：在所述N-外延区未被覆盖的上表面自下而上依次形成栅介质层、栅极和栅金属层；
S7：在所述P+欧姆接触区与所述N+源区上形成源极，且所述源极与所述P+欧姆接触区和所述N+源区的界面形成欧姆接触；
S8：在所述N+衬底区的下表面形成漏极。
在本发明的一个实施例中，所述S2包括：
在所述N-外延区上沉积形成掩模层，通过光刻刻蚀工艺形成第一掩模图形；
利用所述第一掩模图形，在所述N-外延区上表面注入Al离子，掺杂浓度为5×1016cm-3，形成所述P-阱区。
在本发明的一个实施例中，所述S3包括：
S31：在所述P-阱区上沉积形成掩模层，通过光刻刻蚀工艺形成第二掩模图形；
S32：利用所述第二掩模图形，在所述P-阱区内进行铝离子注入，在所述P-阱区的底部形成P+注入区，掺杂浓度为1×1019cm-3，同时在所述P+注入区上方形成P-注入区，掺杂浓度为1×1016cm-3；
S33：在所述第二掩模图形上再次进行氮离子注入，掺杂浓度为1×1019cm-3，形成覆盖所述P-注入区的N+源区；
S34：刻蚀掉所述第二掩模图形。
在本发明的一个实施例中，所述S5包括：
在离子注入完成后，在所述N-外延区的上表面形成碳膜；
通过高温退火对注入的所有离子进行激活，退火温度为1650℃，退火时间为45min；
通过氧化方法去除所述碳膜。
在本发明的一个实施例中，所述S7包括：
在所述P+欧姆接触区与所述N+源区上沉积金属铝，形成源极；
在氩气氛围下进行快速热退火工艺，退火温度1000℃，退火时间3min，使得所述源极与所述N+源区和所述P+欧姆接触区的界面形成欧姆接触。
与现有技术相比，本发明的有益效果在于：
与传统VDMOSFET制造工艺相比，本发明首先在轻掺杂P阱底部形成P+注入区，然后在P+注入区上方形成N+源区，这样有以下几点好处：不增加工艺难度，不改变原有掩模版，实现与传统工艺的兼容；通过离子注入能显著增加N+源区下方的P阱掺杂浓度，并且掺杂精确可控；能最大限度地减小器件寄生双极型晶体管基区的串联电阻，从而降低了器件因寄生BJT开启而发生UIS失效的可能性，提高了器件的UIS耐性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种提高UIS耐性的VDMOSFET器件的结构示意图；
图2是本发明实施例提供的一种提高UIS耐性的VDMOSFET器件的制备方法的流程图；
图3a-图3h是本发明实施例提供的一种高UIS耐性的VDMOSFET器件的工艺示意图；
图4是本发明实施例提供的一种第一掩模图形的俯视示意图；
图5是本发明实施例提供的一种第二掩模图形的俯视示意图；
图6是本发明实施例提供的一种第三掩模图形的俯视示意图。
附图标记说明：
1-N+衬底区；2-N-外延区；3-P-阱区；4-P+注入区；5-P-注入区；6-N+源区；7-P+欧姆接触区；8-栅介质层；9-栅极；10-栅金属层；11-源极；12-漏极。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种提高UIS耐性的VDMOSFET器件及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1，图1是本发明实施例提供的一种提高UIS耐性的VDMOSFET器件的结构示意图。如图1所示，本发明实施例的VDMOSFET器件，包括：
N+衬底区1；
N-外延区2，设置在N+衬底区1的上表面；
P-阱区3，通过离子注入方式形成在N-外延区2上，且位于N-外延区2的边缘；
P+注入区4和N+源区6，分别通过离子注入方式形成在P-阱区3内部，且N+源区6位于P+注入区4上表面；
P+欧姆接触区7，形成在P-阱区3内部，且与P+注入区4和N+源区6接触；
栅介质层8、栅极9和栅金属层10，自下而上依次设置在N-外延区2的未被覆盖的上表面，且栅介质层8的下表面与P-阱区3和N+源区6接触；
源极11，设置在P+欧姆接触区7和N+源区6上方，且源极11与P+欧姆接触区7和N+源区6的界面形成欧姆接触；
漏极12，设置在N+衬底区1的下表面。
进一步地，P+注入区4通过铝离子注入形成在P-阱区3内部，P+注入区4的深度为0.3μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。
进一步地，N+源区6通过氮离子注入形成，N+源区6的深度为0.2μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。
具体地，在P-阱区上沉积形成掩模层，通过光刻刻蚀工艺形成掩模图形；利用所述掩模图形，在P-阱区内进行铝离子注入，在P-阱区的底部形成P+注入区，掺杂浓度为1×1019cm-3，同时在P+注入区上方形成P-注入区，掺杂浓度为1×1016cm-3；在所述掩模图形上再次进行氮离子注入，掺杂浓度为1×1019cm-3，形成覆盖P-注入区的N+源区；刻蚀掉所述第二掩模图形。
进一步地，在P+欧姆接触区7的两侧分别形成一个P+注入区4，在每个P+注入区4的上表面分别包括一个N+源区6。
进一步地，P+欧姆接触区7的深度与P-阱区3的深度相同，P+注入区4与N+源区6的深度之和等于P-阱区3的深度。
在本实施例中，通过铝离子注入的方法可以明显增加P-阱区3内N+源区6下方(即P+注入区4)的掺杂浓度，可以有效减小MOSFET器件中寄生双极型晶体管基区(即P+注入区4)的串联电阻，减小寄生双极型晶体管开启的可能性，有效防止器件在UIS过程中形成电流与热的集中，提高器件的动态工作可靠性。
在本实施例中，栅极9为多晶硅材料，栅介质层8为SiO2材料。源极11为钛、镍、钼或钨材料，漏极12为钛、镍或银材料。
可选地，N+衬底区1的厚度为200μm-500μm，掺杂浓度为5×1018cm-3。
可选地，N-外延区2的厚度为6μm-12μm，掺杂浓度为6×1015cm-3。
可选地，P-阱区3的深度为0.5μm-1.0μm，宽度为3μm-7μm，掺杂浓度为5×1016cm-3。
可选地，P+注入区4的深度为0.3μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。
可选地，P-注入区5的深度为0.2μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1016cm-3。
可选地，N+源区6的深度为0.2μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。
可选地，P+欧姆接触区7的深度为0.5μm-1.0μm，宽度为0.5μm-1.5μm，掺杂浓度为1×1019cm-3。
本实施例的提高UIS耐性的VDMOSFET器件，通过铝离子注入工艺在P-阱区底部形成重掺杂区，掺杂浓度精确可控。相当于减小了MOSFET器件中寄生双极型晶体管基区的串联电阻，抑制了寄生双极型晶体管开启，可以提高器件UIS耐性。在原有掩模版上进行氮离子注入使P-阱区顶部形成N+源区，不增加额外的掩模版，工艺简单，实现与传统工艺的兼容。
实施例二
在实施例一的基础上，本实施例提供了一种提高UIS耐性的VDMOSFET器件的制备方法。请参见图2，图2是本发明实施例提供的一种提高UIS耐性的VDMOSFET器件的制备方法的流程图。
所述方法包括：
S1：在N+衬底区上形成N-外延区；
S2：在所述N-外延区的上表面通过离子注入方式形成P-阱区；
S3：在所述P-阱区的内部通过离子注入方式形成P+注入区和N+源区，其中，所述N+源区位于所述P+注入区上；
S4：在所述P-阱区中通过离子注入方式形成P+欧姆接触区，其中，所述P+欧姆接触区同时与所述P+注入区和所述N+源区接触；
S5：通过高温退火对注入的所有离子进行激活；
S6：在所述N-外延区未被覆盖的上表面自下而上依次形成栅介质层、栅极和栅金属层；
S7：在所述P+欧姆接触区与所述N+源区上形成源极，且所述源极与所述P+欧姆接触区和所述N+源区的界面形成欧姆接触；
S8：在所述N+衬底区的下表面形成漏极。
进一步地，请参见图3a-图3h，图3a-图3h是本发明实施例提供的一种提高UIS耐性的VDMOSFET器件的制备工艺示意图，该制备方法包括如下步骤：
步骤1：在N+衬底区1上形成N-外延区2，如图3a所示。
首先，对厚度为350μm，掺杂浓度为5×1018cm-3的SiC衬底进行RCA标准清洗，形成N+衬底区1；随后，在N+衬底区1上外延生长厚度为10μm，掺杂浓度为6×1015cm-3的N-外延区2。
步骤2：在N-外延区2上沉积形成掩模层，通过光刻刻蚀工艺形成第一掩模图形，请参见图4，图4是本发明实施例提供的一种第一掩模图形的俯视示意图，其中，灰色区域为掩模层未被刻蚀的区域。
随后，利用第一掩模图形，在N-外延区2上表面进行阱注入，注入离子为Al离子，掺杂浓度为5×1016cm-3，形成P-阱区3，如图3b所示，根据第一掩模图形的形状可以看出，本实施例的P-阱区3为环状结构。
优选地，P-阱区3的深度为0.5μm-1.0μm，宽度为3μm-7μm，掺杂浓度为5×1016cm-3。
步骤3：在P-阱区3上沉积形成掩模层，通过光刻刻蚀工艺形成第二掩模图形，请参见图5，图5是本发明实施例提供的一种第二掩模图形的俯视示意图，其中，灰色区域为掩模层未被刻蚀的区域。在P-阱区3内进行铝离子注入，在P-阱区3内底部区域形成P+注入区4，掺杂浓度为1×1019cm-3，根据第一掩模图形的形状可以看出，本实施例包括内外两个环形的P+注入区4，以此同时，在P+注入区4顶部区域形成P-注入区5，掺杂浓度为1×1016cm-3，如图3c所示。
优选地，P+注入区4的深度为0.3μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。P-注入区5的深度为0.2μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1016cm-3。
步骤4：在原有第二掩模图形上，再次进行氮离子注入，掺杂浓度为1×1019cm-3，覆盖原有P-注入区5，形成N+源区6，如图3d所示。最后去胶，刻蚀掉该第二掩模图形。
步骤5：在N-外延区2上沉积形成掩模层，通过光刻刻蚀工艺形成第三掩模图形，请参见图6，图6是本发明实施例提供的一种第三掩模图形的俯视示意图，其中，灰色区域为掩模层未被刻蚀的区域。该第三掩模图形能够暴露内外两个环形的P+注入区4之间的区域，而覆盖其他的区域。
通过Al离子注入手段，对P-阱区3表面继续进行离子注入，掺杂浓度为1×1019cm-3，在内外两个环形的P+注入区4之间的区域形成P+欧姆接触区7，如图3e所示；最后去胶，刻蚀掉第三掩模图形。
在本实施例中，离子注入完成后，利用碳膜溅射机在N-外延区2上表面形成碳膜，然后，通过高温退火对注入的所有离子进行激活，退火温度为1650℃，退火时间为45min，之后通过氧化方法去除该碳膜。
步骤6：制备栅介质层8、栅极9和栅金属层10，如图3f所示。
在N-外延区2、P-阱区3和部分N+源区6的上表面进行牺牲氧化，形成牺牲氧化层，再去除该牺牲氧化层，随后采用热氧化方法生长一层二氧化硅，作为栅介质层8，并在一氧化氮的氛围内退火，退火温度1200℃，退火时间1h。
在本实施例中，栅介质层8的下表面与N-外延区2、P-阱区3和N+源区6同时接触。
随后，采用化学气相沉积方法，沉积高掺多晶硅层，再通过光刻和刻蚀，在栅介质层8的上表面形成多晶硅的栅极9，接着在栅极9的上表面沉积金属Al，作为栅金属层10。
步骤7：制备源极11，如图3g所示。
在P+欧姆接触区7与其相邻N+源区6上沉积金属铝，形成源极11，并在氩气氛围下进行快速热退火工艺，退火温度1000℃，退火时间3min，以在源极11与N+源区6和P+欧姆接触区7的界面形成欧姆接触。
步骤8：制备漏极12，如图3h所示。
在N+衬底区1的下表面沉积金属钛，形成漏极12。
区别于传统碳化硅功率MOSFET，本发明实施例的高UIS耐性的VDMOSFET器件在制备时，在P-阱区3表面形成掩模层后，首先通过铝离子注入在P-阱区3内底部区域形成重掺杂P+注入区4，同时会在P-阱区3内顶部区域形成轻掺杂P-注入区5，随后在原有掩模层上再次进行氮离子注入形成重掺杂N+源区6，覆盖原有的轻掺杂P-注入区5。这样有效增加了P-阱区3底部的掺杂浓度(也就是重掺杂的P+注入区4的掺杂浓度)，并且P+注入区4的掺杂精确可控；P+注入区4的存在减少了寄生双极型晶体管基区串联电阻，有效抑制寄生的双极型晶体管的开启，从而降低了器件因寄生BJT开启而发生UIS失效的可能性，提高了器件的UIS耐性。此外，该设计不增加工艺难度，不改变原有掩模版，实现了与传统工艺的兼容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种提高UIS耐性的VDMOSFET器件，其特征在于，包括：
N+衬底区(1)；
N-外延区(2)，设置在所述N+衬底区(1)的上表面；
P-阱区(3)，通过离子注入方式形成在所述N-外延区(2)上，且位于所述N-外延区(2)的边缘；
P+注入区(4)和N+源区(6)，分别通过离子注入方式形成在所述P-阱区(3)内部，且所述N+源区(6)位于所述P+注入区(4)上表面；
P+欧姆接触区(7)，形成在所述P-阱区(3)内部，且与所述P+注入区(4)和所述N+源区(6)接触；
栅介质层(8)、栅极(9)和栅金属层(10)，自下而上依次设置在所述N-外延区(2)的上表面，且所述栅介质层(8)的下表面与所述P-阱区(3)和所述N+源区(6)接触；
源极(11)，设置在所述P+欧姆接触区(7)和所述N+源区(6)上方，且所述源极(11)与所述P+欧姆接触区(7)和所述N+源区(6)的界面形成欧姆接触；
漏极(12)，设置在所述N+衬底区(1)的下表面；
在所述P+欧姆接触区(7)的两侧分别包括一个P+注入区(4)，在每个所述P+注入区(4)的上表面分别包括一个N+源区(6)；
所述P+欧姆接触区(7)的深度与所述P-阱区(3)的深度相同，所述P+注入区(4)与所述N+源区(6)的深度之和等于所述P-阱区(3)的深度。
2.根据权利要求1所述的提高UIS耐性的VDMOSFET器件，其特征在于，所述P+注入区(4)通过铝离子注入形成在所述P-阱区(3)内部，所述P+注入区(4)的深度为0.3μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。
3.根据权利要求1所述的提高UIS耐性的VDMOSFET器件，其特征在于，所述N+源区(6)通过氮离子注入形成，所述N+源区(6)的深度为0.2μm-0.5μm，宽度0.3μm-1.5μm，掺杂浓度为1×1019cm-3。
4.一种提高UIS耐性的VDMOSFET器件的制备方法，用于制备权利要求1至3中任一项所述的VDMOSFET器件，其特征在于，所述制备方法包括：
S1：在N+衬底区上形成N-外延区；
S2：在所述N-外延区的上表面通过离子注入方式形成P-阱区；
S3：在所述P-阱区的内部通过离子注入方式形成P+注入区和N+源区，其中，所述N+源区位于所述P+注入区上；
S4：在所述P-阱区中通过离子注入方式形成P+欧姆接触区，其中，所述P+欧姆接触区同时与所述P+注入区和所述N+源区接触；
S5：通过高温退火对注入的所有离子进行激活；
S6：在所述N-外延区的上表面自下而上依次形成栅介质层、栅极和栅金属层；
S7：在所述P+欧姆接触区与所述N+源区上形成源极，且所述源极与所述P+欧姆接触区和所述N+源区的界面形成欧姆接触；
S8：在所述N+衬底区的下表面形成漏极。
5.根据权利要求4所述的制备方法，其特征在于，所述S2包括：
在所述N-外延区上沉积形成掩模层，通过光刻刻蚀工艺形成第一掩模图形；
利用所述第一掩模图形，在所述N-外延区上表面注入Al离子，掺杂浓度为5×1016cm-3，形成所述P-阱区。
6.根据权利要求5所述的制备方法，其特征在于，所述S3包括：
S31：在所述P-阱区上沉积形成掩模层，通过光刻刻蚀工艺形成第二掩模图形；
S32：利用所述第二掩模图形，在所述P-阱区内进行铝离子注入，在所述P-阱区的底部形成P+注入区，掺杂浓度为1×1019cm-3，同时在所述P+注入区上方形成P-注入区，掺杂浓度为1×1016cm-3；
S33：在所述第二掩模图形上再次进行氮离子注入，掺杂浓度为1×1019cm-3，形成覆盖所述P-注入区的N+源区；
S34：刻蚀掉所述第二掩模图形。
7.根据权利要求5所述的制备方法，其特征在于，所述S5包括：
在离子注入完成后，在所述N-外延区的上表面形成碳膜；
通过高温退火对注入的所有离子进行激活，退火温度为1650℃，退火时间为45min；
通过氧化方法去除所述碳膜。
8.根据权利要求4至7中任一项所述的制备方法，其特征在于，所述S7包括：
在所述P+欧姆接触区与所述N+源区上沉积金属铝，形成源极；
在氩气氛围下进行快速热退火工艺，退火温度1000℃，退火时间3min，使得所述源极与所述N+源区和所述P+欧姆接触区的界面形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010677121.5A CN111969036B (zh) | 2020-07-14 | 2020-07-14 | 一种提高uis耐性的vdmosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010677121.5A CN111969036B (zh) | 2020-07-14 | 2020-07-14 | 一种提高uis耐性的vdmosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111969036A CN111969036A (zh) | 2020-11-20 |
| CN111969036B true CN111969036B (zh) | 2022-09-13 |
Family
ID=73360628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010677121.5A Active CN111969036B (zh) | 2020-07-14 | 2020-07-14 | 一种提高uis耐性的vdmosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111969036B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191395A (en) * | 1990-04-02 | 1993-03-02 | Fuji Electric Co., Ltd. | Mos type semiconductor device with means to prevent parasitic bipolar transistor |
| US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
| US6031265A (en) * | 1997-10-16 | 2000-02-29 | Magepower Semiconductor Corp. | Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area |
| US6624469B1 (en) * | 1999-10-18 | 2003-09-23 | Seiko Instruments Inc. | Vertical MOS transistor having body region formed by inclined ion implantation |
| US6992353B1 (en) * | 2004-11-01 | 2006-01-31 | Silicon-Based Technology Corp. | Self-aligned source structure of planar DMOS power transistor and its manufacturing methods |
| CN101964355A (zh) * | 2009-09-11 | 2011-02-02 | 成都芯源系统有限公司 | 具有自对准硅化物接触的功率器件及其制造方法 |
| CN102169836A (zh) * | 2010-02-19 | 2011-08-31 | 万国半导体股份有限公司 | 用于超级结器件的拐角布局 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324838B2 (en) * | 2013-01-11 | 2016-04-26 | Stmicroelectronics S.R.L. | LDMOS power semiconductor device and manufacturing method of the same |
| JP6457363B2 (ja) * | 2015-09-11 | 2019-01-23 | 株式会社東芝 | 半導体装置 |
| US20180233574A1 (en) * | 2017-02-10 | 2018-08-16 | Purdue Research Foundation | Silicon carbide power transistor apparatus and method of producing same |
| CN109888004A (zh) * | 2019-01-08 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | Igbt器件 |
-
2020
- 2020-07-14 CN CN202010677121.5A patent/CN111969036B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191395A (en) * | 1990-04-02 | 1993-03-02 | Fuji Electric Co., Ltd. | Mos type semiconductor device with means to prevent parasitic bipolar transistor |
| US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
| US6031265A (en) * | 1997-10-16 | 2000-02-29 | Magepower Semiconductor Corp. | Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area |
| US6624469B1 (en) * | 1999-10-18 | 2003-09-23 | Seiko Instruments Inc. | Vertical MOS transistor having body region formed by inclined ion implantation |
| US6992353B1 (en) * | 2004-11-01 | 2006-01-31 | Silicon-Based Technology Corp. | Self-aligned source structure of planar DMOS power transistor and its manufacturing methods |
| CN101964355A (zh) * | 2009-09-11 | 2011-02-02 | 成都芯源系统有限公司 | 具有自对准硅化物接触的功率器件及其制造方法 |
| CN102169836A (zh) * | 2010-02-19 | 2011-08-31 | 万国半导体股份有限公司 | 用于超级结器件的拐角布局 |
Non-Patent Citations (2)
| Title |
|---|
| Investigation on the Breakdown Failure in Stripe Trench-Gate Field-Stop Insulated Bipolar Transistor With Low-Saturation Voltage;Jing Zhu,等;《IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY》;20160707;全文 * |
| 功率VDMOS（带氮化硅结构）的UIS 失效改善;冯超，等;《电子与封装》;20180820;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111969036A (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903439B2 (ja) | 電界効果トランジスタ | |
| JP5565461B2 (ja) | 半導体装置 | |
| US10361266B2 (en) | Semiconductor device | |
| JP6855793B2 (ja) | 半導体装置 | |
| JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
| WO2009099182A1 (ja) | 半導体装置 | |
| TW201423993A (zh) | 具有分段式電場屏蔽區之碳化矽溝槽式閘極電晶體及其製造方法 | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JP2011165902A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| JP2011129547A (ja) | 半導体装置およびその製造方法 | |
| US20160240608A1 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| JP4842527B2 (ja) | 半導体装置の製造方法 | |
| EP2325872A1 (en) | Bipolar semiconductor device and method for manufacturing same | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP2016174032A (ja) | 半導体装置及びその製造方法 | |
| JP2011146426A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2015096581A1 (zh) | 用于功率半导体装置的场板结构及其制造方法 | |
| CN111969036B (zh) | 一种提高uis耐性的vdmosfet器件及其制备方法 | |
| JP2019033140A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112838126A (zh) | 带屏蔽区的非对称碳化硅umosfet器件及制备方法 | |
| CN111755520B (zh) | 一种集成jbs的碳化硅umosfet器件 | |
| CN111755522B (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| WO2015111177A1 (ja) | 半導体装置，パワーモジュール，電力変換装置，および鉄道車両 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |