CN115566062B - 对称场效应晶体管及其制作方法 - Google Patents

对称场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN115566062B
CN115566062B CN202110745665.5A CN202110745665A CN115566062B CN 115566062 B CN115566062 B CN 115566062B CN 202110745665 A CN202110745665 A CN 202110745665A CN 115566062 B CN115566062 B CN 115566062B
Authority
CN
China
Prior art keywords
region
conductivity type
substrate
doped
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110745665.5A
Other languages
English (en)
Other versions
CN115566062A (zh
Inventor
金华俊
宋亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202110745665.5A priority Critical patent/CN115566062B/zh
Priority to PCT/CN2022/101103 priority patent/WO2023274062A1/zh
Publication of CN115566062A publication Critical patent/CN115566062A/zh
Application granted granted Critical
Publication of CN115566062B publication Critical patent/CN115566062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种对称场效应晶体管及其制作方法，包括步骤：于衬底上形成栅极结构以及位于栅极结构两侧的两个第一导电类型极区；通过光刻工艺及刻蚀工艺于栅极结构的中部形成沟槽；通过沟槽对进行第二导电类型离子注入，并使第二导电类型离子横向扩散至栅极结构的下方形成第二导电类型沟道阱区，沟道阱区与极区具有间距；通过沟槽对衬底进行第一导电类型离子注入，以在沟槽下方的衬底中形成第一导电类型连接掺杂区。本发明工艺稳定，沟道阱区的位置和尺寸可以精确控制，所制作的沟道阱区的尺寸可以更小从而使器件的导通电阻更低。本发明在栅极结构形成沟槽的区域形成连接掺杂区，可以进一步降低电流流经路径上的电阻。

Description

对称场效应晶体管及其制作方法
技术领域
本发明属于半导体器件设计及制造领域，特别是涉及一种对称场效应晶体管及其制作方法。
背景技术
MOS器件(金属-氧化物-半导体场效应晶体管)是现代集成电路中的主要器件，其按照沟道极性的不同可分为N型和P型MOS器件。随着半导体技术的飞速发展，MOS器件也在向小型化方向发展，这就需要不断减小MOS器件的沟道长度。
对称场效应晶体管是一种源极和漏极可以互换的器件，这样就要求源极和漏极的结构相同且对称。一方面，对称场效应晶体管的沟道尺寸过长会导致导通电阻变大，尺寸过小则容易出现漏电，同时，现有对称场效应晶体管结构的栅极结构是一根整体，因此在栅极结构制作之前，需要提前在栅极结构下方通过注入形成用来做沟道阱区，为了平衡上述问题以及保证对准精度，现有的对称场效应晶体管的沟道长度尺寸相对较大，通常需要设置会0.6微米至1微米之间。进一步度，沟道阱区的注入需要严格对位，漏区和漏区与沟道阱区之间的尺寸会受光刻对位偏差的影响，会导致器件的源和漏在互换时器件特性发生变化，导致器件使用的稳定性大大降低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种对称场效应晶体管及其制作方法，用于解决现有技术中对称场效应晶体管的沟道宽度较大，且由于对准问题，源区和漏区与沟道阱区之间的间距不同而导致器件的源区和漏区互换时器件特性发生变化的问题。
为实现上述目的及其他相关目的，本发明提供一种对称场效应晶体管的制作方法，所述制作方法包括步骤：提供一衬底，于所述衬底上形成栅极结构以及位于所述栅极结构两侧的两个第一导电类型极区，所述衬底具有第二导电类型；通过光刻工艺及刻蚀工艺于所述栅极结构的中部形成沟槽；通过所述沟槽对所述衬底进行第二导电类型离子注入，并使所述第二导电类型离子横向扩散至所述栅极结构的下方以形成第二导电类型沟道阱区，所述第二导电类型沟道阱区与所述第一导电类型极区具有间距；通过所述沟槽对所述衬底进行第一导电类型离子注入，以在所述沟槽下方的衬底中形成第一导电类型连接掺杂区。
可选地，两个所述第一导电类型极区为镜面对称设置，且两个所述第一导电类型极区与所述第二导电类型沟道阱区之间的间距相等。
可选地，还包括步骤：于所述衬底中形成两个第二导电类型的衬底引出掺杂区，两个所述衬底引出掺杂区分别形成于两个所述第一导电类型极区的两外侧。
可选地，还包括步骤：于所述衬底中形成两个第二导电类型的体区引出掺杂区，两个所述体区引出掺杂区分别形成于所述第一导电类型极区与所述衬底引出掺杂区之间；于所述体区引出掺杂区和所述衬底引出掺杂区之间形成两个第一导电类型的隔离掺杂区以及于所述隔离掺杂区的底部形成第一导电类型的隔离深阱区，所述隔离掺杂区与所述隔离深阱区用于将所述体区引出掺杂区和所述衬底引出掺杂区电隔离。
可选地，两个所述体区引出掺杂区为镜面对称设置，两个所述衬底引出掺杂区为镜面对称设置，两个所述隔离掺杂区为镜面对称设置。
本发明还提供一种对称场效应晶体管，包括：衬底，所述衬底上形成栅极结构以及位于所述栅极结构两侧的两个第一导电类型极区，所述衬底具有第二导电类型，所述栅极结构的中部形成有沟槽；第二导电类型沟道阱区，形成于所述沟槽下方的所述衬底中，所述第二导电类型沟道阱区横向扩散至所述栅极结构的下方，所述第二导电类型沟道阱区与所述第一导电类型极区具有间距；第一导电类型连接掺杂区，形成于所述沟槽对应的所述第二导电类型沟道阱区内。
可选地，两个所述第一导电类型极区为镜面对称设置，且两个所述第一导电类型极区与所述第二导电类型沟道阱区之间的间距相等。
可选地，所述衬底中还形成有两个第二导电类型的衬底引出掺杂区，两个所述衬底引出掺杂区分别形成于两个所述第一导电类型极区的两外侧。
可选地，所述衬底中还形成有两个第二导电类型的体区引出掺杂区，两个所述体区引出掺杂区分别形成于所述第一导电类型极区与所述衬底引出掺杂区之间，所述体区引出掺杂区和所述衬底引出掺杂区之间还形成有两个第一导电类型的隔离掺杂区以及于所述隔离掺杂区的底部形成第一导电类型的隔离深阱区，所述隔离掺杂区与所述隔离深阱区用于将所述体区引出掺杂区和所述衬底引出掺杂区电隔离。
可选地，两个所述体区引出掺杂区为镜面对称设置，两个所述衬底引出掺杂区为镜面对称设置，两个所述隔离掺杂区为镜面对称设置。
可选地，所述沟槽的宽度为0.4微米～1微米之间，所述沟道阱区的宽度为0.8微米～1.6微米之间。如上所述，本发明的对称场效应晶体管及其制作方法，具有以下有益效果：
本发明的对称场效应晶体管，在栅极结构中部通过光刻工艺及刻蚀工艺形成沟槽，沟道阱区是在栅极结构的沟槽刻蚀完之后通过自对准离子注入和横向扩散形成。沟道阱区是在栅极结构形成之后形成的，且由于用来形成沟道阱区的沟槽是通过栅极结构的光刻工艺及刻蚀工艺形成的，其具有非常高的对准精度，本发明工艺稳定，能够确保在避免漏电的前提下实现沟道阱区的位置和尺寸的精确控制。因此，本发明所制作的沟道阱区的尺寸可以更小从而使器件的导通电阻更低。
本发明在栅极结构形成沟槽的区域通过注入在衬底中形成连接掺杂区，可以进一步降低电流流经路径上的电阻。
附图说明
图1～图4显示为本发明实施例1的对称场效应晶体管的制作方法各步骤所呈现的结构示意图。
图5～图8显示为本发明实施例2的对称场效应晶体管的制作方法各步骤所呈现的结构示意图。
元件标号说明
10 衬底
101 隔离结构
102 衬底引出掺杂区
103 体区引出掺杂区
104 隔离掺杂区
105 隔离深阱区
106 栅极结构
107 漂移区
108 沟槽
109 沟道阱区
110 连接掺杂区
102’、103’、104’ 接触区
107’ 第一导电类型极区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图4所示，本实施例提供一种对称场效应晶体管的制作方法，所述制作方法包括步骤：
如图1所示，首先进行步骤1)，提供一衬底10，于所述衬底10上形成栅极结构106以及位于所述栅极结构106两侧的两个第一导电类型极区107’。
作为示例，所述衬底10可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为Si衬底。
在本实施例中，步骤1)包括：
步骤1-1)，提供一衬底10。
步骤1-2)，于所述衬底10中形成多个间隔排布的隔离结构101，所述隔离结构101例如可以为浅沟道隔离结构STI或场氧结构locos。
步骤1-3)，于所述衬底10上形成栅极结构106，所述栅极结构106可以包括位于所述衬底10表面的栅介质层和位于所述栅介质层上的多晶硅层。
步骤1-4)，通过离子注入工艺于所述栅极结构106的两侧形成两个第一导电类型极区107’，两个所述第一导电类型极区107’的尺寸和掺杂浓度保持一致，且两个所述第一导电类型极区107’为镜面对称设置，并进一步进行离子注入形成第一导电类型极区107’的漂移区107，以提高击穿电压。
步骤1-5)，以所述隔离结构101为自对准的阻挡层进行离子注入工艺于所述衬底10中形成两个第二导电类型的衬底引出掺杂区102，两个所述衬底引出掺杂区102分别形成于两个所述第一导电类型极区107’的两外侧，并进一步进行离子注入形成两个所述衬底引出掺杂区102的接触区102’，以降低后期引出的接触电阻。在本实施例中，两个所述衬底引出掺杂区102为镜面对称设置，以保证器件的对称性。
其中，上述步骤1-4)和步骤1-5)可以更换工艺顺序，同时，上述步骤1-4)和步骤1-5)可以分别进行退火工艺进行离子扩散或离子激活，也可以在同一退火工艺中进行离子扩散或离子激活。
如图2所示，然后进行步骤2)，通过光刻工艺及刻蚀工艺于所述栅极结构106的中部形成沟槽108。
在本实施例中，采用高精度掩模版形成所述沟槽108，所述沟槽108位于两所述第一导电类型极区107’的正中央，所述沟槽108的宽度可以为两个所述第一导电类型极区107’之间间距的三分之一至二分之一之间，例如，在本实施例中，所述沟槽108的宽度为0.4微米～1微米之间，沟槽108的底部暴露衬底10。由于所述沟槽108是在平整的栅极结构106上通过光刻工艺及刻蚀工艺形成，因此，其尺寸和形成位置具有非常高的精度。
如图3～图4所示，最后进行步骤3)，通过所述沟槽108对所述衬底10进行第二导电类型离子注入，并使所述第二导电类型离子横向扩散至所述栅极结构106的下方以形成第二导电类型沟道阱区109，所述第二导电类型沟道阱区109与所述第一导电类型极区107’具有间距；通过所述沟槽108对所述衬底10进行第一导电类型离子注入，以在所述沟槽108下方的衬底10中形成第一导电类型连接掺杂区110。在其他实施例中，第二导电类型沟道阱区109形成于衬底10的上表层，第一导电类型连接掺杂区110形成在沟槽108下方的衬底10中且形成于在第二导电类型沟道阱区109的上表层。第二导电类型沟道阱区109的结深大于等于漂移区107的结深。
由于所述沟槽108可以严格地形成于两所述第一导电类型极区107’的正中央，本实施例可以使得两个所述第一导电类型极区107’与所述第二导电类型沟道阱区109之间的间距相等，基于此，最终的器件在源区和漏区互换时，可以保持器件特性不变。
本实施例通过所述沟槽108对所述衬底10进行第一导电类型离子注入，以在所述沟槽108下方的衬底10中形成第一导电类型连接掺杂区110，该连接掺杂区110可以补偿沟槽108处缺失的栅极结构106所导致的导通电阻的增大，从而有效降低器件的导通电阻。
在本实施例中，所述第二导电类型沟道阱区109的宽度为0.8微米～1.6微米之间，所述第二导电类型沟道阱区109位于所述栅极结构106下方部分的宽度为0.2微米～0.3微米之间。
在本实施例中，所述第一导电类型为N型导电，所述第二导电类型为P型导电，当然，在其它的实施中，所述第一导电类型也可以为P型导电，所述第二导电类型也可以为N型导电。
如图4所示，本实施例还提供一种对称场效应晶体管，所述对称场效应晶体管包括：衬底10，所述衬底10上形成栅极结构106以及位于所述栅极结构106两侧的两个第一导电类型极区107’，所述栅极结构106的中部形成有沟槽108；第二导电类型沟道阱区109，形成于所述沟槽108下方的所述衬底10中，所述第二导电类型沟道阱区109横向扩散至所述栅极结构106的下方，所述第二导电类型沟道阱区109与所述第一导电类型极区107’具有间距；第一导电类型连接掺杂区110，形成于所述沟槽108对应的所述第二导电类型沟道阱区109内，该连接掺杂区110可以补偿沟槽108处缺失的栅极结构106所导致的导通电阻的增大，从而有效降低器件的导通电阻。
作为示例，所述衬底10可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为Si衬底。
作为示例，所述栅极结构106可以包括位于所述衬底10表面的栅介质层和位于所述栅介质层上的多晶硅层。
在本实施例中，两个所述第一导电类型极区107’的尺寸和掺杂浓度保持一致，且两个所述第一导电类型极区107’为镜面对称设置，同时，所述第一导电类型极区107’外围还形成有第一导电类型极区107’的漂移区107，以提高击穿电压。
在本实施例中，所述衬底10中还形成有两个第二导电类型的衬底引出掺杂区102，两个所述衬底引出掺杂区102分别形成于两个所述第一导电类型极区107’的两外侧，两个所述衬底引出掺杂区102中还形成有衬底引出掺杂区102的接触区102’，以降低后期引出的接触电阻。在本实施例中，两个所述衬底引出掺杂区102为镜面对称设置，以保证器件的对称性。
在本实施例中，所述沟槽108位于两所述第一导电类型极区107’的正中央，所述沟槽108的宽度可以为两个所述第一导电类型极区107’之间间距的三分之一至二分之一之间，例如，在本实施例中，所述沟槽108的宽度为0.4微米～1微米之间。由于所述沟槽108是在平整的栅极结构106上通过光刻工艺及刻蚀工艺形成，且所用掩模版为高精度掩模版，因此，其尺寸和位置具有非常高的精度。
在本实施例中，两个所述第一导电类型极区107’与所述第二导电类型沟道阱区109之间的间距相等，基于此，最终的器件在源区和漏区互换时，可以保持器件特性不变。
在本实施例中，所述第二导电类型沟道阱区109的宽度为0.8微米～1.6微米之间，所述第二导电类型沟道阱区109位于所述栅极结构106下方部分的宽度为0.2微米～0.3微米之间。
在本实施例中，所述第一导电类型为N型导电，所述第二导电类型为P型导电，当然，在其它的实施中，所述第一导电类型也可以为P型导电，所述第二导电类型也可以为N型导电。
实施例2
如图5～图8所示，本实施例提供一种对称场效应晶体管的制作方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于：
所述制作方法还包括步骤：
于所述衬底10中形成两个第二导电类型的体区引出掺杂区103，两个所述体区引出掺杂区103分别形成于所述第一导电类型极区107’与所述衬底引出掺杂区102之间，并进一步进行离子注入形成第二导电类型的体区引出掺杂区103的接触区103’，以降低后期引出的接触电阻。在本实施例中，两个所述体区引出掺杂区103为镜面对称设置。
于所述体区引出掺杂区103和所述衬底引出掺杂区102之间形成两个第一导电类型的隔离掺杂区104以及于所述隔离掺杂区104的底部形成第一导电类型的隔离深阱区105，所述隔离掺杂区104与所述隔离深阱区105用于将所述体区引出掺杂区103和所述衬底引出掺杂区102电隔离，在本实施例中，进一步进行离子注入形成第一导电类型的隔离掺杂区104的接触区104’，以降低后期引出的接触电阻。在本实施例中，两个所述隔离掺杂区104为镜面对称设置。
在本实施例中，所述第一导电类型极区107’与所述体区引出掺杂区103之间、所述体区引出掺杂区103与所述隔离掺杂区104之间和所述隔离掺杂区104与所述衬底引出掺杂区102之间均形成有隔离结构101，所述隔离结构101例如可以为浅沟道隔离结构STI或场氧结构locos。
在本实施例中，所述体区引出掺杂区103与所述衬底引出掺杂区102在同一掺杂工艺中形成，且所述掺杂工艺以所述隔离结构101为阻挡层实现自对准。所述第一导电类型的隔离掺杂区104也可以与所述第一导电类型极区107’在同一掺杂工艺中形成，且所述掺杂工艺分别以所述隔离结构101和所述栅极结构106作为阻挡层实现自对准。上述掺杂工艺例如可以为离子注入工艺和退火工艺，但并不限于此处所列举的示例。
如图8所示，本实施例还提供一种对称场效应晶体管，其基本结构如实施例1，其中，与实施例1的不同之处在于：
所述衬底10中还形成有两个第二导电类型的体区引出掺杂区103，两个所述体区引出掺杂区103分别形成于所述第一导电类型极区107’与所述衬底引出掺杂区102之间。所述第二导电类型的体区引出掺杂区103中还形成有第二导电类型的体区引出掺杂区103的接触区103’，以降低后期引出的接触电阻。两个所述体区引出掺杂区103为镜面对称设置。
所述体区引出掺杂区103和所述衬底引出掺杂区102之间还形成有两个第一导电类型的隔离掺杂区104以及于所述隔离掺杂区104的底部形成第一导电类型的隔离深阱区105，所述隔离掺杂区104与所述隔离深阱区105用于将所述体区引出掺杂区103和所述衬底引出掺杂区102电隔离。所述第一导电类型的隔离掺杂区104中还形成有第一导电类型的隔离掺杂区104的接触区104’。在本实施例中，两个所述隔离掺杂区104为镜面对称设置。
在本实施例中，所述第一导电类型极区107’与所述体区引出掺杂区103之间、所述体区引出掺杂区103与所述隔离掺杂区104之间和所述隔离掺杂区104与所述衬底引出掺杂区102之间均形成有隔离结构101，所述隔离结构101例如可以为浅沟道隔离结构STI或场氧结构locos。
在本实施例中，所述体区引出掺杂区103一方面用于体区的引出，保证器件可以接地或者抬电位，另一方面，所述体区引出掺杂区103可以保证周围的结击穿电压足够高。所述隔离掺杂区104与所述隔离深阱区105用于将所述体区引出掺杂区103和所述衬底引出掺杂区102电隔离，以将所述对称场效应晶体管做成隔离管，即体区引出掺杂区103和衬底引出掺杂区102可以分开独立地为器件进行抬电位，可大大提升器件性能。
如上所述，本发明的对称场效应晶体管及其制作方法，具有以下有益效果：
本发明的对称场效应晶体管，在栅极结构106中部通过光刻工艺及刻蚀工艺形成沟槽108，沟道阱区109是在栅极结构106的沟槽108刻蚀完之后通过自对准离子注入和横向扩散形成，由于沟槽108是通过栅极结构的光刻工艺及刻蚀工艺形成的，其具有非常高的对准精度，本发明工艺稳定，沟道阱区109的位置和尺寸可以精确控制，因此，本发明所制作的沟道阱区109的尺寸可以更小从而使器件的导通电阻更低。
本发明在栅极结构106形成沟槽108的区域通过注入在衬底中形成连接掺杂区110，可以进一步降低电流流经路径上的电阻。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种对称场效应晶体管的制作方法，其特征在于，所述制作方法包括步骤：
提供一衬底，于所述衬底上形成栅极结构以及位于所述栅极结构两侧的两个第一导电类型极区，两个所述第一导电类型极区为镜面对称设置，所述衬底具有第二导电类型；
通过光刻工艺及刻蚀工艺于所述栅极结构的中部形成沟槽；
通过所述沟槽对所述衬底进行第二导电类型离子注入，并使所述第二导电类型离子横向扩散至所述栅极结构的下方以形成第二导电类型沟道阱区，所述第二导电类型沟道阱区与所述第一导电类型极区具有间距，且两个所述第一导电类型极区与所述第二导电类型沟道阱区之间的间距相等；
通过所述沟槽对所述衬底进行第一导电类型离子注入，以在所述沟槽下方的衬底中形成第一导电类型连接掺杂区。
2.根据权利要求1所述的对称场效应晶体管的制作方法，其特征在于，还包括步骤：于所述衬底中形成两个第二导电类型的衬底引出掺杂区，两个所述衬底引出掺杂区分别形成于两个所述第一导电类型极区的两外侧。
3.根据权利要求2所述的对称场效应晶体管的制作方法，其特征在于，还包括步骤：于所述衬底中形成两个第二导电类型的体区引出掺杂区，两个所述体区引出掺杂区分别形成于所述第一导电类型极区与所述衬底引出掺杂区之间；于所述体区引出掺杂区和所述衬底引出掺杂区之间形成两个第一导电类型的隔离掺杂区以及于所述隔离掺杂区的底部形成第一导电类型的隔离深阱区，所述隔离掺杂区与所述隔离深阱区用于将所述体区引出掺杂区和所述衬底引出掺杂区电隔离。
4.根据权利要求3所述的对称场效应晶体管的制作方法，其特征在于：两个所述体区引出掺杂区为镜面对称设置，两个所述衬底引出掺杂区为镜面对称设置，两个所述隔离掺杂区为镜面对称设置。
5.一种对称场效应晶体管，其特征在于，所述对称场效应晶体管是由权利要求1～4中任一项所述的对称场效应晶体管的制作方法形成，包括：
衬底，所述衬底上形成栅极结构以及位于所述栅极结构两侧的两个第一导电类型极区，所述衬底具有第二导电类型，所述栅极结构的中部形成有沟槽；
第二导电类型沟道阱区，形成于所述沟槽下方的所述衬底中，所述第二导电类型沟道阱区横向扩散至所述栅极结构的下方，所述第二导电类型沟道阱区与所述第一导电类型极区具有间距；
第一导电类型连接掺杂区，形成于所述沟槽对应的所述第二导电类型沟道阱区内。
6.根据权利要求5所述的对称场效应晶体管，其特征在于：两个所述第一导电类型极区为镜面对称设置，且两个所述第一导电类型极区与所述第二导电类型沟道阱区之间的间距相等。
7.根据权利要求5所述的对称场效应晶体管，其特征在于：所述衬底中还形成有两个第二导电类型的衬底引出掺杂区，两个所述衬底引出掺杂区分别形成于两个所述第一导电类型极区的两外侧。
8.根据权利要求5所述的对称场效应晶体管，其特征在于：所述衬底中还形成有两个第二导电类型的体区引出掺杂区，两个所述体区引出掺杂区分别形成于所述第一导电类型极区与所述衬底引出掺杂区之间，所述体区引出掺杂区和所述衬底引出掺杂区之间还形成有两个第一导电类型的隔离掺杂区以及于所述隔离掺杂区的底部形成第一导电类型的隔离深阱区，所述隔离掺杂区与所述隔离深阱区用于将所述体区引出掺杂区和所述衬底引出掺杂区电隔离。
9.根据权利要求8所述的对称场效应晶体管，其特征在于：两个所述体区引出掺杂区为镜面对称设置，两个所述衬底引出掺杂区为镜面对称设置，两个所述隔离掺杂区为镜面对称设置。
10.根据权利要求5所述的对称场效应晶体管，其特征在于：所述沟槽的宽度为0.4微米～1微米之间，所述沟道阱区的宽度为0.8微米～1.6微米之间。
CN202110745665.5A 2021-07-01 2021-07-01 对称场效应晶体管及其制作方法 Active CN115566062B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110745665.5A CN115566062B (zh) 2021-07-01 2021-07-01 对称场效应晶体管及其制作方法
PCT/CN2022/101103 WO2023274062A1 (zh) 2021-07-01 2022-06-24 对称场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110745665.5A CN115566062B (zh) 2021-07-01 2021-07-01 对称场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN115566062A CN115566062A (zh) 2023-01-03
CN115566062B true CN115566062B (zh) 2023-11-10

Family

ID=84690068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110745665.5A Active CN115566062B (zh) 2021-07-01 2021-07-01 对称场效应晶体管及其制作方法

Country Status (2)

Country Link
CN (1) CN115566062B (zh)
WO (1) WO2023274062A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825611A (zh) * 2000-12-28 2006-08-30 佳能株式会社 半导体器件及其制造方法和喷液设备
CN103996680A (zh) * 2013-02-20 2014-08-20 台湾积体电路制造股份有限公司 高电压晶体管结构及其方法
CN104299998A (zh) * 2013-09-26 2015-01-21 成都芯源系统有限公司 一种ldmos器件及其制作方法
CN110610860A (zh) * 2018-06-14 2019-12-24 美格纳半导体有限公司 半导体器件及用于制造半导体器件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2405466B1 (en) * 2010-07-05 2014-04-23 ams AG Symmetric LDMOS transistor and method of production
KR102224364B1 (ko) * 2019-10-02 2021-03-05 주식회사 키 파운드리 고전압 반도체 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825611A (zh) * 2000-12-28 2006-08-30 佳能株式会社 半导体器件及其制造方法和喷液设备
CN103996680A (zh) * 2013-02-20 2014-08-20 台湾积体电路制造股份有限公司 高电压晶体管结构及其方法
CN104299998A (zh) * 2013-09-26 2015-01-21 成都芯源系统有限公司 一种ldmos器件及其制作方法
CN110610860A (zh) * 2018-06-14 2019-12-24 美格纳半导体有限公司 半导体器件及用于制造半导体器件的方法

Also Published As

Publication number Publication date
CN115566062A (zh) 2023-01-03
WO2023274062A1 (zh) 2023-01-05

Similar Documents

Publication Publication Date Title
KR100690924B1 (ko) 반도체 집적 회로 장치와 그 제조 방법
US8153484B2 (en) Metal-oxide-semiconductor device having trenched diffusion region and method of forming same
KR20100027415A (ko) 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
US10593781B2 (en) Semiconductor device and fabrication method thereof
CN108346696A (zh) Ldmos器件及其制造方法
US9935176B1 (en) Method for fabricating LDMOS using CMP technology
US7531880B2 (en) Semiconductor device and manufacturing method thereof
CN111696984B (zh) 半导体器件及其制作方法
CN105977285A (zh) 半导体器件及其制造方法
CN112397591A (zh) 包含ldmos晶体管的半导体器件及制作方法
CN115566062B (zh) 对称场效应晶体管及其制作方法
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
WO2022017110A1 (zh) 一种半导体器件的制造方法、半导体器件
CN114823532A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
US20150325486A1 (en) Semiconductor device and method for producing the same
US20180342577A1 (en) Semiconductor device and method of manufacturing the same
CN111668306B (zh) 半导体元件
CN212461702U (zh) 功率半导体器件
CN116705849B (zh) 一种半导体结构及半导体结构的制备方法
EP4152371A1 (en) Fin-based field effect transistor (finfet) device with enhanced on-resistance and breakdown voltage
TWI781289B (zh) 製造高電壓半導體裝置的方法
KR20110078879A (ko) 수평형 디모스 트랜지스터의 제조방법
CN116435260A (zh) 半导体装置的制作方法
TWI623103B (zh) 橫向擴散金屬氧化物半導體電晶體及其製作方法
KR100266689B1 (ko) 고전압 수평 확산 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant