以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易にするため省略して示すことがある。
第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
また、電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
また、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、ソースおよびドレインの機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
なお、本実施の形態に記載の内容は、適宜組み合わせて用いることができる。
1.酸化物半導体層を含む多層膜について
以下では、トランジスタに用いると安定した電気特性となる酸化物半導体層を含む多層膜について説明する。
1−1.多層膜の構造
本項では、多層膜の構造について説明する。
図1(A)乃至図1(D)に、多層膜106の断面構造を示す。多層膜106は、酸化物層106aと、酸化物層106a上に設けられた酸化物半導体層106bと、酸化物半導体層106b上に設けられた酸化物層106cと、少なくとも酸化物半導体層106bの側面に接して設けられた酸化物層106dと、を有する。なお、酸化物層106dは曲面を有する。
図1(A)および図1(B)に示す多層膜106の一断面の一側面において、酸化物層106dは、一つの接触円(曲率円ともいう。)をからなる曲率(曲面)を有する。また、図1(C)および図1(D)に示す多層膜106の一断面の一側面において、酸化物層106dは上端部および下端部にそれぞれ一つの接触円からなる曲率を有する。
多層膜106は、図1(A)および図1(C)に示すように、酸化物層106a、酸化物半導体層106bおよび酸化物層106cの側面と酸化物層106aの下面との為す角度がほぼ垂直であってもよく、図1(B)および図1(D)に示すように傾斜(テーパー角)を有してもよい。
このように、多層膜106の一部である側面に曲面を有する酸化物層106dを有することにより、多層膜106を用いたトランジスタの形状不良の発生を抑制することができる。
1−1−1.多層膜の端部を構成する酸化物層
酸化物層106dが有する曲面について図2を用いて説明する。
図2(A)は、図1(A)および図1(B)に示した多層膜106の一断面の一側面に対応する酸化物層106dの断面図である。図2(A)に示す酸化物層106dは、曲率半径がrである接触円からなる曲率を有する。なお、曲率半径とは、曲率の接触円の半径と等しい。
図2(B)は、図1(C)および図1(D)に示した多層膜106の一断面の一側面に対応する酸化物層106dの断面図である。図2(B)に示す酸化物層106dは、曲率半径がrである接触円からなる曲率を上端部および下端部にそれぞれ有する。なお、上端部、下端部の曲率は、それぞれ異なる曲率半径を有しても構わない。
図2(C)に示す酸化物層106dは、曲率半径がrである接触円からなる曲率を有する。なお、酸化物層106dは、異なる接触円からなる曲率を二カ所または三カ所有しても構わない。
このとき、曲率半径rは、多層膜106の厚さt(酸化物層106a、酸化物半導体層106bおよび酸化物層106cの合計の厚さ)に対し、50分の1以上50倍以下、好ましくは20分の1以上20倍以下、さらに好ましくは10分の1以上10倍以下、より好ましくは5分の1以上5倍以下とする。
1−2.多層膜の形成機構
曲面を有する106dを有する多層膜106の形成機構について説明する。
1−2−1.形成機構(1)
曲面を有する106dを有する多層膜106の形成機構の一例を、図3乃至図5を用いて説明する。
まず、下地絶縁膜132上に設けられた酸化物層136aと、酸化物層136a上に設けられた酸化物半導体層136bと、酸化物半導体層136b上に設けられた酸化物層136cと、を有する多層膜を準備する(図3(A)参照。)。
次に、酸化物層136c上の一部にレジストマスク140を形成する(図3(B)参照。)。
次に、ドライエッチング法によって、レジストマスク140の設けられていない領域の酸化物層136cおよび酸化物半導体層136bをエッチングし、酸化物層136aを露出させる(図3(C)参照。)。
次に、ドライエッチング法によって、露出した酸化物層136aをエッチングしていく(図4(A)参照。)。このとき、酸化物層136aの反応生成物が、多層膜の少なくとも酸化物半導体層106bの側面に再付着し、側壁保護膜(ラビットイヤーとも呼べる。)である酸化物層を形成する。なお、酸化物層136aの反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマ150を介して再付着する。ドライエッチングの条件は、例えば、エッチングガスとして三塩化ホウ素ガスおよび塩素ガスを用い、誘導結合プラズマ(ICP:Inductively Coupled Plasma)電力および基板バイアス電力を印加して行えばよい。
続けて酸化物層136aをエッチングしていくことで、酸化物層106aおよび酸化物層137dを形成する。この際、下地絶縁膜132も一部がエッチングされて、下地絶縁膜133となる(図4(B)参照。)。
なお、酸化物層137dは、酸化物層136aの反応生成物であるため、エッチング時に用いたエッチングガス由来の成分(塩素、ホウ素など)が残存する。当該成分が大気中などの水分などと反応すると、酸化物層137dはさらにエッチングされる。
次に、エッチングされた酸化物層137dに残存するエッチングガス由来の成分をアッシング処理によって除去することで、酸化物層106dとなる酸化物層を形成する。
次に、レジストマスク140を除去する。
次に、酸化性ガスを含む雰囲気で加熱処理を行い、酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dとなる酸化物層の酸素欠損を低減する。特に、酸化物層106dとなる酸化物層は、エッチング時の反応生成物から形成されるため、酸素欠損が生じやすい。従って、酸化物層106dとなる酸化物層は、前述のアッシング処理および当該加熱処理によって、キャリア密度の極めて小さな酸化物層106dとする(図4(C)参照。)。なお、酸化性ガスとは、酸素、亜酸化窒素、オゾンなどのガスをいう。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。加熱処理の雰囲気は、酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。または、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。
以上のようにして、曲面を有する酸化物層106dを有する多層膜106を形成することができる。従って、曲面を有する酸化物層106dを有する多層膜106を形成するためには、酸化物層106dを形成するために専用のフォトマスクなどは必要ないことがわかる。
また、このようにして形成された酸化物層106a、酸化物層106cおよび酸化物層106dは厳密に区別のつかない場合がある。そのため、酸化物層106a、酸化物層106cおよび酸化物層106dをまとめて酸化物層105と呼んでもよい。図5(A)に示すように、酸化物半導体層106bを包む酸化物層105をあわせて多層膜106としてもよい。
次に、下地絶縁膜133をエッチングすることで、複数の段差(ここでは2段)を有する下地絶縁膜102を形成しても構わない(図5(B)参照。)。下地絶縁膜102が2段の段差を有する、を換言すると、下地絶縁膜102が厚さの異なる三つの領域を有する、となる。
1−2−2.形成機構(2)
曲面を有する106dを有する多層膜106の形成機構の一例を、図6および図7を用いて説明する。
まず、下地絶縁膜132上に設けられた酸化物層136aと、酸化物層136a上に設けられた酸化物半導体層136bと、酸化物半導体層136b上に設けられた酸化物層136cと、を有する多層膜を準備する(図6(A)参照。)。
次に、酸化物層136c上の一部にレジストマスク140を形成する(図6(B)参照。)。
次に、ドライエッチング法によって、レジストマスク140の設けられていない領域の酸化物層136c、酸化物半導体層136bおよび酸化物層136aをエッチングし、それぞれ酸化物層156c、酸化物半導体層156bおよび酸化物層156aとする。このとき、下地絶縁膜132も一部がエッチングされて下地絶縁膜152となる(図6(C)参照。)。なお、酸化物層156c、酸化物半導体層156bおよび酸化物層156aはテーパー角を有する。
次に、ドライエッチング法によって、酸化物層156c、酸化物半導体層156bおよび酸化物層156aをエッチングし、それぞれ酸化物層106c、酸化物半導体層106bおよび酸化物層106aを形成する。このとき、酸化物層156aの反応生成物が、多層膜の側面に再付着し、側壁保護膜(ラビットイヤーとも呼べる。)である酸化物層106dとなる酸化物層を形成する。なお、酸化物層156aの反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマを介して再付着する。この際、下地絶縁膜152も一部がエッチングされて、下地絶縁膜102となる(図7(A)参照。)。
なお、酸化物層106dとなる酸化物層は、酸化物層156aの反応生成物であるため、エッチング時に用いたエッチングガス由来の成分(塩素、ホウ素など)が残存する。
次に、酸化物層106dとなる酸化物層に残存するエッチングガス由来の成分をアッシング処理によって除去する。
次に、レジストマスク140を除去する。
次に、酸化性ガスを含む雰囲気で加熱処理を行い、酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dとなる酸化物層の酸素欠損を低減すると好ましい。特に、酸化物層106dとなる酸化物層は、エッチング時の反応生成物から形成されるため、酸素欠損が生じやすい。従って、酸化物層106dとなる酸化物層は、前述のアッシング処理および当該加熱処理によって、キャリア密度の極めて小さな酸化物層106dとする(図7(B)参照。)。
以上のようにして、曲面を有する酸化物層106dを有する多層膜106を形成することができる。従って、曲面を有する酸化物層106dを有する多層膜106を形成するためには、酸化物層106dを形成するために専用のフォトマスクなどは必要ないことがわかる。
上述したように、酸化物層106dは、酸化物層106aとなる酸化物層136aの反応生成物から形成される。そのため、酸化物層106aと酸化物層106dとは、分析などによって区別がつかないことがある。換言すると、酸化物層106dは酸化物層106aと同様の物性を有する酸化物層となることがある。従って、酸化物層106dの物性について、特に記載がない場合、酸化物層106aについての記載を参照することができる。また、酸化物層106cについても、酸化物層106aと同様の構成である場合に、酸化物層106dと区別がつかないことがある。そのため、酸化物層106a、酸化物層106cおよび酸化物層106dをまとめて酸化物層105と呼んでもよい。図7(C)に示すように、酸化物半導体層106bを包む酸化物層105をあわせて多層膜106としてもよい。
多層膜106は、酸化物層106a、酸化物層106cおよび酸化物層106dによって、酸化物半導体層106bが包まれている(覆われている)構造を有する。従って、酸化物半導体層106bへの不純物の混入を小さくできる。また、酸化物半導体層106bは他の酸化物層との間に準位を有さないため、キャリア移動度(電子移動度)を高くすることができる。
1−3.多層膜の物性
本項では、多層膜の物性について説明する。
1−3−1.多層膜の組成
以下では、多層膜106、ならびに多層膜106を構成する酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dの組成について説明する。
酸化物層106aは、酸化物半導体層106bを構成する元素一種以上、または二種以上から構成される酸化物層である。なお、酸化物半導体層106bは少なくともインジウムを含むと、キャリア移動度(電子移動度)が高くなるため好ましい。酸化物半導体層106bを構成する元素一種以上、または二種以上から酸化物層106aが構成されるため、酸化物半導体層106bと酸化物層106aとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物層106aは、例えば、アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層106bよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層106aとして、酸化物半導体層106bよりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。即ち、酸化物層106aは酸化物半導体層106bよりも酸素欠損が生じにくい酸化物層である。
または、酸化物半導体層106bがIn−M−Zn酸化物であり、酸化物層106aもIn−M−Zn酸化物であるとき、酸化物層106aをIn:M:Zn=x1:y1:z1[原子数比]、酸化物半導体層106bをIn:M:Zn=x2:y2:z2[原子数比]とすると、y1/x1がy2/x2よりも大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y1/x1がy2/x2よりも1.5倍以上大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。さらに好ましくは、y1/x1がy2/x2よりも2倍以上大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。より好ましくは、y1/x1がy2/x2よりも3倍以上大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。このとき、酸化物半導体層106bにおいて、y1がx1以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、y1がx1の3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、y1はx1と同じか3倍未満であると好ましい。
また、酸化物層106cは、酸化物半導体層106bを構成する元素一種以上、または二種以上から構成される。酸化物半導体層106bを構成する元素一種以上、または二種以上から酸化物層106cが構成されるため、酸化物半導体層106bと酸化物層106cとの界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第2のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物層106cを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
例えば、酸化物層106cは、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層106bよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層106cとして、酸化物半導体層106bよりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。即ち、酸化物層106cは酸化物半導体層106bよりも酸素欠損が生じにくい酸化物層である。
または、酸化物半導体層106bがIn−M−Zn酸化物であり、酸化物層106cもIn−M−Zn酸化物であるとき、酸化物半導体層106bをIn:M:Zn=x2:y2:z2[原子数比]、酸化物層106cをIn:M:Zn=x3:y3:z3[原子数比]とすると、y3/x3がy2/x2よりも大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y3/x3がy2/x2よりも1.5倍以上大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。さらに好ましくは、y3/x3がy2/x2よりも2倍以上大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。より好ましくは、y3/x3がy2/x2よりも3倍以上大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。このとき、酸化物半導体層106bにおいて、y2がx2以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、y2がx2の3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、y2はx2と同じか3倍未満であると好ましい。
酸化物層106dは、酸化物層106aの記載を参照する。酸化物層106dは、多層膜106の側面を形成する層である。そのため、酸化物層106dが酸素欠損の生じにくい層である場合、酸化物層106dと酸化物半導体層106bとの界面に、該界面をチャネルとしたしきい値電圧の異なる第2のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物層106dを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。第2のトランジスタによる電気特性のばらつきは、チャネル長の小さいトランジスタほど顕著となる。従って、微細化されたトランジスタほど、酸化物層106dを設けることにより高い効果を奏する。
なお、酸化物層106cに含まれるインジウムが外方拡散すると、トランジスタの電気特性を劣化させることがあるため、酸化物層106cは、酸化物半導体層106bよりもインジウムの原子数比が小さいことが好ましい。
なお、酸化物層106aおよび酸化物層106dは、酸化物層106cよりも酸素欠損の生じにくい酸化物層とすると好ましい。また、酸化物層106aおよび酸化物層106dは、酸化物層106cよりも高い絶縁性を有する酸化物層であると好ましい。酸化物層106aおよび酸化物層106dが、酸化物層106cよりも酸素欠損が生じにくく、高い絶縁性を有するためには、酸化物層106aおよび酸化物層106dに含まれる、酸素欠損が酸化物層に生じることを抑制する元素、または酸素との結合力が強い金属元素を、酸化物層106cよりも高い濃度で含むとよい。
なお、酸化物層106aの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、酸化物半導体層106bの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。なお、酸化物層106cの厚さは、3nm以上50nm以下、好ましくは3nm以上20nm以下とする。ただし、酸化物層106aおよび酸化物層106dの厚さは、酸化物層106cよりも大きい方が好ましい。換言すると、酸化物層106cの厚さは、酸化物層106aおよび酸化物層106dよりも小さい方が好ましい。
次に、多層膜106に用いる酸化物層106a、酸化物層106cおよび酸化物層106dに適用可能な酸化物層について、スパッタリング法で成膜し、1μm以上のパーティクル数を測定した。
測定は、酸化ガリウムターゲットを用いて成膜した試料、Ga−Zn酸化物(Ga:Zn=2:5[原子数比])ターゲットを用いて成膜した試料、In−Ga−Zn酸化物(In:Ga:Zn=3:1:2[原子数比])ターゲットを用いて成膜した試料、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])ターゲットを用いて成膜した試料、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])ターゲットを用いて成膜した試料について行った。
図8より、酸化ガリウムターゲットを用いて成膜した試料およびGa−Zn酸化物ターゲットを用いて成膜した場合、酸化物層が厚くなるほど1μm以上のパーティクル数が急増していくことがわかった。一方、In−Ga−Zn酸化物ターゲットを用いて成膜した場合、酸化物層が厚くなっても比較的1μm以上のパーティクル数が増大しにくいことがわかった。
従って、スパッタリング法で成膜する場合、パーティクル数増大の観点から、インジウムを含むターゲットを用いると好ましい。また、ガリウムの原子数比が比較的小さい酸化物ターゲットを用いることが好ましいとわかる。特に、インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、DC放電およびAC放電が容易となるため、大面積の基板へ対応しやすくなる。従って、半導体装置の生産性を高めることができる。
1−3−2.多層膜の不純物
以下では、多層膜106を構成する各層におけるシリコン濃度について、図9を用いて説明する。
ここで、酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を300℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
シリコンウェハ上に多層膜106を設け、加熱処理なしの試料と450℃にて2時間加熱処理を行った試料を準備し、飛行時間二次イオン質量分析(ToF−SIMS:Time−of−flight secondary ion mass spectrometer)によって、深さ方向のInを示す二次イオン強度、Gaを示す二次イオン強度、Znを示す二次イオン強度およびSiO3濃度[atoms/cm3]を示す。多層膜106は、厚さが10nmの酸化物層106aと、酸化物層106a上に設けられた厚さが10nmの酸化物半導体層106bと、酸化物半導体層106b上に設けられた厚さが10nmの酸化物層106cと、を有する。
図9より、多層膜106を構成する各層の組成は、成膜時のターゲットの組成によって変化することがわかる。ただし、各層の組成について、図9から単純な比較を行うことはできない。
図9より、多層膜106のシリコンウェハと酸化物層106aとの界面、および酸化物層106cの上面において、SiO3濃度が高くなることがわかった。また、酸化物半導体層106bのSiO3濃度がToF−SIMSの検出下限である1×1018atoms/cm3程度であることがわかった。これは、酸化物層106aおよび酸化物層106cがあることにより、シリコンウェハや表面汚染などに起因したシリコンが酸化物半導体層106bにまで影響することがなくなったと考えられる。
また、図9に示すas−depo(加熱処理なしの試料)と加熱処理後の試料との比較により、加熱処理によってシリコンの拡散は起こりにくく、成膜時の混合が主であることがわかる。
多層膜106を用いたトランジスタに安定した電気特性を付与するためには、酸化物半導体層106bを高純度真性化することが有効である。具体的には、酸化物半導体層106bのキャリア密度を、1×1017/cm3未満、1×1015/cm3未満、または1×1013/cm3未満とすればよい。酸化物半導体層106bにおいて、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。酸化物半導体層106b中の不純物濃度を低減するためには、近接する酸化物層106a中および酸化物層106c中の不純物濃度も酸化物半導体層106bと同程度まで低減することが好ましい。
特に、酸化物半導体層106bにシリコンが高い濃度で含まれることにより、酸化物半導体層106bにシリコンに起因する不純物準位が形成される。該不純物準位は、トラップとなり、トランジスタの電気特性を劣化させることがある。トランジスタの電気特性の劣化を小さくするためには、酸化物半導体層106bのシリコン濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とすればよい。また、酸化物層106aと酸化物半導体層106bとの界面、および酸化物半導体層106bと酸化物層106cとの界面のシリコン濃度についても、1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
また、酸化物半導体層106b中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体層106bを真性または実質的に真性とするためには、酸化物半導体層106b中の水素濃度は、SIMSにおいて、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1018atoms/cm3以下とする。また、窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
なお、酸化物半導体層106bにシリコンおよび炭素が高い濃度で含まれることにより、酸化物半導体層106bの結晶性を低下させることがある。酸化物半導体層106bの結晶性を低下させないためには、酸化物半導体層106bのシリコン濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とすればよい。また、酸化物半導体層106bの結晶性を低下させないためには、酸化物半導体層106bの炭素濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とすればよい。多層膜106の結晶性については、後述する。
1−3−3.多層膜のバンド構造
以下では、多層膜106のバンド構造を用いて、多層膜106を構成する酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dについて説明する。
酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dの伝導帯下端のエネルギーが、それぞれEcS1、EcS2、EcS3およびEcS4のとき、数式(1)に示す関係を満たすように酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dを選択する。
ここで、真空準位と伝導帯下端のエネルギーとの差(電子親和力ともいう。)は、真空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT−300)を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(PHI社 VersaProbe)を用いて測定できる。
具体的には、酸化物層106aは、上記数式(1)を満たし、かつ伝導帯下端のエネルギーが酸化物半導体層106bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物層である。
また、酸化物層106cは、上記数式(1)を満たし、かつ伝導帯下端のエネルギーが酸化物半導体層106bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物層である。
酸化物層106dは、上記数式(1)を満たし、かつ伝導帯下端のエネルギーが酸化物半導体層106bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物層である。なお、酸化物層106dと酸化物半導体層106bとの伝導帯下端のエネルギー差が大きいほど(障壁が高いほど)、酸化物層106dと酸化物半導体層106bとの界面に第2のトランジスタが形成されにくくなる。
図10(A)に、バンド構造を示す多層膜106の断面図を示す。図10(B)は、図10(A)に示す多層膜106の一点鎖線G1−G2におけるバンド構造である。また、図10(C)は、図10(A)に示す多層膜106の一点鎖線G3−G4におけるバンド構造である。図10(B)および図10(C)では、酸化物層106a、酸化物層106cおよび酸化物層106dと接して伝導帯下端のエネルギーが十分大きい絶縁膜(例えば酸化シリコン膜)を設けた場合について説明する。
数式(1)の関係を満たす酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dを選択することにより、多層膜106は、伝導帯下端のエネルギーが最も低い酸化物半導体層106bを、酸化物半導体層106bよりも伝導帯下端のエネルギーが高い酸化物層106a、酸化物層106cおよび酸化物層106dが囲んだバンド構造となる(図10(B)および図10(C)参照。)。
また、酸化物層106aと酸化物半導体層106bとの間、酸化物半導体層106bと酸化物層106cとの間、および酸化物半導体層106bと酸化物層106dとの間において、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該バンド構造を有する多層膜106において、電子は酸化物半導体層106bを主として移動することになる。そのため、多層膜106の外側である絶縁膜との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、多層膜106を構成する層と層との間に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、多層膜106の酸化物半導体層106bは高い電子移動度を有する。
なお、図11に示すように、酸化物層106aおよび酸化物層106cと、絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物層106aおよび酸化物層106cがあることにより、酸化物半導体層106bと当該トラップ準位とを遠ざけることができる。ただし、EcS1またはEcS3と、EcS2とのエネルギー差が小さい場合、酸化物半導体層106bの電子が酸化物層106aまたは酸化物層106cを超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
同様に、酸化物層106dと、絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物層106dがあることにより、酸化物半導体層106bと当該トラップ準位とを遠ざけることができる。ただし、EcS4と、EcS2とのエネルギー差が小さい場合、酸化物半導体層106bの電子が酸化物層106dを超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、EcS1、EcS3およびEcS4と、EcS2とのエネルギー差を、それぞれ0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため、好ましい。
ここで、加熱処理によって多層膜106中の酸素が、350℃または450℃の加熱処理後に拡散する様子を図12を用いて説明する。
図12に、多層膜106のうち、いずれかの層を18O2ガスを用いて成膜した試料について、SIMSを行い、深さ方向における18Oの濃度分布を測定した結果を示す。
ここで、酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=3:1:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。
ここで、図12(A)は、酸化物層106aに18O2ガスを用い、そのほかの層には18O2ガスを用いていない試料の酸化物層106aおよび酸化物半導体層106bの界面を含む深さ方向における18Oの濃度分布である。加熱処理なし(as−depoと表記、点線)と比べ、350℃加熱処理後(350℃加熱後と表記、一点鎖線)および450℃加熱処理後(450℃加熱後と表記、実線)では、18Oが酸化物層106aから酸化物半導体層106bまで拡散していることがわかった。
また、図12(B)は、酸化物半導体層106bに18O2ガスを用い、そのほかの層には18O2ガスを用いていない試料の酸化物半導体層106bおよび酸化物層106cの界面を含む深さ方向における18Oの濃度分布である。加熱処理なし(as−depoと表記、点線)と比べ、350℃加熱処理後(350℃加熱後と表記、一点鎖線)および450℃加熱処理後(450℃加熱後と表記、実線)では、18Oが酸化物半導体層106bから酸化物層106cまで拡散していることがわかった。
また、図12(C)は、酸化物半導体層106bに18O2ガスを用い、そのほかの層には18O2ガスを用いていない試料の酸化物層106aおよび酸化物半導体層106bの界面を含む深さ方向における18Oの濃度分布である。加熱処理なし(as−depoと表記、点線)および350℃加熱処理後(350℃加熱後と表記、一点鎖線)と比べ、450℃加熱処理後(450℃加熱後と表記、実線)では、18Oが酸化物半導体層106bから酸化物層106aまで拡散していることがわかった。
図12に示すように、多層膜106中で酸素は相互に拡散し合っている。即ち、酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dのいずれかの組み合わせにより形成される界面は、お互いの構成元素が混ざり合った層(混合層ともいう。)を形成していることがわかる。なお、混合層は、混ざり合った層と層との中間の性質を有する。
多層膜106中の局在準位を低減することで、多層膜106を用いたトランジスタに安定した電気特性を付与することができる。以下では、多層膜106の局在準位について、一定光電流測定法(CPM:Constant Photocurrent Method)によって評価した。
なお、トランジスタが高い電界効果移動度を有し、かつ安定した電気特性を有するためには、多層膜106中のCPM測定で得られる局在準位による吸収係数を、1×10−3cm−1未満、好ましくは3×10−4cm−1未満とすればよい。
CPM測定を行った試料について以下に説明する。
酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
ここで、CPM測定の精度を高めるため、多層膜106はある程度の厚さが必要となる。具体的には、多層膜106に含まれる酸化物層106aの厚さを30nm、酸化物半導体層106bの厚さを100nm、酸化物層106cの厚さを30nmとした。
CPM測定では、試料である多層膜106に接して設けられた第1の電極および第2の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射光量から吸光係数を導出することを各波長にて行うものである。CPM測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー(波長より換算)における吸光係数が増加する。この吸光係数の増加分に定数を掛けることにより、試料の欠陥密度を導出することができる。
図13(A)に、分光光度計によって測定した吸収係数(点線)と、CPMによって測定した吸収係数(実線)とを多層膜106の各層のエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。なお、CPMによって測定した吸収係数より得られたアーバックエネルギーは78.7meVであった。図13(A)の破線丸で囲んだエネルギー範囲においてCPMによって測定した吸収係数からバックグラウンド(細点線)を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した(図13(B)参照。)。その結果、本試料の局在準位による吸収係数は、2.02×10−4cm−1であることがわかった。
ここで得られた局在準位は、不純物や欠陥に起因する準位と考えられる。従って、多層膜106は、不純物や欠陥に起因する準位が極めて少ないことがわかった。即ち、多層膜106を用いたトランジスタは高い電界効果移動度を有し、かつ安定した電気特性を有することがわかる。
1−3−4.多層膜の結晶性
以下では、多層膜106に含まれる酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dの結晶性について説明する。
多層膜106において、酸化物層106a、酸化物半導体層106b、酸化物層106cおよび酸化物層106dは非晶質または結晶質となる。ここで、結晶質とは、微結晶、多結晶、単結晶などをいう。また、結晶部が含まれる場合は全て結晶質である。
多層膜106において、少なくとも酸化物半導体層106bは結晶質であることが好ましい。特に、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)であると好ましい。
なお、CAAC−OSは、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OSは、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。
CAAC−OSに含まれる結晶部は、c軸がCAAC−OSの被成膜面の法線ベクトルまたは上面の法線ベクトルに平行な方向に揃い、かつa−b面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OSにおいて、結晶部の分布が一様でなくてもよい。例えば、CAAC−OSの結晶部は、被成膜面の近傍に対し上面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OSへ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
CAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、安定した電気特性を有する。
酸化物半導体層106bをCAAC−OSとするためには、下地である酸化物層106aがCAAC−OSと同様の結晶質であるか、非晶質であると好ましい。また、酸化物半導体層106bがCAAC−OSであるとき、酸化物半導体層106bを下地とする酸化物層106cはCAAC−OSと同様の結晶質となりやすい。ただし、酸化物層106cは結晶質に限定されず、非晶質であっても構わない。
なお、酸化物層106dは、非晶質または結晶質のいずれであっても構わない。
多層膜106を用いたトランジスタにおいて、酸化物半導体層106bはチャネルとなる層であるため、酸化物半導体層106bが高い結晶性を有すると、トランジスタに安定した電気特性を付与できるため好ましい。
ここでは、多層膜106の結晶性について、透過電子顕微鏡(TEM:Transmission Electron Microscope)によって原子配列を評価した。以下に、図14を用いて説明する。
ここで、酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を400℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
図14は、シリコンウェハ上に設けられた酸化シリコン膜上に設けられた多層膜106を含む各試料の透過電子像である。なお、各試料に対し、加熱処理は行っていない。透過電子像は、日立透過電子顕微鏡H−9500を用いて測定した。
ここで、多層膜106は、酸化物層106aを厚さが20nmのIn−Ga−Zn酸化物とし、酸化物半導体層106bを厚さが15nmのIn−Ga−Zn酸化物とし、酸化物層106cを厚さが5nmのIn−Ga−Zn酸化物とした。図14(A)に酸化物層106a、酸化物半導体層106bおよび酸化物層106cを含む透過電子像を示す。図14(B)は、酸化物半導体層106bと酸化物層106cとの界面近傍の拡大図であり、図14(C)は酸化物層106aと酸化物半導体層106bとの界面近傍の拡大図であり、図14(D)は酸化シリコン膜と酸化物層106aとの界面近傍の拡大図である。
図14より、酸化物層106aは非晶質であることがわかった。なお、酸化物層106cは、酸化物半導体層106bとの界面近傍に結晶部を有する結晶質であることがわかった。また、酸化物半導体層106bは、酸化物層106aとの界面から高い結晶性を有する結晶質であることがわかった。なお、酸化物半導体層106bの結晶部の原子配列は、酸化物半導体層106bの上面と平行な面に並んだ層状の配列を形成することがわかった。また、酸化物半導体層106bの結晶部と結晶部の間に明確な結晶粒界は見られなかった。
酸化物半導体層106bが結晶質であったことは、図9に示したToF−SIMSの結果とも適合する。即ち、酸化物層106aおよび酸化物層106cによって酸化物半導体層106bへのシリコンなどの不純物の混入が少なくなり、酸化物半導体層106bの結晶性の低下が起こらなかったと考えられる。
このように、チャネルが形成される酸化物半導体層106bが高い結晶性を有し、かつ不純物や欠陥などに起因する準位が少ないと考えられるため、多層膜106を用いたトランジスタは安定した電気特性を有することがわかる。
ここでは、絶縁表面上、非晶質膜上または非晶質絶縁膜上に、高い結晶性を有する酸化物半導体層が形成されるモデルについて、図15乃至図17を用いて説明する。
図15(A)は、高い配向性を有する多結晶酸化物半導体を含むターゲット1000にイオン1001が衝突し、結晶性を有するスパッタリング粒子1002が剥離する様子を示した模式図である。結晶粒は、ターゲット1000の表面と平行な劈開面を有する。また、結晶粒は、原子間の結合の弱い部分を有する。結晶粒にイオン1001が衝突した際に、原子間の結合の弱い部分の原子間結合が切れる。従って、スパッタリング粒子1002は、劈開面および原子間の結合の弱い部分によって切断され、平板状(またはペレット状)で剥離する。スパッタリング粒子1002のc軸方向は、スパッタリング粒子1002の平面に垂直な方向である(図15(B)参照。)。なお、スパッタリング粒子1002の有する平面の円相当径は、結晶粒の平均粒径の1/3000以上1/20以下、好ましくは1/1000以上1/30以下である。なお、面の円相当径とは、面の面積と等しい正円の直径をいう。
または、結晶粒の一部が劈開面から粒子として剥離し、プラズマ1005に曝されることで原子間の結合の弱い部分から結合が切れ、複数のスパッタリング粒子1002が生成される。
イオン1001として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。具体的には、イオン1001がターゲット1000の表面に衝突した際に、ターゲット1000の結晶性が低下すること、または非晶質化することを抑制できる。
ここで、高い配向性を有する多結晶酸化物半導体を含むターゲット1000の一例として、図16(A)に、結晶のa−b面と平行に見たときのIn−Ga−Zn酸化物の結晶構造を示す。また、図16(A)において、破線で囲った部分を拡大し図16(B)に示す。
例えば、In−Ga−Zn酸化物に含まれる結晶粒において、図16(B)に示すガリウム原子または/および亜鉛原子ならびに酸素原子を有する第1の層と、ガリウム原子または/および亜鉛原子ならびに酸素原子を有する第2の層と、の間の面が劈開面である。これは、第1の層および第2の層の有するマイナスの電荷を有する酸素原子同士が近距離にあるためである(図16(B)の囲み部参照。)。このように、劈開面はa−b面に平行な面である。また、図16に示したIn−Ga−Zn酸化物の結晶は六方晶であるため、前述の平板状の結晶粒は内角が120°である正六角形の面を有する六角柱状となりやすい。
スパッタリング粒子1002は、帯電させることが好ましい。なお、スパッタリング粒子1002の角部にそれぞれ同じ極性の電荷がある場合、スパッタリング粒子1002の形状が維持されるよう相互作用が起こる(反発し合う)ため好ましい(図15(B)参照。)。スパッタリング粒子1002が、例えばプラスに帯電することが考えられる。帯電するタイミングは特に問わないが、具体的にはイオン1001の衝突時に電荷を受け取ることでプラスに帯電させればよい。または、プラズマ1005が生じている場合、スパッタリング粒子1002をプラズマ1005に曝すことでプラスに帯電させればよい。または、酸素の陽イオンであるイオン1001をスパッタリング粒子1002の側面、上面または下面に結合させることでプラスに帯電させればよい。
以下に、スパッタリング粒子の被成膜面に堆積する様子を図17を用いて説明する。なお、図17では、既に堆積済みのスパッタリング粒子を点線で示す。
図17(A)に、非晶質膜1004上にスパッタリング粒子1002が堆積して形成された酸化物半導体層1003を示す。図17(A)より、スパッタリング粒子1002がプラズマ1005に曝されることによりプラスに帯電していることで、スパッタリング粒子1002は、他のスパッタリング粒子1002の堆積していない領域に堆積していく。これは、スパッタリング粒子1002がプラスに帯電していることにより、スパッタリング粒子1002同士が互いに反発し合うためである。このようなスパッタリング粒子の堆積は、絶縁表面上または非晶質絶縁膜上においても可能となる。
図17(B)は、図17(A)の一点鎖線X−Yに対応する断面図である。酸化物半導体層1003は、c軸方向が平面と垂直である平板状のスパッタリング粒子1002が整然と堆積することによって形成される。従って、酸化物半導体層1003は、被形成面に垂直な方向に結晶のc軸が揃ったCAAC−OSとなる。以上に示したモデルをとることにより、絶縁表面上、非晶質膜上または非晶質絶縁膜上であっても結晶性高くCAAC−OSを形成することができる。
1−4.製造装置について
酸化物半導体層106bに含まれる不純物濃度が低いことによって、トランジスタの電気特性は安定となる。また、酸化物半導体層106bが高い結晶性を有することで、酸化物半導体層106bが非晶質である場合と比べて、トランジスタの電気特性は安定となる。以下では、不純物濃度が低く、結晶性の高い酸化物半導体層106bとなる酸化物半導体層136bを成膜するための成膜装置について説明する。
まずは、成膜時に不純物の入り込みが少ない成膜装置の構成について図18を用いて説明する。
図18(A)は、マルチチャンバーの成膜装置の上面図である。該成膜装置は、基板を収容するカセットポート74を3つ有する大気側基板供給室71と、ロードロック室72aおよびアンロードロック室72bと、搬送室73と、搬送室73aと、搬送室73bと、基板加熱室75と、成膜室70aと、成膜室70bと、を有する。大気側基板供給室70は、ロードロック室72aおよびアンロードロック室72bと接続する。ロードロック室72aおよびアンロードロック室72bは、搬送室73aおよび搬送室73bを介して搬送室73と接続する。基板加熱室75、成膜室70aおよび成膜室70bは、搬送室73とのみ接続する。なお、各室の接続部にはゲートバルブ(GV)が設けられており、大気側基板供給室71を除き、各室を独立して真空状態に保持することができる。また、大気側基板供給室70および搬送室73は、一以上の基板搬送ロボット76を有し、基板を搬送することができる。ここで、基板加熱室75は、プラズマ処理室を兼ねると好ましい。枚葉式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露することなく搬送可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
図18(B)は、図18(A)と構成の異なるマルチチャンバーの成膜装置の上面図である。該成膜装置は、カセットポート84を有する大気側基板供給室81と、ロード/アンロードロック室82と、搬送室83と、基板加熱室85と、成膜室80aと、成膜室80bと、成膜室80cと、成膜室80dと、を有する。大気側基板供給室81、基板加熱室85、成膜室80a、成膜室80b、成膜室80cおよび成膜室80dは、搬送室83を介してそれぞれ接続される。
なお、各室の接続部にはゲートバルブ(GV)が設けられており、大気側基板供給室81を除き各室を独立して真空状態に保持することができる。また、大気側基板供給室81および搬送室83は一以上の基板搬送ロボット86を有し、ガラス基板を搬送することができる。
ここで、図19を用いて図18(A)に示す成膜室(スパッタリング室)の詳細について説明する。成膜室80は、ターゲット87と、防着板88と、基板ステージ90と、を有する。なお、ここでは基板ステージ90には、ガラス基板89が設置されている。基板ステージ90は、図示しないが、ガラス基板89を保持する基板保持機構や、ガラス基板89を裏面から加熱する裏面ヒーターなどを備えていても良い。また、防着板88によって、ターゲット87からスパッタリングされる粒子が不要な領域に堆積することを抑制できる。
また、図19(A)に示す成膜室80bは、ゲートバルブを介して、搬送室83と接続しており、搬送室83はゲートバルブを介してロード/アンロードロック室82と接続されている。搬送室83には、基板搬送ロボット86が設けられており、成膜室80bとロード/アンロードロック室82とのガラス基板の受け渡しを行うことができる。また、ロード/アンロードロック室82は、一つの真空チャンバー内で上下に分かれており、いずれか一方をロード室として用い、他方をアンロード室として用いることができる。このような構造とすることで、スパッタリング装置の設置面積を縮小することができるため、好適である。
また、図19(A)に示す成膜室80bは、マスフローコントローラ97を介して精製機94と接続される。なお、精製機94およびマスフローコントローラ97は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。成膜室80などに用いるガスは、露点が−80℃以下、好ましくは−100℃以下であるガスを用いる。露点の低い酸素ガス、希ガス(アルゴンガスなど)などを用いることで、成膜時に混入する水分を低減することができる。
また、図19(A)に示す成膜室80bは、バルブを介してクライオポンプ95aと接続され、搬送室83は、ゲートバルブを介してクライオポンプ95bと接続され、ロード/アンロードロック室82は、ゲートバルブを介して真空ポンプ96と接続される。なお、ロード/アンロードロック室82は、ロードロック室、アンロードロック室をそれぞれ独立して真空ポンプと接続してもよい。また、成膜室80bおよび搬送室83は、それぞれゲートバルブを介して真空ポンプ96と接続される。
なお、真空ポンプ96は、例えば、ドライポンプおよびメカニカルブースターポンプが直列に接続されたものとすればよい。このような構成とすることで、成膜室80bおよび搬送室83は、大気圧から低真空(0.1Pa〜10Pa程度)までは真空ポンプ96を用いて排気し、バルブを切り替えて低真空から高真空(1×10−4Pa〜1×10−7Pa)まではクライオポンプ95aまたはクライオポンプ95bを用いて排気される。
次に、図19(B)を用いて図18(B)に示す成膜室の一例について説明する。
図19(B)に示す成膜室80はゲートバルブを介して、搬送室83と接続しており、搬送室83はゲートバルブを介してロード/アンロードロック室82と接続されている。
図19(B)に示す成膜室80bは、ガス加熱機構98を介してマスフローコントローラ97と接続され、ガス加熱機構98はマスフローコントローラ97を介して精製機94と接続される。ガス加熱機構98により、成膜室80に用いるガスを40℃以上400℃以下、または50℃以上200℃以下に加熱することができる。なお、ガス加熱機構98、精製機94およびマスフローコントローラ97は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。
図19(B)に示す成膜室80bは、バルブを介してターボ分子ポンプ95cおよび真空ポンプ96bと接続される。なお、ターボ分子ポンプ95cは、補助ポンプとしてバルブを介して真空ポンプ96aが設けられる。真空ポンプ96aおよび真空ポンプ96bは真空ポンプ96と同様の構成とすればよい。
また、図19(B)に示す成膜室80bは、クライオトラップ99が設けられる。
ターボ分子ポンプ95cは大きいサイズの分子(原子)を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。そこで、水などの比較的融点の高い分子(原子)に対する排気能力が高い、クライオトラップ99が成膜室80に接続された構成としている。クライオトラップ99の冷凍機の温度は100K以下、好ましくは80K以下とする。また、クライオトラップ99が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、1段目の冷凍機の温度を100K以下とし、2段目の冷凍機の温度を20K以下とすればよい。
また、図19(B)に示す搬送室83は、真空ポンプ96b、クライオポンプ95dおよびクライオポンプ95eとそれぞれバルブを介して接続される。クライオポンプが1台の場合、クライオポンプをリジェネしている間は排気することができないが、クライオポンプを2台以上並列に接続することで、1台がリジェネ中であっても残りのクライオポンプを使って排気することが可能となる。なお、クライオポンプのリジェネとは、クライオポンプ内にため込まれた分子(原子)を放出する処理をいう。クライオポンプは、分子(原子)をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
また、図19(B)に示すロード/アンロードロック室82は、クライオポンプ95fおよび真空ポンプ96cとそれぞれバルブを介して接続される。なお、真空ポンプ96cは真空ポンプ96と同様の構成とすればよい。
成膜室80bに、ターゲット対向式スパッタリング装置を適用してもよい。
なお、成膜室80bに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
次に、図20を用いて図18(B)に示す基板加熱室の一例の排気について説明する。
図20に示す基板加熱室85はゲートバルブを介して、搬送室83と接続している。なお、搬送室83はゲートバルブを介してロード/アンロードロック室82と接続されている。なお、ロード/アンロードロック室82の構成は図19(A)または図19(B)の構成と同様である。
図20に示す基板加熱室85は、マスフローコントローラ97を介して精製機94と接続される。なお、精製機94およびマスフローコントローラ97は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。また、基板加熱室85は、バルブを介して真空ポンプ96bと接続される。
また、基板加熱室85は、基板ステージ92を有する。基板ステージ92は、少なくとも1枚の基板が設置できればよく、複数の基板を設置可能な基板ステージとしても構わない。また、基板加熱室85は、加熱機構93を有する。加熱機構93は、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)、LRTA(Lamp Rapid Thermal Anneal)などのRTA(Rapid Thermal Anneal)を用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
なお、成膜室80bおよび基板加熱室85の背圧は、1×10−4Pa以下、好ましくは3×10−5Pa以下、さらに好ましくは1×10−5Pa以下である。
また、成膜室80bおよび基板加熱室85は、m/zが18である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
また、成膜室80bおよび基板加熱室85は、m/zが28である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
また、成膜室80bおよび基板加熱室85は、m/zが44である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
なお、成膜室80bおよび基板加熱室85は、リークレートが3×10−6Pa・m3/s以下、好ましくは1×10−6Pa・m3/s以下である。
また、成膜室80bおよび基板加熱室85は、m/zが18である気体分子(原子)のリークレートが1×10−7Pa・m3/s以下、好ましくは3×10−8Pa・m3/s以下である。
また、成膜室80bおよび基板加熱室85は、m/zが28である気体分子(原子)のリークレートが1×10−5Pa・m3/s以下、好ましくは1×10−6Pa・m3/s以下である。
また、成膜室80bおよび基板加熱室85は、m/zが44である気体分子(原子)のリークレートが3×10−6Pa・m3/s以下、好ましくは1×10−6Pa・m3/s以下である。
なお、成膜室、基板加熱室、搬送室などの真空室内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計(Q−massともいう。)Qulee CGM−051を用いればよい。なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
成膜装置を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
なお、成膜ガスを流す直前に精製機を設ける場合、精製機から成膜室までの配管の長さを10m以下、好ましくは5m以下、さらに好ましくは1m以下とする。配管の長さを10m以下、5m以下または1m以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばSUS316L−EP配管と比べ、不純物を含むガスの放出量が少なく、成膜ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手(UPG継手)を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは100℃以上450℃以下で行えばよい。このとき、不活性ガスを成膜室に流しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物半導体層を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを流すことで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスを流すことで成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は2回以上30回以下、好ましくは5回以上15回以下の範囲で繰り返し行うと効果的である。具体的には、温度が40℃以上400℃以下、または50℃以上200℃以下である不活性ガスまたは酸素などを流すことで成膜室内の圧力を0.1Pa以上10kPa以下、好ましくは1Pa以上1kPa以下、さらに好ましくは5Pa以上100Pa以下とし、圧力を保つ期間を1分以上300分以下、好ましくは5分以上120分以下とすればよい。その後、成膜室を5分以上300分以下、好ましくは10分以上120分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましく、例えば後述する基板100と同様の基板を用いてもよい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
以上の成膜装置を用いて、酸化物半導体層を成膜することで、酸化物半導体層への不純物の入り込みを抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体層に接する膜を成膜することで、酸化物半導体層に接する膜から酸化物半導体層へ不純物の入り込みを抑制できる。
次に、上述した成膜装置を用いて、酸化物層106aとなる酸化物層136a、酸化物半導体層106bとなる酸化物半導体層136bおよび酸化物層106cとなる酸化物層136cを成膜する方法について説明する。
次に、酸化物層136aを成膜する。酸化物層136aは、基板加熱温度を室温(25℃)以上600℃以下、好ましくは70℃以上550℃以下、さらに好ましくは100℃以上500℃以下とし、酸素ガス雰囲気で成膜する。成膜時の加熱温度が高いほど、酸化物層136aの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、原子配列が整い、高密度化され、酸化物層136aの結晶性は高くなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高い酸化物層136aが成膜される。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、より好ましくは80体積%以上とする。酸化物層136aは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、圧力を安定させるために10秒以上1000秒以下、好ましくは15秒以上720秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物層136aを成膜する際の不純物の混入量を低減できる。ただし、酸化物層136aは、非晶質であってもよいため、意図的に70℃未満の低温、酸素ガスの割合が30体積%未満として成膜しても構わない。
次に、酸化物半導体層136bを成膜する。ターゲットは、表面温度が100℃以下、好ましくは50℃以下、さらに好ましくは室温程度(代表的には20℃または25℃)とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることでZnなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属(具体的にはCu)を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。ここで、十分な量の冷却水は、ターゲットの大きさにもよるが、例えば直径が300mmである正円形のターゲットの場合、3L/min以上、5L/min以上または10L/min以上とすればよい。
酸化物半導体層136bは、基板加熱温度を100℃以上600℃以下、好ましくは150℃以上550℃以下、さらに好ましくは200℃以上500℃以下とし、酸素ガス雰囲気で成膜する。成膜時の加熱温度が高いほど、酸化物半導体層136bの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、原子配列が整い、高密度化され、酸化物半導体層136bの結晶性は高くなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高い酸化物半導体層136bが成膜される。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、より好ましくは80体積%以上とする。
なお、ターゲットがZnを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、Znの揮発が起こりにくい酸化物半導体層136bを得ることができる。
酸化物半導体層136bは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、圧力を安定させるために10秒以上1000秒以下、好ましくは15秒以上720秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物半導体層136bを成膜する際の不純物の混入量を低減できる。このとき、ターゲットと基板との距離を40mm以下、好ましくは25mm以下とする。このような条件で酸化物半導体層136bを成膜することで、スパッタリング粒子と、別のスパッタリング粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタリング粒子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物濃度を低減できる。
例えば、圧力を0.4Pa、温度を25℃(絶対温度を298K)における平均自由行程は、水素分子(H2)が48.7mm、ヘリウム原子(He)が57.9mm、水分子(H2O)が31.3mm、エタン分子(CH4)が13.2mm、ネオン原子(Ne)が42.3mm、窒素分子(N2)が23.2mm、一酸化炭素分子(CO)が16.0mm、酸素分子(O2)が26.4mm、アルゴン原子(Ar)が28.3mm、二酸化炭素分子(CO2)が10.9mm、クリプトン原子(Kr)が13.4mm、キセノン原子(Xe)が9.6mmである。なお、圧力が2倍になれば平均自由行程は2分の1になり、絶対温度が2倍になれば平均自由行程は2倍になる。
平均自由行程は、圧力、温度および分子(原子)の直径から決まる。圧力および温度を一定とした場合は、分子(原子)の直径が大きいほど平均自由行程は短くなる。なお、各分子(原子)の直径は、H2が0.218nm、Heが0.200nm、H2Oが0.272nm、CH4が0.419nm、Neが0.234nm、N2が0.316nm、COが0.380nm、O2が0.296nm、Arが0.286nm、CO2が0.460nm、Krが0.415nm、Xeが0.491nmである。
従って、分子(原子)の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込まれた際には、分子(原子)の直径が大きいために結晶性を低下させる。そのため、例えば、Ar以上の直径を有する分子(原子)は結晶性を低下させる不純物になりやすいといえる。
次に、酸化物層136cを成膜する。酸化物層136cは、基板加熱温度を室温(25℃)以上600℃以下、好ましくは70℃以上550℃以下、さらに好ましくは100℃以上500℃以下とし、酸素ガス雰囲気で成膜する。成膜時の加熱温度が高いほど、酸化物層136cの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、原子配列が整い、高密度化され、酸化物層136cの結晶性は高くなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高い酸化物層136cが成膜される。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、より好ましくは80体積%以上とする。酸化物層136cは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、圧力を安定させるために10秒以上1000秒以下、好ましくは15秒以上720秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物層136cを成膜する際の不純物の混入量を低減できる。
次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、酸化物半導体層136b中の不純物濃度を低減することができる。
加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲気にて加熱処理を行うと、酸化物半導体層136b中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
酸化物半導体層136bは、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃度を低減することが可能となる。
具体的には、酸化物半導体層136b中の水素濃度は、SIMSにおいて、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1018atoms/cm3以下とすることができる。
また、酸化物半導体層136b中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とすることができる。
また、酸化物半導体層136b層中の炭素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは2×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とすることができる。
また、酸化物半導体層136bは、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析によるm/zが2(水素分子など)である気体分子(原子)、m/zが18である気体分子(原子)、m/zが28である気体分子(原子)およびm/zが44である気体分子(原子)の放出量が、それぞれ1×1019個/cm3以下、好ましくは1×1018個/cm3以下とすることができる。
なお、TDS分析にて放出量を測定する方法については、後述の酸素原子の放出量の測定方法についての記載を参照する。
以上のようにして、酸化物半導体層136bおよび酸化物層136cを成膜することで、酸化物半導体層136bの結晶性を高くでき、かつ酸化物半導体層136b、酸化物層136c、および酸化物半導体層136bと酸化物層136cとの界面における不純物濃度を低減することができる。
2.トランジスタについて
以下では、酸化物半導体層106bにチャネルが形成される、多層膜106を用いたトランジスタについて説明する。
2−1.トランジスタ構造(1)
本項では、トップゲート型トランジスタについて説明する。
2−1−1.トランジスタ構造(1−1)
ここでは、トップゲート型トランジスタの一種であるトップゲートトップコンタクト構造(TGTC構造)のトランジスタについて図21を用いて説明する。
図21に、TGTC構造であるトランジスタの上面図および断面図を示す。図21(A)は、トランジスタの上面図を示す。図21(A)において、一点鎖線A1−A2に対応する断面図を図21(B)に示す。なお、図21(B)において、ソース電極116aおよび多層膜106の近傍を拡大した図を図21(D)に示す。また、図21(A)において、一点鎖線A3−A4に対応する断面図を図21(C)に示す。
図21(B)に示すトランジスタは、基板100上に設けられた下地絶縁膜102と、下地絶縁膜102上に設けられた酸化物層106a、酸化物層106a上に設けられた酸化物半導体層106b、酸化物半導体層106b上に設けられた酸化物層106c、および少なくとも酸化物半導体層106bの側面に接して設けられた酸化物層106dを含む多層膜106と、下地絶縁膜102および多層膜106上に設けられたソース電極116aおよびドレイン電極116bと、多層膜106上に設けられたゲート絶縁膜112と、ゲート絶縁膜112上に設けられたゲート電極104と、多層膜106、ソース電極116a、ドレイン電極116b、ゲート絶縁膜112およびゲート電極104上に設けられ、ソース電極116aおよびドレイン電極116bに達する開口部を有する保護絶縁膜118と、保護絶縁膜118上に設けられ、保護絶縁膜118の開口部を介してソース電極116aおよびドレイン電極116bと接する配線122aおよび配線122bと、を有する。なお、トランジスタのゲート電極104は、ソース電極116aおよびドレイン電極116bと重ならない構造である。なお、トランジスタは、下地絶縁膜102を有さなくても構わない。
なお、ソース電極116aおよびドレイン電極116bに用いる導電膜の種類によっては、多層膜106の一部から酸素を奪い、または混合層(導電膜の主成分である金属元素が多層膜106中に入り込んだ層)を形成し、チャネルとソース電極116aおよびドレイン電極116bとの間に、多層膜106中にソース領域およびドレイン領域を形成することがある。図21(B)では、ソース領域およびドレイン領域をn層と表記し、点線で示す。
図21に示すトランジスタにおいて、チャネル形成領域は、ソース電極116aとドレイン電極116bとに挟まれ、かつゲート電極104と重なる多層膜106である。ここでは、酸化物半導体層106bに流れる電流の主経路をチャネルと呼ぶ。
図21(C)に示すように、トランジスタのチャネルを形成する酸化物半導体層106bは、酸化物層106dが側面に設けられる構造となっている。酸化物半導体層106bの側面は、保護膜がない場合、酸素欠損などが生じやすく、また不純物濃度が高くなりやすい領域である。当該側面において、酸素欠損や不純物が多く存在すると、当該側面においてしきい値電圧の異なる第2のトランジスタが形成されたように振る舞うことがあり、トランジスタの電気特性がばらついてしまう。図21に示すトランジスタは、酸化物層106dが酸化物半導体層106bの側面を保護していることにより、当該側面に、酸素欠損が生じることがなく、また不純物濃度が高くなることがない。従って、電気特性の安定したトランジスタとなる。
また、図21(C)において、下地絶縁膜102は、厚さの異なる三つの領域を有する。具体的には、酸化物層106aと接する第1の領域が最も厚さが大きく、酸化物層106dの外周(図21(A)参照。)と同じか、酸化物層106dの外周よりも外側にある第2の領域が次に厚さが大きく、第2の領域のさらに外側にある第3の領域が最も厚さが小さい。
多層膜106は、前項で示した多層膜106についての記載を参照する。図21に示すトランジスタは、多層膜106に含まれる酸化物半導体層106bにチャネルが形成されるトランジスタである。酸化物半導体層106bは、広いバンドギャップを有し、また実質的に真性であるため、トランジスタがオフ状態のときのリーク電流(オフ電流ともいう。)が極めて小さいトランジスタである。具体的には、チャネル長が3μm、チャネル幅が10μmのトランジスタにおいて、オフ電流を1×10−20A未満、好ましくは1×10−22A未満、さらに好ましくは1×10−24A未満とすることができる。即ち、オンオフ比が15桁以上50桁以下、好ましくは20桁以上50桁以下、さらに好ましくは20桁以上150桁以下とすることができる。
図21に示すトランジスタは、多層膜106の一部として側面に曲面を有する酸化物層106dが設けられており、また厚さの異なる三つの領域を有する下地絶縁膜102を有するため、上層に形成する膜の段差被覆性が高くなり、膜の割れや鬆の発生が抑制される。従って、膜の割れや鬆によって外部から不純物が入り込むことがなく、安定した電気特性を有するトランジスタとなる。
基板100に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI(Silicon On Insulator)基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。
また、基板100として、第5世代(1000mm×1200mmまたは1300mm×1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×2800mm)、第10世代(2880×3130mm)などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板100の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板100として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板100として、400℃、好ましくは450℃、さらに好ましくは500℃の温度で1時間加熱処理を行った後の縮み量が10ppm以下、好ましくは5ppm以下、さらに好ましくは3ppm以下である大型ガラス基板を用いればよい。
また、基板100として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板100に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
下地絶縁膜102は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
下地絶縁膜102は、例えば、1層目を窒化シリコン層とし、2層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm3以下、好ましくは5×1016spins/cm3以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、TDS分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
なお、過剰酸素とは、加熱処理により酸化物層中、酸化物半導体層中、酸化シリコン層中、酸化窒化シリコン層中などを移動可能な酸素、化学量論的組成である酸素より過剰に存在する酸素、または酸素欠損に入り酸素欠損を低減する機能を有する酸素をいう。
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
ここで、加熱処理によって酸素を放出するとは、TDS分析にて放出される酸素が酸素原子に換算して1×1018atoms/cm3以上、1×1019atoms/cm3以上または1×1020atoms/cm3以上であることをいう。
ここで、TDS分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をTDS分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、および測定試料のTDS分析結果から、測定試料の酸素分子の放出量(NO2)は、数式(2)で求めることができる。ここで、TDS分析で得られる質量数32で検出されるガスの全てが酸素分子由来と仮定する。質量数32のものとしてほかにCH3OHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
NH2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、測定試料をTDS分析したときのイオン強度の積分値である。αは、TDS分析におけるイオン強度に影響する係数である。数式(2)の詳細に関しては、特開平6−275697公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として1×1016atoms/cm2の水素原子を含むシリコンウェハを用いて測定した。
また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。
または、加熱処理によって酸素を放出するとは、過酸化ラジカルを含むことをいう。具体的には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm3以上であることをいう。なお、過酸化ラジカルを含むとは、ESRにて、g値が2.01近傍に非対称の信号を有することをいう。
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン(SiOX(X>2))であってもよい。酸素が過剰な酸化シリコン(SiOX(X>2))は、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、RBSにより測定した値である。
ソース電極116aおよびドレイン電極116bは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。なお、ソース電極116aとドレイン電極116bは同一組成であってもよいし、異なる組成であってもよい。
ゲート絶縁膜112は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
ゲート絶縁膜112は、例えば、1層目を窒化シリコン層とし、2層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴(ESR:Electron Spin Resonance)にてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm3以下、好ましくは5×1016spins/cm3以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、TDS分析にて測定すればよい。
ゲート絶縁膜112の厚さは、酸化物層106aおよび下地絶縁膜102の形状によって最適値を有する。ここで、酸化物層106aの厚さをHS1、下地絶縁膜102の第2の領域の厚さと第3の領域の厚さの差をHO1とし、第1の領域と第2の領域の厚さの差をHO2とする。このとき、ゲート絶縁膜112の厚さは、HS1以上、好ましくは(HS1+HO2)以上、さらに好ましくは(HS1+HO2+HO1)以上とする。また、ゲート絶縁膜112の厚さは、100nm以下、好ましくは50nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下とする。ゲート絶縁膜112の厚さを前述の範囲にすることで、酸化物層106dを介して酸化物半導体層106bにゲート電極104からの電界を印加することができるため、トランジスタのオンオフの切り替えが速やかに行われ、トランジスタを高速動作させることができる。
ゲート電極104は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
なお、図21(A)に示すように、ゲート電極104の外側まで多層膜106が設けられる構成に限定されず、多層膜106がゲート電極104の内側に含まれるように設けられてもよい。こうすることで、基板100側から光が入射した際に、多層膜106中で光によってキャリアが生成されることを抑制することができる。
なお、図21(A)では、多層膜106がゲート電極104よりも外側まで形成されているが、多層膜106中で光によってキャリアが生成されることを抑制するために、ゲート電極104の内側に多層膜106が形成されていても構わない。
保護絶縁膜118は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
保護絶縁膜118は、例えば、1層目を酸化シリコン層とし、2層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm3以下、好ましくは5×1016spins/cm3以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、TDS分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、保護絶縁膜118は、例えば、1層目を第1の酸化シリコン層とし、2層目を第2の酸化シリコン層とし、3層目を窒化シリコン層とした多層膜とすればよい。この場合、第1の酸化シリコン層または/および第2の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第1の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm3以下、好ましくは5×1016spins/cm3以下である酸化シリコン層を用いる。第2の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、保護絶縁膜118は、例えば、1層目を窒化シリコン層とし、2層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。窒化シリコン層は水素および窒素の放出量の多い窒化シリコン層を用いる。水素、窒素の放出量は、TDS分析にて測定すればよい。具体的には、TDS分析による水素の放出量が1×1020個/cm3以上、好ましくは5×1020個/cm3以上、さらに好ましくは1×1021個/cm3以上である窒化シリコン層を用いる。また、TDS分析による窒素の放出量が1×1019個/cm3以上、好ましくは5×1019個/cm3以上、さらに好ましくは1×1020個/cm3以上である窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。保護絶縁膜118の1層目に窒化シリコン層を用いることで、窒化シリコン層から放出される水素、窒素などによって多層膜106の上面のキャリア密度を高くすることができ、ソース電極116aおよびドレイン電極116b間の抵抗が低減されるため、トランジスタの電界効果移動度を高くすることができる。
配線122aおよび配線122bは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。なお、配線122aおよび配線122bは同一組成であってもよいし、異なる組成であってもよい。
下地絶縁膜102、ゲート絶縁膜112および保護絶縁膜118の少なくともいずれかが過剰酸素を含む絶縁膜を含む場合、過剰酸素によって酸化物半導体層106bの酸素欠損を低減することができる。
以上のようにして構成されたトランジスタは、多層膜106の酸化物半導体層106bにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。また、多層膜106の一部として側面に曲面を有する酸化物層106dが設けられており、厚さの異なる三つの領域を有する下地絶縁膜102を有するため、上層の段差被覆性が高く、さらに安定した電気特性を有するトランジスタとなる。
2−1−2.トランジスタ構造(1−1)の作製方法
ここで、図21に示したトランジスタの作製方法について図22および図23を用いて説明する。
まずは、基板100を準備する。
次に、下地絶縁膜102となる絶縁膜を成膜する。
ここで、下地絶縁膜102となる絶縁膜を3層構造とする場合について説明する。まず、窒化シリコン層を成膜する。次に、第1の酸化シリコン層を成膜する。次に、酸化シリコン層に酸素イオンを添加する処理を行ってもよい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、16O2もしくは18O2などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、第2の酸化シリコン層を成膜することで下地絶縁膜102となる絶縁膜を形成すればよい。
窒化シリコン層は、プラズマCVD法によって成膜すると好ましい。具体的には、基板温度を180℃以上400℃以下、好ましくは200℃以上370℃以下とし、シリコンを含む堆積性ガス、窒素ガスおよびアンモニアガスを用いて圧力20Pa以上250Pa以下、好ましくは40Pa以上200Pa以下として、高周波電力を供給することで成膜すればよい。
なお、窒素ガスはアンモニアガスの流量の5倍以上50倍以下、好ましくは10倍以上50倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガスおよび窒素ガスの分解を促すことができる、これは、アンモニアガスがプラズマエネルギーおよび熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性ガスの結合、および窒素ガスの結合の分解に寄与するためである。
従って、上述の方法によって、水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層とすることができる。
第1の酸化シリコン層は、プラズマCVD法によって成膜すると好ましい。具体的には、基板温度を160℃以上350℃以下、好ましくは180℃以上260℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力100Pa以上250Pa以下、好ましくは100Pa以上200Pa以下として、電極に0.17W/cm2以上0.5W/cm2以下、好ましくは0.25W/cm2以上0.35W/cm2以下の高周波電力を供給することで成膜すればよい。
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、ガスの酸化が進むため、過剰酸素を含む第1の酸化シリコン層を成膜することができる。
第2の酸化シリコン層は、CVD法の一種であるプラズマCVD法によって成膜すると好ましい。具体的には、基板温度を180℃以上400℃以下、好ましくは200℃以上370℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力20Pa以上250Pa以下、好ましくは40Pa以上200Pa以下として、電極に高周波電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例としては、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を100倍以上とすることで、第2の酸化シリコン層中の水素含有量を低減し、かつダングリングボンドを低減することができる。
以上のようにして、欠陥密度の小さい第2の酸化シリコン層を成膜する。即ち、第2の酸化シリコン層は、ESRにてg値が2.001の信号に由来するスピンの密度が3×1017spins/cm3以下、または5×1016spins/cm3以下とすることができる。
次に、酸化物層106aと、酸化物層106a上に設けられた酸化物半導体層106bと、酸化物半導体層106b上に設けられた酸化物層106cと、少なくとも酸化物半導体層106bの側面に接して設けられた酸化物層106dと、を有する多層膜106を形成する。このとき、下地絶縁膜102となる絶縁膜は、一部がエッチングされて下地絶縁膜133となる(図22(A)参照。)。下地絶縁膜133および多層膜106の形成方法については、図3乃至図5の記載を参照する。
次に、ソース電極116aおよびドレイン電極116bとなる導電膜を成膜する。ソース電極116aおよびドレイン電極116bとなる導電膜は、ソース電極116aおよびドレイン電極116bとして示した導電膜をスパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、原子層堆積(ALD:Atomic Layer Deposition)法またはパルスレーザ堆積(PLD:Pulse Laser Deposition)法を用いて成膜すればよい。
次に、ソース電極116aおよびドレイン電極116bとなる導電膜の一部をエッチングし、ソース電極116aおよびドレイン電極116bを形成するとともに、下地絶縁膜133の一部がエッチングされ、下地絶縁膜102となる(図22(B)参照。)。下地絶縁膜102は、2回に分けて一部がエッチングされることにより、厚さの異なる三つの領域を有する。
次に、ゲート絶縁膜142を成膜する(図22(C)参照。)。ゲート絶縁膜142は、ゲート絶縁膜112として示した絶縁膜をスパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、ゲート電極104となる導電膜を成膜する。ゲート電極104となる導電膜は、ゲート電極104として示した導電膜をスパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、ゲート電極104となる導電膜の一部をエッチングし、ゲート電極104を形成する。また、ゲート電極104と同様の上面形状にゲート絶縁膜142をエッチングし、ゲート絶縁膜112を形成する(図23(A)参照。)。
次に、保護絶縁膜118を成膜する(図23(B)参照。)。保護絶縁膜118は、保護絶縁膜118として示した絶縁膜をスパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。保護絶縁膜118は、多層膜106の一部として側面に曲面を有する酸化物層106dが設けられており、下地絶縁膜102が厚さの異なる三つの領域を有することにより、段差被覆性が高く、形状不良が発生しにくい。
ここで、保護絶縁膜118を3層構造とする場合について説明する。まず、第1の酸化シリコン層を成膜する。次に、第2の酸化シリコン層を成膜する。次に、第2の酸化シリコン層に酸素イオンを添加する処理を行うと好ましい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、16O2もしくは18O2などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、窒化シリコン層を成膜することで、保護絶縁膜118を形成すればよい。
第1の酸化シリコン層は、CVD法の一種であるプラズマCVD法によって成膜すると好ましい。具体的には、基板温度を180℃以上400℃以下、好ましくは200℃以上370℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力20Pa以上250Pa以下、好ましくは40Pa以上200Pa以下として、電極に高周波電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例としては、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を100倍以上とすることで、第1の酸化シリコン層中の水素含有量を低減し、かつダングリングボンドを低減することができる。
以上のようにして、欠陥密度の小さい第1の酸化シリコン層を成膜する。即ち、第1の酸化シリコン層118aは、ESRにてg値が2.001の信号に由来するスピンの密度が3×1017spins/cm3以下、または5×1016spins/cm3以下とすることができる。
第2の酸化シリコン層は、プラズマCVD法によって成膜すると好ましい。具体的には、基板温度を160℃以上350℃以下、好ましくは180℃以上260℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力100Pa以上250Pa以下、好ましくは100Pa以上200Pa以下として、電極に0.17W/cm2以上0.5W/cm2以下、好ましくは0.25W/cm2以上0.35W/cm2以下の高周波電力を供給することで成膜すればよい。
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、ガスの酸化が進むため、過剰酸素を含む第2の酸化シリコン層を成膜することができる。
窒化シリコン層は、プラズマCVD法によって成膜すると好ましい。具体的には、基板温度を180℃以上400℃以下、好ましくは200℃以上370℃以下とし、シリコンを含む堆積性ガス、窒素ガスおよびアンモニアガスを用いて圧力20Pa以上250Pa以下、好ましくは40Pa以上200Pa以下として、高周波電力を供給することで成膜すればよい。
なお、窒素ガスはアンモニアガスの流量の5倍以上50倍以下、好ましくは10倍以上50倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガスおよび窒素ガスの分解を促すことができる、これは、アンモニアガスがプラズマエネルギーおよび熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性ガスの結合、および窒素ガスの結合の分解に寄与するためである。
従って、上述の方法によって、水素およびアンモニアの放出量が少ない窒化シリコン層を成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層とすることができる。
また、保護絶縁膜118を2層構造とする場合について説明する。まず、窒化シリコン層を成膜する。次に、酸化シリコン層を成膜する。
窒化シリコン層は、プラズマCVD法によって成膜すると好ましい。具体的には、基板温度を180℃以上400℃以下、好ましくは200℃以上370℃以下とし、シリコンを含む堆積性ガス、アンモニアガスおよびアルゴンガスを用いて圧力10Pa以上100Pa以下、好ましくは20Pa以上50Pa以下として、高周波電力を供給することで成膜すればよい。
なお、アンモニアガスはシリコンを含む堆積性ガスの流量の30倍以上1000倍以下、好ましくは50倍以上500倍以下とする。このような条件とすることで、水素および窒素の放出量が多い窒化シリコン層を成膜することができる。
窒化シリコン層から水素およびアンモニアの放出が起こることで、多層膜106の上面にキャリア密度の高い領域を形成することができる。従って、ソース電極116aおよびドレイン電極116b間の抵抗が低減されるため、トランジスタの電界効果移動度を高くすることができる。
なお、保護絶縁膜118の成膜前に、ゲート電極104、ゲート絶縁膜112をマスクとして、多層膜106に多層膜106を低抵抗化する不純物を添加してもよい。当該不純物として、水素、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いる。
次に、加熱処理を行うと好ましい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気、または減圧状態で行う。または、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理により、下地絶縁膜102、ゲート絶縁膜112、保護絶縁膜118の少なくともいずれかから過剰酸素が放出され、多層膜106の酸素欠損を低減することができる。なお、多層膜106中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移動する。従って、過剰酸素は、酸化物層106a、酸化物層106c、酸化物層106dなどを介して酸化物半導体層106bに達することができる。
次に、保護絶縁膜118に、ソース電極116aおよびドレイン電極116bに達する開口部を形成する。
次に、配線122aおよび配線122bとなる導電膜を成膜する。配線122aおよび配線122bとなる導電膜は、配線122aおよび配線122bとして示した導電膜をスパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、配線122aおよび配線122bとなる導電膜の一部をエッチングし、配線122aおよび配線122bを形成する(図23(C)参照。)。
以上のようにして、トランジスタを作製することができる。
当該トランジスタは、多層膜106の酸化物半導体層106bの酸素欠損が低減されているため、安定した電気特性を有する。また、多層膜106の一部として側面に曲面を有する酸化物層106dが設けられており、下地絶縁膜102が厚さの異なる三つの領域を有することにより、保護絶縁膜118などの段差被覆性が高く、形状不良が起こりにくいため、生産性を高めることができる。
2−2.トランジスタ構造(2)
本項では、前項と異なる構造であるトップゲート型トランジスタについて説明する。
2−2−1.トランジスタ構造(2−1)
ここでは、トップゲート型トランジスタの一種であるトランジスタについて図24を用いて説明する。
図24に、トランジスタの上面図および断面図を示す。図24(A)は、トランジスタの上面図を示す。図24(A)において、一点鎖線B1−B2に対応する断面図を図24(B)に示す。また、図24(A)において、一点鎖線B3−B4に対応する断面図を図24(C)に示す。
図24(B)に示すトランジスタは、基板200上に設けられた下地絶縁膜202と、下地絶縁膜202上に設けられた酸化物層206a、酸化物層206a上に設けられた酸化物半導体層206b、酸化物半導体層206b上に設けられた酸化物層206c、および少なくとも酸化物半導体層206bの側面に接して設けられた酸化物層206dを含む多層膜206と、多層膜206上に設けられたゲート絶縁膜212と、ゲート絶縁膜212上に設けられたゲート電極204と、ゲート電極204の側面に接して設けられた側壁絶縁膜210と、多層膜206、ゲート絶縁膜212およびゲート電極204上に設けられ、多層膜206に達する開口部を有する保護絶縁膜218と、保護絶縁膜218上に設けられ、保護絶縁膜218の開口部を介して多層膜206と接する配線222aおよび配線222bと、を有する。なお、トランジスタは、下地絶縁膜202または/および側壁絶縁膜210を有さなくても構わない。また、図24(B)では、側壁絶縁膜210の下面がゲート絶縁膜212の上面と接して設けられる構造を示しているが、これに限定されない。例えば、側壁絶縁膜210の下面が多層膜206の上面と接して設けられる構造としてもよい。
図24(C)に示すように、トランジスタのチャネルを形成する酸化物半導体層206bは、酸化物層206dが側面に設けられる構造となっている。酸化物半導体層206bの側面は、保護膜がない場合、酸素欠損などが生じやすく、また不純物濃度が高くなりやすい領域である。当該側面において、酸素欠損や不純物が多く存在すると、当該側面においてしきい値電圧の異なる第2のトランジスタが形成されたように振る舞うことがあり、トランジスタの電気特性がばらついてしまう。図24に示すトランジスタは、酸化物層206dが酸化物半導体層206bの側面を保護していることにより、当該側面に、酸素欠損が生じることがなく、また不純物濃度が高くなることがない。従って、電気特性の安定したトランジスタとなる。
また、図24(C)において、下地絶縁膜202は、厚さの異なる三つの領域を有する。具体的には、酸化物層206aと接する第1の領域が最も厚さが大きく、酸化物層206dの外周(図24(A)参照。)と同じか、酸化物層206dの外周よりも外側にある第2の領域が次に厚さが大きく、第2の領域のさらに外側にある第3の領域が最も厚さが小さい。
側壁絶縁膜210は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
多層膜206は、多層膜106についての記載を参照する。具体的には、酸化物層206aは酸化物層106aと、酸化物半導体層206bは酸化物半導体層106bと、酸化物層206cは酸化物層106cと、酸化物層206dは酸化物層106dとそれぞれ対応する。図24に示すトランジスタは、多層膜206に含まれる酸化物半導体層206bにチャネルが形成されるトランジスタである。酸化物半導体層206bは、広いバンドギャップを有し、また実質的に真性であるため、トランジスタがオフ状態のときのリーク電流(オフ電流ともいう。)が極めて小さいトランジスタである。具体的には、チャネル長が3μm、チャネル幅が10μmのトランジスタにおいて、オフ電流を1×10−20A未満、好ましくは1×10−22A未満、さらに好ましくは1×10−24A未満とすることができる。即ち、オンオフ比が20桁以上150桁以下とすることができる。
基板200は、基板100についての記載を参照する。また、ゲート絶縁膜212は、ゲート絶縁膜112についての記載を参照する。また、ゲート電極204は、ゲート電極104についての記載を参照する。また、保護絶縁膜218は、保護絶縁膜118についての記載を参照する。また、配線222aおよび配線222bは、配線122aおよび配線122bについての記載を参照する。
図24に示すトランジスタは、多層膜206の一部として側面に曲面を有する酸化物層206dが設けられており、また厚さの異なる三つの領域を有する下地絶縁膜202を有するため、上層に形成する膜の段差被覆性が高くなり、膜の割れや鬆の発生が抑制される。従って、膜の割れや鬆によって外部から不純物が入り込むことがなく、安定した電気特性を有するトランジスタとなる。
2−2−2.トランジスタ構造(2−1)の作製方法
ここで、トランジスタの作製方法について図25および図26を用いて説明する。
まずは、基板200を準備する。
次に、下地絶縁膜202および多層膜206を形成する(図25(A)参照。)。下地絶縁膜202および多層膜206の形成方法については、図6および図7の記載を参照する。
次に、ゲート絶縁膜242を成膜する(図25(B)参照。)。ゲート絶縁膜242の成膜方法は、ゲート絶縁膜142についての成膜方法の記載を参照する。
次に、ゲート電極204となる導電膜を成膜する。ゲート電極204となる導電膜の成膜方法は、ゲート電極104となる導電膜についての成膜方法の記載を参照する。
次に、ゲート電極204となる導電膜の一部をエッチングし、ゲート電極204を形成する(図23(A)参照。)。
次に、側壁絶縁膜210となる絶縁膜を成膜する。側壁絶縁膜210となる絶縁膜の成膜方法は、側壁絶縁膜210として示した絶縁膜をスパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
次に、側壁絶縁膜210となる絶縁膜に対し異方性の高いエッチングを行うことで、自己整合的に側壁絶縁膜210を形成する。異方性の高いエッチングとしては、例えば、ドライエッチング法を用いればよい。また、ゲート電極204と側壁絶縁膜210とを併せたものと同様の上面形状にゲート絶縁膜242をエッチングし、ゲート絶縁膜212を形成する(図26(A)参照。)。
次に、保護絶縁膜218を成膜する(図26(B)参照。)。保護絶縁膜218の成膜方法は、保護絶縁膜118についての成膜方法の記載を参照する。保護絶縁膜218は、多層膜206の一部として側面に曲面を有する酸化物層206dが設けられており、下地絶縁膜202が厚さの異なる三つの領域を有することにより、段差被覆性が高く、形状不良が発生しにくい。
なお、保護絶縁膜218の成膜前に、ゲート電極204、側壁絶縁膜210、ゲート絶縁膜212をマスクとして、多層膜206に多層膜206を低抵抗化する不純物を添加してもよい。当該不純物として、水素、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いる。
次に、加熱処理を行うと好ましい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気、または減圧状態で行う。または、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理により、下地絶縁膜202、ゲート絶縁膜212、保護絶縁膜218の少なくともいずれかから過剰酸素が放出され、多層膜206の酸素欠損を低減することができる。なお、多層膜206中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移動する。従って、過剰酸素は、酸化物層206a、酸化物層206c、酸化物層206dなどを介して酸化物半導体層206bに達することができる。
次に、保護絶縁膜218に多層膜206に達する開口部を形成する。
次に、配線222aおよび配線222bとなる導電膜を成膜する。配線222aおよび配線222bとなる導電膜は、配線122aおよび配線122bとなる導電膜についての成膜方法の記載を参照する。
次に、配線222aおよび配線222bとなる導電膜の一部をエッチングし、配線222aおよび配線222bを形成する(図26(C)参照。)。
以上のようにして、トランジスタを作製することができる。
当該トランジスタは、多層膜206の酸化物半導体層206bの酸素欠損が低減されているため、安定した電気特性を有する。また、多層膜206の一部として側面に曲面を有する酸化物層206dが設けられており、下地絶縁膜202が厚さの異なる三つの領域を有することにより、保護絶縁膜218などの段差被覆性が高く、形状不良が起こりにくいため、生産性を高めることができる。
3.応用製品
本項では、本発明の一態様に係る半導体装置の一例について説明する。
なお、以下では、トランジスタの多層膜の各層を省略して示すことがある。また、多層膜形成時に生じる下地となる膜(下地絶縁膜など)の段差(厚さの異なる領域)についても省略して示すことがある。
3−1.マイクロコンピュータ
上述したトランジスタは、さまざまな電子機器に搭載されるマイクロコンピュータに適用することができる。
以下では、マイクロコンピュータを搭載した電子機器の例として火災報知器の構成および動作について、図27、図28、図29および図30(A)を用いて説明する。
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
図27に示す警報装置は、マイクロコンピュータ500を少なくとも有する。ここで、マイクロコンピュータ500は、警報装置の内部に設けられている。マイクロコンピュータ500は、高電位電源線VDDと電気的に接続されたパワーゲートコントローラ503と、高電位電源線VDDおよびパワーゲートコントローラ503と電気的に接続されたパワーゲート504と、パワーゲート504と電気的に接続されたCPU(Central Processing Unit)505と、パワーゲート504およびCPU505と電気的に接続された検出部509と、が設けられる。また、CPU505には、揮発性記憶部506と不揮発性記憶部507と、が含まれる。
また、CPU505は、インターフェース508を介してバスライン502と電気的に接続されている。インターフェース508もCPU505と同様にパワーゲート504と電気的に接続されている。インターフェース508のバス規格としては、例えば、I2Cバスなどを用いることができる。また、警報装置には、インターフェース508を介してパワーゲート504と電気的に接続される発光素子530が設けられる。
発光素子530は指向性の強い光を放出するものが好ましく、例えば、有機EL素子、無機EL素子、LEDなどを用いることができる。
パワーゲートコントローラ503はタイマーを有し、当該タイマーに従ってパワーゲート504を制御する。パワーゲート504は、パワーゲートコントローラ503の制御に従って、CPU505、検出部509およびインターフェース508に高電位電源線VDDから供給される電源を供給または遮断する。ここで、パワーゲート504としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
このようなパワーゲートコントローラ503およびパワーゲート504を用いることにより、光量を測定する期間に検出部509、CPU505およびインターフェース508への電源供給を行い、測定期間の合間には検出部509、CPU505およびインターフェース508への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
また、パワーゲート504としてトランジスタを用いる場合、不揮発性記憶部507に用いられる、極めてオフ電流の低いトランジスタ、例えば上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート504で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
警報装置に直流電源501を設け、直流電源501から高電位電源線VDDに電源を供給してもよい。直流電源501の高電位側の電極は、高電位電源線VDDと電気的に接続され、直流電源501の低電位側の電極は、低電位電源線VSSと電気的に接続される。低電位電源線VSSはマイクロコンピュータ500に電気的に接続される。ここで、高電位電源線VDDは、高電位Hが与えられている。また、低電位電源線VSSは、例えば接地電位(GND)などの低電位Lが与えられている。
直流電源501として電池を用いる場合は、例えば、高電位電源線VDDと電気的に接続された電極と、低電位電源線VSSに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装置は、必ずしも直流電源501を設けなくてもよく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としてもよい。
また、上記電池として、二次電池、例えば、リチウムイオン二次電池(リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。)を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
検出部509は、異常に係る物理量を計測して計測値をCPU505に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部509には、火災に係る物理量として光量を計測し、煙の存在を感知する。
検出部509は、パワーゲート504と電気的に接続された光センサ511と、パワーゲート504と電気的に接続されたアンプ512と、パワーゲート504およびCPU505と電気的に接続されたADコンバータ513と、を有する。発光素子530、光センサ511、アンプ512およびADコンバータ513は、パワーゲート504が検出部509に電源を供給したときに動作する。
図28に警報装置の断面の一部を示す。p型の半導体基板101に素子分離領域103を有し、ゲート絶縁膜107およびゲート電極109、n型の不純物領域111a、n型の不純物領域111b、絶縁膜115および絶縁膜117を有するn型のトランジスタ519が形成されている。n型のトランジスタ519は、単結晶シリコンなどの半導体を用いて形成されており、高速動作が可能である。従って、高速なアクセスが可能なCPUの揮発性記憶部を形成することができる。
また、絶縁膜115および絶縁膜117の一部を選択的にエッチングした開口部にコンタクトプラグ119aおよびコンタクトプラグ119bを形成し、絶縁膜117およびコンタクトプラグ119aおよびコンタクトプラグ119b上に溝部を有する絶縁膜121を設けている。また、絶縁膜121の溝部に配線123aおよび配線123bを形成する。また、絶縁膜121、配線123aおよび配線123b上にスパッタリング法、CVD法等により絶縁膜120を形成し、当該絶縁膜120上に、溝部を有する絶縁膜122を形成する。絶縁膜122の溝部に電極124を形成する。電極124は、第2のトランジスタ517のバックゲート電極として機能する電極である。このような電極124を設けることにより、第2のトランジスタ517のしきい値電圧の制御を行うことができる。
また、絶縁膜122および電極124上に、スパッタリング法、CVD法等により、絶縁膜125を設けている。
絶縁膜125上には、第2のトランジスタ517と、光電変換素子514が設けられる。第2のトランジスタ517は、多層膜106と、多層膜106上に接するソース電極116a、ドレイン電極116bと、ゲート絶縁膜112と、ゲート電極104と、保護絶縁膜118を含む。また、光電変換素子514と第2のトランジスタ517を覆う絶縁膜145が設けられ、絶縁膜145上にドレイン電極116bに接して配線149を有する。配線149は、配線122bの記載を参照する。なお、配線149は、第2のトランジスタ517のドレイン電極とn型のトランジスタ519のゲート電極109とを電気的に接続するノードとして機能する。
光センサ511は、光電変換素子514と、容量素子と、第1のトランジスタと、第2のトランジスタ517と、第3のトランジスタと、n型のトランジスタ519と、を含む。ここで光電変換素子514としては、例えば、フォトダイオードなどを用いることができる。
光電変換素子514の端子の一方は、低電位電源線VSSと電気的に接続され、端子の他方は、第2のトランジスタ517のソース電極およびドレイン電極の一方に電気的に接続される。第2のトランジスタ517のゲート電極は、電荷蓄積制御信号Txが与えられ、ソース電極およびドレイン電極の他方は、容量素子の一対の電極の一方と、第1のトランジスタのソース電極およびドレイン電極の一方と、n型のトランジスタ519のゲート電極と電気的に接続される(以下、当該ノードをノードFDと呼ぶ場合がある)。容量素子の一対の電極の他方は、低電位電源線VSSと電気的に接続される。第1のトランジスタのゲート電極は、リセット信号Resが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線VDDと電気的に接続される。n型のトランジスタ519のソース電極およびドレイン電極の一方は、第3のトランジスタのソース電極およびドレイン電極の一方と、アンプ512と電気的に接続される。また、n型のトランジスタ519のソース電極およびドレイン電極の他方は、高電位電源線VDDと電気的に接続される。第3のトランジスタのゲート電極は、バイアス信号Biasが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線VSSと電気的に接続される。
なお、容量素子は必ずしも設けなくてよく、例えば、n型のトランジスタ519などの寄生容量が十分大きい場合、容量素子を設けない構成としてもよい。
また、第1のトランジスタおよび第2のトランジスタ517に、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。このような構成とすることによりノードFDの電位を長時間保持することが可能となる。
また、図28に示す構成は、第2のトランジスタ517と電気的に接続して、絶縁膜125上に光電変換素子514が設けられている。
光電変換素子514は、絶縁膜125上に設けられた半導体膜160と、半導体膜160上に接して設けられたソース電極116a、電極116cと、を有する。ソース電極116aは第2のトランジスタ517のソース電極またはドレイン電極として機能する電極であり、光電変換素子514と第2のトランジスタ517とを電気的に接続している。
半導体膜160、ソース電極116aおよび電極116c上には、ゲート絶縁膜112、保護絶縁膜118および絶縁膜145が設けられている。また、絶縁膜145上に配線156が設けられており、ゲート絶縁膜112、保護絶縁膜118および絶縁膜145に設けられた開口を介して電極116cと接する。
電極116cは、ソース電極116aおよびドレイン電極116bと、配線156は、配線149と同様の工程で形成することができる。
半導体膜160としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜160にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜160にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。
以上のように、マイクロコンピュータ500に、光センサ511を含む検出部509を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。
上述したICチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を組み合わせ、それらを1つのICチップに搭載したCPU505が用いられる。
3−1−1.CPU
図29は、上述したトランジスタを少なくとも一部に用いたCPUの具体的な構成を示すブロック図である。
図29(A)に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、論理演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198(Bus I/F)、書き換え可能なROM1199、およびROMインターフェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図29(A)に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。
バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上記各種回路に供給する。
図29(A)に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、上述したトランジスタを用いることができる。
図29(A)に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図29(B)または図29(C)に示すように、メモリセル群と、電源電位VDDまたは電源電位VSSの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図29(B)および図29(C)の回路の説明を行う。
図29(B)および図29(C)は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
図29(B)に示す記憶装置は、スイッチング素子1141と、メモリセル1142を複数有するメモリセル群1143とを有している。具体的に、各メモリセル1142には、上述したトランジスタを用いることができる。メモリセル群1143が有する各メモリセル1142には、スイッチング素子1141を介して、ハイレベルの電源電位VDDが供給されている。さらに、メモリセル群1143が有する各メモリセル1142には、信号INの電位と、ローレベルの電源電位VSSの電位が与えられている。
図29(B)では、スイッチング素子1141として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号SigAによりスイッチングが制御される。
なお、図29(B)では、スイッチング素子1141がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子1141が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図29(B)では、スイッチング素子1141により、メモリセル群1143が有する各メモリセル1142への、ハイレベルの電源電位VDDの供給が制御されているが、スイッチング素子1141により、ローレベルの電源電位VSSの供給が制御されていてもよい。
また、図29(C)には、メモリセル群1143が有する各メモリセル1142に、スイッチング素子1141を介して、ローレベルの電源電位VSSが供給されている、記憶装置の一例を示す。スイッチング素子1141により、メモリセル群1143が有する各メモリセル1142への、ローレベルの電源電位VSSの供給を制御することができる。
メモリセル群と、電源電位VDDまたは電源電位VSSの与えられているノード間に、スイッチング素子を設け、一時的にCPUの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、CPUの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、CPUを例に挙げて説明したが、DSP(Digital Signal Processor)、カスタムLSI、FPGA(Field Programmable Gate Array)等のLSIにも応用可能である。
3−1−2.設置例
図30(A)において、警報装置8100は、住宅用火災警報器であり、検出部と、マイクロコンピュータ8101を有している。マイクロコンピュータ8101には、上述したトランジスタを用いたCPUが含まれる。
図30(A)において、室内機8200および室外機8204を有するエアコンディショナーには、上述したトランジスタを用いたCPUが含まれる。具体的に、室内機8200は、筐体8201、送風口8202、CPU8203等を有する。図30(A)において、CPU8203が、室内機8200に設けられている場合を例示しているが、CPU8203は室外機8204に設けられていてもよい。または、室内機8200と室外機8204の両方に、CPU8203が設けられていてもよい。上述したトランジスタを用いたCPUが含まれることで、エアコンディショナーを省電力化できる。
図30(A)において、電気冷凍冷蔵庫8300には、上述したトランジスタを用いたCPUが含まれる。具体的に、電気冷凍冷蔵庫8300は、筐体8301、冷蔵室用扉8302、冷凍室用扉8303、CPU8304等を有する。図30(A)では、CPU8304が、筐体8301の内部に設けられている。上述したトランジスタを用いたCPUが含まれることで、電気冷凍冷蔵庫8300を省電力化できる。
図30(B)において、電気自動車の例を示す。電気自動車9700には、二次電池9701が搭載されている。二次電池9701の電力は、制御回路9702により出力が調整されて、駆動装置9703に供給される。制御回路9702は、図示しないROM、RAM、CPU等を有する処理装置9704によって制御される。上述したトランジスタを用いたCPUが含まれることで、電気自動車9700を省電力化できる。
駆動装置9703は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置9704は、電気自動車9700の運転者の操作情報(加速、減速、停止など)や走行時の情報(上り坂や下り坂等の情報、駆動輪にかかる負荷情報など)の入力情報に基づき、制御回路9702に制御信号を出力する。制御回路9702は、処理装置9704の制御信号により、二次電池9701から供給される電気エネルギーを調整して駆動装置9703の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。