JPH07307307A

JPH07307307A - 半導体装置の製造方法

Info

Publication number: JPH07307307A
Application number: JP10139694A
Authority: JP
Inventors: Yuisuke Yano; 結資矢野
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1994-05-16
Filing date: 1994-05-16
Publication date: 1995-11-21

Abstract

(57)【要約】【目的】微細なＭＯＳトランジスタに有効な、ソース
ドレインを半導体基板上に形成する構造において、ソー
スドレインの合わせ精度を向上し、高濃度拡散領域を安
定に形成する製造方法を提供する。【構成】フィールド酸化膜１２、ゲート電極６を形成
し、半導体基板１３に低濃度拡散領域８、ゲート電極６
の側壁にサイドウォールを形成し、ソースドレイン３を
全面に形成後、回転塗布法により感光性樹脂１を全面に
形成、酸素雰囲気中で、感光性樹脂１を灰化し、自己整
合的に低濃度拡散領域８上のみに感光性樹脂１をパター
ニングし、感光性樹脂１をエッチングマスクにソースド
レイン３をパターニングすることで、合わせズレなし
に、ソースドレイン３が形成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、とくに、微細なＭＯＳトランジスタに有効な、ソ
ースドレインを半導体基板上に形成する半導体装置の形
成方法に関する。

【０００２】

【従来の技術】従来技術におけるＭＯＳトランジスタの
形成方法を、図１６から図１９の断面図を用いて説明す
る。

【０００３】まず図１６に示すように、導電型がＰ型の
半導体基板１３上に、素子分離領域にフィールド酸化膜
１２を形成し、さらにゲート酸化膜５を形成する。

【０００４】その後、化学気相成長法（以下ＣＶＤと記
す）により、多結晶シリコンからなるゲート電極６を全
面に形成する。さらに熱酸化処理をおこなって、酸化シ
リコンからなるマスク酸化膜７をゲート電極６の上面に
形成する。

【０００５】その後、ホトエッチング法により、マスク
酸化膜７と、ゲート電極６と、ゲート酸化膜５とをパタ
ーニングする。

【０００６】つぎに図１７に示すように、ゲート電極６
とフィールド酸化膜１２との整合する半導体基板１３に
リンをイオン注入によって導入して、低濃度拡散領域８
を形成する。

【０００７】その後、ＣＶＤによって、膜厚１００ｎｍ
の酸化シリコン（図示せず）を形成する。さらにその
後、反応性イオンエッチング法（以下ＲＩＥと記す）用
いて酸化シリコンを異方性エッチングを行い、平坦な表
面上のみ酸化シリコンを全面エッチングを行い除去し、
ゲート電極６の側壁領域に酸化シリコンからなるサイド
ウォール４を形成する。

【０００８】つぎに図１８に示すように、全面に多結晶
シリコンからなるソースドレイン３を形成し、その後、
感光性樹脂１をソースドレイン３上にパターニングす
る。その後、パターニングした感光性樹脂１をエッチン
グマスクに用いて、ソースドレイン３をパターニングす
る。

【０００９】ここで、ソースドレイン３をパターニング
するときに使用する感光性樹脂１のパターニングは、フ
ォトマスク合わせ露光処理と、現像処理とにより形成す
る。このため、露光処理工程においては、合わせズレを
生じ、ソースドレイン３のパターニング時に、ゲート電
極６とフィールド酸化膜１２エッジ領域のソースドレイ
ン３とが、凸凹状の形状になる。

【００１０】つぎに図１９に示すように、エッチングマ
スクとして用いた感光性樹脂１を除去し、ゲート電極６
とソースドレイン３とに砒素をイオン注入により導入
し、高濃度拡散領域９を形成する。

【００１１】このとき、ソースドレイン３のパターニン
グ時に生じたソースドレイン３の凹部にも、砒素がイオ
ン注入される。このため、凹部はソースドレイン３の膜
厚が薄いため、低濃度拡散領域８と半導体基板１３とに
も砒素が入ってしまう。

【００１２】その後、ＣＶＤを用いて、層間絶縁膜１５
を形成する。さらに、窒素雰囲気中で温度９００℃の熱
処理を３０分行う。

【００１３】その後、層間絶縁膜１５に接続穴を形成
し、さらに配線１４を形成して、配線１４と高濃度拡散
領域８、および配線１４とゲート電極６とを接続する。

【００１４】

【発明が解決しようとする課題】図１６から図１９を用
いて説明した従来の製造方法は、ソースドレイン３を低
濃度拡散領域８上に形成している。したがって、この構
造はサイドウォール４下部や、ゲート電極６下部の半導
体基板１３、いわゆるチャネル領域内に、高濃度拡散領
域９が横方向に拡散しにくいという優れた特性を備えて
いる。

【００１５】したがって、ショートチャネル効果の抑制
や、トランジスタの耐圧向上を図ることができるため、
低濃度拡散領域８上にソースドレイン３を形成する構造
は、微細ＭＯＳトランジスタの形成には、有効な構造で
あるといえる。

【００１６】しかしながら、多結晶シリコンからなるソ
ースドレイン３は、ゲート電極６とフィールド酸化膜１
２以外の低濃度拡散領域８上に形成するためのエッチン
グマスクとなる感光性樹脂１を、フォトマスク合わせ露
光処理と、現像工程とによって形成している。

【００１７】このために、ソースドレイン３をエッチン
グ処理後のソースドレイン３のパターンは、感光性樹脂
１の合わせズレに起因して、パターンの合わせズレが生
じてしまう。

【００１８】このため、ソースドレイン３は、低濃度拡
散領域８上のみに形成できない。したがって、ソースド
レイン３の表面が、凸凹状の形状になる。

【００１９】そして、その後の高濃度拡散領域９を形成
するためのイオン注入工程や、熱処理工程で、高濃度拡
散領域９の不純物分布は、ソースドレイン３の形状に依
存してしまう。

【００２０】その結果、ソースドレイン３のエッジ領域
では、半導体基板１３と高濃度拡散領域９とが、直接、
接合が形成される領域が生じてしまい、半導体基板１３
と高濃度拡散領域９との耐圧が低下してしまうという問
題点がある。

【００２１】本発明の目的は、上記課題を解決して、パ
ターン合わせズレがなくソースドレインをパターニング
し、高濃度拡散領域を安定して形成することが可能な半
導体装置の製造方法を提供することにある。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置の形成方法は、下記記載の工程を
採用する。

【００２３】本発明の半導体装置の形成方法は、半導体
基板上の素子分離領域にフィールド酸化膜を形成する工
程と、ゲート酸化膜とゲート電極とマスク酸化膜を全面
に形成し、ホトエッチング工程により、マスク酸化膜と
ゲート電極とゲート酸化膜をパターニングする工程と、
ゲート電極とフィールド酸化膜との整合する半導体基板
に低濃度拡散領域を形成する工程と、全面に酸化膜を形
成し、異方性エッチング法により、酸化膜をエッチング
し、ゲート電極の側壁のみに酸化膜のサイドウォールを
形成する工程と、全面に多結晶シリコンのソースドレイ
ンを形成する工程と、感光性樹脂を回転塗布法により形
成する方法と、酸素雰囲気中で感光性樹脂を灰化し、ゲ
ート電極とフィールド酸化膜との上のみの感光性樹脂を
除去する工程と、感光性樹脂をエッチングマスクに多結
晶シリコンのソースドレインを除去し、感光性樹脂を除
去する工程と、ゲート電極とソースドレインにイオン注
入し、高濃度拡散領域を形成する工程と、全面に層間絶
縁膜を形成し、加熱処理を行い、低濃度拡散領域と高濃
度拡散領域との不純物を活性化する工程と、ホトエッチ
ング工程により層間絶縁膜に接続穴を形成する工程と、
配線を形成する工程とを有することを特徴する。

【００２４】本発明の半導体装置の形成方法は、半導体
基板上の素子分離領域にフィールド酸化膜を形成する工
程と、ゲート酸化膜とゲート電極とマスク酸化膜を全面
に形成し、ホトエッチング工程により、マスク酸化膜と
ゲート電極とゲート酸化膜をパターニングする工程と、
ゲート電極とフィールド酸化膜との整合する半導体基板
に低濃度拡散領域を形成する工程と、全面に酸化膜を形
成し、異方性エッチング法により、酸化膜をエッチング
し、ゲート電極の側壁のみに酸化膜のサイドウォールを
形成する工程と、全面に多結晶シリコンのソースドレイ
ンを形成する工程と、ＳＯＧを回転塗布法により形成
し、熱処理を行い焼結する方法と、ＳＯＧをエッチング
し、ゲート電極とフィールド酸化膜との上のみのＳＯＧ
を除去する工程と、ＳＯＧをエッチングマスクに用いて
多結晶シリコンのソースドレインを除去し、ＳＯＧを除
去する工程と、ゲート電極とソースドレインとにイオン
注入し、高濃度拡散領域を形成する工程と、全面に層間
絶縁膜を形成し、加熱処理を行い、低濃度拡散領域と高
濃度拡散領域との不純物を活性化する工程と、ホトエッ
チング工程により層間絶縁膜に接続穴を形成する工程
と、配線を形成する工程とを有することを特徴する。

【００２５】本発明の半導体装置の形成方法は、半導体
基板上の素子分離領域にフィールド酸化膜を形成する工
程と、ゲート酸化膜と不純物を含有した多結晶シリコン
のゲート電極とマスク酸化膜を全面に形成し、ホトエッ
チング工程により、ゲート電極とゲート酸化膜をパター
ニングする工程と、ゲート電極とフィールド酸化膜との
整合する半導体基板に低濃度拡散領域を形成する工程
と、全面に酸化膜を形成し、異方性エッチング法によ
り、酸化膜をエッチングし、ゲート電極の側壁のみに酸
化膜のサイドウォールを形成する工程と、全面に不純物
を含有した多結晶シリコンのソースドレインを形成する
工程と、感光性樹脂を回転塗布法により形成する方法
と、酸素雰囲気中で感光性樹脂を灰化し、ゲート電極と
フィールド酸化膜との上のみの感光性樹脂を除去する工
程と、感光性樹脂をエッチングマスクに多結晶シリコン
のソースドレインを除去し、感光性樹脂を除去する工程
と、全面に層間絶縁膜を形成する工程と、加熱処理を行
い、低濃度拡散領域と高濃度拡散領域との不純物を活性
化する工程と、ホトエッチング工程により層間絶縁膜に
接続穴を形成する工程と、配線を形成する工程とを有す
ることを特徴する。

【００２６】本発明の半導体装置の形成方法は、半導体
基板上の素子分離領域にフィールド酸化膜を形成する工
程と、ゲート酸化膜と不純物を含有した多結晶シリコン
のゲート電極とマスク酸化膜を全面に形成し、ホトエッ
チング工程により、ゲート電極とゲート酸化膜をパター
ニングする工程と、マスク酸化膜とゲート電極とフィー
ルド酸化膜との整合する半導体基板に低濃度拡散領域を
形成する工程と、全面に酸化膜を形成し、異方性エッチ
ング法により、酸化膜をエッチングし、ゲート電極の側
壁のみに酸化膜のサイドウォールを形成する工程と、全
面に不純物を含有した多結晶シリコンのソースドレイン
を形成する工程と、ＳＯＧを回転塗布法により形成し、
熱処理を行い焼結する方法と、ＳＯＧをエッチングし、
ゲート電極とフィールド酸化膜との上のみのＳＯＧを除
去する工程と、ＳＯＧをエッチングマスクに用いて多結
晶シリコンのソースドレインを除去し、ＳＯＧを除去す
る工程と、全面に層間絶縁膜を形成する工程と、加熱処
理を行い、低濃度拡散領域と高濃度拡散領域との不純物
を活性化する工程と、ホトエッチング工程により層間絶
縁膜に接続穴を形成する工程と、配線を形成する工程と
を有することを特徴する。

【００２７】

【作用】本発明の半導体装置の形成方法では、ソースド
レインをパターニングするためのエッチングマスクを自
己整合的に形成する。

【００２８】このために、低濃度拡散領域上のみにソー
スドレインを形成することができ、したがってその後の
処理工程で、安定して、高濃度拡散領域を形成すること
ができる。

【００２９】さらに、あらかじめ不純物をソースドレイ
ンにを含有させて、イオン注入工程を削減することによ
り、ソースドレインの形状に依存しない高濃度拡散領域
を安定して形成することができ、従来より耐圧は向上す
る。

【００３０】

【実施例】以下、図面を使用して本発明の実施例におけ
る半導体装置の製造方法を説明する。

【００３１】本発明の第１の実施例を図１から図６を用
いて説明する。図１から図６は第１の実施例におけるＭ
ＯＳトランジスタの形成方法を工程順に示す断面図であ
る。

【００３２】まずはじめに図１に示すように、導電型が
Ｐ型の半導体基板１３上の全面に、１５０ｎｍの膜厚を
有する窒化シリコン（図示せず）を形成する。この窒化
シリコンはＣＶＤにより形成する。

【００３３】そして、窒化シリコン上の全面に、膜厚
１．１μｍの感光性樹脂（図示せず）を回転塗布法によ
って形成し、所定のフォトマスクを用いて露光処理と、
現像処理とを行い、素子領域上に感光性樹脂を形成する
ように、感光性樹脂をパターニングする。

【００３４】その後、このパターニングした感光性樹脂
をエッチングマスとして用いて、エッチングガスとして
四フッ炭素を使用して、ＲＩＥにより窒化シリコンを素
子領域にパターニングするように形成する。その後、エ
ッチングマスクとして用いた感光性樹脂を除去する。

【００３５】その後、窒化シリコンを酸化防止膜として
用い、水蒸気を添加した酸素雰囲気中で温度１０００℃
の熱処理を１０５分間行い、半導体基板１３の素子分離
領域に酸化シリコンを形成する、いわゆる選択酸化処理
を行う。

【００３６】この選択酸化処理の結果、膜厚５５０ｎｍ
の酸化シリコンからなるフィールド酸化膜１２を素子分
離領域に形成することができる。その後、選択酸化の酸
化防止膜として用いた窒化シリコンを、温度１８０℃に
加熱したリン酸を使用して除去する。

【００３７】つぎに図２に示すように、酸素雰囲気中で
温度１０００℃の熱処理を１２分間行い、２０ｎｍの膜
厚を有する酸化シリコンからなるゲート酸化膜５を素子
領域に形成する。

【００３８】その後、ゲート酸化膜５上の全面に、反応
性ガスとしてモノシランを使用するＣＶＤによって、３
５０ｎｍの膜厚を有する多結晶シリコンからなるゲート
電極６を形成する。

【００３９】その後、酸素雰囲気中で温度１０００℃の
熱処理を１２分間行って、２０ｎｍの膜厚を有する酸化
シリコンからなるマスク酸化膜７をゲート電極６の表面
に形成する。

【００４０】その後、膜厚０．９μｍの感光性樹脂（図
示せず）を回転塗布法により、マスク酸化膜７上の全面
に形成する。さらに、所定のフォトマスクを用いて露光
処理と現像処理とを行い、ゲート電極パターンの形成領
域上に感光性樹脂を形成するようにパターニングする。

【００４１】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて、フッ酸溶液を使用し
てウェットエッチング法によりマスク酸化膜７をパター
ニングする。

【００４２】引き続いて、エッチングガスとして六フッ
化イオウを使用するＲＩＥによりゲート電極８をパータ
ニングし、さらにフッ酸溶液を使用してウェットエッチ
ング法によりゲート酸化膜９をパターニングする。その
後、エッチングマスクとして用いた感光性樹脂を除去す
る。

【００４３】つぎに図３に示すように、ゲート電極６
と、フィールド酸化膜１２との整合する半導体基板１３
にリンを加速エネルギーが２５ｋｅＶ、イオン注入量が
２．０×１０¹³ａｔｏｍｓ／ｃｍ² の条件でイオン注入
処理を行い、低濃度拡散領域８を形成する。

【００４４】その後、反応性ガスとしてモノシランと酸
素と窒素とを使用する常圧ＣＶＤにより、膜厚１００ｎ
ｍの酸化シリコン（図示せず）を全面に形成する。

【００４５】その後、エッチングガスとしてＣＨＦ₃ を
使用して、ＲＩＥにより酸化シリコンを異方性エッチン
グを行い、平坦な表面上の酸化シリコンの全面エッチン
グを行って除去し、ゲート電極６の側壁領域にのみ酸化
シリコンからなるサイドウォール４を形成する。

【００４６】この結果、その後のソースドレインの形成
工程のときに、ソースドレインとゲート電極６とが接続
しないように、サイドウォール４とマスク酸化膜７とで
ゲート電極６を被覆することができる。

【００４７】つぎに図４に示すように、半導体基板１３
の全面に、反応性ガスとしてモノシランと酸素と窒素と
を使用して、ＣＶＤにより、膜厚２００ｎｍの多結晶シ
リコンからなるソースドレイン３を形成する。この結
果、低濃度拡散領域８とソースドレイン３とを接続する
ことができる。

【００４８】このとき、ゲート電極６は、サイドウォー
ル４とマスク酸化膜７とで覆われているので、ソースド
レイン３とゲート電極６とは接続することはない。

【００４９】その後、膜厚１．１μｍの感光性樹脂１を
回転塗布法により、半導体基板１３の全面に形成する。

【００５０】ここで液体状の感光性樹脂１を回転塗布法
によって形成するので、感光性樹脂１の表面はなめらか
な形状になる。

【００５１】したがって、ゲート電極６とフィールド酸
化膜１２との段差によって、ゲート電極６とフィールド
酸化膜１２との上の感光性樹脂１の膜厚は、低濃度拡散
領域８上の感光性樹脂１の膜厚より薄くなる。

【００５２】つぎに図５に示すように、エッチングガス
として酸素を使用したＲＩＥによって、感光性樹脂１を
灰化処理し、感光性樹脂１の膜厚を薄くする。

【００５３】このとき、エッチング時間を制御し、さら
に感光性樹脂１の膜厚の差を利用して、ゲート電極６と
フィールド酸化膜１２との上の感光性樹脂１は灰化して
除去し、低濃度拡散領域８上のみに感光性樹脂１を形成
する。

【００５４】その後、この低濃度拡散領域８上の感光性
樹脂１をエッチングマスクに用い、エッチングガスとし
て六フッ化イオウと塩素とを使用して、ソースドレイン
３をエッチングする。このエッチングでは、エッチング
ガスが一方向から照射しないように、半導体基板１３に
垂直に電圧を印加せず、エッチングガスのプラズマに等
方性をもたせて、ソースドレイン３を等方性のＲＩＥに
より低濃度拡散領域８上のみにパターニングする。

【００５５】この等方性のエッチングにより、サイドウ
ォール４の側壁領域と、フィールド酸化膜１２エッジ領
域のソースドレイン３とをエッチングして、ソースドレ
イン３表面の形状をなめらかにする。

【００５６】つぎに、図６に示すように、感光性樹脂１
を除去する。その後、砒素を加速エネルギー６０ｋｅＶ
で、注入量５．０×１０¹⁵ａｔｏｍｓ／ｃｍ² の条件で
ソースドレイン３とゲート電極６とにイオン注入し、ソ
ースドレイン３領域に高濃度拡散領域９を形成する。

【００５７】ここで、ソースドレイン３とゲート電極６
とにイオン注入する砒素は、ソースドレイン３領域のみ
に分布し、ソースドレイン３の形状も表面が滑らかであ
るため、低濃度拡散領域８に砒素が入ってしまう領域は
ない。

【００５８】その後、半導体基板１３の全面に、反応性
ガスとしてモノシランとホスフィンとジボランと酸素と
窒素とを使用して、膜厚４５０ｎｍのリンとボロンを含
んだ酸化シリコンからなる層間絶縁膜１５を形成する。
層間絶縁膜１５はＣＶＤによって形成する。

【００５９】その後、層間絶縁膜１５を流動化させる、
いわゆるリフロー処理を行い、層間絶縁膜１５の表面を
平坦化させる。このリフロー処理と同時に、イオン注入
により形成した低濃度拡散領域８と高濃度拡散領域９と
の不純物を活性化する。このリフロー処理は、窒素雰囲
気中で温度９００℃の熱処理を３０分間行う。

【００６０】その後、膜厚１．１μｍの感光性樹脂（図
示せず）を層間絶縁膜１５上の全面に形成し、所定のフ
ォトマスクを用いて露光処理と、現像処理とを行い感光
性樹脂を接続穴に対応する開口部を形成するようにパタ
ーニングする。

【００６１】その後、パターニングした感光性樹脂をエ
ッチングマスクとして用いて、エッチングガスとしてＣ
ＨＦ₃ を使用して、ＲＩＥにより層間絶縁膜１５をエッ
チングし、接続穴を形成する。その後、接続穴を形成す
るときにエッチングマスクとして用いた感光性樹脂を除
去する。

【００６２】その後、半導体基板１３の全面に、スパッ
タリング法によりアルミニウム合金からなる配線１４を
形成する。

【００６３】その後、配線１４上の全面に、膜厚１．６
μｍの感光性樹脂（図示せず）を回転塗布法により形成
する。さらに、所定のフォトマスクを用いて露光し、現
像処理を行い、感光性樹脂を配線１４パターンの形成領
域に形成するようにパターニングする。

【００６４】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて、反応性ガスとしてＢ
Ｃｌ₃ とＣＨＣｌ₃ とを用いて、ＲＩＥにより配線１４
をパターニングする。さらにその後、配線１４形成のエ
ッチングマスクとして用いた感光性樹脂を除去する。

【００６５】この結果、配線１４と高濃度拡散領域９、
および配線１４とゲート電極６とを接続することができ
る。

【００６６】以上の説明のように本発明の第１の実施例
では、ソースドレイン３形成のためのフォトマスク合わ
せの工程がなく、自己整合的に感光性樹脂１をパターニ
ングしている。このために、ソースドレイン３を合わせ
ズレなしに、パターニングすることができ、高濃度拡散
領域９も安定して形成することができる。

【００６７】以上説明した本発明の第１の実施例の製造
方法では、ソースドレイン３のパターニングのエッチン
グマスクとして感光性樹脂を用いた例で説明したが、エ
ッチングマスクとしては感光性樹脂以外の他の材料も適
用することができる。この実施例を第２の実施例で説明
する。

【００６８】以下、図７から図９を用いて本発明の第２
の実施例の製造方法を説明する。図７から図９は、本発
明の第２の実施例におけるＭＯＳトランジスタの形成方
法を工程順に示す断面図である。

【００６９】まずはじめに図７に示すように、導電型が
Ｐ型の半導体基板１３上に、ＣＶＤにより、膜厚１５０
ｎｍの窒化シリコン（図示せず）を全面に形成する。

【００７０】その後、膜厚１．１μｍの感光性樹脂（図
示せず）を回転塗布法により、窒化シリコン上の全面に
形成し、所定のフォトマスクを用いて露光し、現像処理
を行い、素子領域上に感光性樹脂をパターニングするよ
うに形成する。

【００７１】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、エッチングガスとして四
フッ炭素を使用して、ＲＩＥにより窒化シリコンを素子
領域上にパターニングするように形成する。その後、窒
化シリコンのエッチングマスクとして用いた感光性樹脂
を除去する。

【００７２】その後、窒化シリコンを酸化防止膜にして
用い、水蒸気を添加した酸素雰囲気中で温度１０００℃
の熱処理を１０５分間行い、半導体基板１３の素子分離
領域に酸化シリコンを形成する、いわゆる選択酸化処理
を行う。

【００７３】この選択酸化処理によって、膜厚５５０ｎ
ｍの酸化シリコンからなるフィールド酸化膜１２を素子
分離領域に形成することができる。その後、選択酸化処
理の酸化防止膜として用いた窒化シリコンを、温度１８
０℃に加熱したリン酸を用いて除去する。

【００７４】その後、酸素雰囲気中で温度１０００℃の
熱処理を１２分間行い、膜厚が２０ｎｍの酸化シリコン
からなるゲート酸化膜５を素子領域に形成する。

【００７５】その後、半導体基板１３上の全面に、反応
性ガスとしてモノシランを使用するＣＶＤによって、５
０ｎｍの膜厚を有する多結晶シリコンからなるゲート電
極６を形成する。

【００７６】その後、酸素雰囲気中で温度１０００℃の
熱処理を１２分間行って、２０ｎｍの膜厚を有する酸化
シリコンからなるマスク酸化膜７をゲート電極６の表面
に形成する。

【００７７】その後、膜厚０．９μｍの感光性樹脂（図
示せず）を回転塗布法によって、マスク酸化膜７上の全
面に形成する。そして、所定のフォトマスクを用いて露
光処理と、現像処理とを行い、ゲート電極パターンの形
成領域上に感光性樹脂をパターニングするように形成す
る。

【００７８】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて、フッ酸溶液を使用し
てウェットエッチング法によりマスク酸化膜７をパター
ニングする。

【００７９】引き続いて、エッチングガスとして六フッ
化イオウを使用してＲＩＥによりゲート電極８をパータ
ニングし、さらにフッ酸溶液を使用してウェットエッチ
ング法によりゲート酸化膜９をパターニングする。その
後、エッチングマスクとして用いた感光性樹脂を除去す
る。

【００８０】その後、ゲート電極６とフィールド酸化膜
１２との整合する半導体基板１３にリンを加速エネルギ
ー２５ｋｅＶ、注入量２．０×１０¹³ａｔｏｍｓ／ｃｍ
² の条件でイオン注入し、低濃度拡散領域８を形成す
る。

【００８１】その後、半導体基板１３上の全面に、反応
性ガスとしてモノシランと酸素と窒素とを使用する常圧
ＣＶＤにより、膜厚１００ｎｍの酸化シリコン（図示せ
ず）を形成する。

【００８２】その後、エッチングガスとしてＣＨＦ₃ を
使用して、ＲＩＥによって、酸化シリコンの異方性エッ
チングを行い、平坦な表面上の酸化シリコンの全面エッ
チングを行って除去し、ゲート電極６の側壁領域にのみ
酸化シリコンからなるサイドウォール４を形成する。

【００８３】この結果、その後のソースドレインの形成
工程のときに、ソースドレインとゲート電極とが接続し
ないように、サイドウォール４とマスク酸化膜７とでゲ
ート電極６を被覆することができる。

【００８４】その後、反応性ガスとしてモノシランと酸
素と窒素とを使用して、ＣＶＤによって、半導体基板１
３の全面に膜厚２００ｎｍの多結晶シリコンからなるソ
ースドレイン３を形成する。この結果、低濃度拡散領域
８とソースドレイン３を接続することができる。

【００８５】このとき、ゲート電極６は、サイドウォー
ル４とマスク酸化膜７とで覆われているので、ソースド
レイン３とゲート電極６とは接続することはない。

【００８６】その後、ケイ素化合物を有機溶剤に溶解し
た溶液、いわゆるＳＯＧ２を７００ｎｍの膜厚になるよ
う、回転塗布法により半導体基板１３上の全面に形成す
る。

【００８７】ここで液体状のＳＯＧ２を回転塗布法によ
り形成するので、ＳＯＧ２の表面はなめらかな形状にな
る。さらに、ゲート電極６とフィールド酸化膜１２との
段差に起因して、ゲート電極６とフィールド酸化膜１２
との上のＳＯＧ２の膜厚は、低濃度拡散領域８上のＳＯ
Ｇ２の膜厚より薄くなる。

【００８８】その後、温度３２０℃の窒素雰囲気中で熱
処理を行い、ＳＯＧ２に含まれる溶剤を蒸発させ、ＳＯ
Ｇ２を焼結処理する。

【００８９】つぎに図８に示すように、エッチングガス
として、ＣＨＦ₃ 使用したＲＩＥにより、ＳＯＧ２をエ
ッチングし、ＳＯＧ２の膜厚を薄くする。

【００９０】このとき、エッチング時間を制御し、さら
にＳＯＧ２の膜厚差を利用して、ゲート電極６とフィー
ルド酸化膜１２との上のＳＯＧ２はエッチングして除去
し、低濃度拡散領域８上のみにＳＯＧ２を形成するよう
にする。

【００９１】その後、このＳＯＧ２をエッチングマスク
に用いて、エッチングガスとして六フッ化イオウと塩素
を使用し、ソースドレイン３をエッチングする。このエ
ッチング処理のときは、エッチングガスが一方向から照
射しないように、半導体基板１３に垂直に電圧を印加せ
ず、エッチングガスのプラズマに等方性をもたせて、ソ
ースドレイン３を等方性のＲＩＥにより低濃度拡散領域
８上のみにパターニングするように形成する。

【００９２】この等方性のエッチングによりサイドウォ
ール４の側壁領域とフィールド酸化膜１２エッジ領域と
のソースドレイン３とをエッチングして、ソースドレイ
ン３の表面の形状をなめらかにする。

【００９３】つぎに図９に示すように、ＳＯＧ２を除去
する。そしてさらに、砒素を加速エネルギー６０ｋｅＶ
で注入量５．０×１０¹⁵ａｔｏｍｓ／ｃｍ² の条件でソ
ースドレイン３とゲート電極６とにイオン注入し、ソー
スドレイン３領域に高濃度拡散領域９を形成する。

【００９４】ここで、イオン注入する砒素は、ソースド
レイン３領域のみに分布し、ソースドレイン３の形状も
表面が滑らかであるため、低濃度拡散領域８に砒素が入
ってしまう領域はない。

【００９５】その後、半導体基板１３上の全面に、反応
性ガスとしてモノシランとホスフィンとジボランと酸素
と窒素とを使用して、ＣＶＤにより、膜厚４５０ｎｍの
リンとボロンを含んだ酸化シリコンからなる層間絶縁膜
１５を形成する。

【００９６】その後、窒素雰囲気中で温度９００℃の熱
処理を３０分間行い層間絶縁膜１５を流動化させる、い
わゆるリフロー処理を行い、層間絶縁膜１５の表面を平
坦化させる。このリフロー処理と同時に、イオン注入に
より形成した低濃度拡散領域８と高濃度拡散領域９との
不純物を活性化する。

【００９７】その後、膜厚１．１μｍの感光性樹脂（図
示せず）を半導体基板１３の全面に形成する。そして、
所定のフォトマスクを用いて、露光処理と現像処理とを
行って、感光性樹脂を接続穴に対応する開口部を形成す
るようにパターニングする。

【００９８】その後、パターニングした感光性樹脂をエ
ッチングマスクとして用いて、エッチングガスとしてＣ
ＨＦ₃ を使用して、ＲＩＥにより層間絶縁膜１５をエッ
チングし、接続穴を形成する。その後、接続穴のエッチ
ングマスクとして用いた感光性樹脂を除去する。

【００９９】その後、半導体基板１３の全面に、スパッ
タリング法によりアルミニウム合金からなる配線１４を
形成する。

【０１００】その後、膜厚１．６μｍの感光性樹脂（図
示せず）を回転塗布法により、配線１４上の全面に形成
し、所定のフォトマスクを用いて露光し、現像処理を行
い、感光性樹脂を配線パターンの形成領域に形成するよ
うにパターニングする。

【０１０１】その後、このパターニングした感光性樹脂
をエッチングマスクとして、反応性ガスとしてＢＣｌ₃
とＣＨＣｌ₃ とを用いて、ＲＩＥにより配線１４をパタ
ーニングする。その後、配線１４のエッチングマスクと
して用いた感光性樹脂を除去する。

【０１０２】この結果、配線１４と高濃度拡散領域９、
および配線１４とゲート電極６とを接続することができ
る。

【０１０３】このように図７から図９を用いて説明した
本発明の第２の実施例の製造方法では、ＳＯＧ２を使用
し、ソースドレイン３を自己整合的にパターニング形成
している。

【０１０４】このため第２の実施例おいては、第１の実
施例と同じようにソースドレイン３を、パターン合わせ
ズレなしに、パターニングすることができる。

【０１０５】さらにまた、本発明の第２の実施例におけ
る製造方法では、ソースドレイン３のパターニングはエ
ッチング時間を制御して、ソースドレイン３の表面をな
めらかな形状に形成することができる。

【０１０６】ここで、エッチング時間を制御せずにオー
バーエッチングを行うと、高濃度拡散領域９のイオン注
入処理と、その後の熱処理によって、高濃度拡散領域９
の不純物濃度分布がソースドレイン３の形状に依存して
しまう。

【０１０７】そして、半導体基板１３と高濃度拡散領域
９とは直接、接合を形成し、耐圧の低下現象が発生する
ときがある。

【０１０８】この耐圧低下の発生を防止する製造方法と
して、第３の実施例と第４の実施例とで、ソースドレイ
ン３のパターニングの形状に依存しない高濃度拡散領域
９の形成方法を説明する。

【０１０９】以下、図１０から図１２を用いて本発明の
第３の実施例における半導体装置の製造方法を説明す
る。図１０から図１２は、第３の実施例におけるＭＯＳ
トランジスタの形成方法を工程順に示す断面図である。

【０１１０】はじめに図１０に示すように、導電型がＰ
型の半導体基板１３の上に、ＣＶＤによって、膜厚１５
０ｎｍの窒化シリコン（図示せず）を全面に形成する。

【０１１１】その後、膜厚１．１μｍの感光性樹脂（図
示せず）を回転塗布法により、窒化シリコン上の全面に
形成し、所定のフォトマスクを用いて露光し、現像処理
を行い、素子領域上に感光性樹脂をパターニングするよ
うに形成する。

【０１１２】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、エッチングガスとして四
フッ炭素を使用して、ＲＩＥにより窒化シリコンを素子
領域上にパターニングするように形成する。そしてその
後、窒化シリコンのエッチングマスクとして用いた感光
性樹脂を除去する。

【０１１３】その後、窒化シリコンを酸化防止膜として
用い、水蒸気を添加した酸素雰囲気中で温度１０００℃
の熱処理を１０５分間行い、半導体基板１３に酸化シリ
コンを形成する、いわゆる選択酸化処理を行う。この選
択酸化処理によって、膜厚が５５０ｎｍの酸化シリコン
からなるフィールド酸化膜１２を素子分離領域に形成す
ることができる。

【０１１４】その後、選択酸化の酸化防止膜として用い
た窒化シリコンを、温度１８０℃に加熱したリン酸を用
いて除去する。

【０１１５】その後、酸素雰囲気中で温度１０００℃の
熱処理を１２分間行い、２０ｎｍの膜厚を有する酸化シ
リコンからなるゲート酸化膜５を半導体基板１３の素子
領域に形成する。

【０１１６】その後、半導体基板１３上の全面に、反応
性ガスとしてモノシランとホスフィンとを使用して、Ｃ
ＶＤによって、３５０ｎｍの膜厚を有する多結晶シリコ
ンからなり、しかもリンの不純物濃度が１０²⁰ａｔｏｍ
ｓ／ｃｍ³ の不純物含有ゲート電極１０を形成する。

【０１１７】ここで、不純物含有ゲート電極１０として
不純物を含んだ多結晶シリコンを使用する理由は、この
あとの処理工程で、高濃度イオン注入を行わない工程を
使用しないため、ゲート電極の電気的な仕事関数をＮ型
シリコンと同レベルに制御する必要があるからである。

【０１１８】その後、酸素雰囲気中で温度１０００℃の
熱処理を１２分間行って、膜厚２０ｎｍの酸化シリコン
からなるマスク酸化膜７を不純物含有ゲート電極１０の
表面に形成する。

【０１１９】その後、膜厚０．９μｍの感光性樹脂（図
示せず）を回転塗布法により、マスク酸化膜７上の全面
に形成する。そして、所定のフォトマスクを用いて露光
処理と現像処理とを行い、ゲート電極パターンの形成領
域上に感光性樹脂をパターニングするように形成する。

【０１２０】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて、フッ酸溶液を使用し
てウェットエッチング法によりマスク酸化膜７をパター
ニングする。

【０１２１】引き続いて、エッチングガスとして六フッ
化イオウを使用してＲＩＥによりゲート電極８をパータ
ニングし、さらにその後、フッ酸溶液を使用してウェッ
トエッチング法によりゲート酸化膜９をパターニングす
る。その後、エッチングマスクとして用いた感光性樹脂
を除去する。

【０１２２】さらにその後、不純物含有ゲート電極１０
とフィールド酸化膜１２との整合する半導体基板１３
に、リンを加速エネルギー２５ｋｅＶ、注入量２．０×
１０¹³ａｔｏｍｓ／ｃｍ² の条件でイオン注入によって
導入し、低濃度拡散領域８を形成する。

【０１２３】その後、半導体基板１３上の全面に、反応
性ガスとしてモノシランと酸素と窒素とを使用して、常
圧ＣＶＤにより膜厚１００ｎｍの酸化シリコン（図示せ
ず）を形成する。

【０１２４】その後、エッチングガスとしてＣＨＦ₃ を
使用して、ＲＩＥにより酸化シリコンを異方性エッチン
グを行い、平坦な表面上の酸化シリコンを全面エッチン
グを行って除去し、ゲート電極６の側壁領域にのみ酸化
シリコンからなるサイドウォール４を形成する。

【０１２５】この結果、その後のソースドレインの形成
工程のときに、ソースドレインとゲート電極とが接続し
ないように、サイドウォール４とマスク酸化膜７とでゲ
ート電極６を被覆することができる。

【０１２６】その後、半導体基板１３上の全面に、反応
性ガスとしてモノシランと酸素と窒素とを使用して、Ｃ
ＶＤによって膜厚が２００ｎｍからなる多結晶シリコン
で、しかもリンの不純物濃度が１０²⁰ａｔｏｍｓ／ｃｍ
³ からなる不純物含有ソースドレイン１１を形成する。

【０１２７】この結果、低濃度拡散領域８と不純物含有
ソースドレイン１１とを接続することができる。

【０１２８】このとき、ゲート電極６は、サイドウォー
ル４とマスク酸化膜７とによって被覆している。このた
めに、不純物含有ソースドレイン１１とゲート電極６と
は、接続しない。

【０１２９】その後、不純物含有ソースドレイン１１上
の全面に、膜厚１．１μｍの感光性樹脂１を回転塗布法
により形成する。

【０１３０】ここで液体状の感光性樹脂１は、回転塗布
法によって形成する。このため、感光性樹脂１の表面
は、なめらかな形状になり、そのうえ不純物含有ゲート
電極１０とフィールド酸化膜１２との段差に起因して、
不純物含有ゲート電極１０とフィールド酸化膜１２上と
の感光性樹脂１の膜厚は、低濃度拡散領域８上の感光性
樹脂１の膜厚より薄くなる。

【０１３１】つぎに、図１１に示すように、エッチング
ガスとして酸素を使用したＲＩＥにより、感光性樹脂１
を灰化処理し、感光性樹脂１の膜厚を薄くする。

【０１３２】このとき、エッチング時間を制御して、不
純物含有ゲート電極１０とフィールド酸化膜１２との上
の感光性樹脂１は灰化して除去し、低濃度拡散領域８上
の領域のみに感光性樹脂１を形成するようにする。

【０１３３】その後、この低濃度拡散領域８上に形成す
る感光性樹脂１をエッチングマスクに用いて、エッチン
グガスとして六フッ化イオウと塩素とを使用し、不純物
含有ソースドレイン１１をエッチングする。

【０１３４】このエッチング処理のとき、エッチングガ
スが一方向から照射しないように、半導体基板１３に垂
直に電圧を印加せず、エッチングガスのプラズマを等方
性をもたせて、不純物含有ソースドレイン１１を等方性
のＲＩＥにより低濃度拡散領域８上のみにパターニング
するように形成する。

【０１３５】この等方性のエッチングにより、サイドウ
ォール４の側壁領域とフィールド酸化膜１２エッジ領域
との不純物含有ソースドレイン１１をエッチングして、
不純物含有ソースドレイン１１の表面の形状をなめらか
にする。

【０１３６】つぎに図１２に示すように、感光性樹脂１
を除去する。さらに半導体基板１３上の全面に、反応性
ガスとしてモノシランとホスフィンとジボランと酸素と
窒素とを使用して、ＣＶＤによって、膜厚４５０ｎｍの
リンとボロンを含んだ酸化シリコンからなる層間絶縁膜
１５を形成する。

【０１３７】その後、窒素雰囲気中で温度９００℃の熱
処理を３０分間行い層間絶縁膜１５を流動化させる、い
わゆる、リフロー処理を行い、層間絶縁膜１５の表面を
平坦化させる。

【０１３８】このリフロー処理と同時に、イオン注入に
より形成した低濃度拡散領域８と不純物含有ソースドレ
イン１１との不純物を活性化する。

【０１３９】その後、膜厚１．１μｍの感光性樹脂（図
示せず）を層間絶縁膜１５上の全面に形成し、所定のフ
ォトマスクを用いて露光し、現像処理を行い、感光性樹
脂を接続穴に対応する開口部を形成するようにパターニ
ングする。

【０１４０】その後、パターニングした感光性樹脂をエ
ッチングマスクとして、エッチングガスとしてＣＨＦ₃
を使用してＲＩＥにより層間絶縁膜１５をエッチング
し、接続穴を形成する。その後、接続穴形成のエッチン
グマスクとして用いた感光性樹脂を除去する。

【０１４１】その後、スパッタリング法によりアルミニ
ウム合金からなる配線１４を半導体基板１３の全面に形
成する。

【０１４２】その後、膜厚１．６μｍの感光性樹脂（図
示せず）を回転塗布法により、配線１４上の全面に形成
する。さらに、所定のフォトマスクを用いて露光処理と
現像処理とを行い、感光性樹脂を配線パターンの形成領
域に形成するようにパターニングする。

【０１４３】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて、反応性ガスとしてＢ
Ｃｌ₃ とＣＨＣｌ₃ とを用いて、ＲＩＥにより配線１４
をパターニングする。

【０１４４】そして、配線１４のパターニングに用いた
感光性樹脂を除去し、配線１４と不純物含有ソースドレ
イン１１、および配線１４とゲート電極６とを接続す
る。

【０１４５】このように本発明の第３の実施例では、ソ
ースドレイン領域に、あらかじめ不純物を含んだ多結晶
シリコンを形成する。

【０１４６】このため、ソースドレインをオーバーエッ
チングしてしまった場合でも、高濃度のイオン注入工程
がない。

【０１４７】したがって、不純物分布がソースドレイン
の形状に依存せず、半導体基板１３と不純物含有ソース
ドレイン１１とが、直接、接合を形成することがなくな
り、耐圧の低下は発生しない。

【０１４８】つぎに、図１３から図１５用いて本発明の
第４の実施例における製造方法を説明する。図１３から
図１５は本発明の第４の実施例におけるＭＯＳトランジ
スタの形成方法を工程順に示す断面図である。

【０１４９】まずはじめに図１３に示すように、導電型
がＰ型の半導体基板１３の上の全面に、膜厚１５０ｎｍ
の窒化シリコン（図示せず）を形成する。この窒化シリ
コンはＣＶＤにより形成する。

【０１５０】その後、膜厚１．１μｍの感光性樹脂（図
示せず）を回転塗布法により、窒化シリコン上の全面に
形成し、所定のフォトマスクを用いて露光処理と現像処
理とを行い、素子領域上に感光性樹脂を形成するように
パターニングする。

【０１５１】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、エッチングガスとして四
フッ炭素を使用して、ＲＩＥにより窒化シリコンを素子
領域に形成するようパターニングする。その後、窒化シ
リコンのエッチングマスクとして用いた感光性樹脂を除
去する。

【０１５２】その後、窒化シリコンを酸化防止として用
いて、水蒸気を添加した酸素雰囲気中で温度１０００℃
の熱処理を１０５分行い、半導体基板１３の素子分離領
域に酸化シリコンを形成する、いわゆる選択酸化処理を
行う。

【０１５３】この選択酸化処理により、膜厚５５０ｎｍ
の酸化シリコンからなるフィールド酸化膜１２を素子分
離領域に形成することができる。

【０１５４】その後、選択酸化処理の酸化防止膜として
用いた窒化シリコンを温度１８０℃に加熱したリン酸を
用いて除去する。

【０１５５】その後、酸素雰囲気中で温度１０００℃の
熱処理を１２分行い、２０ｎｍの膜厚を有する酸化シリ
コンからなるゲート酸化膜５を半導体基板１３の素子領
域に形成する。

【０１５６】さらに、半導体基板１３上の全面に、反応
性ガスとしてモノシランとホスフィンとを使用するＣＶ
Ｄによって、膜厚３５０ｎｍの多結晶シリコンからな
り、しかもリンの不純物濃度が１０²⁰ａｔｏｍｓ／ｃｍ
³ の不純物含有ゲート電極１０を形成する。

【０１５７】本発明の第４の実施例で、不純物を含んだ
多結晶シリコンを不純物含有ゲート電極１０として使用
する理由は、その後の工程で、高濃度イオン注入を行わ
ない工程を使用しないため、ゲート電極の電気的な仕事
関数をＮ型シリコンと同レベルに制御する必要があるか
らである。

【０１５８】その後、酸素雰囲気中で温度１０００℃の
熱処理を１２分間行い、２０ｎｍの膜厚を有する酸化シ
リコンからなるマスク酸化膜７を不純物含有ゲート電極
１０上に形成する。

【０１５９】その後、膜厚０．９μｍの感光性樹脂（図
示せず）を回転塗布法により、マスク酸化膜７上の全面
に形成する。そして、所定のフォトマスクを用いて露光
し現像し、ゲート電極パターンの形成領域上に感光性樹
脂をパターニングするように形成する。

【０１６０】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて、フッ酸溶液を使用し
てウェットエッチング法によりマスク酸化膜７をパター
ニングする。

【０１６１】引き続いて、エッチングガスとして六フッ
化イオウを使用して、ＲＩＥによりゲート電極８をパー
タニングし、さらにフッ酸溶液を使用してウェットエッ
チング法によりゲート酸化膜９をパターニングする。そ
の後、エッチングマスクとして用いた感光性樹脂を除去
する。

【０１６２】その後、不純物含有ゲート電極１０とフィ
ールド酸化膜１２の整合する半導体基板１３にリンを加
速エネルギー２５ｋｅＶ、注入量２．０×１０¹³ａｔｏ
ｍｓ／ｃｍ² の条件でイオン注入処理し、低濃度拡散領
域８を形成する。

【０１６３】その後、半導体基板１３上の全面に、反応
性ガスとしてモノシランと酸素と窒素とを使用して、常
圧ＣＶＤによって、膜厚１００ｎｍの酸化シリコン（図
示せず）を形成する。

【０１６４】その後、エッチングガスとしてＣＨＦ₃ を
使用して、ＲＩＥにより酸化シリコンを異方性エッチン
グを行い、平坦な表面上の酸化シリコンの全面エッチン
グを行って、ゲート電極６の側壁領域にのみ酸化シリコ
ンからなるサイドウォール４を形成する。

【０１６５】この結果、その後のソースドレインの形成
工程のときに、ソースドレインとゲート電極とが接続し
ないように、サイドウォール４とマスク酸化膜７とでゲ
ート電極６を覆うことができる。

【０１６６】その後、反応性ガスとしてモノシランと酸
素と窒素とを使用して、ＣＶＤによって、半導体基板１
３の全面に膜厚２００ｎｍの多結晶シリコンでリンの不
純物濃度が１０²⁰ａｔｏｍｓ／ｃｍ³ の不純物含有ソー
スドレイン１１を形成する。

【０１６７】この結果、低濃度拡散領域８と不純物含有
ソースドレイン１１とを接続する。このとき、ゲート電
極６は、サイドウォール４とマスク酸化膜７とによって
被覆されているので、不純物含有ソースドレイン１１と
ゲート電極６とは、接続することはない。

【０１６８】その後、膜厚７００ｎｍのＳＯＧ２を回転
塗布法により、不純物含有ソースドレイン１１上の全面
に形成する。

【０１６９】ここで液体状のＳＯＧ２は、回転塗布法に
よって形成する。このため、ＳＯＧ２の表面はなめらか
な形状になり、そのうえ不純物含有ゲート電極１０とフ
ィールド酸化膜１２のと段差に起因して、不純物含有ゲ
ート電極１０とフィールド酸化膜１２との上のＳＯＧ２
の膜厚は、低濃度拡散領域８上のＳＯＧ２の膜厚より薄
くなる。

【０１７０】つぎに図１４に示すように、エッチングガ
スとしてＣＨＦ₃ を使用したＲＩＥにより、ＳＯＧ２を
エッチングし、ＳＯＧ２の膜厚を薄くする。

【０１７１】このとき、エッチング時間を制御して、不
純物含有ゲート電極１０とフィールド酸化膜１２上のＳ
ＯＧ２は灰化して除去し、低濃度拡散領域８上の領域の
みにＳＯＧ２を形成する。

【０１７２】その後、ＳＯＧ２をエッチングマスクに用
いて、エッチングガスとして六フッ化イオウと塩素を使
用し、不純物含有ソースドレイン１１をエッチングす
る。

【０１７３】ここでこのエッチング処理のときは、エッ
チングガスが一方向から照射しないように、半導体基板
１３に垂直に電圧を印加せず、エッチングガスのプラズ
マを等方性をもたせて、不純物含有ソースドレイン１１
を等方性のＲＩＥにより低濃度拡散領域８上のみにパタ
ーニングする。

【０１７４】この等方性のエッチングによりサイドウォ
ール４の側壁領域とフィールド酸化膜１２エッジ領域と
の不純物含有ソースドレイン１１をエッチングして、不
純物含有ソースドレイン１１の表面の形状をなめらかに
する。

【０１７５】つぎに図１５に示すように、ＳＯＧ２を除
去する。さらに半導体基板１３上の全面に、、反応性ガ
スとしてモノシランとホスフィンとジボランと酸素と窒
素とを使用するＣＶＤにより、膜厚４５０ｎｍのリンと
ボロンを含んだ酸化シリコンからなる層間絶縁膜１５を
形成する。

【０１７６】その後、窒素雰囲気中で温度９００℃の熱
処理を３０分間行い層間絶縁膜１５を流動化させる、い
わゆるリフロー処理を行い、層間絶縁膜１５の表面を平
坦化させる。

【０１７７】このリフロー処理と同時に、イオン注入に
より形成した、低濃度拡散領域８と不純物含有ソースド
レイン１１との不純物を活性化する。

【０１７８】その後、膜厚１．１μｍの感光性樹脂（図
示せず）を層間絶縁膜１５上の全面に形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、感光
性樹脂を接続穴に対応する開口部を形成するようにパタ
ーニングする。

【０１７９】その後、パターニングした感光性樹脂をエ
ッチングマスクとして用いて、エッチングガスとしてＣ
ＨＦ₃ を使用して、ＲＩＥにより層間絶縁膜１５をエッ
チングし、接続穴を形成する。その後、接続穴のエッチ
ングマスクとして用いた感光性樹脂を除去する。

【０１８０】その後、半導体基板１３上の全面に、スパ
ッタリング法によりアルミニウム合金からなる配線１４
を形成する。

【０１８１】その後、膜厚１．６μｍの感光性樹脂（図
示せず）を回転塗布法によって、配線１４上の全面に形
成し、所定のフォトマスクを用いて露光処理と、現像処
理とを行い、感光性樹脂を配線パターンの形成領域にパ
ターニングする。

【０１８２】その後、このパターニングした感光性樹脂
をエッチングマスクとして用いて、反応性ガスとしてＢ
Ｃｌ₃ とＣＨＣｌ₃ とを用いて、ＲＩＥにより、配線１
４をパターニングする。

【０１８３】その後、エッチングマスクとして用いた感
光性樹脂を除去し、配線１４と不純物含有ソースドレイ
ン１１、および配線１４とゲート電極６とを接続する。

【０１８４】このように本発明の第４の実施例において
は、第３の実施例と同様に、ソースドレイン領域に、あ
らかじめ不純物を含んだ多結晶シリコンを形成してい
る。このため、ソースドレインをオーバーエッチングし
てしまった場合でも、高濃度の不純物濃度分布をソース
ドレインの形状に依存せず、安定して制御することがで
き、耐圧の低下の発生がない。

【０１８５】

【発明の効果】以上の説明から明かなように、本発明の
製造方法においては、微細なＭＯＳトランジスタに有効
な、ソースドレインを半導体基板上に形成する構造にお
いて、合わせズレがなくソースドレインをパターニング
し、高濃度拡散領域を安定して形成することができる。

【図面の簡単な説明】

【図１】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図２】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図３】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図４】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図５】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図６】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図７】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図８】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図９】本発明の実施例における半導体装置の製造方法
を示す断面図である。

【図１０】本発明の実施例における半導体装置の製造方
法を示す断面図である。

【図１１】本発明の実施例における半導体装置の製造方
法を示す断面図である。

【図１２】本発明の実施例における半導体装置の製造方
法を示す断面図である。

【図１３】本発明の実施例における半導体装置の製造方
法を示す断面図である。

【図１４】本発明の実施例における半導体装置の製造方
法を示す断面図である。

【図１５】本発明の実施例における半導体装置の製造方
法を示す断面図である。

【図１６】従来例における半導体装置の製造方法を示す
断面図である。

【図１７】従来例における半導体装置の製造方法を示す
断面図である。

【図１８】従来例における半導体装置の製造方法を示す
断面図である。

【図１９】従来例における半導体装置の製造方法を示す
断面図である。

【符号の説明】

１感光性樹脂２ＳＯＧ３ソースドレイン４サイドウォール５ゲート酸化膜６ゲート電極７マスク酸化膜８低濃度拡散領域９高濃度拡散領域１０不純物含有ゲート電極１１不純物含有ソースドレイン１２フィールド酸化膜１３半導体基板１４配線１５層間絶縁膜

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/316 21/3213 29/78 Ｈ０１Ｌ 21/88 Ｃ 29/78 ３０１Ｓ３０１Ｇ

Claims

【特許請求の範囲】

【請求項１】半導体基板上の素子分離領域にフィール
ド酸化膜を形成する工程と、ゲート酸化膜とゲート電極
とマスク酸化膜を全面に形成し、ホトエッチング工程に
より、マスク酸化膜とゲート電極とゲート酸化膜をパタ
ーニングする工程と、ゲート電極とフィールド酸化膜と
の整合する半導体基板に低濃度拡散領域を形成する工程
と、全面に酸化膜を形成し、異方性エッチング法によ
り、酸化膜をエッチングし、ゲート電極の側壁のみに酸
化膜のサイドウォールを形成する工程と、全面に多結晶
シリコンのソースドレインを形成する工程と、感光性樹
脂を回転塗布法により形成する方法と、酸素雰囲気中で
感光性樹脂を灰化し、ゲート電極とフィールド酸化膜と
の上のみの感光性樹脂を除去する工程と、感光性樹脂を
エッチングマスクに多結晶シリコンのソースドレインを
除去し、感光性樹脂を除去する工程と、ゲート電極とソ
ースドレインにイオン注入し、高濃度拡散領域を形成す
る工程と、全面に層間絶縁膜を形成する工程と、加熱処
理を行い、低濃度拡散領域と高濃度拡散領域との不純物
を活性化する工程と、ホトエッチング工程により層間絶
縁膜に接続穴を形成する工程と、配線を形成する工程と
を有することを特徴する半導体装置の製造方法。
【請求項２】半導体基板上の素子分離領域にフィール
ド酸化膜を形成する工程と、ゲート酸化膜とゲート電極
とマスク酸化膜を全面に形成し、ホトエッチング工程に
より、マスク酸化膜とゲート電極とゲート酸化膜をパタ
ーニングする工程と、ゲート電極とフィールド酸化膜と
の整合する半導体基板に低濃度拡散領域を形成する工程
と、全面に酸化膜を形成し、異方性エッチング法によ
り、酸化膜をエッチングし、ゲート電極の側壁のみに酸
化膜のサイドウォールを形成する工程と、全面に多結晶
シリコンのソースドレインを形成する工程と、ＳＯＧを
回転塗布法により形成し、熱処理を行い焼結する方法
と、ＳＯＧをエッチングし、ゲート電極とフィールド酸
化膜との上のみのＳＯＧを除去する工程と、ＳＯＧをエ
ッチングマスクに多結晶シリコンのソースドレインを除
去し、ＳＯＧを除去する工程と、ゲート電極とソースド
レインにイオン注入し高濃度拡散領域を形成する工程
と、全面に層間絶縁膜を形成する工程と、加熱処理を行
い、低濃度拡散領域と高濃度拡散領域との不純物を活性
化する工程と、ホトエッチング工程により層間絶縁膜に
接続穴を形成する工程と、配線を形成する工程とを有す
ることを特徴する半導体装置の製造方法。
【請求項３】半導体基板上の素子分離領域にフィール
ド酸化膜を形成する工程と、ゲート酸化膜と不純物を含
有した多結晶シリコンのゲート電極とマスク酸化膜を全
面に形成し、ホトエッチング工程により、ゲート電極と
ゲート酸化膜をパターニングする工程と、ゲート電極と
フィールド酸化膜との整合する半導体基板に低濃度拡散
領域を形成する工程と、全面に酸化膜を形成し、異方性
エッチング法により、酸化膜をエッチングし、ゲート電
極の側壁のみに酸化膜のサイドウォールを形成する工程
と、全面に不純物を含有した多結晶シリコンのソースド
レインを形成する工程と、感光性樹脂を回転塗布法によ
り形成する方法と、酸素雰囲気中で感光性樹脂を灰化
し、ゲート電極とフィールド酸化膜との上のみの感光性
樹脂を除去する工程と、感光性樹脂をエッチングマスク
に多結晶シリコンのソースドレインを除去し、感光性樹
脂を除去する工程と、全面に層間絶縁膜を形成する工程
と、加熱処理を行い、低濃度拡散領域と高濃度拡散領域
との不純物を活性化する工程と、ホトエッチング工程に
より層間絶縁膜に接続穴を形成する工程と、配線を形成
する工程とを有することを特徴する半導体装置の製造方
法。
【請求項４】半導体基板上の素子分離領域にフィール
ド酸化膜を形成する工程と、ゲート酸化膜と不純物を含
有した多結晶シリコンのゲート電極とマスク酸化膜を全
面に形成し、ホトエッチング工程によって、ゲート電極
とゲート酸化膜をパターニングする工程と、マスク酸化
膜とゲート電極とフィールド酸化膜との整合する半導体
基板に低濃度拡散領域を形成する工程と、全面に酸化膜
を形成し、異方性エッチング法により、酸化膜をエッチ
ングし、ゲート電極の側壁のみに酸化膜のサイドウォー
ルを形成する工程と、全面に不純物を含有した多結晶シ
リコンのソースドレインを形成する工程と、ＳＯＧを回
転塗布法により形成し、熱処理を行い焼結する方法と、
ＳＯＧをエッチングし、ゲート電極とフィールド酸化膜
との上のみのＳＯＧを除去する工程と、ＳＯＧをエッチ
ングマスクに多結晶シリコンのソースドレインを除去
し、ＳＯＧを除去する工程と、全面に層間絶縁膜を形成
する工程と、加熱処理を行い、低濃度拡散領域と高濃度
拡散領域との不純物を活性化する工程と、ホトエッチン
グ工程により層間絶縁膜に接続穴を形成する工程と、配
線を形成する工程とを有することを特徴する半導体装置
の製造方法。