JP2006147770A - 半導体装置およびその駆動方法 - Google Patents
半導体装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2006147770A JP2006147770A JP2004334496A JP2004334496A JP2006147770A JP 2006147770 A JP2006147770 A JP 2006147770A JP 2004334496 A JP2004334496 A JP 2004334496A JP 2004334496 A JP2004334496 A JP 2004334496A JP 2006147770 A JP2006147770 A JP 2006147770A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- thin film
- drain region
- field effect
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】絶縁基板1上に形成された第1の導電型の半導体薄膜2と、半導体薄膜2にゲート絶縁膜4を介して設けられたゲート電極5と、半導体薄膜2に接して設けられ、半導体薄膜2とは導電型の異なる第2の導電型からなるソース領域6およびドレイン領域7とによって電界効果トランジスタが構成されているとともに、ソース領域6の電位がドレイン領域7の電位とゲート電極5の電位の間に設定され、第1の導電型の半導体薄膜2の電位が浮遊もしくはドレイン領域7の電位と実質的に連動する。
【選択図】 図1
Description
装置を駆動するに際し、ソース領域の電位をドレイン領域の電位とゲート電極の電位の間に設定し、半導体薄膜の電位が浮遊もしくはドレイン領域の電位と実質的に連動するように駆動するので、ドレイン領域の電位は半導体薄膜の電位に対して順方向となり、ソース領域の電位は半導体薄膜の電位に対して逆方向となる。従って、ゲート電極の電位によって半導体薄膜に形成されるチャネル領域の厚さがドレイン領域の近傍で増大し、ドレイン領域とソース領域に流れる電流が正帰還となるので、ドレイン電流は飽和することなく線形に増加し、線形性の優れた出力特性および高効率の伝達特性が実現できる。
図1は、本発明の実施の形態の半導体装置の構成を示す要部断面図である。図1を参照すると、1は絶縁基板、2は絶縁基板1に形成された厚さ50nmのp型シリコン薄膜である。3はp型シリコン薄膜2を電気的に分離する絶縁領域であり、p型シリコン薄膜2を選択的に酸化雰囲気で熱酸化して得られる。4はp型シリコン薄膜2の上に形成されたゲート絶縁膜で、30nmのシリコン熱酸化膜である。5はゲート絶縁膜4に設けられたゲート電極で、ポリシリコンである。6および7はそれぞれ、p型シリコン薄膜2に形成されたソース領域およびドレイン領域であり、砒素が高濃度に拡散されており、低抵抗のn型導電層である。この構成は、絶縁基板1にMOS−FETを形成したものとなっている。
アスとなるため、ドレイン領域7とソース領域6の間のリーク電流も小さくでき、容量も小さい。
2 p型シリコン薄膜
3 絶縁領域
4 ゲート絶縁膜
5 ゲート電極
6 ソース領域
7 ドレイン領域
8 チャネル領域
Claims (7)
- 絶縁基板上に形成された第1の導電型の半導体薄膜と、該半導体薄膜にゲート絶縁膜を介して設けられたゲート電極と、前記半導体薄膜に接して設けられ、前記半導体薄膜とは導電型の異なる第2の導電型からなるソース領域およびドレイン領域とによって電界効果トランジスタが構成されているとともに、前記ソース領域の電位が前記ドレイン領域の電位と前記ゲート電極の電位の間に設定され、前記第1の導電型の半導体薄膜の電位が浮遊もしくは前記ドレイン領域の電位と実質的に連動するように構成したことを特徴とする半導体装置。
- 請求項1において、前記電界効果トランジスタが電子をキャリアとするn型トランジスタであり、該トランジスタのソース領域の電位を0基準として、ドレイン領域の電位が負電位であり、かつゲート電極電位が正電位となるように構成したことを特徴とする半導体装置。
- 請求項1において、前記電界効果トランジスタが正孔をキャリアとするp型トランジスタであり、該トランジスタのソース領域の電位を0基準として、ドレイン領域の電位が正電位であり、かつゲート電極電位が負電位となるように構成したことを特徴とする半導体装置。
- 請求項1において、前記絶縁基板の半導体薄膜が形成された面と対向する面に金属層が設けられたことを特徴とする半導体装置。
- 絶縁基板上に形成された第1の導電型の半導体薄膜と、該半導体薄膜にゲート絶縁膜を介して設けられたゲート電極と、前記半導体薄膜に接して設けられ、前記半導体薄膜とは導電型の異なる第2の導電型からなるソース領域およびドレイン領域とによって電界効果トランジスタが構成されている半導体装置を駆動するに際し、前記ソース領域の電位を前記ドレイン領域の電位と前記ゲート電極の電位の間に設定し、前記第1の導電型の半導体薄膜の電位が浮遊もしくは前記ドレイン領域の電位と実質的に連動するように駆動することを特徴とする半導体装置の駆動方法。
- 請求項5において、前記電界効果トランジスタが電子をキャリアとするn型トランジスタであって、該トランジスタのソース領域の電位を0基準として、ドレイン領域の電位を負電位と設定し、かつゲート電極電位を正電位と設定して駆動することを特徴とする半導体装置の駆動方法。
- 請求項5において、前記電界効果トランジスタが正孔をキャリアとするp型トランジスタであって、該トランジスタのソース領域の電位を0基準として、ドレイン領域の電位を正電位と設定し、かつゲート電極電位を負電位と設定して駆動することを特徴とする半導体装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334496A JP2006147770A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334496A JP2006147770A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006147770A true JP2006147770A (ja) | 2006-06-08 |
Family
ID=36627118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004334496A Pending JP2006147770A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006147770A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999035678A1 (fr) * | 1998-01-06 | 1999-07-15 | Seiko Epson Corporation | Dispositif semi-conducteur, substrat pour dispositif optronique, dispositif optronique, dispositif electronique et ecran de projection |
JP2002006777A (ja) * | 2000-04-17 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 発光装置及びそれを用いた電気器具 |
JP2002134755A (ja) * | 2000-10-25 | 2002-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-11-18 JP JP2004334496A patent/JP2006147770A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999035678A1 (fr) * | 1998-01-06 | 1999-07-15 | Seiko Epson Corporation | Dispositif semi-conducteur, substrat pour dispositif optronique, dispositif optronique, dispositif electronique et ecran de projection |
JP2002006777A (ja) * | 2000-04-17 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 発光装置及びそれを用いた電気器具 |
JP2002134755A (ja) * | 2000-10-25 | 2002-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101549286B1 (ko) | 상보형 논리 게이트 장치 | |
Kaya et al. | Optimization of RF linearity in DG-MOSFETs | |
JP2019192871A (ja) | pチャンネル電界効果トランジスタ及び増幅回路用半導体素子 | |
Tai et al. | Boosted gain of the differential amplifier using the second gate of the dual-gate a-IGZO TFTs | |
WO2002086976A1 (fr) | Dispositif semi-conducteur | |
Mohtaram et al. | Physical analysis on the DC and RF operations of a novel SOI-MESFET with protruded gate and dual wells | |
JP2011512042A (ja) | 高降伏電圧の二重ゲート半導体装置 | |
JP2015026751A (ja) | 横型バイポーラトランジスタおよびその製造方法 | |
JP2006147770A (ja) | 半導体装置およびその駆動方法 | |
WO2006132704A3 (en) | High voltage igbt semiconductor device and method of manufacture | |
JP2010092978A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP5529514B2 (ja) | 半導体装置 | |
JP5857137B2 (ja) | 結合型トランジスタ及びその製造方法 | |
JP2017079266A (ja) | 半導体装置及びそれを用いた半導体集積回路 | |
JP2016195225A (ja) | 炭化ケイ素半導体装置及びその処理方法 | |
TWI802096B (zh) | 電晶體元件 | |
KR100581886B1 (ko) | 문턱 전압을 조절한 박막 트랜지스터 및 이를 구비한평판표시장치 | |
Alidoosti et al. | An energy-efficient and robust voltage level converter for nanoelectronics | |
JP3503094B2 (ja) | 絶縁ゲート型静電誘導トランジスタ | |
JP2019165060A (ja) | 半導体装置及びその制御方法 | |
JPS626670B2 (ja) | ||
JP4016901B2 (ja) | 絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の製造方法 | |
JP2982049B2 (ja) | 絶縁ゲート型静電誘導トランジスタ | |
CN116207161A (zh) | 一种具有辅助栅结构的旁栅AlGaN/GaN异质结场效应晶体管及工作方法与应用 | |
Mori et al. | Proposal of the possible method to define the threshold voltage of lateral tunnel field-effect transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110927 |