JP5529514B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5529514B2 JP5529514B2 JP2009278421A JP2009278421A JP5529514B2 JP 5529514 B2 JP5529514 B2 JP 5529514B2 JP 2009278421 A JP2009278421 A JP 2009278421A JP 2009278421 A JP2009278421 A JP 2009278421A JP 5529514 B2 JP5529514 B2 JP 5529514B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- drain
- source
- layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
はじめに、本発明の実施の形態1について説明する。本実施の形態1における半導体装置は、図1A〜1Cに示すように、まず、半導体層100に形成されたチャネル層101と、チャネル層101の上に形成された第1ゲート電極103と、チャネル層101を挟んで半導体層100に形成されたソース104およびドレイン105とを備えている。また、第1ゲート電極103は、絶縁層102を介してチャネル層101の上に形成され、ソース104およびドレイン105の位置から離間してチャネル層101の上に形成されている。なお、図1Aは、図1Bの平面図のaa’線の断面を示し、図1Cは、図1Bの平面図のcc’線の断面を示している。
次に、本発明の実施の形態2について説明する。上述では、第2ゲート電極109および第3ゲート電極111に同じ電位を印加する場合について説明した。これは、第2ゲート電極109および第3ゲート電極111を一体に形成した場合と同様であり、例えば、図5に示すように、第1ゲート電極103の上を跨ぐように、絶縁層508を介して一体に形成した電極509としてもよい。なお、図5において、他の構成は、図1A〜図1Cを用いて説明した半導体装置と同様である。
Claims (5)
- 半導体層に形成されたチャネル層と、
このチャネル層を挟んで前記半導体層に形成されたソースおよびドレインと、
前記ソースおよび前記ドレインの位置から離間して前記チャネル層の上に形成された第1ゲート電極と、
この第1ゲート電極および前記ソースの間の前記チャネル層の上に前記第1ゲート電極と絶縁分離されて形成された第2ゲート電極と、
前記第1ゲート電極および前記ドレインの間の前記チャネル層の上に前記第1ゲート電極と絶縁分離されて形成された第3ゲート電極と、
前記チャネル層を挟んで前記第1ゲート電極,前記第2ゲート電極,および前記第3ゲート電極に対向配置された第4ゲート電極と
を少なくとも備え、
前記第2ゲート電極および前記第3ゲート電極に各々電圧が印加されることで、前記第2ゲート電極および前記第3ゲート電極の位置の前記チャネル層の各々にキャリアが誘起された2つの蓄積層が形成され、
2つの前記蓄積層が形成されている状態で、前記第1ゲート電極にゲート電圧が印加されることで、2つの前記蓄積層の間の前記チャネル層に反転層が形成されて2つの前記蓄積層が前記反転層で接続され、前記ソースと前記ドレインとの間に電流を流すことが可能とされることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第2ゲート電極および前記第3ゲート電極は等電位とされている
ことを特徴とする半導体装置。 - 請求項1または2記載の半導体装置において、
前記ソースおよびドレインは、前記半導体層に不純物が導入された領域である
ことを特徴とする半導体装置。 - 請求項1〜3のいずれか1項に記載の半導体装置において、
2つの前記蓄積層が形成されている状態で、前記第1ゲート電極に前記ゲート電圧が印加されているときに、前記第4ゲート電極に前記ゲート電圧と同極性の電圧が印加される
ことを特徴とする半導体装置。 - 請求項1〜3のいずれか1項に記載の半導体装置において、
2つの前記蓄積層が形成されている状態で、前記第1ゲート電極に前記ゲート電圧が印加されているときに、前記第4ゲート電極に前記ゲート電圧と異なる極性の電圧が印加される
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009278421A JP5529514B2 (ja) | 2009-12-08 | 2009-12-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009278421A JP5529514B2 (ja) | 2009-12-08 | 2009-12-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011124268A JP2011124268A (ja) | 2011-06-23 |
JP5529514B2 true JP5529514B2 (ja) | 2014-06-25 |
Family
ID=44287904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009278421A Active JP5529514B2 (ja) | 2009-12-08 | 2009-12-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5529514B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103258858A (zh) * | 2013-04-22 | 2013-08-21 | 南京邮电大学 | 一种三材料异质栅结构的石墨烯纳米条带场效应管 |
KR20190091336A (ko) * | 2016-12-24 | 2019-08-05 | 선전 로욜 테크놀로지스 컴퍼니 리미티드 | 박막 트랜지스터 어레이 기판, 저온 폴리 실리콘 박막 트랜지스터 및 저온 폴리 실리콘 박막 트랜지스터의 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06196698A (ja) * | 1992-12-24 | 1994-07-15 | Sony Corp | Soi―mosfetとその製造方法およびアライメントマーク形成方法 |
JPH06350088A (ja) * | 1993-06-11 | 1994-12-22 | Sony Corp | 電界効果トランジスタおよびその製造方法 |
US6262451B1 (en) * | 1997-03-13 | 2001-07-17 | Motorola, Inc. | Electrode structure for transistors, non-volatile memories and the like |
-
2009
- 2009-12-08 JP JP2009278421A patent/JP5529514B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011124268A (ja) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407427B1 (en) | SOI wafer device and a method of fabricating the same | |
JP5325198B2 (ja) | 電界効果トランジスタ | |
JP5424274B2 (ja) | 相補型論理ゲート装置 | |
CN102239562B (zh) | 制造隧穿晶体管的方法和包括隧穿晶体管的ic | |
KR102425131B1 (ko) | 그래핀 트랜지스터 및 이를 이용한 3진 논리 소자 | |
JPS59193066A (ja) | Mos型半導体装置 | |
US7732282B2 (en) | Transistor of the I-MOS type comprising two independent gates and method of using such a transistor | |
US11380766B2 (en) | Transistor structure | |
US9276102B2 (en) | Tunnel transistor with high current by bipolar amplification | |
Lim et al. | Polarity control of carrier injection for nanowire feedback field-effect transistors | |
JP2016004873A (ja) | 半導体装置 | |
JP2015159180A (ja) | 半導体装置 | |
Kim et al. | Vertical-structured electron-hole bilayer tunnel field-effect transistor for extremely low-power operation with high scalability | |
US10957771B2 (en) | Transistor device with a field electrode that includes two layers | |
JP2008028263A (ja) | 半導体装置 | |
KR20140054744A (ko) | 튜너블 배리어를 구비한 그래핀 스위칭 소자 | |
WO2012017746A1 (ja) | 半導体装置およびその製造方法ならびに不揮発性半導体記憶装置 | |
JP3530521B2 (ja) | 半導体装置 | |
Lee et al. | Sharp logic switch based on band modulation | |
JP5529514B2 (ja) | 半導体装置 | |
JP4220665B2 (ja) | 半導体装置 | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
KR102273935B1 (ko) | 음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터 | |
JP2015095568A (ja) | 半導体装置 | |
CN113921611A (zh) | 一种具有双侧面超结槽栅ldmos器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111104 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5529514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |