CN113921611A - 一种具有双侧面超结槽栅ldmos器件 - Google Patents
一种具有双侧面超结槽栅ldmos器件 Download PDFInfo
- Publication number
- CN113921611A CN113921611A CN202111139200.1A CN202111139200A CN113921611A CN 113921611 A CN113921611 A CN 113921611A CN 202111139200 A CN202111139200 A CN 202111139200A CN 113921611 A CN113921611 A CN 113921611A
- Authority
- CN
- China
- Prior art keywords
- region
- double
- ldmos
- drain
- ldmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 241001354791 Baliga Species 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 description 11
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种具有双侧面超结槽栅LDMOS器件，属于半导体技术领域。该器件由双侧面超结槽栅区和LDMOS导电区组成，利用二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离，双侧面超结槽栅区由槽栅P+接触区、P型辅助耗尽区、漏极N‑buffer区、漏极N+区、漏极P+区组成，LDMOS导电区由源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明在传统LDMOS器件结构上，使用双侧面超结槽栅技术，在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。
Description
技术领域
本发明属于半导体技术领域，涉及一种具有双侧面超结槽栅LDMOS器件。
背景技术
功率半导体器件作为消费电子、工业控制电路、驱动电路等芯片的核心元器件，是实现节能减排的基石与关键环节。SOI技术可通过在器件中引入介质层来实现功率集成电路的介质隔离。相比于体硅技术，SOI技术集成度更高、寄生电容极更小和隔离性能更好。SOI技术可以提高集成电路的可靠性，在未来制造高集成度、高可靠性、高速度和低功耗芯片的过程中将成为关键性技术，特别是对功率集成电路。基于绝缘体上硅技术的LDMOS器件与其他的大多数新型有源器件如HEMT、HBT等相比，拥有更好的CMOS工艺兼容性以及方便集成的特点，且本身具有高功率、高增益、高线性度、高开关特性，以及有良好的隔离性能、优越的抗辐照能力和可靠性，故受到行业工作者的广泛关注，所以以SOI LDMOS为对象的研究具有十分特殊的意义。SOI LDMOS其主要应用于：智能功率集成电路(Smart PowerIntegrated Ciruit，SPIC)、射频集成电路(Radio Frequency Integrated Circuit,RFIC)、高压集成电路(High Voltage Integrated Circuit,HVIC)。
SOI横向功率器件的耐压能力由横向击穿电压与纵向击穿电压较小者决定。一般增大器件的横向长度和降低漂移区的掺杂浓度，可以提高器件的横向耐压能力，但同时会导致器件的导通电阻增大，从而使器件的正向导通损耗增大。然而，由于SOI器件的埋氧层与顶层硅不能太厚，如果埋氧层与顶层硅的厚度太厚，会导致器件的制造工艺难度增大和器件自热现象加重，以及散热等问题，因此，SOI器件的埋氧层与顶层硅不能太厚。当SOI器件的埋氧层与顶层硅太薄时，会导致器件的纵向耐压能力降低，是因为埋氧层会阻止器件的耗尽区扩展到衬底，从而使衬底不会进行耐压。该器件的主要矛盾是比导通电阻Ron,sp与击穿电压BV：Ron,sp∝BV2.5。降低比导通电阻，同时会导致器件的击穿电压减小；提高器件的击穿电压，同时会使增大器件的比导通电阻。为了更好衡量该器件的综合性能指标，使用Baliga优值评价器件的优值FOM(figure of merit)已经成为一种很重要的性能指标，即FOM＝BV2/Ron,sp。
因此，为了解决这一矛盾关系，亟需一种新的LDMOS器件。
发明内容
有鉴于此，本发明的目的在于提供一种具有双侧面超结槽栅LDMOS器件，在保证获得较高的击穿电压情况下，通过使用双侧面超结槽栅和多晶硅辅助耗尽效应，大幅降低器件的比导通电阻Ron,sp，最终提高了器件的Baliga优值FOM，从而降低器件的导通损耗。
为达到上述目的，本发明提供如下技术方案：
一种具有双侧面超结槽栅LDMOS器件，主要包括：源极P+区1、源极N+区2、P-body3、漂移区6、漏极N+区7、漏极N-buffer区8、漏极P+区9、P型辅助耗尽区10、槽栅P+接触区11和二氧化硅隔离层12；其中，所述源极P+区1、源极N+区2、P-body3、漂移区6、漏极N-buffer区8和漏极N+区7从左至右依次排列组成LDMOS导电区。槽栅P+接触区11、P型辅助耗尽区10、漏极N-buffer区8、漏极N+区7和漏极P+区9从左至右依次排列组成双侧面超结槽栅区。二氧化硅隔离层12用于分离双侧面超结槽栅区和LDMOS导电区，LDMOS导电区位于二氧化硅隔离层12内侧，双侧面超结槽栅区位于二氧化硅隔离层12外侧。
器件的底部由埋氧层4和衬底5组成；埋氧层4位于双侧面超结槽栅区和LDMOS导电区的下侧，同时位于衬底5的上侧。衬底5位于埋氧层4下侧。
优选的，所述漂移区6包括左右排列的漂移区Ⅰ6-1和漂移区Ⅱ6-2；其中漂移区Ⅰ6-1掺杂浓度大于漂移区Ⅱ6-2的掺杂浓度。
优选的，所述P型辅助耗尽区10包括左右排列的P型辅助耗尽区Ⅰ10-1、P型辅助耗尽区Ⅱ10-2；其中P型辅助耗尽区Ⅰ10-1的掺杂浓度小于P型辅助耗尽区Ⅱ10-2的掺杂浓度。
优选的，所述漂移区6的掺杂类型可以从N型变为P型。
优选的，该LDMOS器件可以从N型变为P型。
优选的，该器件结构适用于横向二极管或LIGBT。
优选的，二氧化硅隔离层12的厚度可以根据需要改变。
优选的，漏极N-buffer区8的掺杂浓度可以根据需要改变。
优选的，所述P型辅助耗尽区10的掺杂浓度可以根据需要改变。
本发明的有益效果在于：本发明在传统的LDMOS器件的基础上，在一漂移区外侧引入双侧面超结槽栅结构，而二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离。器件主要由双侧面超结槽栅区与导电区有部分组成，其分别位于器件的外侧和内侧，在正向导通时，双侧面超结槽栅区的槽栅P+接触区上加正电压，此时，双侧面超结槽栅区的多晶硅P型辅助耗尽区与漏极N-buffer区形成反偏的PN结，使器件双侧面超结槽栅区的P型辅助耗尽区上的电压与栅极上的电压几乎完全相同，从而使器件在漂移区中产生一层高浓的电荷积累层，进一步提高漂移区中的导电多数载流子浓度，最终获得了极小的比导通电阻Ron,sp。在关断时，双侧面超结槽栅区的多晶硅P型辅助耗尽区可以辅助耗尽漂移区，从而优化漂移区的电场分布，最终器件获得较高的击穿电压BV。因此，本发明解决了传统LDMOS的比导通电阻和击穿电压之间存在的矛盾关系，并打破了硅极限，极大地提高了器件的Baliga优值FOM，从而降低了器件的导通损耗。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为实施例1的LDMOS器件的结构示意图；
图2为图1的a、b、c三个不同截面的界面图。
图3为实施例2的LDMOS器件的结构示意图；
图4为实施例3的LDMOS器件的结构示意图；
图5为实施例1的LDMOS器件双侧面超结槽栅区的电势沿着Y轴的分布图；
图6为实施例1在VGS＝10V、VDS＝1V时，漂移区掺杂浓度为4.0×1016cm-3的CON-SJLDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件的漂移区沿着Y轴方向的电子电流密度分布情况；
图7为实施例1在VGS＝10V、VDS＝1V和Y＝6.0μm、X＝0.1μm时，漂移区掺杂浓度为4.0×1016cm-3的CON-SJ LDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件的漂移区的漂移区的电子密度分布情况；
图8为实施例1在VGS＝10V、VDS＝0V时，漂移区掺杂浓度为4.0×1016cm-3的CON-SJLDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件沿a截面处电流密度分布情况；
图9为实施例1当Vg＝10V、Vd＝1V时，在漂移区掺杂浓度为4.0×1016cm-3的CON-SJLDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件情况下，两种器件的转移特性曲线和跨导比较图；
图10为实施例1的LDMOS器件和传统CON-SJ LDMOS器件，以及栅极电压分别别为6V、8V、10V情况下，漏极电压与漏极电流的关系对比图；
图11为实施例1的LDMOS器件和传统CON-SJ LDMOS器件的比导通电阻随着栅极电压和二氧化硅隔离层厚度变化关系对比图；
图12为实施例1的LDMOS器件和传统CON-SJ LDMOS器件在雪崩击穿下的电势分布图；
图13为实施例1的LDMOS器件和传统CON-SJ LDMOS器件在不同电荷补偿作用下的击穿电压与比导通电阻对比关系图；
图14为实施例1的LDMOS器件的硅极限对比图；
图15为实施例1的LDMOS器件和传统CON-SJ LDMOS器件开关性能对比图；
图16为实施例1的LDMOS器件的主要工艺流程示意图；
附图标记：1-源极P+区、2-源极N+区、3-P-body、4-埋氧层、5-衬底、6-漂移区、7-漏极N+区、8-漏极N-buffer区、9-漏极P+区、10-P型辅助耗尽区、11-槽栅P+接触区、12-二氧化硅隔离层、6-1-漂移区Ⅰ、6-2-漂移区Ⅱ、10-1-P型辅助耗尽区Ⅰ、10-2-P型辅助耗尽区Ⅱ。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例1：
如图1和图2所示，本实施例设计了一种具有双侧面超结槽栅LDMOS器件，主要包括源极P+区1、源极N+区2、P-body3、埋氧层4、衬底5、漂移区6、漏极N+区7、漏极N-buffer区8、漏极P+区9、P型辅助耗尽区10、槽栅P+接触区11和二氧化硅隔离层12。
二氧化硅隔离层12将双侧面超结槽栅区和LDMOS导电区分离，LDMOS导电区位于二氧化硅隔离层12内侧，而双侧面超结槽栅区位于二氧化硅隔离层12外侧。其中，二氧化硅隔离层12的厚度为0.5μm。
LDMOS导电区主要包括源极P+区1、源极N+区2、P-body3、漂移区6、漏极N-buffer区8、漏极N+区7组成；从左往右源极P+区1、源极N+区2、P-body3、漂移区6、漏极N-buffer区8、漏极N+区7。
双侧面超结槽栅区主要由由槽栅P+接触区11、P型辅助耗尽区10、漏极N-buffer区8、漏极N+区7、漏极P+区9组成；从左往右依次是槽栅P+接触区11、P型辅助耗尽区10、漏极N-buffer区8、漏极N+区7、漏极P+区9。
器件的底部由埋氧层4和衬底5组成；埋氧层4位于双侧面超结槽栅区和LDMOS导电区的下侧，同时位于衬底5的上侧。衬底5位于埋氧层4下侧。
实施例2：
如图3所示，本实施例设计了一种具有双侧面超结槽栅LDMOS器件，主要包括源极P+区1、源极N+区2、P-body3、埋氧层4、衬底5、漏极N+区7、漏极N-buffer区8、漏极P+区9、P型辅助耗尽区10、槽栅P+接触区11和二氧化硅隔离层12、漂移区Ⅰ6-1、漂移区Ⅱ6-2。
在实施例1的结构基础之上，将漂移区6分成漂移区Ⅰ6-1和漂移区Ⅱ6-2两部分，其中漂移区Ⅰ6-1掺杂浓度大于漂移区Ⅱ6-2的掺杂浓度。
实施例3：
如图4所示，本实施例设计了一种具有双侧面超结槽栅LDMOS件，主要包括源极P+区1、源极N+区2、P-body3、埋氧层4、衬底5、漂移区6、漏极N+区7、漏极N-buffer区8、漏极P+区9、槽栅P+接触区11和二氧化硅隔离层12、P型辅助耗尽区Ⅰ10-1、P型辅助耗尽区Ⅱ10-2。
在实施例1的结构基础之上，将原有的P型辅助耗尽区10分成P型辅助耗尽区Ⅰ10-1和P型辅助耗尽区Ⅱ10-2两部分，其中P型辅助耗尽区Ⅰ10-1的掺杂浓度小于P型辅助耗尽区Ⅱ10-2的掺杂浓度。
图5为实施例1的LDMOS器件双侧面超结槽栅区的电势沿着Y轴的分布图。从图中5中可知槽栅P+接触区和P型辅助耗尽区电势基本相等，特别P型辅助耗尽区的电势等于10V，这使得器件开启时能够在器件的漂移区中积累大量电子，从而提高导电载流子浓度，最终降低器件比导通电阻。
图6为本发明实施例1在VGS＝10V、VDS＝1V时，漂移区掺杂浓度为4.0×1016cm-3的CON-SJ LDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件的漂移区沿着Y轴方向的电子电流密度分布情况。从图6中可以看出新结构LDMOS器件靠近化物隔离层内侧的漂移区电子密度为5.0×1018cm-3，CON-SJ LDMOS的漂移区电子密度为4.0×1016cm-3，因此，新结构LDMOS器件漂移区的电子浓度远大于CON-SJ LDMOS的漂移区电子密度。
图7为本发明实施例1在VGS＝10V、VDS＝1V和Y＝6.0μm、X＝0.1μm时，漂移区掺杂浓度为4.0×1016cm-3的CON-SJ LDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件的漂移区的漂移区的电子密度分布情况。从图7可知，新结构LDMOS器件漂移区的电子密度远大于CON-SJ LDMOS的漂移区电子密度。
图8为本发明实施例1在VGS＝10V、VDS＝0V时，漂移区掺杂浓度为4.0×1016cm-3的CON-SJ LDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件沿a截面处电流密度分布情况。如图8所示，新结构LDMOS器件漂移区的电子电流密度远大于CON-SJ LDMOS的漂移区的电子电流密度。
图9为本发明实施例1当Vg＝10V、Vd＝1V时，在漂移区掺杂浓度为4.0×1016cm-3的CON-SJ LDMOS和漂移区掺杂浓度为4.0×1016cm-3的新结构LDMOS器件情况下，两种器件的转移特性曲线和跨导比较图。根据图9可知，新结构LDMOS的漏极电流IDS和跨导最大值gm远大于CON-SJ LDMOS。
图10为本发明实施例1提供的新结构LDMOS器件和传统CON-SJ LDMOS器件，以及栅极电压分别别为6V、8V、10V情况下，漏极电压与漏极电流的关系对比图。如图10所示，新结构LDMOS器件的漏极电流IDS均大于CON-SJ LDMOS，因此，新结构LDMOS器件的正向导通性能比CON-SJ LDMOS更好。
图11为本发明实施例1提供的新结构LDMOS器件和传统CON-SJ LDMOS器件的比导通电阻随着栅极电压和二氧化硅隔离层厚度变化关系对比图。从图11可知，新结构LDMOS器件的比导通电阻Ron,sp远小于传统CON-SJ LDMOS器件；此外，新结构LDMOS器件的比导通电阻Ron,sp随着二氧化硅隔离层厚度减小而减小。
图12为本发明实施例1提供的新结构LDMOS器件和传统CON-SJ LDMOS器件在雪崩击穿下的电势分布图。如图12所示，虽然新结构LDMOS器件的击穿电压略小于传统CON-SJLDMOS器件，但是两种器件的电势分布基本相同。
图13为本发明实施例1提供的新结构LDMOS器件和传统CON-SJ LDMOS器件在不同电荷补偿作用下的击穿电压与比导通电阻对比关系图。从图13中可知，两种器件的击穿电压BV随着QN/QP先增大后减小，当QN/QP为1时，两种器件的击穿电压BV达到最大值。此外，新结构LDMOS器件的比导通电阻Ron,sp几何保持不变，传统CON-SJ LDMOS器件的比导通电阻Ron,sp随着QN/QP比值增大而不断减小。
图14为本发明实施例1提供的新结构LDMOS器件的硅极限对比图。从图中14中可以看出，新结构LDMOS器件成功打破了RESURF硅极限，是因为新结构LDMOS器件很好地解决了传统LDMOS器件存在的硅极限矛盾关系。在相同的耐压情况下，新结构LDMOS器件具有更小的比导通电阻，这表明新结构LDMOS器件具有更好的击穿电压与比导通之间的折中关系。
图15为本发明实施例1提供的新结构LDMOS器件和传统CON-SJ LDMOS器件开关性能对比图。从图15中可知，新结构LDMOS器件的开关性能比传统CON-SJ LDMOS器件要差一点，是因为新结构LDMOS器件具有更大的米勒电容。
本发明实施例1提出的具有双侧面超结槽栅LDMOS器件，以示意图1为例，其主要工艺流程如图16所示。其主要工艺包括：离子注入、扩散、刻蚀、氧化、淀积、多晶填充和退火等工艺形成双侧面超结槽栅区、LDMOS导电区、二氧化硅隔离层。最后，淀积金属电极形成源极、栅极、漏极。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种具有双侧面超结槽栅LDMOS器件，其特征在于，该器件包括：源极P+区(1)、源极N+区(2)、P-body(3)、漂移区(6)、漏极N+区(7)、漏极N-buffer区(8)、漏极P+区(9)、P型辅助耗尽区(10)、槽栅P+接触区(11)和二氧化硅隔离层(12)；其中，所述源极P+区(1)、源极N+区(2)、P-body(3)、漂移区(6)、漏极N-buffer区(8)和漏极N+区(7)从左至右依次排列组成LDMOS导电区；所述槽栅P+接触区(11)、P型辅助耗尽区(10)、漏极N-buffer区(8)、漏极N+区(7)和漏极P+区(9)从左至右依次排列组成双侧面超结槽栅区；所述二氧化硅隔离层(12)用于分离双侧面超结槽栅区和LDMOS导电区，LDMOS导电区位于二氧化硅隔离层(12)内侧，双侧面超结槽栅区位于二氧化硅隔离层(12)外侧。
2.根据权利要求1所述的具有双侧面超结槽栅LDMOS器件，其特征在于，所述漂移区(6)包括左右排列的漂移区Ⅰ(6-1)和漂移区Ⅱ(6-2)；其中漂移区Ⅰ(6-1)掺杂浓度大于漂移区Ⅱ(6-2)的掺杂浓度。
3.根据权利要求1所述的具有双侧面超结槽栅LDMOS器件，其特征在于，所述P型辅助耗尽区(10)包括左右排列的P型辅助耗尽区Ⅰ(10-1)、P型辅助耗尽区Ⅱ(10-2)；其中P型辅助耗尽区Ⅰ(10-1)的掺杂浓度小于P型辅助耗尽区Ⅱ(10-2)的掺杂浓度。
4.根据权利要求1～3中任意一项所述的具有双侧面超结槽栅LDMOS器件，其特征在于，该器件还包括位于双侧面超结槽栅区和LDMOS导电区下侧的埋氧层(4)，以及位于埋氧层(4)下侧的衬底(5)。
5.根据权利要求1或2所述的具有双侧面超结槽栅LDMOS器件，其特征在于，所述漂移区(6)的掺杂类型包括N型或P型。
6.根据权利要求1～3中任意一项所述的具有双侧面超结槽栅LDMOS器件，其特征在于，该LDMOS器件包括N型或P型。
7.根据权利要求1所述的具有双侧面超结槽栅LDMOS器件，其特征在于，该器件结构适用于横向二极管或LIGBT。
8.根据权利要求1～3中任意一项所述的具有双侧面超结槽栅LDMOS器件，其特征在于，所述二氧化硅隔离层(12)的厚度根据需要改变。
9.根据权利要求1或3中任意一项所述的具有双侧面超结槽栅LDMOS器件，其特征在于，所述漏极N-buffer区(8)的掺杂浓度根据需要改变。
10.根据权利要求1或3中任意一项所述的具有双侧面超结槽栅LDMOS器件，其特征在于，所述P型辅助耗尽区(10)的掺杂浓度根据需要改变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111139200.1A CN113921611A (zh) | 2021-09-26 | 2021-09-26 | 一种具有双侧面超结槽栅ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111139200.1A CN113921611A (zh) | 2021-09-26 | 2021-09-26 | 一种具有双侧面超结槽栅ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113921611A true CN113921611A (zh) | 2022-01-11 |
Family
ID=79236537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111139200.1A Pending CN113921611A (zh) | 2021-09-26 | 2021-09-26 | 一种具有双侧面超结槽栅ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113921611A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114781309A (zh) * | 2022-03-15 | 2022-07-22 | 电子科技大学 | 一种隔离柱超结结构的优化方法 |
-
2021
- 2021-09-26 CN CN202111139200.1A patent/CN113921611A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114781309A (zh) * | 2022-03-15 | 2022-07-22 | 电子科技大学 | 一种隔离柱超结结构的优化方法 |
| CN114781309B (zh) * | 2022-03-15 | 2023-04-25 | 电子科技大学 | 一种隔离柱超结结构的优化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545316B1 (en) | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same | |
| JP7561928B2 (ja) | 半導体装置 | |
| US10269951B2 (en) | Semiconductor device layout and method for forming same | |
| CN114664929A (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| CN114784108A (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
| CN115831758A (zh) | 一种集成肖特基的碳化硅umosfet的制造方法 | |
| CN110534576B (zh) | 一种分裂栅4H-SiC VDMOS器件 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114899219A (zh) | 一种具有屏蔽效应的超结P柱和N-沟道的4H-SiC基VDMOS器件 | |
| CN112420846B (zh) | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 | |
| CN114784107A (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN113921611A (zh) | 一种具有双侧面超结槽栅ldmos器件 | |
| CN116598361A (zh) | 一种具有超结分裂栅的ldmos器件 | |
| CN116031303B (zh) | 超结器件及其制作方法和电子器件 | |
| CN111477681A (zh) | 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法 | |
| CN113488525A (zh) | 一种具有电荷积累效应的超结ea-sj-finfet器件 | |
| CN112466955B (zh) | 一种具有体内导电沟道的薄层soi-ldmos器件 | |
| CN113782609B (zh) | 一种衬底电荷耦合的1200v体硅ldmos及其制备方法 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
| CN107359193B (zh) | 一种ldmos器件 | |
| CN118136678B (zh) | 双栅双沟道ldmos器件及制造方法 | |
| CN113097310B (zh) | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 | |
| JP4635286B2 (ja) | 半導体装置 | |
| CN221861665U (zh) | 一种增强耐压能力的碳化硅双槽栅ldmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |