JP4635286B2

JP4635286B2 - 半導体装置

Info

Publication number: JP4635286B2
Application number: JP33395899A
Authority: JP
Inventors: 幸司堀田
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 1999-11-25
Filing date: 1999-11-25
Publication date: 2011-02-23
Anticipated expiration: 2019-11-25
Also published as: JP2001156288A

Description

【０００１】
【発明の属する技術分野】
本発明は、ゲート電極を備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）等のゲート電極を備えた半導体装置は、高速スイッチング特性を備えているため様々な分野に広く用いられている。特にＩＧＢＴは、ＭＯＳＦＥＴの高速スイッチング特性とバイポーラトランジスタの高出力特性を兼ね備えており、パワーエレクトロニクスの分野で多く用いられている。
【０００３】
ゲート電極を備えた半導体装置として、図８に従来のＩＧＢＴ５００の断面図が示されている。
【０００４】
ｐ型高濃度半導体基板２上にｎ型高濃度ドリフト層４が選択的に形成されている。このｎ型高濃度ドリフト層４には、ｎ型低濃度ドリフト領域６が選択的に形成されている。このｎ型低濃度ドリフト領域６表面には、ｐ型ボディ領域８が形成されている。このｐ型ボディ領域８の表面にはｎ型エミッタ領域１０が形成されている。そして、ゲート絶縁膜１２を介して、ｎ型低濃度ドリフト領域６上及びｐ型ボディ領域８上にゲート電極８４が形成されている。一方、ｎ型エミッタ領域１０に接触するようにエミッタ電極１６が形成され、ｐ型高濃度半導体基板２の裏面側には、コレクタ電極１８が形成される。
【０００５】
このＩＧＢＴ５００の動作は原理は以下の通りである。ＩＧＢＴ５００を導通させるとき（導通時）には、ゲート電極８４にエミッタ電極１６に対して正の電圧（正のバイアス電圧）が印加される。ゲート電極８４に正のバイアス電圧が印加されると、ｐ型ボディ領域８の表面にｎ型チャネルが形成され、ｎ型エミッタ領域１０からｎ型低濃度ドリフト領域６及びｎ型高濃度ドリフト層４へ多数キャリアが注入される。ｎ型低濃度ドリフト領域６及びｎ型高濃度ドリフト層４へ多数キャリアが注入されると、ｐ型高濃度半導体基板２側から、少数キャリアがｎ型高濃度ドリフト層４及びｎ型低濃度ドリフト領域６へ注入され、エミッタ電極１６とコレクタ電極１８との間に電流が流れる。
【０００６】
一方、ＩＧＢＴ５００を導通させないとき（非導通時）には、ゲート電極８４にエミッタ電極１６に対して負の電圧（負のバイアス電圧）が印加される。これにより、前述したｎ型チャネルが消失し、エミッタ電極１６とコレクタ電極１８との間に電流が流れなくなる。
【０００７】
ＩＧＢＴ５００の導通時及び非導通時のエネルギーバンド図が、図９に示されている。図９（ａ）及び図９（ｂ）には、ｐ型ボディ領域８表面、ゲート絶縁膜１２及びゲート電極８４のエネルギーバンド図が示されている。また、図９（ｃ）及び（ｄ）には、ｎ型低濃度ドリフト領域６表面及びゲート電極８４のエネルギーバンド図が示されている。
【０００８】
図９において、ｑФＭはゲート電極８４の材料の仕事関数、ＥＦはフェルミ準位、ＶＡＣは真空準位、Ｅｃは伝導帯下端、Ｅｖは価電子帯上端を示している。
【０００９】
非導通時（ゲートバイアス電圧Ｖｇ＝０）では、図９（ａ）に示されているように、ゲート絶縁膜を介して、ゲート電極とｐ型ボディ領域とのフェルミ準位が等しくなるように平衡が保たれている。
【００１０】
ところが、導通時（Ｖｇ＞０）となると、図９（ｂ）に示されているように、ゲート電極側のフェルミ準位が下がり、ｐ型ボディ領域側では、ｐ型ボディ領域とゲート絶縁膜との界面で伝導体下端が曲がり、少数キャリア（電子）が蓄積される。
【００１１】
非導通時（ゲートバイアス電圧Ｖｇ＝０）では、図９（ｃ）に示されているように、絶縁膜を介して、ゲート電極とｎ型低濃度ドリフト領域とのフェルミ準位が等しくなるように平衡が保たれている。
【００１２】
一方、導通時（Ｖｇ＞０）になると、図９（ｄ）に示されているように、ゲート電極側のフェルミ準位が下がり、ｎ型低濃度ドリフト領域側では、ｎ型低濃度ドリフト領域とゲート絶縁膜との界面で伝導体下端が曲がり、多数キャリア（電子）が蓄積される。
【００１３】
【発明が解決しようとする課題】
ところで、ＩＧＢＴ５００の導通時には、ゲート電極８４に正のバイアス電圧が印加されるため、ｐ型ボディ領域８とｎ型低濃度ドリフト領域６との間の空乏層が濃度の低いｎ型低濃度ドリフト領域６側へ延びる。この空乏層のために、ｎ型エミッタ領域１０側から注入される多数キャリア（電子）が流れる電流路が狭くなり、ｎ型低濃度ドリフト領域６及びｎ型高濃度ドリフト層４における抵抗（ジャンクションＦＥＴ抵抗、ＪＦＥＴ抵抗）成分が大きくなってしまう。
【００１４】
また、ＪＦＥＴ抵抗を減らすために、Ｐ型ボディ領域８の拡散深さを浅くするとＩＧＢＴ５００がラッチアップを起こしやすくなり、破壊耐量が低下するという問題があった。
【００１５】
本発明は、上記課題を解決するためになされたものであり、破壊耐量が大きく、低損失な半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、半導体基板内に形成された第１のｎ型不純物拡散領域と、前記第１の第１導電型不純物拡散領域表面に形成されたｐ型不純物拡散領域と、前記第２導電型不純物拡散領域表面に形成された第２のｎ型不純物拡散領域と、ゲート絶縁膜を介して、少なくとも前記第１のｎ型不純物拡散領域と前記ｐ型不純物拡散領域に隣接するゲート電極と、前記第２のｎ型不純物拡散領域からｐ型不純物拡散領域を介して前記第１のｎ型不純物拡散領域に達するように形成された溝と、を備え、前記ゲート電極は、前記ゲート絶縁膜を介して前記溝内壁に形成されており、前記ゲート電極に電圧を印加したときに、前記第１のｎ型不純物拡散領域のゲート絶縁膜との界面での伝導体下端の曲がりが、前記ｐ型不純物拡散領域の伝導体下端の曲がりよりも大きくなるように、前記ゲート電極の前記第１のｎ型不純物拡散領域に隣接する第１部位の材料が有する第１部位仕事関数を、前記ゲート電極の前記ｐ型不純物拡散領域に隣接する第２部位の材料が有する第２部位仕事関数よりも小さくし、且つ前記第１部位をｎ型不純物ポリシリコンで、前記第２部位をｐ型不純物ポリシリコンでそれぞれ構成することを特徴とする。
また、本発明の別の形態は、半導体基板内に形成された第１のｐ型不純物拡散領域と、前記第１の第１導電型不純物拡散領域表面に形成されたｎ型不純物拡散領域と、前記第２導電型不純物拡散領域表面に形成された第２のｐ型不純物拡散領域と、ゲート絶縁膜を介して、少なくとも前記第１のｐ型不純物拡散領域と前記ｐ型不純物拡散領域に隣接するゲート電極と、前記第２のｐ型不純物拡散領域からｎ型不純物拡散領域を介して前記第１のｐ型不純物拡散領域に達するように形成された溝と、を備え、前記ゲート電極は、前記ゲート絶縁膜を介して前記溝内壁に形成されており、前記ゲート電極に電圧を印加したときに、前記第１のｐ型不純物拡散領域のゲート絶縁膜との界面での伝導体下端の曲がりが、前記ｎ型不純物拡散領域の伝導体下端の曲がりよりも大きくなるように、前記ゲート電極の前記第１のｐ型不純物拡散領域に隣接する第１部位の材料が有する第１部位仕事関数を、前記ゲート電極の前記ｎ型不純物拡散領域に隣接する第２部位の材料が有する第２部位仕事関数よりも大きくし、且つ前記第１部位をｐ型不純物ポリシリコンで、前記第２部位をｎ型不純物ポリシリコンでそれぞれ構成することを特徴とする。
【００１７】
上記構成によれば、半導体装置の導通時に、第１の第１導電型（例えば、ｎ型）不純物拡散領域のゲート電極に隣接する部位に蓄積される多数キャリア量が多くなる。そのため、第１の第１導電型不純物拡散領域と第２導電型（例えば、ｐ型）不純物拡散領域との接合部の空乏層の第１の第１導電型不純物拡散領域側への延びが抑えられ、ＪＦＥＴ抵抗を減らすことができる。また、第１の第１導電型不純物拡散領域のゲート電極に隣接する部位に蓄積される多数キャリア量が多くなり、第１の第１導電型不純物拡散領域に注入される少数キャリア量が増えるため、第１の第１導電型不純物拡散領域自体の抵抗を減らすことができる。したがって、低損失な半導体装置を提供することが可能である。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。尚、各図を通じて、同じ部材には同一の符号が付されている。
【００２２】
図１には、本実施形態の半導体装置であるＩＧＢＴ１００が示されている。図１（ａ）には、ＩＧＢＴ１００の平面図が示されており、図１（ｂ）には、図１（ａ）におけるＡＡ線での断面図が示されている。ｐ型高濃度半導体基板２上にｎ型高濃度ドリフト層４が選択的に形成されている。このｎ型高濃度ドリフト層４の表面には、ｎ型低濃度ドリフト領域６が選択的に形成されている。このｎ型低濃度ドリフト領域６表面には、ｐ型ボディ領域８が形成されている。このｐ型ボディ領域８の表面にはｎ型エミッタ領域１０が形成されている。そして、ゲート絶縁膜１２を介して、少なくともｎ型低濃度ドリフト領域６及びｐ型ボディ領域８に隣接するようにポリシリコンを材料とするゲート電極１４が形成されている。一方、ｎ型エミッタ領域１０に接触するようにエミッタ電極１６が形成される。エミッタ電極１６は、層間絶縁膜１７によって、ゲート電極１４と電気的に絶縁されている。ｐ型高濃度半導体基板２の裏面側には、コレクタ電極１８が形成される。ゲート電極１４は、コンタクト２０を介してゲート用アルミ電極２４に接続されている。また、エミッタ電極１６は、コンタクト２２を介してエミッタ用アルミ電極２６に接続されている。
【００２３】
ゲート電極１４は、ｎ型低濃度ドリフト領域６に隣接する第１部位３０と、ｐ型ボディ領域８に隣接する第２部位３２とを備えている。この第１部位３０と第２部位３２はポリシリコンを材料としているが、各々不純物濃度が異なっているので、各々仕事関数も異なっている。
【００２４】
図２には、ポリシリコン中の不純物濃度と仕事関数との関係が示されている。
横軸が不純物濃度を示し、縦軸が仕事関数を示している。ポリシリコン中にヒ素やリン等の不純物を注入し、ポリシリコンをｎ型にした場合（図２中のｎ型ポリシリコンの場合）、ポリシリコン中の不純物濃度を高くすると仕事関数が小さくなる。ポリシリコン中にホウ素等の不純物を注入し、ポリシリコンをｐ型にした場合（図２中のｐ型ポリシリコンの場合）、ポリシリコン中の不純物濃度を高くすると仕事関数が小さくなる。
【００２５】
図２に示された関係を利用して、ゲート電極１４の第１部位３０のポリシリコン中の不純物濃度と、第２部位３２のポリシリコン中の不純物濃度とを、異ならせることによって、第１部位３０のポリシリコンと第２部位３２のポリシリコンとの仕事関数を変えることができる。
【００２６】
本実施形態では、ゲート電極１４の第１部位３０のポリシリコンのみに不純物としてヒ素を注入し、第１部位３０のポリシリコンをｎ型の導電型にし、第１部位３０の仕事関数を第２部位３２の仕事関数より小さくしている。尚、第２部位３２に不純物としてホウ素を注入することで、第２部位の仕事関数をより大きくし、第１部位３０と第２部位３２の仕事関数差を大きくしてもよい。
【００２７】
このように、第１部位３０の仕事関数を第２部位３２の仕事関数より小さくすることで、ＩＧＢＴ１００の導通時にｎ型低濃度ドリフト領域６に蓄積される多数キャリア（電子）の量を増やすことができる。
【００２８】
次に、ＩＧＢＴ１００の導通時のエネルギーバンドの様子を説明することで、ｎ型低濃度ドリフト領域６に蓄積される多数キャリア（電子）の量が増える原理を説明する。
【００２９】
図３には、ｐ型ボディ領域８表面及びゲート電極１４の第２部位３２でのエネルギーバンド図が示されている。図３において、ｑФＭはゲート電極１４の第２部位３２の材料の仕事関数、ＥＦはフェルミ準位、ＶＡＣは真空準位、Ｅｃは伝導帯下端、Ｅｖは価電子帯上端を示している。
【００３０】
非導通時（ゲートバイアス電圧Ｖｇ＝０）では、図３（ａ）に示されているように、ゲート絶縁膜を介して、ゲート電極の第２部位とｐ型ボディ領域とのフェルミ準位が等しくなるように平衡が保たれている。
【００３１】
ところが、導通時（Ｖｇ＞０）となると、図３（ｂ）に示されているように、ゲート電極側のフェルミ準位が下がり、ｐ型ボディ領域側では、ｐ型ボディ領域とゲート絶縁膜との界面で伝導体下端Ｅｃが曲がり、電子が蓄積される。
【００３２】
一方、図４には、本実施形態のゲート電極の第１部位の材料の仕事関数が第２部位の材料の仕事関数より小さい場合のｎ型低濃度ドリフト領域６表面及びゲート電極の第１部位のエネルギーバンド図が示されている。ここで、ｑФ’Ｍを第１部位３０の材料の仕事関数とする。
【００３３】
非導通状態（ゲートバイアス電圧Ｖｇ＝０）では、図４（ａ）に示されているように、ゲート絶縁膜を介して、ゲート電極とｎ型低濃度ドリフト領域とのフェルミ準位が等しくなるように平衡が保たれている。しかし、ゲート電極の第１部位の材料の仕事関数が第２部位の材料の仕事関数と同じ場合（図９（ｃ））と比較すると、伝導帯下端Ｅｃが大きく曲がっている。
【００３４】
一方、導通状態（Ｖｇ＞０）となると、図４（ｂ）に示されているように、ゲート電極側のフェルミ準位が上がり、ｎ型低濃度ドリフト領域側では、ｎ型低濃度ドリフト領域とゲート絶縁膜との界面で伝導帯下端Ｅｃが曲がり、多数キャリア（電子）が蓄積される。この伝導帯下端Ｅｃの曲がりは、ゲート電極の第１部位の材料の仕事関数が第２部位の材料の仕事関数と同じ場合（図９（ｄ））と比較すると大きくなり、より多くのキャリア（電子）を蓄積することができる。
【００３５】
このように、本実施形態においては、ゲート電極１４の第１部位３０の材料の仕事関数と、ゲート電極１４の第２部位３２の材料の仕事関数とが異なっており、第１部位３０の材料の仕事関数のほうが、第２部位３２の仕事関数より小さい。したがって、ｎ型低濃度ドリフト領域６表面のエネルギーバンドの曲がりが大きくなり、ｎ型低濃度ドリフト領域６表面に蓄積される多数キャリア（電子）の量を増やすことができる。したがって、ｐ型ボディ領域８とｎ型低濃度ドリフト領域６との接合部の空乏層がｎ型低濃度ドリフト領域６側に延びるのを抑えることができ、ＪＦＥＴ抵抗を下げることができる。また、表面に多数キャリア（電子）が多くなるので、コレクタ電極から少数キャリア（正孔）が多く注入され、見かけ上、ｎ型低濃度ドリフト領域６の抵抗を下げることができる。
【００３６】
図５には、他の実施形態の半導体装置として、溝（トレンチ）を備えたＩＧＢＴ２００が示されている。図５（ａ）には、ＩＧＢＴ２００の平面図が示されており、図５（ｂ）には、図５（ａ）におけるＢＢ線での断面図が示されている。このＩＧＢＴ２００は、ｎ型エミッタ領域１０からｐ型ボディ領域８を介してｎ型低濃度ドリフト領域６へ達するトレンチ５０を備えている。このトレンチ５０内に、ゲート電極１４が形成されている。このゲート電極１４は、ｎ型低濃度ドリフト領域６に隣接する第１部位３０と、ｐ型ボディ領域８に隣接する第２部位３２とを備えている。この第１部位３０と第２部位３２はポリシリコンを材料としているが、各々不純物濃度が異なっているため、各々仕事関数が異なっている。このように、ゲート電極１４の第１部位３０のポリシリコン中の不純物濃度と第２部位３２のポリシリコン中の不純物濃度とを異ならせることによって、第１部位３０のポリシリコンと第２部位３２のポリシリコンとの仕事関数を変えることができる。このとき、第１部位３０の材料の仕事関数を第２部位３２の材料の仕事関数より小さくすると、導通時にｎ型低濃度ドリフト領域６に蓄積される多数キャリア（電子）の量を増やし、ｎ型低濃度ドリフト領域６の抵抗を減らすことができる。
【００３７】
前述した実施形態においては、ゲート電極１４内部にポリシリコンより抵抗値が小さい別の金属を材料とし、抵抗率が低い異種金属層をＣＶＤ法等を用いて形成するのも好適である。図６には、ゲート電極１４内に異種金属層６０を備えたＩＧＢＴ３００の断面図が示されている。異種金属層６０は抵抗値が小さいため、ゲート入力抵抗を下げることができる。
【００３８】
前述した実施形態において、各領域においてｎ型をｐ型の導電型に、ｐ型をｎ型の導電型にしてもよい。図７には、図１において導電型を逆にしたＩＧＢＴ４００の断面図が示されている。ｎ型高濃度半導体基板１０２上にｐ型高濃度ドリフト層１０４が選択的に形成されている。このｐ型高濃度ドリフト層１０４には、ｐ型低濃度ドリフト領域１０６が選択的に形成されている。このｐ型低濃度ドリフト領域１０６の表面には、ｎ型ボディ領域１０８が形成されている。このｎ型ボディ領域１０８の表面にはｐ型エミッタ領域１１０が形成されている。そして、ゲート絶縁膜１１２を介して、ｐ型低濃度ドリフト領域１０６及びｎ型ボディ領域１０８に隣接するようにポリシリコンを材料とするゲート電極１１４が形成されている。一方、ｐ型エミッタ領域１１０に接触するようにエミッタ電極１１６が形成され、ｎ型高濃度半導体基板１０２の裏面側には、コレクタ電極１１８が形成される。
【００３９】
ゲート電極１１４は、ｐ型低濃度ドリフト領域１０６に隣接する第１部位１３０と、ｎ型ボディ領域１０８に隣接する第２部位１３２とを備えている。この第１部位１３０及び第２部位１３２はポリシリコンを材料としているが、各々不純物濃度が異なっており、各々仕事関数も異なっている。このとき、第１部位１３０の仕事関数を第２部位１３２の仕事関数より大きく設定することが好適である。
【００４０】
ゲート電極１１４の第１部位１３０の材料の仕事関数よりゲート電極１１４の第２部位１３２の材料の仕事関数が大きいため、ｐ型低濃度ドリフト領域１０６の伝導体下端が大きく曲がり、多数キャリア（正孔）を多く蓄積することができる。そのため、ｎ型ボディ領域１０８とｐ型低濃度ドリフト領域１０６との接合部の空乏層がｐ型低濃度ドリフト領域１０６側に延びるのを抑えることができ、ＪＦＥＴ抵抗を下げることができる。また、表面に多数キャリア（正孔）が多くなるので、コレクタ電極１１８から少数キャリア（電子）が多く注入され、見かけ上、ｐ型低濃度ドリフト領域１０６の抵抗を下げることができる。
【００４１】
各実施形態では、半導体装置としてＩＧＢＴを例示したが、ＩＧＢＴに限定したものではなく、ＭＯＳＦＥＴ等のゲート電極と２つの同一導電型の不純物拡散領域と、その２つの領域に挟まれた１つの他の導電型の不純物拡散領域とを備えた電解効果トランジスタ等に適用することが可能である。
【００４２】
【発明の効果】
本発明においては、第１の第１導電型不純物拡散領域にゲート絶縁膜を介して隣接するゲート電極の第１部位と、第２導電型不純物拡散領域にゲート絶縁膜を介して隣接するゲート電極の第２部位との仕事関数を適宜設定することができる。したがって、半導体装置の導通時に、第１の第１導電型不純物拡散領域のゲート電極の隣接する部位に蓄積される多数キャリア量が多くなる。そのため、第１の第１導電型不純物拡散領域と第２導電型不純物拡散領域との接合部の空乏層の第１の第１導電型不純物拡散領域側への延びが抑えられ、ＪＦＥＴ抵抗を減らすことができる。また、第１の第１導電型不純物拡散領域のゲート電極の隣接する部位に蓄積される多数キャリア量が多くなり、第１の第１導電型不純物拡散領域に注入される少数キャリア量が増えるため、第１の第１導電型不純物拡散領域自体の抵抗を減らすことができる。したがって、低損失な半導体装置を提供することが可能である。
【図面の簡単な説明】
【図１】本実施形態のＩＧＢＴが示された図である。
【図２】ポリシリコンの不純物濃度と仕事関数との関係が現れた図である。
【図３】本実施形態のＩＧＢＴのｐ型ボディ領域表面とゲート電極１４の第２部位におけるエネルギーバンドが示された図である。
【図４】本実施形態のＩＧＢＴのｎ型ボディ領域表面とゲート電極１４の第２部位におけるエネルギーバンドが示された図である。
【図５】他の実施形態のＩＧＢＴが示された図である。
【図６】他の実施形態のＩＧＢＴが示された図である。
【図７】導電型異なった他の実施形態のＩＧＢＴが示された図である。
【図８】従来のＩＧＢＴが示された図である。
【図９】従来のＩＧＢＴのｐ型ボディ領域表面、ｎ型低濃度ドリフト領域表面及びゲート電極におけるエネルギーバンドが示された図である。
【符号の説明】
２ｐ型高濃度半導体基板、６ｎ型低濃度ドリフト領域、８ｐ型ボディ領域、１２，１１２ゲート絶縁膜、１４，８４，１１４ゲート電極、３０，１３０第１部位、３２，１３２第２部位、１００，２００，３００，４００５００ＩＧＢＴ、１０２ｎ型高濃度半導体基板、１０６ｐ型低濃度ドリフト領域、１０８ｎ型ボディ領域。

Claims

半導体基板内に形成された第１のｎ型不純物拡散領域と、
前記第１のｎ型不純物拡散領域表面に形成されたｐ型不純物拡散領域と、
前記ｐ型不純物拡散領域表面に形成された第２のｎ型不純物拡散領域と、
ゲート絶縁膜を介して、少なくとも前記第１のｎ型不純物拡散領域と前記ｐ型不純物拡散領域に隣接するゲート電極と、
前記第２のｎ型不純物拡散領域からｐ型不純物拡散領域を介して前記第１のｎ型不純物拡散領域に達するように形成された溝と、
を備え、
前記ゲート電極は、前記ゲート絶縁膜を介して前記溝内壁に形成されており、
前記ゲート電極に電圧を印加したときに、前記第１のｎ型不純物拡散領域のゲート絶縁膜との界面での伝導体下端の曲がりが、前記ｐ型不純物拡散領域の伝導体下端の曲がりよりも大きくなるように、前記ゲート電極の前記第１のｎ型不純物拡散領域に隣接する第１部位の材料が有する第１部位仕事関数を、前記ゲート電極の前記ｐ型不純物拡散領域に隣接する第２部位の材料が有する第２部位仕事関数よりも小さくし、且つ前記第１部位をｎ型不純物ポリシリコンで、前記第２部位をｐ型不純物ポリシリコンでそれぞれ構成することを特徴とする半導体装置。
半導体基板内に形成された第１のｐ型不純物拡散領域と、
前記第１のｐ型不純物拡散領域表面に形成されたｎ型不純物拡散領域と、
前記ｎ型不純物拡散領域表面に形成された第２のｐ型不純物拡散領域と、
ゲート絶縁膜を介して、少なくとも前記第１のｐ型不純物拡散領域と前記ｎ型不純物拡散領域に隣接するゲート電極と、
前記第２のｐ型不純物拡散領域からｎ型不純物拡散領域を介して前記第１のｐ型不純物拡散領域に達するように形成された溝と、
を備え、
前記ゲート電極は、前記ゲート絶縁膜を介して前記溝内壁に形成されており、
前記ゲート電極に電圧を印加したときに、前記第１のｐ型不純物拡散領域のゲート絶縁膜との界面での伝導体下端の曲がりが、前記ｎ型不純物拡散領域の伝導体下端の曲がりよりも大きくなるように、前記ゲート電極の前記第１のｐ型不純物拡散領域に隣接する第１部位の材料が有する第１部位仕事関数を、前記ゲート電極の前記ｎ型不純物拡散領域に隣接する第２部位の材料が有する第２部位仕事関数よりも大きくし、且つ前記第１部位をｐ型不純物ポリシリコンで、前記第２部位をｎ型不純物ポリシリコンでそれぞれ構成することを特徴とする半導体装置。