JP2001156288A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ｐ型ボディ領域とｎ型低濃度ドリフト領域と
の間の空乏層のためにコレクタ電極側から注入される少
数キャリア（正孔）が流れる電流路が狭くなり、抵抗
（ＪＦＥＴ抵抗）成分が大きくなってしまう。 【解決手段】 ＩＧＢＴ１００のｎ型低濃度ドリフト領
域６にゲート絶縁膜１２を介して隣接するゲート電極１
４の第１部位３０と、ｐ型ボディ領域８にゲート絶縁膜
１２を介して隣接するゲート電極１４の第２部位３２と
は、その仕事関数が異なっている。したがって、ＩＧＢ
Ｔ１００の導通時に、ｎ型低濃度ドリフト領域６表面に
蓄積される多数キャリアの量が多くなる。そのため、ｎ
型低濃度ドリフト領域６とｐ型ボディ領域８との接合部
の空乏層が、ｎ型低濃度ドリフト領域６側へ延びるのを
抑えることが可能であるので、ＪＦＥＴ抵抗を減らすこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲート電極を備え
た半導体装置に関する。

【０００２】

【従来の技術】近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ Ｅｆ
ｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓ
ｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓ
ｉｓｔｏｒ）等のゲート電極を備えた半導体装置は、高
速スイッチング特性を備えているため様々な分野に広く
用いられている。特にＩＧＢＴは、ＭＯＳＦＥＴの高速
スイッチング特性とバイポーラトランジスタの高出力特
性を兼ね備えており、パワーエレクトロニクスの分野で
多く用いられている。

【０００３】ゲート電極を備えた半導体装置として、図
８に従来のＩＧＢＴ５００の断面図が示されている。

【０００４】ｐ型高濃度半導体基板２上にｎ型高濃度ド
リフト層４が選択的に形成されている。このｎ型高濃度
ドリフト層４には、ｎ型低濃度ドリフト領域６が選択的
に形成されている。このｎ型低濃度ドリフト領域６表面
には、ｐ型ボディ領域８が形成されている。このｐ型ボ
ディ領域８の表面にはｎ型エミッタ領域１０が形成され
ている。そして、ゲート絶縁膜１２を介して、ｎ型低濃
度ドリフト領域６上及びｐ型ボディ領域８上にゲート電
極８４が形成されている。一方、ｎ型エミッタ領域１０
に接触するようにエミッタ電極１６が形成され、ｐ型高
濃度半導体基板２の裏面側には、コレクタ電極１８が形
成される。

【０００５】このＩＧＢＴ５００の動作は原理は以下の
通りである。ＩＧＢＴ５００を導通させるとき（導通
時）には、ゲート電極８４にエミッタ電極１６に対して
正の電圧（正のバイアス電圧）が印加される。ゲート電
極８４に正のバイアス電圧が印加されると、ｐ型ボディ
領域８の表面にｎ型チャネルが形成され、ｎ型エミッタ
領域１０からｎ型低濃度ドリフト領域６及びｎ型高濃度
ドリフト層４へ多数キャリアが注入される。ｎ型低濃度
ドリフト領域６及びｎ型高濃度ドリフト層４へ多数キャ
リアが注入されると、ｐ型高濃度半導体基板２側から、
少数キャリアがｎ型高濃度ドリフト層４及びｎ型低濃度
ドリフト領域６へ注入され、エミッタ電極１６とコレク
タ電極１８との間に電流が流れる。

【０００６】一方、ＩＧＢＴ５００を導通させないとき
（非導通時）には、ゲート電極８４にエミッタ電極１６
に対して負の電圧（負のバイアス電圧）が印加される。
これにより、前述したｎ型チャネルが消失し、エミッタ
電極１６とコレクタ電極１８との間に電流が流れなくな
る。

【０００７】ＩＧＢＴ５００の導通時及び非導通時のエ
ネルギーバンド図が、図９に示されている。図９（ａ）
及び図９（ｂ）には、ｐ型ボディ領域８表面、ゲート絶
縁膜１２及びゲート電極８４のエネルギーバンド図が示
されている。また、図９（ｃ）及び（ｄ）には、ｎ型低
濃度ドリフト領域６表面及びゲート電極８４のエネルギ
ーバンド図が示されている。

【０００８】図９において、ｑФＭはゲート電極８４の
材料の仕事関数、ＥＦはフェルミ準位、ＶＡＣは真空準
位、Ｅｃは伝導帯下端、Ｅｖは価電子帯上端を示してい
る。

【０００９】非導通時（ゲートバイアス電圧Ｖｇ＝０）
では、図９（ａ）に示されているように、ゲート絶縁膜
を介して、ゲート電極とｐ型ボディ領域とのフェルミ準
位が等しくなるように平衡が保たれている。

【００１０】ところが、導通時（Ｖｇ＞０）となると、
図９（ｂ）に示されているように、ゲート電極側のフェ
ルミ準位が下がり、ｐ型ボディ領域側では、ｐ型ボディ
領域とゲート絶縁膜との界面で伝導体下端が曲がり、少
数キャリア（電子）が蓄積される。

【００１１】非導通時（ゲートバイアス電圧Ｖｇ＝０）
では、図９（ｃ）に示されているように、絶縁膜を介し
て、ゲート電極とｎ型低濃度ドリフト領域とのフェルミ
準位が等しくなるように平衡が保たれている。

【００１２】一方、導通時（Ｖｇ＞０）になると、図９
（ｄ）に示されているように、ゲート電極側のフェルミ
準位が下がり、ｎ型低濃度ドリフト領域側では、ｎ型低
濃度ドリフト領域とゲート絶縁膜との界面で伝導体下端
が曲がり、多数キャリア（電子）が蓄積される。

【００１３】

【発明が解決しようとする課題】ところで、ＩＧＢＴ５
００の導通時には、ゲート電極８４に正のバイアス電圧
が印加されるため、ｐ型ボディ領域８とｎ型低濃度ドリ
フト領域６との間の空乏層が濃度の低いｎ型低濃度ドリ
フト領域６側へ延びる。この空乏層のために、ｎ型エミ
ッタ領域１０側から注入される多数キャリア（電子）が
流れる電流路が狭くなり、ｎ型低濃度ドリフト領域６及
びｎ型高濃度ドリフト層４における抵抗（ジャンクショ
ンＦＥＴ抵抗、ＪＦＥＴ抵抗）成分が大きくなってしま
う。

【００１４】また、ＪＦＥＴ抵抗を減らすために、Ｐ型
ボディ領域８の拡散深さを浅くするとＩＧＢＴ５００が
ラッチアップを起こしやすくなり、破壊耐量が低下する
という問題があった。

【００１５】本発明は、上記課題を解決するためになさ
れたものであり、破壊耐量が大きく、低損失な半導体装
置を提供することを目的とする。

【００１６】

【課題を解決するための手段】第一の本発明は、半導体
基板内に形成された第１の第１導電型不純物拡散領域
と、前記第１の第１導電型不純物拡散領域表面に形成さ
れた第２導電型不純物拡散領域と、前記第２導電型不純
物拡散領域表面に形成された第２の第１導電型不純物拡
散領域と、ゲート絶縁膜を介して、少なくとも前記第１
の第１導電型不純物拡散領域と前記第２導電型不純物拡
散領域に隣接するゲート電極と、を備え、前記ゲート電
極の前記第１の第１導電型不純物拡散領域に隣接する第
１部位の材料が有する第１部位仕事関数と、前記ゲート
電極の前記第２導電型不純物拡散領域に隣接する第２部
位の材料が有する第２部位仕事関数とが各々異なってい
ることを特徴とする。

【００１７】第一の本発明においては、第１の第１導電
型不純物拡散領域にゲート絶縁膜を介して隣接するゲー
ト電極の第１部位と、第２導電型不純物拡散領域にゲー
ト絶縁膜を介して隣接するゲート電極の第２部位との仕
事関数が異なっている。第１部位の仕事関数と第２部位
の仕事関数を適宜設定することで、半導体装置の導通時
に、第１の第１導電型不純物拡散領域のゲート電極に隣
接する部位に蓄積される多数キャリア量が多くなる。そ
のため、第１の第１導電型不純物拡散領域と第２導電型
不純物拡散領域との接合部の空乏層の第１の第１導電型
不純物拡散領域側への延びが抑えられ、ＪＦＥＴ抵抗を
減らすことができる。また、第１の第１導電型不純物拡
散領域のゲート電極に隣接する部位に蓄積される多数キ
ャリア量が多くなり、第１の第１導電型不純物拡散領域
に注入される少数キャリア量が増えるため、第１の第１
導電型不純物拡散領域自体の抵抗を減らすことができ
る。したがって、低損失な半導体装置を提供することが
可能である。

【００１８】また、前記半導体装置は、前記第２の第１
導電型不純物拡散領域から第２導電型不純物拡散領域を
介して前記第１の第１導電型不純物拡散領域に達するよ
うに形成された溝を更に備え、前記ゲート電極は、前記
ゲート絶縁膜を介して前記溝内壁に形成されていること
が好適である。

【００１９】また、前記半導体装置は、前記第１導電型
がｎ型であり、前記第２導電型がｐ型であるとき、第１
部位仕事関数を第２部位仕事関数より小さくすることが
好適である。

【００２０】また、前記半導体装置は、前記第１導電型
がｐ型であり、前記第２導電型がｎ型であるとき、第１
部位仕事関数を第２部位仕事関数より大きくすることが
好適である。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。尚、各図
を通じて、同じ部材には同一の符号が付されている。

【００２２】図１には、本実施形態の半導体装置である
ＩＧＢＴ１００が示されている。図１（ａ）には、ＩＧ
ＢＴ１００の平面図が示されており、図１（ｂ）には、
図１（ａ）におけるＡＡ線での断面図が示されている。
ｐ型高濃度半導体基板２上にｎ型高濃度ドリフト層４が
選択的に形成されている。このｎ型高濃度ドリフト層４
の表面には、ｎ型低濃度ドリフト領域６が選択的に形成
されている。このｎ型低濃度ドリフト領域６表面には、
ｐ型ボディ領域８が形成されている。このｐ型ボディ領
域８の表面にはｎ型エミッタ領域１０が形成されてい
る。そして、ゲート絶縁膜１２を介して、少なくともｎ
型低濃度ドリフト領域６及びｐ型ボディ領域８に隣接す
るようにポリシリコンを材料とするゲート電極１４が形
成されている。一方、ｎ型エミッタ領域１０に接触する
ようにエミッタ電極１６が形成される。エミッタ電極１
６は、層間絶縁膜１７によって、ゲート電極１４と電気
的に絶縁されている。ｐ型高濃度半導体基板２の裏面側
には、コレクタ電極１８が形成される。ゲート電極１４
は、コンタクト２０を介してゲート用アルミ電極２４に
接続されている。また、エミッタ電極１６は、コンタク
ト２２を介してエミッタ用アルミ電極２６に接続されて
いる。

【００２３】ゲート電極１４は、ｎ型低濃度ドリフト領
域６に隣接する第１部位３０と、ｐ型ボディ領域８に隣
接する第２部位３２とを備えている。この第１部位３０
と第２部位３２はポリシリコンを材料としているが、各
々不純物濃度が異なっているので、各々仕事関数も異な
っている。

【００２４】図２には、ポリシリコン中の不純物濃度と
仕事関数との関係が示されている。横軸が不純物濃度を
示し、縦軸が仕事関数を示している。ポリシリコン中に
ヒ素やリン等の不純物を注入し、ポリシリコンをｎ型に
した場合（図２中のｎ型ポリシリコンの場合）、ポリシ
リコン中の不純物濃度を高くすると仕事関数が小さくな
る。ポリシリコン中にホウ素等の不純物を注入し、ポリ
シリコンをｐ型にした場合（図２中のｐ型ポリシリコン
の場合）、ポリシリコン中の不純物濃度を高くすると仕
事関数が小さくなる。

【００２５】図２に示された関係を利用して、ゲート電
極１４の第１部位３０のポリシリコン中の不純物濃度
と、第２部位３２のポリシリコン中の不純物濃度とを、
異ならせることによって、第１部位３０のポリシリコン
と第２部位３２のポリシリコンとの仕事関数を変えるこ
とができる。

【００２６】本実施形態では、ゲート電極１４の第１部
位３０のポリシリコンのみに不純物としてヒ素を注入
し、第１部位３０のポリシリコンをｎ型の導電型にし、
第１部位３０の仕事関数を第２部位３２の仕事関数より
小さくしている。尚、第２部位３２に不純物としてホウ
素を注入することで、第２部位の仕事関数をより大きく
し、第１部位３０と第２部位３２の仕事関数差を大きく
してもよい。

【００２７】このように、第１部位３０の仕事関数を第
２部位３２の仕事関数より小さくすることで、ＩＧＢＴ
１００の導通時にｎ型低濃度ドリフト領域６に蓄積され
る多数キャリア（電子）の量を増やすことができる。

【００２８】次に、ＩＧＢＴ１００の導通時のエネルギ
ーバンドの様子を説明することで、ｎ型低濃度ドリフト
領域６に蓄積される多数キャリア（電子）の量が増える
原理を説明する。

【００２９】図３には、ｐ型ボディ領域８表面及びゲー
ト電極１４の第２部位３２でのエネルギーバンド図が示
されている。図３において、ｑФＭはゲート電極１４の
第２部位３２の材料の仕事関数、ＥＦはフェルミ準位、
ＶＡＣは真空準位、Ｅｃは伝導帯下端、Ｅｖは価電子帯
上端を示している。

【００３０】非導通時（ゲートバイアス電圧Ｖｇ＝０）
では、図３（ａ）に示されているように、ゲート絶縁膜
を介して、ゲート電極の第２部位とｐ型ボディ領域との
フェルミ準位が等しくなるように平衡が保たれている。

【００３１】ところが、導通時（Ｖｇ＞０）となると、
図３（ｂ）に示されているように、ゲート電極側のフェ
ルミ準位が下がり、ｐ型ボディ領域側では、ｐ型ボディ
領域とゲート絶縁膜との界面で伝導体下端Ｅｃが曲が
り、電子が蓄積される。

【００３２】一方、図４には、本実施形態のゲート電極
の第１部位の材料の仕事関数が第２部位の材料の仕事関
数より小さい場合のｎ型低濃度ドリフト領域６表面及び
ゲート電極の第１部位のエネルギーバンド図が示されて
いる。ここで、ｑФ’Ｍを第１部位３０の材料の仕事関
数とする。

【００３３】非導通状態（ゲートバイアス電圧Ｖｇ＝
０）では、図４（ａ）に示されているように、ゲート絶
縁膜を介して、ゲート電極とｎ型低濃度ドリフト領域と
のフェルミ準位が等しくなるように平衡が保たれてい
る。しかし、ゲート電極の第１部位の材料の仕事関数が
第２部位の材料の仕事関数と同じ場合（図９（ｃ））と
比較すると、伝導帯下端Ｅｃが大きく曲がっている。

【００３４】一方、導通状態（Ｖｇ＞０）となると、図
４（ｂ）に示されているように、ゲート電極側のフェル
ミ準位が上がり、ｎ型低濃度ドリフト領域側では、ｎ型
低濃度ドリフト領域とゲート絶縁膜との界面で伝導帯下
端Ｅｃが曲がり、多数キャリア（電子）が蓄積される。
この伝導帯下端Ｅｃの曲がりは、ゲート電極の第１部位
の材料の仕事関数が第２部位の材料の仕事関数と同じ場
合（図９（ｄ））と比較すると大きくなり、より多くの
キャリア（電子）を蓄積することができる。

【００３５】このように、本実施形態においては、ゲー
ト電極１４の第１部位３０の材料の仕事関数と、ゲート
電極１４の第２部位３２の材料の仕事関数とが異なって
おり、第１部位３０の材料の仕事関数のほうが、第２部
位３２の仕事関数より小さい。したがって、ｎ型低濃度
ドリフト領域６表面のエネルギーバンドの曲がりが大き
くなり、ｎ型低濃度ドリフト領域６表面に蓄積される多
数キャリア（電子）の量を増やすことができる。したが
って、ｐ型ボディ領域８とｎ型低濃度ドリフト領域６と
の接合部の空乏層がｎ型低濃度ドリフト領域６側に延び
るのを抑えることができ、ＪＦＥＴ抵抗を下げることが
できる。また、表面に多数キャリア（電子）が多くなる
ので、コレクタ電極から少数キャリア（正孔）が多く注
入され、見かけ上、ｎ型低濃度ドリフト領域６の抵抗を
下げることができる。

【００３６】図５には、他の実施形態の半導体装置とし
て、溝（トレンチ）を備えたＩＧＢＴ２００が示されて
いる。図５（ａ）には、ＩＧＢＴ２００の平面図が示さ
れており、図５（ｂ）には、図５（ａ）におけるＢＢ線
での断面図が示されている。このＩＧＢＴ２００は、ｎ
型エミッタ領域１０からｐ型ボディ領域８を介してｎ型
低濃度ドリフト領域６へ達するトレンチ５０を備えてい
る。このトレンチ５０内に、ゲート電極１４が形成され
ている。このゲート電極１４は、ｎ型低濃度ドリフト領
域６に隣接する第１部位３０と、ｐ型ボディ領域８に隣
接する第２部位３２とを備えている。この第１部位３０
と第２部位３２はポリシリコンを材料としているが、各
々不純物濃度が異なっているため、各々仕事関数が異な
っている。このように、ゲート電極１４の第１部位３０
のポリシリコン中の不純物濃度と第２部位３２のポリシ
リコン中の不純物濃度とを異ならせることによって、第
１部位３０のポリシリコンと第２部位３２のポリシリコ
ンとの仕事関数を変えることができる。このとき、第１
部位３０の材料の仕事関数を第２部位３２の材料の仕事
関数より小さくすると、導通時にｎ型低濃度ドリフト領
域６に蓄積される多数キャリア（電子）の量を増やし、
ｎ型低濃度ドリフト領域６の抵抗を減らすことができ
る。

【００３７】前述した実施形態においては、ゲート電極
１４内部にポリシリコンより抵抗値が小さい別の金属を
材料とし、抵抗率が低い異種金属層をＣＶＤ法等を用い
て形成するのも好適である。図６には、ゲート電極１４
内に異種金属層６０を備えたＩＧＢＴ３００の断面図が
示されている。異種金属層６０は抵抗値が小さいため、
ゲート入力抵抗を下げることができる。

【００３８】前述した実施形態において、各領域におい
てｎ型をｐ型の導電型に、ｐ型をｎ型の導電型にしても
よい。図７には、図１において導電型を逆にしたＩＧＢ
Ｔ４００の断面図が示されている。ｎ型高濃度半導体基
板１０２上にｐ型高濃度ドリフト層１０４が選択的に形
成されている。このｐ型高濃度ドリフト層１０４には、
ｐ型低濃度ドリフト領域１０６が選択的に形成されてい
る。このｐ型低濃度ドリフト領域１０６の表面には、ｎ
型ボディ領域１０８が形成されている。このｎ型ボディ
領域１０８の表面にはｐ型エミッタ領域１１０が形成さ
れている。そして、ゲート絶縁膜１１２を介して、ｐ型
低濃度ドリフト領域１０６及びｎ型ボディ領域１０８に
隣接するようにポリシリコンを材料とするゲート電極１
１４が形成されている。一方、ｐ型エミッタ領域１１０
に接触するようにエミッタ電極１１６が形成され、ｎ型
高濃度半導体基板１０２の裏面側には、コレクタ電極１
１８が形成される。

【００３９】ゲート電極１１４は、ｐ型低濃度ドリフト
領域１０６に隣接する第１部位１３０と、ｎ型ボディ領
域１０８に隣接する第２部位１３２とを備えている。こ
の第１部位１３０及び第２部位１３２はポリシリコンを
材料としているが、各々不純物濃度が異なっており、各
々仕事関数も異なっている。このとき、第１部位１３０
の仕事関数を第２部位１３２の仕事関数より大きく設定
することが好適である。

【００４０】ゲート電極１１４の第１部位１３０の材料
の仕事関数よりゲート電極１１４の第２部位１３２の材
料の仕事関数が大きいため、ｐ型低濃度ドリフト領域１
０６の伝導体下端が大きく曲がり、多数キャリア（正
孔）を多く蓄積することができる。そのため、ｎ型ボデ
ィ領域１０８とｐ型低濃度ドリフト領域１０６との接合
部の空乏層がｐ型低濃度ドリフト領域１０６側に延びる
のを抑えることができ、ＪＦＥＴ抵抗を下げることがで
きる。また、表面に多数キャリア（正孔）が多くなるの
で、コレクタ電極１１８から少数キャリア（電子）が多
く注入され、見かけ上、ｐ型低濃度ドリフト領域１０６
の抵抗を下げることができる。

【００４１】各実施形態では、半導体装置としてＩＧＢ
Ｔを例示したが、ＩＧＢＴに限定したものではなく、Ｍ
ＯＳＦＥＴ等のゲート電極と２つの同一導電型の不純物
拡散領域と、その２つの領域に挟まれた１つの他の導電
型の不純物拡散領域とを備えた電解効果トランジスタ等
に適用することが可能である。

【００４２】

【発明の効果】本発明においては、第１の第１導電型不
純物拡散領域にゲート絶縁膜を介して隣接するゲート電
極の第１部位と、第２導電型不純物拡散領域にゲート絶
縁膜を介して隣接するゲート電極の第２部位との仕事関
数を適宜設定することができる。したがって、半導体装
置の導通時に、第１の第１導電型不純物拡散領域のゲー
ト電極の隣接する部位に蓄積される多数キャリア量が多
くなる。そのため、第１の第１導電型不純物拡散領域と
第２導電型不純物拡散領域との接合部の空乏層の第１の
第１導電型不純物拡散領域側への延びが抑えられ、ＪＦ
ＥＴ抵抗を減らすことができる。また、第１の第１導電
型不純物拡散領域のゲート電極の隣接する部位に蓄積さ
れる多数キャリア量が多くなり、第１の第１導電型不純
物拡散領域に注入される少数キャリア量が増えるため、
第１の第１導電型不純物拡散領域自体の抵抗を減らすこ
とができる。したがって、低損失な半導体装置を提供す
ることが可能である。

【図面の簡単な説明】

【図１】 本実施形態のＩＧＢＴが示された図である。

【図２】 ポリシリコンの不純物濃度と仕事関数との関
係が現れた図である。

【図３】 本実施形態のＩＧＢＴのｐ型ボディ領域表面
とゲート電極１４の第２部位におけるエネルギーバンド
が示された図である。

【図４】 本実施形態のＩＧＢＴのｎ型ボディ領域表面
とゲート電極１４の第２部位におけるエネルギーバンド
が示された図である。

【図５】 他の実施形態のＩＧＢＴが示された図であ
る。

【図６】 他の実施形態のＩＧＢＴが示された図であ
る。

【図７】 導電型異なった他の実施形態のＩＧＢＴが示
された図である。

【図８】 従来のＩＧＢＴが示された図である。

【図９】 従来のＩＧＢＴのｐ型ボディ領域表面、ｎ型
低濃度ドリフト領域表面及びゲート電極におけるエネル
ギーバンドが示された図である。

【符号の説明】

２ ｐ型高濃度半導体基板、６ ｎ型低濃度ドリフト領
域、８ ｐ型ボディ領域、１２，１１２ ゲート絶縁
膜、１４，８４，１１４ ゲート電極、３０，１３０
第１部位、３２，１３２ 第２部位、１００，２００，
３００，４００５００ ＩＧＢＴ、１０２ ｎ型高濃度
半導体基板、１０６ ｐ型低濃度ドリフト領域、１０８
ｎ型ボディ領域。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板内に形成された第１の第１導
   電型不純物拡散領域と、 前記第１の第１導電型不純物拡散領域表面に形成された
   第２導電型不純物拡散領域と、 前記第２導電型不純物拡散領域表面に形成された第２の
   第１導電型不純物拡散領域と、 ゲート絶縁膜を介して、少なくとも前記第１の第１導電
   型不純物拡散領域と前記第２導電型不純物拡散領域に隣
   接するゲート電極と、を備え、 前記ゲート電極の前記第１の第１導電型不純物拡散領域
   に隣接する第１部位の材料が有する第１部位仕事関数
   と、前記ゲート電極の前記第２導電型不純物拡散領域に
   隣接する第２部位の材料が有する第２部位仕事関数とが
   各々異なっていることを特徴とする半導体装置。
2. 【請求項２】 請求項１に記載の半導体装置であって、 前記半導体装置は、前記第２の第１導電型不純物拡散領
   域から第２導電型不純物拡散領域を介して前記第１の第
   １導電型不純物拡散領域に達するように形成された溝を
   更に備え、 前記ゲート電極は、前記ゲート絶縁膜を介して前記溝内
   壁に形成されていることを特徴とする半導体装置。
3. 【請求項３】 請求項１又は２に記載の半導体装置であ
   って、 前記第１導電型がｎ型であり、前記第２導電型がｐ型で
   あるとき、第１部位仕事関数を第２部位仕事関数より小
   さくすることを特徴とする半導体装置。
4. 【請求項４】 請求項１又は２に記載の半導体装置であ
   って、 前記第１導電型がｐ型であり、前記第２導電型がｎ型で
   あるとき、第１部位仕事関数を第２部位仕事関数より大
   きくすることを特徴とする半導体装置。