JP2010092978A - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタ Download PDFInfo
- Publication number
- JP2010092978A JP2010092978A JP2008259838A JP2008259838A JP2010092978A JP 2010092978 A JP2010092978 A JP 2010092978A JP 2008259838 A JP2008259838 A JP 2008259838A JP 2008259838 A JP2008259838 A JP 2008259838A JP 2010092978 A JP2010092978 A JP 2010092978A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- collector
- igbt
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】面積が小さく、且つ、熱破壊が抑制されたIGBTを提供する。
【解決手段】本発明の絶縁ゲートバイポーラトランジスタは、N型半導体層3と、N型半導体層3の表面部に形成されたコレクタ部とを具備する。前記コレクタ部は、N型バッファ領域14と、N型バッファ領域14に形成されたP+型コレクタ領域15及びN+型コンタクト領域18とで構成されている。
【選択図】図5
【解決手段】本発明の絶縁ゲートバイポーラトランジスタは、N型半導体層3と、N型半導体層3の表面部に形成されたコレクタ部とを具備する。前記コレクタ部は、N型バッファ領域14と、N型バッファ領域14に形成されたP+型コレクタ領域15及びN+型コンタクト領域18とで構成されている。
【選択図】図5
Description
本発明は、絶縁ゲートバイポーラトランジスタ(IGBT:insulated gate bipolar transistor)に関する。
絶縁ゲートバイポーラトランジスタ(IGBT)は、電力用デバイスとして広く使用される半導体デバイスの一つである。特に、横型IGBTは、耐圧に優れている上に他の半導体デバイスとモノリシックに集積化することが可能であるため、近年、注目を集めている。
特開平10−200102号公報に開示されているように、IGBTを使用する場合には、一般に、逆導通時の電流経路を確保するためにIGBTと並列にダイオードが接続される。IGBTには、通常、コレクタの電圧がエミッタの電圧よりも高くなるようにバイアスが印加され、コレクタからエミッタに電流が流される。しかし、動作状況によってはエミッタの電圧がコレクタの電圧より高くなる場合がある。ダイオードは、このような場合に、エミッタからコレクタに電流を流す経路を提供する。
図1は、横型IGBTとダイオードとがモノリシックに集積化された半導体装置100の典型的な構成を示す断面図である。以下の説明において、「N+型」とは、半導体に縮退が起こる程度に高濃度にN型不純物がドープされていることを意味しており、「P+型」とは、半導体に縮退が起こる程度に高濃度にP型不純物がドープされていることを意味している。一方、「N型」、「P型」は、(半導体に縮退が起こらない程度の)低濃度にN型不純物又はP型不純物がドープされていることを意味している。
図1に図示されているように、半導体基板1に絶縁層2が形成され、その上に、基板領域として使用されるN型半導体層3が形成されている。N型半導体層3の表面部には、横型IGBT4と横型ダイオード5とが形成されている。
横型IGBT4の構造は下記の通りである:N型半導体層3の表面部にP型ウェル領域11が形成され、そのP型ウェル領域11にN+型ソース領域12及びP+型コンタクト領域13が形成されている。P型ウェル領域11、N+型ソース領域12及びP+型コンタクト領域13は、IGBT4のエミッタ部として機能する。更に、P型ウェル領域11から離れてN型バッファ領域14が形成され、そのN型バッファ領域14にP+型コレクタ領域15が形成されている。N型バッファ領域14及びP+型コレクタ領域15がIGBT4のコレクタ部として機能する。N型半導体層3の、N+型ソース領域12とN型バッファ領域14の間の部分にゲート絶縁膜16が形成され、そのゲート絶縁膜16の上にゲート電極17が形成されている。ゲート絶縁膜16及びゲート電極17は、P型ウェル領域11の一部を被覆するように形成されている。
一方、横型ダイオード5の構造は、下記の通りである:N型半導体層3の表面部にN型拡散領域21が形成され、そのN型拡散領域21の表面部にN+型カソード領域22が形成されている。N型拡散領域21及びN+型カソード領域22が、横型ダイオード5のカソードとして機能する。加えて、N型拡散領域21から離れてP型拡散領域23が形成され、そのP型拡散領域23の表面部にP+型アノード領域24が形成されている。P型拡散領域23及びP+型アノード領域24が横型ダイオード5のアノードとして機能する。
図2は、図1の半導体装置100の等価回路図である。図1の構造では、横型ダイオード5のアノードがIGBT4のエミッタに接続され、横型ダイオード5のカソードがIGBT4のコレクタに接続される。IGBT4のエミッタの電圧がコレクタの電圧よりも高くなると、横型ダイオード5のアノードからカソードに電流に流れる。
上述の特開平10−200102号公報は、ダイオードの代わりにMOSFET(metal oxide semiconductor field effect transistor)を横型IGBTと共に集積化することも開示している。MOSFETには寄生ダイオードが形成されるので、この寄生ダイオードを逆導通時の電流経路として使用することができる。
図3は、このような半導体装置の典型的な構成を示す断面図である。図3の半導体装置100Aでは、図1の半導体装置100の横型ダイオード5の代わりに横型MOSFET6が形成される。横型MOSFET6の構造は、下記の通りである:N型半導体層3の表面部にP型ウェル領域31が形成され、そのP型ウェル領域31にN+型ソース領域32及びP+型コンタクト領域33が形成されている。P型ウェル領域31から離れてN型バッファ領域34が形成され、そのN型バッファ領域34にN+型ドレイン領域35が形成されている。N型半導体層3の、N+型ソース領域32とN型バッファ領域34の間の部分にゲート絶縁膜36が形成され、そのゲート絶縁膜36の上にゲート電極37が形成されている。ゲート絶縁膜36及びゲート電極37は、P型ウェル領域31の一部を被覆するように形成されている。このような構造では、P+型コンタクト領域33、P型ウェル領域31、N型半導体層3、N型バッファ領域34及びN+型ドレイン領域35により、寄生ダイオード7が形成される。
図4は、図3の半導体装置の等価回路図である。IGBT4と並列にMOSFET6が接続される。このとき、MOSFET6の寄生ダイオード7は、そのアノードがIGBT4のエミッタに接続され、カソードがIGBT4のコレクタに接続される。したがって、図3の構造では、寄生ダイオード7を逆導通時の電流経路として使用することができる。加えて、図3の構造では、順導通時に横型IGBT4に加えて横型MOSFET6にも電流を流すことができるため、駆動能力を向上させることができる。
特開平10−200102号公報
しかしながら、図1、図3の半導体装置は、いずれも、下記の2つの問題を有している。一つの問題は、熱破壊である。横型IGBTは、順方向時に電流密度が高くなりやすく、熱破壊の問題を起こしやすい。もう一つの問題は、面積が大きいことである。図1、図3の半導体装置では、ダイオード又はMOSFETが、横型IGBTとは別個に集積化される。発明者の検討によれば、このような手法は、IGBTの面積を無駄に大きくしている。
本発明の絶縁ゲートバイポーラトランジスタは、基板領域と、前記基板領域の表面部に形成されたコレクタ部とを具備する。前記コレクタ部は、バッファ領域と、前記バッファ領域に形成されたP+型領域と、前記バッファ領域に形成されたN+型領域とを備えている。
本発明によれば、面積が小さく、且つ、熱破壊が抑制されたIGBTを提供することができる。
図5は、本発明の一実施形態の半導体装置10の構成を示す断面図であり、図6は、図5の半導体装置10の等価回路図である。図5に示されているように、本実施形態の半導体装置10は、SOI構造を有している。詳細には、半導体基板1に絶縁層2(典型的には、シリコン酸化膜層)が形成され、絶縁層2の上に、基板領域として使用されるN型半導体層3が形成されている。半導体基板1は、N型、P型のいずれであってもよい。
N型半導体層3の表面部には、横型IGBT4が形成されている。横型IGBT4の構造は下記の通りである:N型半導体層3の表面部にP型ウェル領域11が形成され、そのP型ウェル領域11にN+型ソース領域12及びP+型コンタクト領域13が形成されている。P型ウェル領域11、N+型ソース領域12及びP+型コンタクト領域13は、IGBT4のエミッタ部として機能する。N+型ソース領域12及びP+型コンタクト領域13は、エミッタ端子41に接続されている。
更に、P型ウェル領域11から離れてN型バッファ領域14が形成され、そのN型バッファ領域14にP+型コレクタ領域15とN+型コンタクト領域18とが形成される。N型バッファ領域14は、N型半導体層3よりも不純物濃度が高くなるように形成されている。N型バッファ領域14、P+型コレクタ領域15、及びN+型コンタクト領域18は、IGBT4のコレクタ部として機能する。P+型コレクタ領域15、及びN+型コンタクト領域18は、コレクタ端子42に接続されている。
加えて、N型半導体層3の、N+型ソース領域12とN型バッファ領域14の間の部分にゲート絶縁膜16が形成され、そのゲート絶縁膜16の上にゲート電極17が形成されている。ゲート絶縁膜16及びゲート電極17は、P型ウェル領域11の一部を被覆するように形成されている。ゲート電極17は、ゲート端子43に接続されている。
本実施形態の半導体装置10の重要な特徴は、N型バッファ領域14に、P+型コレクタ領域15に加えてN+型コンタクト領域18が形成されていることである。このような構成は、ダイオードやMOSFETを横型IGBT4に並列に接続する必要をなくして面積を有効に低減させると共に、熱破壊を有効に抑制する。詳細には、P+型コンタクト領域13、P型ウェル領域11、N型半導体層3、N型バッファ領域14、及びN+型コンタクト領域18が、寄生ダイオード8を形成する。この寄生ダイオード8は、図6に示されているように、そのカソードが横型IGBT4のコレクタに、アノードが横型IGBT4のエミッタに接続されるから、逆導通時の電流経路として機能する。したがって、本実施形態の半導体装置10では、逆導通時の電流経路を確保するためのダイオードやMOSFETを横型IGBT4と別に形成する必要がない。これは、半導体装置10の面積を有効に低減させる。加えて、N+型コンタクト領域18は、順導通時の電流経路としても機能するため、N+型コンタクト領域18を設けることにより、コレクタ部における電流密度が低減する。電流密度の低減は、熱破壊の抑制に有効である。
以上には本発明の実施形態が詳細に記載されているが、本発明は、上記の実施形態に限定して解釈されてはならない。本発明のIGBTは、様々に変形可能である。例えば、図5では、1つのP+型コレクタ領域15と1つのN+型コンタクト領域18とが隣接する配置が図示されているが、P+型コレクタ領域15とN+型コンタクト領域18の配置は、様々に変更され得る。例えば、複数のP+型コレクタ領域15と複数のN+型コンタクト領域18が交互に配置されてもよい。P+型コレクタ領域15とN+型コンタクト領域18の配置によって横型IGBT4の電流駆動能力が変化するため、P+型コレクタ領域15とN+型コンタクト領域18の配置は、必要な電流駆動能力に応じて最適化される。
また、図5の半導体装置10の各半導体領域の導電型を逆転させても、同様にIGBTとして機能することは、当業者には容易に理解されよう。この場合でも、コレクタ部のバッファ領域に、P+型領域とN+型領域の両方が形成されることに留意されたい。
1:半導体基板
2:絶縁層
3:N型半導体層
4:横型IGBT
5:横型ダイオード
6:MOSFET
7、8:寄生ダイオード
10、100、100A:半導体装置
11:P型ウェル領域
12:N+型ソース領域
13:P+型コンタクト領域
14:N型バッファ領域
15:P+型コレクタ領域
16:ゲート絶縁膜
17:ゲート電極
18:N+型コンタクト領域
21:N型拡散領域
22:N+型カソード領域
23:P型拡散領域
24:P+型アノード領域
31:P型ウェル領域
32:N+型ソース領域
33:P+型コンタクト領域
34:N型バッファ領域
35:N+型ドレイン領域
36:ゲート絶縁膜
37:ゲート電極
41:エミッタ端子
42:コレクタ端子
43:ゲート端子
2:絶縁層
3:N型半導体層
4:横型IGBT
5:横型ダイオード
6:MOSFET
7、8:寄生ダイオード
10、100、100A:半導体装置
11:P型ウェル領域
12:N+型ソース領域
13:P+型コンタクト領域
14:N型バッファ領域
15:P+型コレクタ領域
16:ゲート絶縁膜
17:ゲート電極
18:N+型コンタクト領域
21:N型拡散領域
22:N+型カソード領域
23:P型拡散領域
24:P+型アノード領域
31:P型ウェル領域
32:N+型ソース領域
33:P+型コンタクト領域
34:N型バッファ領域
35:N+型ドレイン領域
36:ゲート絶縁膜
37:ゲート電極
41:エミッタ端子
42:コレクタ端子
43:ゲート端子
Claims (3)
- 基板領域と、
前記基板領域の表面部に形成されたコレクタ部
とを具備し、
前記コレクタ部は、
バッファ領域と、
前記バッファ領域に形成されたP+型領域と、
前記バッファ領域に形成されたN+型領域
とを備える
絶縁ゲートバイポーラトランジスタ。 - 請求項1に記載の絶縁ゲートバイポーラトランジスタであって、
更に、
エミッタ部と、
絶縁ゲートと、
前記絶縁ゲートと前記基板領域の間に設けられたゲート絶縁膜
とを具備し、
前記バッファ領域はN型半導体であり、
前記基板領域はN型半導体であり、
前記エミッタ部は、
P型ウェル領域と、
前記P型ウェル領域に形成されたN+型エミッタ領域と、
前記P型ウェル領域に形成されたP+型コンタクト領域
とを備える
絶縁ゲートバイポーラトランジスタ。 - 請求項1に記載の絶縁ゲートバイポーラトランジスタであって、
更に、
エミッタ部と、
絶縁ゲートと、
前記絶縁ゲートと前記基板領域の間に設けられたゲート絶縁膜
とを具備し、
前記バッファ領域はP型半導体であり、
前記基板領域はP型半導体であり、
前記エミッタ部は、
N型ウェル領域と、
前記N型ウェル領域に形成されたP+型エミッタ領域と、
前記N型ウェル領域に形成されたN+型コンタクト領域
とを備える
絶縁ゲートバイポーラトランジスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259838A JP2010092978A (ja) | 2008-10-06 | 2008-10-06 | 絶縁ゲートバイポーラトランジスタ |
US12/585,632 US20100084684A1 (en) | 2008-10-06 | 2009-09-21 | Insulated gate bipolar transistor |
EP09012585A EP2172975A3 (en) | 2008-10-06 | 2009-10-05 | Insulated gate bipolar transistor |
CN200910179034A CN101714573A (zh) | 2008-10-06 | 2009-10-09 | 绝缘栅双极晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259838A JP2010092978A (ja) | 2008-10-06 | 2008-10-06 | 絶縁ゲートバイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010092978A true JP2010092978A (ja) | 2010-04-22 |
Family
ID=41343380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008259838A Withdrawn JP2010092978A (ja) | 2008-10-06 | 2008-10-06 | 絶縁ゲートバイポーラトランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100084684A1 (ja) |
EP (1) | EP2172975A3 (ja) |
JP (1) | JP2010092978A (ja) |
CN (1) | CN101714573A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062411A (ja) * | 2011-09-14 | 2013-04-04 | Renesas Electronics Corp | 半導体装置 |
KR102470681B1 (ko) * | 2022-06-14 | 2022-11-25 | (주) 트리노테크놀로지 | 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102064191A (zh) * | 2010-11-02 | 2011-05-18 | 浙江大学 | 绝缘栅双极晶体管 |
US8835978B2 (en) * | 2012-05-14 | 2014-09-16 | Infineon Technologies Ag | Lateral transistor on polymer |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237186A (en) * | 1987-02-26 | 1993-08-17 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
JPH08227999A (ja) * | 1994-12-21 | 1996-09-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法 |
JP3237555B2 (ja) * | 1997-01-09 | 2001-12-10 | 富士電機株式会社 | 半導体装置 |
US6864537B1 (en) * | 2003-01-03 | 2005-03-08 | Micrel, Incorporated | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors |
-
2008
- 2008-10-06 JP JP2008259838A patent/JP2010092978A/ja not_active Withdrawn
-
2009
- 2009-09-21 US US12/585,632 patent/US20100084684A1/en not_active Abandoned
- 2009-10-05 EP EP09012585A patent/EP2172975A3/en not_active Withdrawn
- 2009-10-09 CN CN200910179034A patent/CN101714573A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062411A (ja) * | 2011-09-14 | 2013-04-04 | Renesas Electronics Corp | 半導体装置 |
KR102470681B1 (ko) * | 2022-06-14 | 2022-11-25 | (주) 트리노테크놀로지 | 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법 |
WO2023243882A1 (ko) * | 2022-06-14 | 2023-12-21 | (주)트리노테크놀로지 | 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP2172975A3 (en) | 2011-03-30 |
EP2172975A2 (en) | 2010-04-07 |
CN101714573A (zh) | 2010-05-26 |
US20100084684A1 (en) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4929304B2 (ja) | 半導体装置 | |
JP2019169597A (ja) | 半導体装置 | |
JP2016167539A (ja) | 半導体装置 | |
JP2007227806A (ja) | 半導体装置 | |
JP5321377B2 (ja) | 電力用半導体装置 | |
JP2019169575A (ja) | 半導体装置 | |
JP2012069735A (ja) | 半導体装置 | |
US9018633B2 (en) | Semiconductor device | |
JP3076468B2 (ja) | 半導体装置 | |
JP2015015329A (ja) | ワイドギャップ半導体装置 | |
JP2010040686A (ja) | 半導体装置およびその製造方法 | |
JP2010092978A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP2011134998A (ja) | 半導体装置 | |
JP2007214355A (ja) | 半導体装置 | |
JP2019161112A (ja) | 半導体装置 | |
JP2008172112A (ja) | 半導体装置 | |
JP2005150348A (ja) | 半導体装置 | |
JP2014146765A (ja) | 半導体装置 | |
JP2011023527A (ja) | 半導体装置 | |
JP2011014740A (ja) | 半導体装置、半導体装置の制御方法、半導体モジュール | |
JP5358141B2 (ja) | 半導体装置 | |
JP2010056246A (ja) | 半導体装置 | |
US9905686B2 (en) | Insulated gate bipolar transistor with improved on/off resistance | |
JP2015146368A (ja) | 半導体装置 | |
WO2016039069A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111206 |