CN1205503C - 基板装置、电光学装置及其制造方法和电子仪器 - Google Patents

基板装置、电光学装置及其制造方法和电子仪器 Download PDF

Info

Publication number
CN1205503C
CN1205503C CNB021080038A CN02108003A CN1205503C CN 1205503 C CN1205503 C CN 1205503C CN B021080038 A CNB021080038 A CN B021080038A CN 02108003 A CN02108003 A CN 02108003A CN 1205503 C CN1205503 C CN 1205503C
Authority
CN
China
Prior art keywords
mentioned
conductive layer
dielectric film
board device
record
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021080038A
Other languages
English (en)
Other versions
CN1378093A (zh
Inventor
片山茂宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
BOE Technology HK Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1378093A publication Critical patent/CN1378093A/zh
Application granted granted Critical
Publication of CN1205503C publication Critical patent/CN1205503C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

基板装置在基板上具有第1导电层、在其上方积层的第1绝缘膜、贴合在其上的第2绝缘膜和在其上方积层的第2导电层。连接第1导电层和第2导电层的接触孔贯通贴合界面开孔。在接触孔的贯通贴合界面的地方腐蚀液不会浸入贴合界面。由此，当制造有必要贯通贴合界面开接触孔的基板装置时，在该接触孔的通过贴合界面的地方难以产生缺陷，最终可以提高装置可靠性和产品的成品率。

Description

基板装置、电光学装置及其制造方法和电子仪器
技术领域
本发明涉及制造具有贴合在SOI(硅绝缘层)结构等的基板上的界面的基板装置的基板装置的制造方法和基板装置，制造具有该基板装置的液晶装置等电光学装置的电光学装置的制造方法和电光学装置以及具有该电光学装置的电子仪器。
背景技术
作为一例具有贴合在基板上的界面的基板装置，一般象以下那样来制造。即，首先，一方面在主基板的表面形成绝缘膜。另一方面，在另一块半导体基板的表面形成绝缘膜。而且，通过在使这些绝缘膜彼此贴紧的状态下进行热处理使这些绝缘膜彼此贴合。然后，通过分离半导体膜使靠近贴合界面的规定膜厚的单结晶半导体层留在主基板侧，在主基板上形成这些绝缘膜，进而，在其上得到已形成单结晶半导体层的SOI结构等。然后，使用这样形成的单结晶半导体层做成薄膜晶体管(以下在适当的时候称作TFT)和薄膜二极管(以下在适当的时候称作TFD)等半导体装置，从而完成基板装置的制造。
若按照这样的贴合技术，可以在该基板上形成高性能的半导体元件，该半导体元件包含设在例如石英玻璃基板或玻璃基板等透明基板上的、而不是设在半导体基板上的单结晶半导体层。
但是，这种基板装置要求的条件根据用途的不同而变得特别复杂。例如，当使用这种基板装置制造象液晶装置那样的的电光学装置时，不仅在基板的单结晶半导体层的上侧，在其下侧都必须积层形成遮光膜或布线，特别是还必须使这样的遮光膜或布线与在单结晶半导体层的上侧积层形成的其它布线和元件电连接。这时，就必须开接触孔，使其贯通前述的绝缘膜间的贴合界面，但是，从本发明者的研究结果来看，若单纯用蚀刻来开接触孔，使其贯通这样的的贴合界面，则腐蚀液会浸入贴合界面。结果，在接触孔通过贴合界面的地方，会产生裂缝或剥落，或贴合界面的间隙沿基板面不规则地扩展，从而引起该接触孔的接触不良或绝缘不良，或该接触孔附近的布线、元件等的接触不良或绝缘不良。
如上所述，在半导体装置的制造方法中，虽然所使用的SOI技术或贴合技术的本身是很好的，但是，当应用于液晶装置等电光学装置用的基板装置等具有比较复杂的积层结构、特别是必需要贯通贴合界面的接触孔的用途时，存在由于该接触孔的通过贴合界面的地方产生裂缝、剥落等缺陷，最终引起重大的装置不良或制造成品率显著降低的实用上的深刻的问题。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种基板装置的制造方法和基板装置，包含这样的基板装置的制造方法的电光学装置的制造方法和电光学装置以及具有该电光学装置的电子仪器，在制造必须开接触孔使其贯通贴合界面那样的的基板装置时，即使在该接触孔的通过贴合界面的地方也难以产生缺陷，最终，可以提高装置的可靠性或产品的成品率。
为了解决上述课题，本发明的基板装置的制造方法是制造基板装置的方法，上述基板装置在基板上具有第1导电层、在该第1导电层的上方积层的第1绝缘膜、贴合在该第1绝缘膜上的第2绝缘膜和在该第2绝缘膜的上方积层的第2导电层，连接上述第1导电层和上述第2导电层的接触孔贯通上述第1绝缘膜和上述第2绝缘膜的贴合界面，使上述第1绝缘膜和上述第2绝缘膜开孔，其特征在于：包含贴合上述第1绝缘膜和上述第2绝缘膜的贴合工序、在上述贴合工序之后通过蚀刻接触孔贯通上述贴合界面进行开孔的蚀刻工序和经该接触孔使上述第1导电层和上述第2导电层电连接的连接工序，上述蚀刻工序至少在蚀刻到达上述贴合界面之前使用干腐蚀进行。
若按照本发明的基板装置的制造方法，首先，在贴合工序中，例如利用热处理贴合第1绝缘膜和第2绝缘膜。然后，在蚀刻工序中，通过蚀刻接触孔进行开孔以贯通贴合界面。这时，在蚀刻至少到达贴合界面之前进行干腐蚀。然后，在连接工序中，经接触孔电连接第1导电层和第2导电层。因此，可以使由将贴合界面夹在中间积层型的第1导电层形成的布线、电极、元件等与由第2导电层形成的布线、电极、元件等通过垂直基板面延伸的接触孔电连接起来。而且，特别是开接触孔的蚀刻工序在蚀刻至少到达上述贴合界面之前，利用使用了腐蚀气体的指向性高的干腐蚀进行，所以，不会象湿腐蚀那样，腐蚀液浸入贴合界面。结果，在接触孔的通过贴合界面的地方几乎不会产生裂缝或剥落，或使贴合界面的间隙沿基板面不规则地扩展。因此，可以利用该接触孔实现可靠性高的电连接，进而，位于该接触孔附近的其它布线、元件等也可以实现可靠性高的电连接或绝缘。
结果，当将贴合技术应用于液晶装置等电光学装置用的基板装置等具有比较复杂的积层结构、特别是必需要贯通贴合界面的接触孔的用途时，可以降低该接触孔的通过贴合界面的地方的缺陷，所以，最终将显著提高该基板装置的装置可靠性和产品成品率。
在本发明的基板装置制造方法的一形态中，上述基板装置进而具有在上述第2绝缘膜上形成的半导体层和在该半导体层上方形成的层间绝缘膜，在上述基板的上述层间绝缘膜的上方形成上述第2导电层，在上述贴合工序之前，包括在上述基板上形成上述第1导电层的工序、在上述第1导电层上形成上述第1绝缘膜的工序和在与上述基板分开的另一块半导体基板的表面附近的上述半导体层上形成上述第2绝缘膜的工序，在上述贴合工序之后，包括将上述半导体层从上述半导体基板分离出来，使上述第1绝缘膜上留下上述第2绝缘膜和上述半导体层的工序。
若按照该形态，在贴合工序之前，一方面在基板上形成第1导电层，在第1导电层上形成第1绝缘膜。另一方面在半导体基板的表面附近的上述半导体层上形成第2绝缘膜。而且，在贴合工序之后，将半导体层从半导体基板分离出来，使第1绝缘膜上留下第2绝缘膜和半导体层，所以，可以利用贴合技术制造具有由经层间绝缘膜在半导体层的上方积层形成的第2导电层形成的布线、电极和元件等的基板装置。
在分离该半导体层的形态中，上述半导体层可以由单结晶硅层形成。
若这样来制造，可以得到在玻璃基板或石英基板等透明基板上、而不是在半导体基板上形成了单结晶硅层的SOI结构。
在分离该半导体层的形态中，进而具有在上述半导体层上作成沟道区、源极区和漏极区而形成薄膜晶体管的工序和在该薄膜晶体管上形成上述层间绝缘膜的工序，在上述蚀刻工序中，对上述接触孔进行开孔，使其贯通上述层间绝缘膜、上述第2绝缘膜和上述第1绝缘膜。
若这样来制造，可以在SIO基板上形成将单结晶硅层作为半导体层的高性能的薄膜晶体管。而且，可以通过接触孔使由位于所述薄膜晶体管上方的第2导电层形成的布线、电极、元件等和由位于薄膜晶体管下方的第1导电层形成的布线、电极、元件等电连接，从而制造出可靠性高的基板装置。
这时，在上述形成第1导电层的工序中，在上述基板的上述半导体层的至少与上述沟道区相对的区域内，可以由遮光性导电膜形成上述第1导电层。
若这样来制造，当使用透明基板作为基板时，在装置制造时，可以利用遮光性的第1导电层制造出对从基板侧入射到薄膜晶体管的沟道区的光具有良好的遮光性的基板装。因此，在工作时，可以防止因沟道区的光电效应而产生光漏电流，由此，可以进一步提高薄膜晶体管的特性。再有，这样的遮光导电膜可以包含Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)等高熔点金属中的至少一种金属，可以由这些金属单体、合金、金属硅化物、聚合物或将它们积层后形成。
在包含上述形成薄膜晶体管的工序的形态中，可以进而具有在上述基板上通过利用离子注入使硅膜低电阻化来形成与上述源极区连接的源极的工序和通过利用离子注入使硅膜低电阻化来形成与上述漏极区连接的漏极的工序。
若这样来制造，可以使利用离子注入使硅膜低电阻化的源极或漏极与例如由单结晶硅膜  等形成的源极区或漏极区良好地接触。这时，特别当源极或漏极区是P+型时，若利用离子注入形成同一类型、即P+型的源极或漏极，因可以不在两者的结合面形成PN结，故能够实现良好的电连接。
这时，上述源极和上述漏极可以由和上述第2导电层相同的层形成。
若这样来制造，使用和第2导电层相同的层，可以使基板上的积层结构和制造工序简单化。
在本发明基板装置的制造方法的另一形态中，进而在上述贴合工序之前包括对上述第1绝缘膜进行CMP处理的工序。
若按照该形态，因在利用CMP处理使第1绝缘膜平坦化后进行贴合，故可以减小第1绝缘膜和第2绝缘膜的贴合界面的间隙。再有，对于第2绝缘膜，若利用热氧化在半导体基板上形成，则能得到充分的平坦度，这一点利用CMP处理也可以做到。
在本发明基板装置的制造方法的另一形态中，在上述贴合工序中，在上述第1绝缘膜和第2绝缘膜贴紧的状态下进行热处理而进行贴合。
若按照该形态，例如通过600℃左右的热处理，就能简单地进行贴合。
在本发明基板装置的制造方法的另一形态中，上述蚀刻工序不使用湿腐蚀进行。
若按照该形态，因不使用湿腐蚀，而只用干腐蚀从第2导电层到第1导电层开接触孔，故可以较单纯地进行该蚀刻工序。
或者，在本发明基板装置的制造方法的另一形态中，上述蚀刻工序在蚀刻到达上述贴合界面之前，至少一段时间利用湿腐蚀进行，然后，利用干腐蚀进行。
若按照该形态，上述蚀刻工序在蚀刻到达上述贴合界面之前，至少一段时间进行湿腐蚀。即，通过控制蚀刻时间等方法，在达到比贴合界面浅的规定的深度之前，使用腐蚀液进行湿腐蚀。而且，在其后，进行干腐蚀使其贯通贴合面，再继续进行蚀刻直到第1导电层为止，所以，腐蚀液不会浸入贴合界面。
在本发明基板装置的制造方法的另一形态中，上述连接工序在上述接触孔内形成一部分上述第2导电层。
若按照该形态，当在开接触孔之后利用例如溅射、CVD等形成第2导电层时，通过在接触孔内也形成部分第2导电层，可以较容易得到将具有规定图形的由第导电层形成的布线、电极和元件等与接触孔内的第2导电层连接成一体的结构。
或者，在本发明基板装置的制造方法的另一形态中，上述连接工序在上述接触孔内形成导电性插头。
若按照该形态，在开接触孔后，在接触孔内形成例如由高熔点金属等形成导电性图形，所以，即使接触孔的深度很深，或接触孔的直径很小，也可以通过该接触孔得到可靠性较高的电连接。
为了解决上述问题，本发明的基板装置在基板上具有第1导电层、在该第1导电层的上方积层的第1绝缘膜、贴合在该第1绝缘膜上的第2绝缘膜和在该第2绝缘膜的上方积层的第2导电层，连接上述第1导电层和上述第2导电层的接触孔贯通上述第1绝缘膜和上述第2绝缘膜的贴合界面，使上述第1绝缘膜和上述第2绝缘膜开孔，上述接触孔的贯通上述贴合界面的地方不被腐蚀液浸蚀。
若按照本发明的基板装置，可以通过与基板面垂直延伸的接触孔使由将贴合界面夹在中间积层形成的第1导电层形成的布线、电极和元件等与由第2导电层形成的布线、电极和元件等电连接。而且，特别是所述接触孔的贯通贴合界面的地方不会被腐蚀液浸蚀。因此，在该处几乎不会因腐蚀液引起裂缝或剥落，可以利用该接触孔实现可靠性高的电连接，进而，位于该接触孔附近的其它布线、元件等也可以实现可靠性高的电连接或绝缘。
结果，最终可以提高装置的可靠性。
在本发明的基板装置的一形态中，进而在上述第2绝缘膜上具有半导体层，在该半导体层的上方具有层间绝缘膜，在上述基板的上述层间绝缘膜的上方形成上述第2导电层，在上述半导体层上作成沟道区、源极区和漏极区而构成薄膜晶体管，对上述接触孔进行开孔，使其贯通上述层间绝缘膜、上述第2绝缘膜和上述第1绝缘膜。
若按照该形态，通过在SOI基板上将单结晶硅层作为半导体层，可以提高薄膜晶体管的性能。而且，使用无缺陷的接触孔对由位于所述薄膜晶体管的上方的第2导电层形成的布线、电极和元件等与由位于薄膜晶体管的下方的第1导电层形成的布线、电极和元件等进行电连接，可以提高整个装置的可靠性。
在该形态中，上述第1导电层可以在上述基板的上述半导体层的至少与上述沟道区相对的区域内，由遮光性导电膜形成。
若按照该结构，当使用透明基板作为基板时，工作时，可以利用遮光性的第1导电层对从基板侧入射到薄膜晶体管的沟道区的光进行良好的遮光。因此，在工作时，可以防止因沟道区的光电效应而产生光漏电流，由此，可以进一步提高薄膜晶体管的特性。
再有，这时，若经接触孔将第1导电层连接在由第2导电层形成的固定电位的布线上，则具有该遮光功能第1导电层的电位变动不会对薄膜晶体管产生坏的影响，所以，这样较有利。
在本发明的基板装置的另一形态中，在上述基板上进而具有象素电极、包含象素电位侧电容电极且中继连接该象素电极和源极区及漏极区的一方的中间导电层、包含经电介质膜与该象素电位侧电容电极相对配置的固定电位侧电容电极的电容线，构成从上述象素电位侧电容电极和固定电位侧电容电极向上述象素电极连接的积蓄电容。
若按照该形态，利用中间导电层在象素电极和源极区及漏极区中的一方之间进行中继连接。因此，即使两者之间的层间距离长，也可以回避用长距离的接触孔等来连接两者间的技术上的困难，使两者之间进行良好的电连接。进而，象这样具有中继连接功能的中间导电层也作为积蓄电容的象素电位侧的电容电极起作用。因此，与单独形成中继连接用的导电层和象素电位侧的电容电极用的导电层的情况相比，可以使积层结构和制造工艺单纯化。
在该形态中，上述中间导电层和上述电容线的一方可以由和上述第2导电层相同的层形成。
若按照该结构，使用和第2导电层相同的层，可以使基板上的积层结构和制造工序简单化。
在构成该积蓄电容的形态中，上述中间导电层和上述电容线的至少一方由导电性遮光膜形成，且在上述基板上包含从上侧覆盖上述沟道区的部分。
若这样构成，利用由导电性遮光膜形成的中间导电层和电容线的至少一方，从上侧覆盖沟道区，所以，能够在沟道区对从上侧来的入射光进行遮光。因此，可以有效地防止在沟道区内因入射光的光电效应而产生光漏电流。而且，与另外形成这样的遮光膜的情况相比，可以使积层结构和制造工艺单纯化。
再有，这样的遮光导电膜可以包含例如Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)等高熔点金属中的至少一种金属，可以由这些金属单体、合金、金属硅化物、聚合物或将它们积层后形成。或者，也可以由Al(铝)等其它金属形成。
在构成该积蓄电容的形态中，在上式基板上进而具有与经栅极绝缘膜在上述沟道区形成的栅极连接的扫描线、与上述源极区和漏极区的另一方连接的数据线、由和上述第2导电层相同的层形成且中继连接上述数据线和上述源极区及上述漏极区的另一方的另一个中间导电层。
若这样构成，在数据线和源极区及漏极区的另一方之间利用另一个中间导电层进行中继连接。因此，即使两者之间的层间距离长，也可以避免用长距离的接触孔等来连接两者间的技术上的困难，使两者之间进行良好的电连接。进而，通过使用和第2导电层相同的层作为所述的另一个中间导电层，可以使基板上的积层结构和制造工艺简单化。
这时，上述积蓄电容可以至少部分地设在从平面上看与上述扫描线重叠的区域。
若这样构成，因与扫描线重叠的区域也可以作成积蓄电容，故可以增大积蓄电容量而不必使各象素中的开口区域变窄。
或者，这时上述积蓄电容进而可以至少部分地设在从平面上看与上述数据线重叠的区域。
若这样构成，因与数据线重叠的区域也可以作成积蓄电容，故可以增大积蓄电容量而不必使各象素中的开口区域变窄。
为了解决上述问题，本发明的电光学装置的制造方法，包括上述本发明的基板装置的制造方法(也包含各种形态)，进而，包括在使上述基板装置和上述对置基板相对配置的状态下进行贴合的工序和在上述基板装置及上述对置基板之间封入电光学物质的工序。
若按照本发明的电光学装置的制造方法，因包含解决上述问题，本发明的电光学装置的制造方法，故可以提高使用了贴合技术或SOI技术的液晶装置等电光学装置的可靠性或产品成品率。
为了解决上述问题，本发明的电光学装置具有上述本发明的基板装置(也包含各种形态)、与该基板装置相对配置的对置基板和夹在该对置基板和上述基板装置之间的电光学物质。
若按照本发明的电光学装置，因具有本发明的基板装置，故可以提高装置的可靠性。
在本发明的电光学装置的一形态中，在上述基板的位于配置有上述电光学物质的图像显示区域的周围的周边区域具有由上述第1导电层形成的第1布线或电极和由上述第2导电层形成的第2布线或电极，上述接触孔在上述周边区域与上述第1布线或电极和上述第2布线或电极相互连接。
若按照该形态，可以在图像显示区使用第1导电层和第2导电层构成各种布线、电极或薄膜晶体管，在周边区域，可以使用接触孔使由第1导电层形成的第1布线或电极与由第2导电层形成的第2布线或电极良好连接。
在本发明的电光学装置的另一形态中，进而具有在上述基板的位于配置有上述电光学物质的图像显示区域的周围的周边区域作成的周边电路，该周边电路包含上述第1导电层、上述第2导电层和上述接触孔。
若按照该形态，可以在图像显示区使用第1导电层和第2导电层构成各种布线、电极或薄膜晶体管，在周边区域，可以使用第1导电层、第2导电层和接触孔构成周边电路。
本发明的电子仪器的构成因具有上述本发明的电光学装置，故可以实现高可靠性的例如装在投影仪或OA机器中的显示装置和便携式电话的显示装置等各种电子仪器。
从以下说明的实施形态中可以了解本发明的作用和其它的优点。
附图说明
图1是本发明实施形态的基板装置的剖面图。
图2是实施形态的基板装置的制造方法的工序图(之一)。
图3是实施形态的基板装置的制造方法的工序图(之二)。
图4是本实施形态的基板装置的接触孔部分的放大剖面图(图4(a))和比较例的基板装置的接触孔部分的放大剖面图(图4(b))。
图5是变形形态的基板装置的接触孔部分的放大剖面图。
图6是本发明实施形态的电光学装置的从对置基板一侧看TFT阵列基板及在其上形成的各构成要素的平面图。
图7是图6的H-H’剖面图。
图8是本发明实施形态的电光学装置的设在构成图像显示区的矩阵状的多个象素上的各种元件、布线等的等效电路。
图9是实施形态的电光学装置的形成了数据线、扫描线和象素电极等的TFT阵列基板的相邻的多个象素群的平面图。
图10是图9的A-A’剖面图。
图11是表示周边区域的基板装置的接触孔附近的样子的剖面图。
图12是用与图11对应的截面表示周边区域的基板装置的制造方法的工序图。
图13是图示本发明的电子仪器的实施形态的一例投影式彩色显示装置的彩色液晶投影仪的剖面图。
发明的具体实施方式
下面，根据附图说明本发明的实施形态。
(基板装置)
图1是本发明实施形态的基板装置的剖面图。本实施形态的基板装置是构成例如后述的电光学装置的一对基板中的TFT阵列基板的基板装置，但其用途不限于此。
在图1中，基板装置200的构成在基板10上按顺序包括作为一例第1导电层的下侧遮光膜11a、作为一例第1绝缘膜的第1基底绝缘膜12、作为一例第2绝缘膜的第2基底绝缘膜13、由构成例如后述的电光学装置中的象素开关用或周边电路用的TFT30的单结晶硅形成的半导体层1a、包含构成TFT30的栅极的扫描线3a、包含构成TFT30的栅极的绝缘膜的绝缘膜2、第1层间绝缘膜41以及由同一导电层形成的TFT30的源极303、漏极302和构成一例第2导电层的引出电极204。
当基板10由玻璃基板、石英基板、硅基板形成且假定是透过型基板时，基板10采用透明的基板，当假定该基板装置是反射型的基板时，基板10采用不透明的基板。
下侧遮光膜11a包含Ti、Cr、W、Ta、Mo等高熔点金属中的至少一种金属，由这些金属单体、合金、金属硅化物、聚合物或将它们积层后形成。下侧遮光膜11a通过从图中下侧将构成TFT30的半导体层1a中的至少沟道区1a’覆盖，对从图中下侧返回TFT30的光进行遮光。
第1基底绝缘膜12通过在基板10的整个面上形成，具有防止因基板10表面研磨时的粗糙或洗净后残留的污垢等而使TFT30的特性变差的功能。
在第1基底绝缘膜12上，在贴合界面201处贴合第2基底绝缘膜13。
TFT30具有LDD(轻参杂耗散)结构，其构成包括由一部分扫描线3a形成的栅极、利用该扫描线3a的电场形成沟道的半导体层1a的沟道区1a’、包含使扫描线3A和半导体层1a绝缘的栅极绝缘膜的绝缘膜2、半导体层1a的低浓度源极区1b和低浓度漏极区1c、半导体层1a的高浓度源极区1d和高浓度漏极区1e、源极303和漏极302。
在扫描线3a上形成第1层间绝缘膜41，该第1层间绝缘膜41分别形成了通过高浓度源极区1d和源极303的接触孔82、通过高浓度漏极区1e和漏极302的接触孔83和通过下侧遮光膜11a和引出电极204的接触孔282。
(基板装置的制造方法)
其次，参照图2至图5说明具有以上构成的基板装置的制造方法。这里，图2和图3是按顺序示出图1所示的剖面部分的各工序的剖面结构的工序图。图4(a)是将下侧遮光膜11a和引出电极204的连接处放大后示出的放大剖面图，图4(b)是比较例的同一处的放大剖面图，图5是变形形态的同一处的放大剖面图。
在图2的工序(1a)中，首先，预备石英基板、硬玻璃或硅基板等基板10。这里，最好进行前处理，即在N2(氮)等惰性气体中，在约900～1300℃的高温下进行退火处理，以便在后面进行的高温处理中减小基板10的变形。
接着，在经这样处理后的基板10的整个面上溅射Ti、Cr、W、Ta、Mo等金属或金属硅化物等金属合金膜，形成100～500nm左右膜厚、最好是约200nm膜厚的遮光膜。接着，利用光刻和蚀刻形成具有规定的平面形状的下侧遮光膜11a。
接下来，在下侧遮光膜11a上，例如，使用TEOS气体、TEB气体和TMOP气体等，利用常压或减压CVD法形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等形成的第1基底绝缘膜12’。
其次，在工序(2a)中，对第1基底绝缘膜12’进行CMP处理，使其表面平坦化。具体地说，在固定在研磨平台上的研磨垫上流过含有二氧化硅粒子的液体状的浆液(化学研磨液)，通过使其与固定在心轴上的基板表面(第1基底绝缘膜12’一侧)旋转接触，对第1基底绝缘膜12’的表面进行研磨。通过时间管理或在基板10的规定位置上形成适当的阻挡层来停止管理。结果，完成膜厚约500～1500nm且上面平坦化了的第1基底绝缘膜12。
另一方面，与工序(1a)和(2a)不同，在工序(1b)中，预备半导体基板400。更具体一点说，当TFT30是P沟道型时，预备N型半导体基板400，当TFT30是N沟道型时，预备P型半导体基板400。再有，使用了V族元素或III族元素的参杂剂的参杂可以在坯料阶段进行，当也可以在薄膜阶段进行，进而，也可以在半导体层1转移到基板10之后进行。
接着，在例如900～1300℃的高温下，对半导体基板400进行热处理，在其表面形成作为热氧化膜的第2基底绝缘膜13。
其次，在工序(2b)中，对这样在半导体基板400上形成的第2基底绝缘膜13进行氢离子注入。利用该氢离子的注入量，在后面的分离工序中，可以控制由分离线220分离的半导体层1的层厚，但对于具体的注入量，要根据实验、经验或理论模拟进行个别的具体设定。
其次，在工序(3)中，使图(2b)所示的半导体基板400的上下翻转从而使在工序(2b)中形成的第2基底绝缘膜13的表面紧贴在在工序(3a)中形成的第1基底绝缘膜12的表面上，并使两块基板相对配置。在该状态下，通过例如600℃左右的热处理，在将第1基底绝缘膜12和第2基底绝缘膜13贴合的界面201上使其相互粘接。
其次，在工序(4)中，进行两基板的分离。在此，利用分离线220使层厚与在工序(2b)中的氢离子的注入量对应的半导体层1和作为其热氧化膜的第2基底绝缘膜13一起，从半导体基板400中分离。进而，利用接触研磨对转移到基板10上的半导体层1a进行表面处理。由此，形成例如层厚约50～200nm的半导体层1。再有，对于已分离出半导体层1的半导体基板400’进行再循环操作。
其次，在工序(5)中，在贴合在第1基底绝缘膜12上的界面201上贴合的第2基底绝缘膜13上，通过对半导体层1进行光刻和蚀刻形成具有规定的图形的半导体层1a。即，形成具有SOI结构的半导体层1a。
其次，在图3的工序(6)中，在约900～1300℃的温度、最好是约1000℃的温度下，对半导体层1a进行热氧化，形成下层栅极绝缘膜，接着，利用减压CVD法，或者通过继续进行两者，形成上层栅极绝缘膜。由此，形成由多层的高温氧化硅膜(HTO)膜
或氮化硅膜形成的(包含栅极绝缘膜)绝缘膜2。结果，半导体层1a的厚度变成约30～150nm、最好是约35～50nm，绝缘膜2的厚度变成约20～150nm，最好是约30～100nm。
接着，为了控制TFT30的阈值电压Vth，利用离子注入等，在半导体层1a中的N沟道区或P沟道区参杂预先设定的规定量的硼等参杂剂。
接着，利用减压CVD法等堆积多晶硅膜，进而热扩散磷(P)，使该多晶硅膜导电化。或者，也可以使用在该多晶硅膜成膜的同时导入了P离子的参杂硅膜。该多晶硅膜的膜厚约100～500nm，最好是约350nm左右。而且，通过光刻和蚀刻，形成包含TFT30的栅极的规定图形的扫描线3a。
例如，当TFT30是具有LDD结构的n沟道型的TFT时，为了在半导体层1a上首先形成低浓度源极区1b和低浓度漏极区1c，以扫描线3a(栅极)作为掩膜，以低浓度(例如1～3×1013/cm2剂量的P离子)参杂P等V族元素的参杂剂。由此，扫描线3a下的半导体层1a成为沟道区1a’。进而，为了形成构成象素开关用TFT30的高浓度源极区1d和高浓度漏极区1e，在扫描线3a上形成宽度比扫描线3a宽的具有平面图形的保护层。然后，以高浓度(例如1～3×1015/cm2剂量的P离子)参杂P等V族元素的参杂剂。再有，也可以不进行低浓度参杂，而形成偏置结构的TFT，以扫描线3a作为掩膜，利用使用了P离子、B离子等的离子注入技术，做成自取向型的TFT。通过该杂质的参杂，使扫描线3a更加低电阻化。
接着，在扫描线3A上，例如使用TEOS气体、TEB气体、TMOP气体等，利用常压或减压CVD法等，形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等形成的第1层间绝缘膜41。该第1层间绝缘膜41的膜厚例如约500～2000nm。这里，最好用800℃左右的高温进行退火处理，以提高层间绝缘膜41的膜质。
其次，在工序(7)中，通过对第1层间绝缘膜41进行反应性离子蚀刻、反应性离子束蚀刻等干腐蚀方法，同时开接触孔82、83和282。
接着，利用减压CVD法等堆积多晶硅膜，进而热扩散磷(P)，使该多晶硅膜导电化。或者，也可以使用在该多晶硅膜成膜的同时导入了P离子的参杂硅膜。该多晶硅膜的膜厚约100～500nm，最好是约150nm左右。而且，通过光刻和蚀刻，形成如图1所示的源极303、漏极302和引出电极204。在本实施形态中，特别地经与基板面垂直延伸的接触孔282使将贴合界面201夹在中间积层形成的引出电极204和下侧遮光膜11a电连接起来。
利用以上说明的制造工序，可以制造前述第1实施形态的电光学装置。
在本实施形态中，特别在工序(7)中，利用干腐蚀开接触孔282，使其贯通贴合界面201。即，在蚀刻至少到达贴合界面201之前，利用干腐蚀进行该蚀刻工序。因此，不会象湿腐蚀那样，使腐蚀液浸入贴合界面201。
结果，如图4(a)放大示出的那样，在接触孔282的通过贴合界面201的地方，几乎不会发生裂缝或剥落，贴合界面201的间隙也不会沿基板面不规则地扩展。
与此相对，当象图4(b)所示的比较例那样，利用湿腐蚀开接触孔282时，在接触孔282的通过贴合界面201的地方将会发生裂缝或剥落。
若这样按照本实施形态，可以利用接触孔282实现可靠性高的电连接，进而，位于接触孔282附近的其它布线、元件等也可以实现可靠性高的电连接或绝缘。
以上结果说明，对于后述的液晶装置等电光学装置等，特别是对于利用贴合技术和SOI技术且要求具有比较复杂的积层结构的基板装置的用途，若应用本实施形态的基板装置200，因可以减小接触孔282的通过贴合界面201的地方的缺陷，故最终能够显著提高电光学装置的装置整体的可靠性或产品的成品率。
再有，在图4的工序(7)中，为了开接触孔282，特别使用了干腐蚀，但也可以使用腐蚀液进行湿腐蚀，只要通过控制蚀刻时间等使蚀刻只达到比贴合界面201浅的规定的深度就行。而且，若在其后进行干腐蚀使其贯通贴合界面201直到下侧遮光膜11a，在这种情况下，腐蚀液也不会浸入贴合界面201。
此外，在上述实施形态中，在接触孔282内也形成构成引出电极204的导电层，但也可以象图5所示的变形形态那样，在接触孔282开孔后，在接触孔282内形成由例如Cr、Mo等高熔点金属形成的导电性插头230，然后形成引出电极204’。
其次，根据附图说明具有象以上那样构成的基板装置的本发明的电光学装置的实施形态。以下的实施形态是将本发明的电光学装置应用于液晶显示装置的例子。
(电光学装置的整体构成)
首先，参照图6和图7说明本发明实施形态的电光学装置的整体构成。这里，作为一例电光学装置，举出驱动电路内置型的TFT有源矩阵驱动方式的液晶装置的例子。图6是从对置基板一侧看TFT阵列基板及在其上形成的各构成要素的平面图。图7是图6的H-H’剖面图。
在图6和图7中，在本实施形态的电光学装置中，构成图1所示的基板装置的基板10和对置电极20相对配置。
在基板10和对置基板20之间封入液晶层50，基板10和对置基板20利用设在位于图像显示区10a的周围的密封区内的密封材料52相互粘接。为了使两基板贴合，密封材料52例如由热硬化树脂、热及光硬化树脂、光硬化树脂、紫外线硬化树脂等形成，是在制造工序中在基板10上涂敷之后，利用加热、加热及光照射、光照射、紫外线照射等使其硬化形成的。
在这样的密封材料52中，将用来使两基板间的间隔(基板间间隙)为规定值的玻璃纤维或玻璃珠等间隙材料混合。即，本实施形态的电光学装置作为一种小型的放大显示装置，适合作为投影仪的光阀使用。但是，若该电光学装置是象液晶显示器或液晶电视那样的大型的等倍显示的液晶装置，这样的间隙材料也可以包含在液晶层50中。
在对置基板的4个角上设置上下导通材料106，使设在基板10的上下导通端子和设在对置基板20的对置电极21之间导电。
在图6和图7中，与配置有密封材料52的密封区的内侧平行，在对置基板20一侧设置用来规定图像显示区10a的遮光性框缘53。框缘53当然也可以设在基板10一侧。在扩展到图像显示区的周边的周边区内，在配置有密封材料52的密封区的外侧部分，沿基板10的一边设置数据线驱动电路101和外部电路连接端子102，扫描线驱动电路104沿与该边相邻的两个边设置。进而，在基板10的剩下的一个边上，设置用来使设在图像显示区10A的两侧的扫描线驱动电路104之间相互连接的多根布线105。
在图7中，在基板10上，在已形成象素开关用的TFT或扫描线、数据线等布线的象素电极9a上形成取向膜。另一方面，在对置基板20上，除对置电极21之外，还在最上层部分形成取向膜。此外，液晶层50例如由将一种或多种向列液晶混合的液晶形成，在一对一对的取向膜间取规定的取向状态。
在本实施形态中，在基板10上的位于框缘53下的区域设置采样电路118。采样电路118根据数据线驱动电路101供给的采样电路驱动信号对图像信号线上的图象信号进行采样并供给数据线。
(电光学装置的电路构成及动作)
其次，参照图8说明象以上那样构成的电光学装置的电路构成及其动作。图8是表示构成电光学装置的图像显示区的呈矩阵状形成的多个象素上的各种元件、布线等的等效电路和周边电路的方框图。
在图8中，在构成本实施形态的电光学装置的图像显示区的呈矩阵状形成的多个象素上形成象素电极9a和用来开关控制该象素电极9a的TFT30，供给图象信号的数据线6a与该TFT30非源极电连接。
在图形显示区10a之外的周边区域，数据线6a的一端(图6中的下端)与采样电路118的例如由TFT形成的各开关元件的漏极连接。另一方面，图象信号线115经引出线116与采样电路118的TFT的源极连接。与数据线驱动电路101连接的采样电路驱动信号线114与采样电路118的TFT的栅极连接。而且，图象信号线115上的图象信号S1、S2、…Sn与从数据驱动电路101经采样电路驱动信号线114供给采样电路驱动信号对应，由采样电路118采样后供给各数据线6a。
这样写入数据线6a的图象信号S1、S2、…Sn可以根据线的顺序，按该顺序供给，也可以按每一个组对相邻的多根数据线6a供给。
此外，扫描线3a与象素开关用的TFT30的栅极电连接，扫描线驱动电路104按规定的时序，根据线的顺序，按该顺序对扫描线3a施加脉冲扫描信号G1、G2、…Gm。象素电极9a与TFT30的漏极电连接，通过作为开关元件的TFT30在一定时间内使其开关闭合，按规定的时序写入从数据线6a供给的图象信号S、S2、…Sn。经象素电极9a向作为一例电光学物质的液晶写入的规定电平的图象信号S1、S2、…Sn在对置基板上形成的对置电极21之间保持一定的时间。设液晶可以通过利用施加的电位电平使分子集合的取向或秩序发生变化来对光进行调制并实现灰度显示。若是白色背景模式，则入射光的透光率随各象素单位施加的电压而减小，若是黑色背景模式，则入射光的透光率随各象素单位施加的电压而增加，从整体上看，从电光学装置射出具有与图象信号对应的对比度的光，这里，为了防止已保持的图象信号的泄漏，与在象素电极9a和对置电极21之间形成的液晶电容并联，附加积蓄电容70。积蓄电容70在后述的象素开关用的TFT30的高浓度漏极区1e和固定电位的电容线300之间，经电介质膜301形成。
再有，在基板10上，也可以在这些数据线驱动电路101、扫描线驱动电路104和采样电路118等之外，形成先于图象信号向多根数据线6a分别供给规定电压电平的预充电信号的预充电电路和用来检查制造途中或出厂时该电光学装置的品质和缺陷等的检查电路等。
而且，和在图1所示的基板装置200内形成且具有SOI结构的TFT30具有相同结构的TFT除作为这样构成的电光学装置的象素开关用的TFT之外，也可以作为构成上述各周边电路的TFT使用。进而，连接图1所示的基板装置200中的第1遮光膜11a和引出电极204的接触孔282例如可以在基板10上的已形成周边电路的周边区域开孔，并与周边电路用的恒恒压源连接。作为恒恒压源，可以是向扫描线驱动电路或数据线驱动电路供给的正电源或负电源的恒恒压源，也可以是向对置基板供给的恒恒压源。通过这样来构成，可以防止因下侧遮光膜11a的电位变动对各象素的TFT30带来的坏的影响。
(电光学装置的象素部的构成)
参照图9及图10说明本实施形态的电光学装置的象素部的构成。图9是形成了数据线、扫描线和象素电极等的电光学装置的相邻多个象素群的平面图。图10是图9的A-A’剖面图。再有，在图10中，为了便于识别，各层和各部件的大小的比例尺各不相同。
在图9中，在电光学装置的基板10上呈矩阵状设置了多个透明的象素电极9a(用虚线9a’表示轮廓)，沿象素电极9a的纵横边界分别设置数据线6a和扫描线3a。
此外，在半导体层1a中配置扫描线3a，与图中右下斜线区所示的沟道区1a’相对。扫描线3a起栅极的作用。这样，在扫描线3a和数据线6a交差的地方分别设置扫描线3a作为其栅极与沟道区11a’相对配置的象素开关用的TFT30。
在本实施形态中，电容线300象图中的粗线所示那样，与扫描线3a的形成区重叠形成。更具体一点说，电容线300具有沿扫描线3a延伸的本体部、在图7中从与数据线6A交差的地方沿数据线6a分别向上方突出的突出部和与接触孔84对应的地方缩进去一点点的蜂腰部。
如图9和图10所示，利用同时作为中继连接用的导电层起作用的漏极302，经接触孔83和85中继连接象素电极9a和高浓度漏极区1e。利用同时作为中继连接用的导电层起作用的源极303，经接触孔81和82中继连接数据线6a和高浓度源极区1d。
在由一部分漏极302形成的象素电位侧电容电极上，经电介质膜301形成包含固定电位侧电容电极的电容线300。电容线300包含Ti、Cr、W、Ta、Mo等高熔点金属中的至少一种金属，由这些金属单体、合金、金属硅化物、聚合物或将它们积层后形成。在本实施形态中，通过象这样使漏极302的一部分和电容线300的一部分经电介质膜301相对配置，构成积蓄电容70。
在电容线300上形成已分别形成有通过源极303和数据线6a的接触孔81和通过漏极302和象素电极9a的接触孔85的第2层间绝缘膜42。第2层间绝缘膜42例如由硅酸盐玻璃膜、氮化硅膜或氧化硅膜等形成，其膜厚例如大约为500～2000nm。
第2层间绝缘膜42上形成数据线6a，进而在其上形成已形成有通向漏极302的接触孔85的第3层间绝缘膜43。所述数据线6a例如由Al(铝)等低电阻金属膜形成，利用溅射、光刻、蚀刻等作成规定的图形，其膜厚例如为几百nm，以便与布线宽度对应得到必要的导电性能。另一方面，第3层间绝缘膜43例如由硅酸盐玻璃膜、氮化硅膜或氧化硅膜等形成，其膜厚例如大约为500～2000nm。
象素电极9a设在这样构成的第3层间绝缘膜43的上面。象素电极9a例如利用溅射、光刻、蚀刻等，由ITO(氧化铟锡)膜等透明导电性膜形成。再有，也可以象后述的电光学装置那样，形成已经过摩擦处理的取向膜。
数据线6a通过中继源极303，经接触孔81及接触孔82与半导体层1a中的高浓度源极区1d电连接。另一方面，象素电极9a通过将由与源极303相同的膜形成的漏极302作为中继层利用进行中继，经接触孔83及接触孔85与半导体层1a中的高浓度漏极区1e电连接。
通过这样将漏极302作为中继层使用，即使象素电极9a和构成TFT30的半导体层1a之间的层间距离长，例如为1000nm左右，也可以回避用一个接触孔连接两者间的技术上的困难，使用直径较小的两个串联的接触孔83和84，使两者之间进行良好的电连接，可以提高象素的孔径比。特别若使用这样的中继层，对于防止开接触孔时的蚀刻穿透很有用。同样，通过使用源极303，即使数据线6a和构成TFT30的半导体层1a之间的层间距离长，也可以回避用一个接触孔连接两者间的技术上的困难，使用直径较小的两个串联的接触孔81和82，使两者之间进行良好的电连接。
如图9和图10所示，通过使漏极302和电容线300经电介质膜相对配置，在从平面上看与扫描线3a重叠的区域和与数据线6a重叠的区域形成积蓄电容70。
即，电容线300在延伸覆盖扫描线3a的同时，在数据线6a的区域下面形成梳齿状，并具有向外突出的突出部，将漏极302覆盖。漏极302从扫描线3a和数据线6a的交叉部开始，一部分沿位于数据线6a下方的电容线300的突出部延伸，另一部分形成沿位于扫描线3a上方的电容线300延伸到相邻数据线6a附近的L字形的岛状电容电极。而且，在L字形的漏极302经电介质膜301与电容线300重叠的区域形成积蓄电容70。
包含积蓄电容70的一个电容电极的漏极30通过接触孔85与象素电极9a连接，且通过接触孔83与高浓度漏极区域1e连接，具有和象素电极电位相同的电位。
包含积蓄电容70的另一个电容电极的电容线300从配置了象素电极9a的图像显示区向周围延伸，与恒压源连接，形成固定电位。作为恒压源，可以是对向扫描线3a供给用来驱动TFT30的扫描信号的扫描线驱动电路和控制向数据线6a供给图象信号的采样电路的数据线驱动电路供给正电源和负电源的恒压源，也可以是向对置电极供电的恒压源。
积蓄电容70的电介质膜301例如由膜厚5～200nm左右的较薄的HTO膜(高温氧化膜)、和LTO(低温氧化膜)等氧化硅膜、或氮化硅膜等构成。电介质膜301可以是通过氧化漏极302的表面得到的热氧化膜。从增大积蓄电容70的容量的观点来看，只要能保证膜厚的可靠性，电介质膜越薄越好。
如图10所示，电光学装置具有电光学基板装置200和与其相对配置的透明的对置电极20。对置电极20例如由玻璃基板或石英基板形成。在基板10上设置象素电极9a，在其上侧设置已进行摩擦处理等规定的取向处理的取向膜16。取向膜16例如由聚酰亚胺膜等有机膜形成。
另一方面，在对置基板20的整个面上设置对置电极21，在其下侧设置已进行摩擦处理等规定的取向处理的取向膜22。对置电极21例如由ITO膜等透明导电性膜形成。取向膜22由聚酰亚胺膜等有机膜形成。
在基板10上，在与各象素电极9a相邻的位置上设置开关控制各象素电极9a的象素开关用的TFT30。
在对置基板20上，进而可以设置遮光膜。通过采样这样的结构，可以抑制从对置基板20侧来的入射光进入TFT30的半导体层1a的沟道区1a’或低浓度源极区1b和低浓度漏极区1c。进而，对置基板上的遮光膜通过使入射光照射的面由高反射的膜形成，可以起到防止电光学装置温度上升的作用。
再有，在本实施形态中，也可以使用由Al膜等形成的遮光性数据线6a对各象素的遮光区中的沿数据线6a的部分进行遮光，通过使用遮光性膜来形成电容线300，可以对沟道区1a’等进行遮光。
在这样构成且配置成使象素电极9a和对置电极21相对的基板10和对置电极20之间，在由密封材料包围的空间内封入作为一例电光学物质的液晶，形成液晶层50。液晶层50在象素电极9a不对其加电场的状态下，利用取向膜16和22得到规定的取向状态。
在以上说明的实施形态中，因积层多层导电层而使沿数据线6a或扫描线3a的区域产生台阶差，但可以通过在第1层间绝缘膜41、第2层间绝缘膜42上开沟，将数据线6a等布线或TFT30等埋进去，来进行平坦化处理，也可以通过CMP等研磨处理，或使用有机SOG平坦地形成，来进行该平坦化处理。
进而，在以上说明的实施形态中，象素开关用TFT30最好象图10所示那样具有LDD结构，但也可以具有对低浓度源极区1b和低浓度漏极区1c不参杂的偏置结构，或者，也可以是将由部分扫描线3a形成的栅极作为掩蔽进行高浓度参杂而自适应地形成高浓度源极和漏极区的自定向型TFT。此外，在本实施形态中，是在高浓度源极区1d和高浓度漏极区1e之间只配置1个象素开关用TFT30的栅极的单栅极结构，但也可以在它们之间配置2个以上的栅极。若这样用双栅极或3个栅极以上来构成TFT，则可以防止沟道和源极及漏极区的接合部的漏电流，可以降低截止时的电流。而且，对于构成周边电路的TFT同样可以是各种结构的TFT。
在以上参照图1到图10说明了的各实施形态中，数据线驱动电路101和扫描线驱动电路104也可以不设在TFT阵列基板10上，而通过设在基板10的周边部的各向异性导电膜与例如安装在TAB(自动扎带)基板上的驱动用LSI进行电和机械的连接。此外，对置基板20的入射光的入射侧和基板10的射出光的射出侧分别与例如TN(扭转向列)模式、VA(垂直排列)模式、PDLC(聚合体分散液晶)模式等的动作、白色背景模式/黑色背景模式对应，在规定的方向配置偏振光膜、相位差膜和偏光板等。
以上说明的各实施形态的电光学装置为了适用于投影仪而使用3个电光学装置分别作为RGB用的光阀，经各RGB色分解用的二色镜分解后的各色光作为入射光分别入射到各光阀中。因此，在各实施形态中，对置基板20不设彩色滤光器。但是，在对置基板20上，在与对置基板上未形成遮光膜的象素电极9a相对的规定的区域内，可以形成RGB彩色滤光器及其保护膜。这样一来，各实施形态的电光学装置就可以适用于除投影仪之外的直视型或反射型的彩色电光学装置。此外，也可以在对置基板20上与象素一一对应地形成微透镜。或者，也可以使用彩色保护膜，在与TFT阵列基板10上的RGB相对的象素电极的下面形成彩色滤光器层。这样一来，通过提高入射光的聚光效率，可以实现明亮的电光学装置。进而，也可以在对置基板20上，通过堆积好几层折射率不同的干涉层，利用光的干涉形成得到RGB色的分色滤光器。若使用该带有分色滤光器的对置基板，则可以实现更加明亮的彩色电光学装置。
(周边区域内的基板装置的制造方法)
其次，参照图11和图12说明适用于上述实施形态的电光学装置的周边区域内的基板装置的制造方法。这里，图11是表示周边区域的基板装置的接触孔附近的样子的剖面图。图12是用与图11对应的截面表示周边区域的基板装置的制造方法的工序图。在图11和图12中，对和从图1倒图3及图10所示的构成要素相同的要素附加相同的参照符号并适当省略其说明。
如图11所示，本实施形态涉及通过接触孔282使作为一例第1导电层的遮光膜11a和作为一例第2导电层的引出电极204与位于图像显示区10a的周边，并形成从图6到图8所示的扫描线驱动电路104、数据线驱动电路101等的基板10的周边区域500进行电连接的工序。
其次，根据图12的工序图说明包含图11所示的结构的周边区域内的基板装置的制造方法。
如图12所示，首先在基板10上，利用溅射法、CVD法等形成作为导电性的遮光膜的高熔点金属膜等，然后，利用光刻或蚀刻作成图形，形成规定图形的遮光膜11a。接着，如图12(b)所示，象图2所示那样使用贴合法等形成起周边区域中的层间绝缘膜作用的第1基底绝缘膜12、第2基底绝缘膜13和第1层间绝缘膜41。接着，如图12(c)所示，象图3所示那样在这3个绝缘膜上开接触孔282。
其次，如图12(d)所示，在开了接触孔282的第1层间绝缘膜41上，利用CVD法、溅射法等形成例如作为引出电极204的多晶硅膜等的材料膜。接着，在对该材料膜作成图形的前后，利用离子注入工序对该材料膜注入离子600，使其低电阻化。若例如使用乙硼烷气体，以25Kev左右的加速度，并以1015/cm2左右的较高浓度的剂量注入B(硼)离子600，则可以使引出电极204得到良好的导电性。
作为引出电极204的材料膜，可以使用不参杂的硅膜，也可以使用在成膜的同时导入了离子的参杂硅膜。后者可以利用离子注入工序形成更加低电阻化或具有所要的电阻值的引出电极204。
在本实施形态中，最好利用和这样从多晶硅膜形成引出电极204相同的工序，而且从同一层形成图像显示区10a中的构成图10所示的象素开关用TFT30的漏极302和源极303。这时，若半导体层1a的高浓度漏极区1e和高浓度源极区1d是P+型，最好使引出电极204和漏极302及源极303为同一类型、即P+型。或者，若半导体层1a的高浓度漏极区1e和高浓度源极区1d是N+型，最好使引出电极204和漏极302及源极303为同一类型、即N+型。若这样来制造，因在象素开关用TFT30中，在漏极302和高浓度漏极区1e的接合面或源极303和高浓度源极区1d的接合面上可以不形成PN结，所以能得到良好的电连接。
若象以上那样按照本实施形态的制造方法，在周边区域，可以较容易地使接触孔282内的材料膜低电阻化后再形成引出电极204。结果，通过接触孔282，可以使引出电极204和遮光膜11a进行良好的电连接，可以构成图8所示的由它们形成的扫描线驱动电路104、数据线驱动电路101、采样电路118和图像信号线115等周边电路。同时，在象素开关用TFT30的漏极302和源极303中，也可以得到良好的电连接。
(电子仪器的实施形态)
其次，对作为将以上详细说明了的电光学装置作为光阀使用的一例电子仪器的投影彩色显示装置的实施形态，就其整体构成特别是其光学结构进行说明。这里，图13是投影彩色显示装置的截面图。
在图13中，作为本实施形态的一例投影彩色显示装置的液晶投影仪1100的构成包括3个包含驱动电路安装在TFT阵列基板上的液晶装置100的液晶模块，分别将它们作为RGB用的光阀100R、100G和100B。在液晶投影仪中1100，当从金属卤化物灯等白色光源的等灯单元1102发出投射光时，利用3面反射镜和2面二色镜1108将该投射光分成与RGB3原色对应的光成分R、G、B，并分别导向与各色对应的光阀100R、100G和100B。这时，特别是B光，为了防止长光路的光损失，经由入射棱镜1122、中继透镜1123和射出棱镜1124构成的中继棱镜系1121导入。而且，分别利用光阀100R、100G和100B调制后的与3原色对应的光成分在利用二色棱镜1112再次合成后，经投影透镜1114，作为彩色图像投影到屏幕1120上。
本发明不限于上述各实施形态，在不违反权利要求的范围和说明书所阐述的发明的主旨或思想的范围内，可以进行适当变更，进行了这样的变更的基板装置的制造方法和该基板装置，电光学装置的制造方法和该电光学装置以及具有该电光学装置的电子仪器也包含在本发明的技术范围内。

Claims (27)

1.一种制造基板装置的基板装置制造方法，上述基板装置在基板上具有第1导电层、在该第1导电层的上方积层的第1绝缘膜、贴合在该第1绝缘膜上的第2绝缘膜和在该第2绝缘膜的上方积层的第2导电层，连接上述第1导电层和上述第2导电层的接触孔贯通上述第1绝缘膜和上述第2绝缘膜间的贴合界面，在上述第1绝缘膜和上述第2绝缘膜开孔，其特征在于：
包含贴合上述第1绝缘膜和上述第2绝缘膜间的贴合工序、在上述贴合工序之后通过蚀刻上述接触孔贯通上述贴合界面进行开孔的蚀刻工序和经该接触孔使上述第1导电层和上述第2导电层电连接的连接工序，
上述蚀刻工序至少从蚀刻到达上述贴合界面之前使用干腐蚀进行。
2.权利要求1记载的基板装置的制造方法，其特征在于：
上述基板装置进而具有在上述第2绝缘膜上形成的半导体层和在该半导体层上方形成的层间绝缘膜，在上述基板的上述层间绝缘膜的上方形成上述第2导电层，
在上述贴合工序之前，包括在上述基板上形成上述第1导电层的工序、在上述第1导电层上形成上述第1绝缘膜的工序和在与上述基板分开准备的包含于半导体基板的表面附近的上述半导体层上形成上述第2绝缘膜的工序，
在上述贴合工序之后，包括将上述半导体层从上述半导体基板分离出来，使上述第1绝缘膜上残留上述第2绝缘膜和上述半导体层的工序。
3.权利要求2记载的基板装置的制造方法，其特征在于：
上述半导体层由单结晶硅层形成。
4.权利要求2记载的基板装置的制造方法，其特征在于：
进而具有在上述半导体层上作成沟道区、源极区和漏极区而形成薄膜晶体管的工序和在该薄膜晶体管上形成上述层间绝缘膜的工序，
在上述蚀刻工序中，对上述接触孔进行开孔，使其贯通上述层间绝缘膜、上述第2绝缘膜和上述第1绝缘膜。
5.权利要求4记载的基板装置的制造方法，其特征在于：
在上述形成第1导电层的工序中，在上述基板的上述半导体层的至少与上述沟道区相对的区域内，由遮光性导电膜形成上述第1导电层。
6.权利要求4记载的基板装置的制造方法，其特征在于：
进而具有在上述基板上通过利用离子注入使硅膜低电阻化来形成与上述源极区连接的源极的工序和通过利用离子注入使硅膜低电阻化来形成与上述漏极区连接的漏极的工序。
7.权利要求6记载的基板装置的制造方法，其特征在于：
上述源极和上述漏极由和上述第2导电层相同的层形成。
8.权利要求1记载的基板装置的制造方法，其特征在于：
进而在上述贴合工序之前包括对上述第1绝缘膜进行CMP即化学机械研磨处理的工序。
9.权利要求1记载的基板装置的制造方法，其特征在于：
在上述贴合工序中，在上述第1绝缘膜和第2绝缘膜贴紧的状态下进行热处理而进行贴合。
10.权利要求1记载的基板装置的制造方法，其特征在于：
上述蚀刻工序使用湿腐蚀进行。
11.权利要求1记载的基板装置的制造方法，其特征在于：
上述蚀刻工序在蚀刻到达上述贴合界面之前，至少一段时间利用湿腐蚀进行，然后，利用干腐蚀进行。
12.权利要求1记载的基板装置的制造方法，其特征在于：
上述连接工序在上述接触孔内形成一部分上述第2导电层。
13.权利要求1记载的基板装置的制造方法，其特征在于：
上述连接工序在上述接触孔内形成导电性插头。
14.一种基板装置，在基板上具有第1导电层、在该第1导电层的上方积层的第1绝缘膜、贴合在该第1绝缘膜上的第2绝缘膜和在该第2绝缘膜的上方积层的第2导电层，
连接上述第1导电层和上述第2导电层的接触孔贯通上述第1绝缘膜和上述第2绝缘膜间的贴合界面，在上述第1绝缘膜和上述第2绝缘膜开孔，其特征在于：
上述接触孔的贯通上述贴合界面的地方不被腐蚀液浸蚀。
15.权利要求14记载的基板装置，其特征在于：
进而在上述第2绝缘膜上具有半导体层，在该半导体层的上方具有层间绝缘膜，在上述基板的上述层间绝缘膜的上方形成上述第2导电层，在上述半导体层上作成沟道区、源极区和漏极区而构成薄膜晶体管，对上述接触孔进行开孔，使其贯通上述层间绝缘膜、上述第2绝缘膜和上述第1绝缘膜。
16.权利要求15记载的基板装置，其特征在于：
上述第1导电层在上述基板的上述半导体层的至少与上述沟道区相对的区域内，由遮光性导电膜形成。
17.权利要求14记载的基板装置，其特征在于：
在上述基板上进而具有象素电极、包含象素电位侧电容电极且中继连接该象素电极和源极区及漏极区的一方的中间导电层、包含经电介质膜与该象素电位侧电容电极相对配置的固定电位侧电容电极的电容线，
构成从上述象素电位侧电容电极和固定电位侧电容电极向上述象素电极连接的积蓄电容。
18.权利要求17记载的基板装置，其特征在于：
上述中间导电层和上述电容线的一方由和上述第2导电层相同的层形成。
19.权利要求17记载的基板装置，其特征在于：
上述中间导电层和上述电容线的至少一方由导电性遮光膜形成，且在上述基板上包含从上侧覆盖上述沟道区的部分。
20.权利要求17记载的基板装置，其特征在于：
在上式基板上进而具有与经栅极绝缘膜在上述沟道区形成的栅极连接的扫描线、与上述源极区和漏极区的另一方连接的数据线、由和上述第2导电层相同的层形成且中继连接上述数据线和上述源极区及上述漏极区的另一方的另一个中间导电层。
21.权利要求20记载的基板装置，其特征在于：
上述积蓄电容至少部分地设在从平面上看与上述扫描线重叠的区域。
22.权利要求20记载的基板装置，其特征在于：
上述积蓄电容至少部分地设在从平面上看与上述数据线重叠的区域。
23.一种电光学装置的制造方法，其特征在于：
包括权利要求1至13中的任何一项记载的基板装置的制造方法，进而，包括在使上述基板装置和上述对置基板相对配置的状态下进行贴合的工序和在上述基板装置及上述对置基板之间封入电光学物质的工序。
24.一种电光学装置，其特征在于：
具有权利要求14至22中的任何一项记载的基板装置、与该基板装置相对配置的对置基板和夹在该对置基板和上述基板装置之间的电光学物质。
25.权利要求24记载的电光学装置，其特征在于：
在上述基板的位于配置有上述电光学物质的图像显示区域的周围的周边区域具有由上述第1导电层形成的第1布线或电极和由上述第2导电层形成的第2布线或电极，上述接触孔在上述周边区域与上述第1布线或电极和上述第2布线或电极相互连接。
26.权利要求24记载的电光学装置，其特征在于：
进而具有在上述基板的位于配置有上述电光学物质的图像显示区域的周围的周边区域作成的周边电路，
该周边电路包含上述第1导电层、上述第2导电层和上述接触孔。
27.一种电子仪器，其特征在于：
具有从权利要求24至26的任何一项记载的电光学装置。
CNB021080038A 2001-03-23 2002-03-22 基板装置、电光学装置及其制造方法和电子仪器 Expired - Lifetime CN1205503C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001085751 2001-03-23
JP85751/2001 2001-03-23
JP85751/01 2001-03-23
JP2002014608A JP2002353424A (ja) 2001-03-23 2002-01-23 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
JP14608/2002 2002-01-23
JP14608/02 2002-01-23

Publications (2)

Publication Number Publication Date
CN1378093A CN1378093A (zh) 2002-11-06
CN1205503C true CN1205503C (zh) 2005-06-08

Family

ID=26611953

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021080038A Expired - Lifetime CN1205503C (zh) 2001-03-23 2002-03-22 基板装置、电光学装置及其制造方法和电子仪器

Country Status (5)

Country Link
US (1) US6750476B2 (zh)
JP (1) JP2002353424A (zh)
KR (1) KR100449795B1 (zh)
CN (1) CN1205503C (zh)
TW (1) TW560071B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10105725B4 (de) * 2001-02-08 2008-11-13 Infineon Technologies Ag Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung
JP4376522B2 (ja) * 2003-01-24 2009-12-02 シャープ株式会社 電磁波検出器
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US6988688B2 (en) * 2003-08-08 2006-01-24 Eastman Kodak Company Web winding apparatus having traveling, gimbaled cinch roller and winding method
JP4677713B2 (ja) * 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
JP4666277B2 (ja) * 2004-01-16 2011-04-06 セイコーエプソン株式会社 電気光学装置の製造方法
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
JP4942341B2 (ja) * 2004-12-24 2012-05-30 三洋電機株式会社 表示装置
JP4111195B2 (ja) * 2005-01-26 2008-07-02 セイコーエプソン株式会社 デバイスとその製造方法及び電気光学装置とその製造方法並びに電子機器
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US7387946B2 (en) * 2005-06-07 2008-06-17 Freescale Semiconductor, Inc. Method of fabricating a substrate for a planar, double-gated, transistor process
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP5247008B2 (ja) * 2006-06-07 2013-07-24 キヤノン株式会社 透過型の表示装置
GB2459647A (en) * 2008-04-28 2009-11-04 Sharp Kk Photosensitive structure with a light shading layer
US20100072579A1 (en) * 2008-09-23 2010-03-25 Andreas Thies Through Substrate Conductors
JP5476878B2 (ja) * 2009-09-14 2014-04-23 カシオ計算機株式会社 発光パネルの製造方法
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
KR102044314B1 (ko) * 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103681695B (zh) * 2013-12-13 2016-09-28 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、制造方法及液晶显示装置
US20150168773A1 (en) * 2013-12-13 2015-06-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
KR102141557B1 (ko) 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
US20150257278A1 (en) * 2014-03-06 2015-09-10 Tactotek Oy Method for manufacturing electronic products, related arrangement and product
JP2016213508A (ja) * 2016-09-07 2016-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板
KR102662278B1 (ko) * 2016-11-30 2024-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109920795A (zh) 2017-12-12 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20220061335A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
CN1267781C (zh) * 1998-03-19 2006-08-02 精工爱普生株式会社 采用开关元件的衬底、液晶和投影型显示装置及电子仪器
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
KR100268419B1 (ko) 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
KR100309213B1 (ko) 1998-12-08 2002-11-23 엘지.필립스 엘시디 주식회사 회절노광기술을이용한액정표시장치제조방법
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20020075287A (ko) 2002-10-04
CN1378093A (zh) 2002-11-06
TW560071B (en) 2003-11-01
US20020145140A1 (en) 2002-10-10
JP2002353424A (ja) 2002-12-06
KR100449795B1 (ko) 2004-09-22
US6750476B2 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1244890C (zh) 电光装置及其制造方法和电子装置
CN1154012C (zh) 电光学装置及其制造方法和电子机器
CN1174274C (zh) 电光装置、其制造方法和电子设备
CN1229668C (zh) 基板装置、它的检测方法、电光器件及其制造方法
CN1203360C (zh) 电光学装置、投影显示装置及电光学装置的制造方法
CN2687713Y (zh) 电光装置和电子设备
CN1204441C (zh) 电光装置及其制造方法和投射型显示装置、电子装置
CN1310067C (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1235294C (zh) 电光装置和电子机器
CN1187838C (zh) 电光装置的制造方法
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
CN1215450C (zh) 电光装置、其制造方法以及电子设备
CN1499274A (zh) 电光装置和电子设备
CN1287469C (zh) 晶体管及其制造方法、电光装置、半导体器件及电子设备
CN1267775C (zh) 电光装置和电子设备
CN1530701A (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1580921A (zh) 电光装置及其制造方法以及电子设备
CN1259724C (zh) 基板装置及其制造方法、电光装置以及电子设备
CN1580920A (zh) 电光装置、其制造方法以及电子设备
CN1447153A (zh) 电光装置及其制造方法以及电子机器
CN1450631A (zh) 电光装置、半导体装置及它们的制造方法和投影装置与电器
CN1617032A (zh) 电光装置及其制造方法和具有该电光装置的电子设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160531

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: Hongkong, China

Patentee before: BOE Technology (Hongkong) Co.,Ltd.

Effective date of registration: 20160531

Address after: Hongkong, China

Patentee after: BOE Technology (Hongkong) Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050608