CN1287469C - 晶体管及其制造方法、电光装置、半导体器件及电子设备 - Google Patents

晶体管及其制造方法、电光装置、半导体器件及电子设备 Download PDF

Info

Publication number
CN1287469C
CN1287469C CNB2004100010495A CN200410001049A CN1287469C CN 1287469 C CN1287469 C CN 1287469C CN B2004100010495 A CNB2004100010495 A CN B2004100010495A CN 200410001049 A CN200410001049 A CN 200410001049A CN 1287469 C CN1287469 C CN 1287469C
Authority
CN
China
Prior art keywords
semiconductor layer
mentioned
film
oxide film
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100010495A
Other languages
English (en)
Other versions
CN1518129A (zh
Inventor
川田浩孝
安川昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1518129A publication Critical patent/CN1518129A/zh
Application granted granted Critical
Publication of CN1287469C publication Critical patent/CN1287469C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D17/00—Excavations; Bordering of excavations; Making embankments
    • E02D17/20—Securing of slopes or inclines
    • E02D17/207—Securing of slopes or inclines with means incorporating sheet piles or piles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2250/00—Production methods
    • E02D2250/003—Injection of material
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/30—Miscellaneous comprising anchoring details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mining & Mineral Resources (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Paleontology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供具有充分的耐压特性、具有能够用容易进行的工序形成的栅绝缘膜、进而不需要进行高温的结晶化处理的晶体管及其制造方法、以及具有这种晶体管的电光装置、半导体器件、电子设备。至少具有单晶半导体层1a及设在单晶半导体层1a上的栅绝缘膜2。栅绝缘膜2具有形成在单晶半导体层1a上的热氧化膜2a和形成在该热氧化膜2a上的至少一层气相合成绝缘膜2b。

Description

晶体管及其制造方法、电光装置、半导体器件及电子设备
技术领域
本发明涉及绝缘耐压性优良的晶体管及其制造方法、以及具有这种晶体管的电光装置、半导体器件、电子设备。
背景技术
以往，人们知道在单晶硅衬底(或石英衬低)上依次叠层硅氧化膜埋层和单晶硅层的结构的SOI(绝缘体上硅)衬底。利用这种结构的SOI衬底在单晶硅层上作成晶体管集成电路时，作为使各个晶体管之间相互绝缘隔离的方法之一有台面型隔离法。该隔离方法是将除形成晶体管的区域之外的区域的单晶硅层全部去除的方法，因为具有容易制造且能够形成窄的隔离区域的特点，所以被广泛采用。使用如此隔离形成的单晶硅层的晶体管，非常适用于各种电光装置中的开关元件等。
形成使用上述单晶硅层的晶体管时，通常如图15所示，将该单晶硅层40热氧化，在其表面上形成由硅氧化膜构成的热氧化膜41，并以此作为栅绝缘膜。
在这种热氧化法中，对于单晶硅层40来说，由于氧化剂的扩散条件和该晶体方位的氧化速度的差别，在其面方向上中央部分相对地比较容易氧化，周边部分不易氧化。因此，如图15所示，热氧化膜41的中央部分形成得厚、周边部分形成得薄。
对于上述单晶硅层40来说，热氧化不只是在其上面进行，从其侧面也进行热氧化，因此如图15所示，其上面和侧面都是中央部分厚、周边部分薄。这样一来，该单晶硅层40的上部的端部即肩部41a成为上面侧与侧面侧的共同的薄的部分，因此与其他部分相比该部分非常薄，并且作为其衬底的单晶硅层40的肩部40a成为尖锐的形状。
这样一来，电场容易集中在该肩部40a，因此晶体管热氧化膜41的肩部41a容易引起栅绝缘破坏。
另外，该晶体管的上述肩部40a(41a)的阈值变小。
以往，为了解决这种问题，使肩部的氧化膜比其他部分厚(例如参照专利文献1、2)。
另外，作为特别针对栅绝缘膜的技术，有将栅绝缘膜制成多层结构的技术(例如参照专利文献3、4、5、6、7、8)。
专利文献1特开平5-82789号公报
专利文献2特开平8-172198号公报
专利文献3特开昭60-164362号公报
专利文献4特开昭63-1071号公报
专利文献5
特开昭63-316479号公报
专利文献6
特开平2-65274号公报
专利文献7
特开平2-174230号公报
专利文献8
特开平10-111521号公报
可是，对于上述专利文献1、2来说，使肩部的氧化膜比其他部分厚的工序复杂，成本高、且不能指望充分的成品率，这成了新的课题。
另外，例如像图16所示的双栅结构那样，用众所周知的“栅材料成膜”、“刻蚀布图”方法在单晶硅层40上形成多个栅42、42时，单晶硅层40的周边部会产生刻蚀残留物42a，该刻蚀残留物42a会使栅电极42与42之间短路。
这是因为，尤其是形成沟道区和源和漏区的半导体层是单晶硅，例如与多晶硅相比其各向异性速度高，因此热氧化后如图17所示，热氧化膜41侧部的下端部41b变得非常细。即，热氧化膜41的下端部41b若如此变得非常细，则该下端部41b的下侧就容易产生刻蚀残留物42a，结果该刻蚀残留物42a使栅电极42、42之间短路。此外，图17示出了刻蚀栅电极材料时过刻蚀了形成单晶硅层40的衬底43的表层部分的状态。衬底43也如此被过刻蚀时，刻蚀残留物42a也会变大，因此容易引起上述栅电极42、42之间的短路。
另外，对于专利文献3-8来说，这些形成沟道区及源和漏区的半导体层都是多晶硅。可是利用在多晶硅上形成沟道区及源和漏区的方法制造晶体管时，在形成多晶硅层之后，需要用1000℃以上的高温对该多晶硅层进行结晶化处理。可是，若进行这种高温处理，多晶硅层与形成该多晶硅层的衬底之间会因热膨胀系数之差而产生弯曲，严重时会产生龟裂。
发明内容
本发明是为了解决上述问题而实施的，其目的在于提供具备具有充分的耐压特性、而且具有可以用容易进行的工序形成的栅绝缘膜、且不需要高温的结晶化处理的晶体管及其制造方法、以及具有这种晶体管的电光装置、半导体器件、电子设备。
为实现上述目的的本发明的晶体管至少具有形成有沟道区及源和漏区的单晶半导体层和在上述单晶半导体层上隔着栅绝缘膜设置的栅电极，其特征在于，上述栅绝缘膜具有形成在上述单晶半导体层的上面及侧面的热氧化膜和形成在该热氧化膜上的至少一层气相合成绝缘膜；上述热氧化膜和气相合成绝缘膜的合计的膜厚为60nm-80nm；上述单晶半导体层的膜厚为15nm-60nm；上述热氧化膜，其膜厚为5nm-20nm，并且其在上述单晶半导体层的侧面中的上端部及下端部比在该单晶半导体层的上面及侧面的中央部形成得薄；上述气相合成绝缘膜形成为覆盖上述热氧化膜的上面及侧面。
对于这种晶体管来说，由于形成沟道区及源和漏区的半导体层是单晶半导体层，因此不需要对该半导体层进行高温的结晶化处理。另外，由于是通过在热氧化膜上形成气相合成绝缘膜而构成了栅绝缘膜，因此对于上述单晶半导体层的肩部来说，虽然热氧化膜的部分比其他部分薄，但在其上面形成的气相合成绝缘膜不比其他部分薄，可确保与其他部分等同的膜厚。因此从这些膜的合计膜厚来看，肩部不会比其他部分薄很多，所以在该肩部也能够确保充分的耐压特性，因此能够防止肩部的栅绝缘破坏。另外，对于形成栅绝缘膜的工序来说，与以往相比只是增加了气相合成的成膜工序，并没有使工序复杂化，因此可以抑制成本并且可以抑制成品率的降低。
另外，上述晶体管的上述单晶半导体层最好是由单晶硅构成。
例如，“单晶半导体层”若是作为多晶半导体层的“多晶硅层”，则须用1000℃以上的高温对其进行结晶化处理，但若是单晶硅则不需要这种高温处理，因此能够防止上述弯曲和龟裂的产生。
另外，上述晶体管的上述单晶半导体层最好是台面型。
这样一来，可以容易地形成单晶半导体层，且可以形成窄的隔离区，因此使用这种单晶半导体层的晶体管适用于例如各种电光装置的开关元件。
另外，上述晶体管的上述单晶半导体层的膜厚最好在15nm以上且60nm以下。
这样一来，由于单晶半导体层的膜厚在15nm以上，因此很容易对该单晶半导体层进行接触孔等的加工。另外，例如将该晶体管用作电光装置的开关元件时，通过使单晶半导体层的膜厚在60nm以下，可以使该单晶半导体层的漏电流充分小。
另外，上述晶体管的上述栅绝缘膜的热氧化膜的膜厚最好在5nm以上且50nm以下。
这样一来，特别是通过使膜厚很薄、在50nm以下，可以减轻形成该热氧化膜时的热负荷，从而可以防止因该热负荷而产生的缺陷。另外，即便想使膜厚在5nm以下，按现有的技术也很难形成膜质良好的且与设计一样的膜厚的这种薄膜。
本发明的晶体管的制造方法是在单晶半导体层形成沟道区及源和漏区并在该单晶半导体层上隔着栅绝缘膜形成栅电极的晶体管的制造方法，其特征在于，上述栅绝缘膜的形成工序至少包括通过将上述单晶半导体层热氧化而在其表面形成热氧化膜的工序和利用气相合成在上述热氧化膜上形成气相合成绝缘膜的工序。
对于这种晶体管的制造方法来说，如前所述，由于形成沟道区及源和漏区的半导体层是单晶半导体层，因此不需要对该半导体层进行高温的结晶化处理。另外，由于是通过在热氧化膜上形成气相合成绝缘膜而构成了栅绝缘膜，因此如前所述，肩部不会比他部分薄很多，因此在该肩部也能够确保充分的耐压特性，从而可以防止肩部的栅绝缘破坏。另外，对于形成栅绝缘膜的工序来说，与以往相比只是增加了气相合成的成膜工序，因此并没有使工序复杂化，从而可以抑制成本并且可以抑制成品率的下降。
另外，在上述晶体管的制造方法中，通过将上述单晶半导体层热氧化而在其表面形成热氧化膜的工序最好是并用干热氧化处理和湿热氧化处理。
如这样，形成的热氧化膜的厚度很薄、例如在10nm以下时，若只进行干热氧化处理，则很难控制其膜厚，此时若用湿热氧化处理，则可以通过降低热氧化温度来减小该部分的热氧化速度，由此，既可以控制膜厚又能够减少产生的缺陷。
本发明的电光装置的特征在于具有上述晶体管或利用上述制造方法获得的晶体管。
对于这种电光装置来说，由于其具有的晶体管可以防止栅绝缘破坏、工序容易成本低、并且可以抑制成品率的下降，因此，可靠性高、成本低、且生产性良好。
本发明的另一电光装置是在相互对向的一对基板之间夹持电光物质而构成的电光装置，其特征在于，作为显示区域的区域上设有开关元件，该开关元件是上述晶体管或利用上述制造方法获得的晶体管。
对于这种电光装置来说，由于其作为开关元件而设置的晶体管可以防止栅绝缘破坏、工序容易成本低、并且可以抑制成品率的下降，因此，可靠性高、成本低、且生产性良好。
本发明的半导体器件的特征在于具有上述晶体管或利用上述制造方法获得的晶体管。
对于这种半导体器件来说，由于其具有的晶体管可以防止栅绝缘破坏、工序容易成本低、并且可以抑制成品率的下降，因此，可靠性高、成本低、且生产性良好。
本发明的电子设备的特征在于具有上述电光装置或上述半导体器件。
对于这种电子设备来说，由于其具有的装置的晶体管可以防止栅绝缘破坏、工序容易成本低、并且可以抑制成品率的下降，因此，可靠性高、成本低、且生产性良好。
附图说明
图1是作为本发明电光装置的一个例子的液晶面板的平面图；
图2是图1的A-A’剖面图；
图3是图1的B-B’剖面图；
图4(a)-(c)是电光装置的制造工序图；
图5(a)-(b)是电光装置的制造工序图；
图6(a)-(d)是电光装置的制造工序图；
图7(a)、(b)是电光装置的制造工序图；
图8(a)-(d)是电光装置的制造工序图；
图9(a)-(e)是电光装置的制造工序图；
图10(a)-(d)是电光装置的制造工序图；
图11(a)-(c)是电光装置的制造工序图；
图12(a)-(c)是电光装置的制造工序图；
图13(a)、(b)是栅绝缘膜形成工序的主要部分的放大图；
图14是作为电子设备的便携式电话机的一个例子的说明图；
图15是由以往的热氧化膜构成的栅绝缘膜的主要部分的剖面图；
图16是双栅结构的模式性平面图；
图17是说明课题的主要部分的剖面图。
标号说明
1a半导体层(单晶半导体层)，1a’、1k’  沟道区
1b、1g  低浓度源区(源侧LDD区)
1c、1h  低浓度漏区(漏侧LDD区)
1d、1i  源区(高浓度源区)
1e、1j  漏区(高浓度漏区)
1f  第一存储电容器电极
2  栅绝缘膜，2a  热氧化膜，2b  气相合成绝缘膜
30  像素开关用TFT(开关元件)
31  驱动电路用TFT(开关元件)
具体实施方式
下面详细说明本发明。
电光装置的制造方法
首先说明将本发明的电光装置用于液晶面板时的一实施方式。图1是作为本发明电光装置一实施方式的液晶面板的整体结构平面图，是从TFT阵列基板的对向基板侧看TFT阵列基板及在其上面形成的各结构要素时的状态平面图。另外，图2是图1的A-A’剖面图，图3是图1的B-B’剖面图。
图1及图2、图3所示的液晶面板(电光装置)在一对基板之间封装了液晶，具有构成一个基板的薄膜晶体管(以下，简称TFT)阵列基板10和构成与其对向的另一个基板的对向基板20。
图1同时示出了TFT阵列基板10与形成在其上面的各构成要素的状态。如图1所示，在TFT阵列基板10的上面，密封材料51沿其边缘而设置，在其内侧，与密封材料51并行地设置了遮光膜(图1中未示)，并以此作为框缘。另外，在图1中，标号52表示显示区域。显示区域52是作为框缘的上述遮光膜的内侧的区域，是用于液晶面板显示的区域。另外，显示区域的外侧为非显示区域(图中未示)。
在非显示区域中，数据线驱动电路101及外部电路连接端子102沿TFT阵列基板10的一个边而设置，扫描线驱动电路104沿与该边相邻的两个边而设置，预充电电路103沿剩下的那一个边而设置。另外，还设有用于将数据线驱动电路101、预充电电路103、扫描线驱动电路104、以及外部电路连接端子102之间连接的多个布线105。
另外，在对向基板20的角部的对应位置设有导通件106，用于将TFT阵列基板10与对向基板20之间导通。并且，轮廓与密封材料51大致相同的对向基板20被该密封材料51固定在TFT阵列基板10上。
另外，如图2及图3所示，TFT阵列基板10的主要部分包括：由石英等透光性绝缘基板构成的基板主体10A；形成在其液晶层50侧表面上，由ITO(氧化铟锡)膜等透明导电膜构成的像素电极9a；设在显示区域的像素开关用TFT(开关元件)30及设在非显示区域的驱动电路用TFT(开关元件)31；以及由聚酰亚胺膜等有机膜形成，实施了研磨处理等规定的取向处理的取向膜16。后面将要讲到，上述像素开关用TFT(开关元件)30及驱动电路用TFT(开关元件)31分别是本发明晶体管的一个例子。
另一方面，对向基板20的主要部分包括：由透明的玻璃或石英等透光性基板构成的基板主体20A；形成在其液晶层50那一侧的表面上的对向电极21；取向膜22；由金属等构成，设在各像素部的开口区以外的区域的遮光膜23；以及由与遮光膜23相同或不同的材料构成，作为框缘的遮光膜53。
结构如上，且配置TFT阵列基板10与对向基板20时使像素电极9a与对向电极21对向，TFT阵列基板10与对向基板20之间形成了液晶层50。
另外，如图2所示，在TFT阵列基板10的基板主体10A的液晶层50那一侧的表面上，在与各像素开关用TFT30对应的位置设置了遮光层11a。另外，遮光层11a与多个像素开关用TFT30之间设置了第一层间绝缘膜12。设置第一层间绝缘膜12是为了使构成像素开关用TFT30的半导体层1a与遮光层11a之间绝缘。
如图2及图3所示，作为本发明晶体管的像素开关用TFT30及驱动电路用TFT31为LDD(轻掺杂漏)结构，具有：由扫描线3a的电场形成沟道的半导体层1a的沟道区1a’；由栅电极3c的电场形成沟道的半导体层1a的沟道区1k’；使扫描线3a及栅电极3c与半导体层1a之间绝缘的栅绝缘膜2；数据线6a；半导体层1a的低浓度源区1b、1g及低浓度漏区1c、1h；半导体层1a的高浓度源区(源区)1d、1i及高浓度漏区1e、1j(漏区)。
在此，半导体层1a由单晶硅构成。该半导体层1a的厚度最好在15nm以上，尤其在15nm以上且60nm以下最好。这是因为，若小于15nm，则在设置使像素电极9a与开关元件30、31连接的接触孔时，会给加工带来不好的影响。另外，若超过60nm，则来自光源的光或反射光会入射到该
半导体层1a而产生纵串扰，从而给显示性能带来不好的影响。例如，膜厚在60nm以下时与200nm时相比，可将因漏光而产生的漏电流减少一个数量级。
在本实施方式中，栅绝缘膜2为层叠结构，即热氧化膜(氧化硅膜)2a与气相合成绝缘膜2b的层叠结构。热氧化膜2a的厚度为5-50nm左右，最好在5-30nm左右。尤其是半导体层1a的厚度为如前所述的15nm以上且60nm以下时，热氧化膜2a的厚度为5-50nm左右，最好在5-20nm左右，进而最好在5-10nm左右。使热氧化膜2a的下限为5nm，且使其上限值尽量小的目的是为了尽量减轻热氧化时的热负荷，因为尤其是在半导体层1a的厚度非常薄、在60nm以下的情况下形成栅绝缘膜2的热氧化膜2a时，容易产生因热应力而引起的缺陷。
另外，即便想使热氧化膜2a的厚度小于5nm，也很难形成膜质良好的且与设计一样的膜厚的热氧化膜，因此，将热氧化膜2a的厚度的下限值定为5nm。
半导体层1a的厚度在60nm以下时，热氧化时施加在该薄膜上的应力比例如膜厚为200nm时大，因为该应力得不到缓解而使得该薄膜容易产生缺陷。因此，将热氧化膜2a的厚度设得很薄，以此来缩短形成热氧化膜2a时的热氧化时间或降低热氧化温度，从而减轻施加在半导体层1a的热负荷，防止缺陷的产生。
另外，形成这种热氧化膜2a时、例如尤其是使该膜厚为10nm以下时，半导体层1a的热氧化最好并用干热氧化和湿热氧化处理。
也就是说，例如在形成的热氧化膜2a的厚度为20nm的情况下作为热氧化而进行1000℃的干热氧化处理时，可以使该处理时间比较短、为18分钟，从而减少缺陷的产生。可是，若要使热氧化膜2a的厚度比这更薄，则在该温度下利用干热氧化很难控制膜厚。
例如形成的热氧化膜2a的厚度为10nm时，作为热氧化而进行30分钟900℃的干热氧化处理可以减少产生缺陷的数量。或者通过30分钟750℃的湿热氧化处理可以大量地减少产生缺陷的数量。说得具体一些，与1000℃的干热氧化处理相比，900℃的干热氧化处理会将其缺陷数量减少到1/10以下。另外，与1000℃的干热氧化处理相比，750℃的湿热氧化处理会将其缺陷数量减少到1/100以下。
这样，形成的热氧化膜2a的厚度很薄、例如在10nm以下时，若只进行干热氧化处理，则很难控制其膜厚，此时特别是用湿热氧化处理，可以通过降低热氧化温度来减小热氧化速度，由此，即可以控制膜厚又能够通过减小热负荷来减少产生的缺陷。
另外，前面讲到的半导体层1a的热氧化并用干热氧化处理与湿热氧化处理的意思是根据设定的热氧化膜2a的厚度来适当地变更使用干热氧化处理与湿热氧化处理。
另一方面，气相合成绝缘膜2b是利用后面将要讲到的CVD法等形成的膜，由氧化硅膜、氮化硅膜、氮氧化硅膜等中的至少一种以上的膜构成。这种气相合成绝缘膜2b的厚度(形成两种以上时为其合计厚度)在10nm以上。另外，栅绝缘膜2的整体厚度即热氧化膜2a与气相合成绝缘膜2b的合计厚度为60-80nm左右。这是因为，特别是将像素开关用TFT30和驱动电路用TFT31的驱动电压设在10-15V左右时，为了确保耐压需要上述范围的厚度。
另外，选择氮化硅膜或氮氧化硅膜等高介电常数材料作为气相合成膜2b时，因为能够获得多的电流，所以可以实现晶体管尺寸的小型化。另一方面，选择氧化硅膜作为气相合成膜2b时，由于与其下层的热氧化膜2a的材质相同，因此形成通向半导体层1的接触孔时的刻蚀容易进行。
另外，如图2所示，在该液晶面板中，以栅绝缘膜2的从与扫描线3a对向的位置延伸的部分作为电介质膜，以半导体膜1a的延伸部分作为第一存储电容器电极1f，进而以与这些对向的电容器线3b的一部分作为第二存储电容器电极，如此构成了存储电容器70。电容器线3b及扫描线3a由相同的多晶硅膜或多晶硅膜与单质金属、合金、金属硅化物等的层叠结构构成，存储电容器70的电介质膜与像素开关用TFT30及驱动电路用TFT31的栅绝缘膜2由相同的高温氧化膜构成。另外，像素开关用TFT30的沟道区1a’、源区1d、漏区1e与驱动电路用TFT31的沟道区1k’、源区1i、漏区1j及第一存储电容器电极1f由相同的半导体层1a构成。如前所述，半导体层1a由单晶硅形成，设在使用了SOI(绝缘体上硅)技术的TFT阵列基板10上。
另外，如图2所示，在扫描线3a、栅绝缘膜2及第一层间绝缘膜12上形成了第二层间绝缘膜4，在该第二层间绝缘膜4上分别形成了通向像素开关用TFT30的高浓度源区1d的接触孔5、及通向像素开关用TFT30的高浓度漏区1e的接触孔8。另外，在数据线6a及第二层间绝缘膜4上形成了第三层间绝缘膜7，在该第三层间绝缘膜7上形成了通向像素开关用TFT30的高浓度漏区1e的接触孔8。另外，在如此构成的第三层间绝缘膜7的上面设置了像素电极9a。
另一方面，如图3所示，驱动电路用TFT31没有与像素电极9a连接，驱动电路用TFT31的源区1i与源电极6b连接，驱动电路用TFT31的漏区1j与漏电极6c连接。
下面根据这种结构的液晶面板(电光装置)的制造方法来说明本发明的晶体管的制造方法。
首先利用图4-图12来说明图1及图2、图3所示的液晶面板的制造方法中的TFT阵列基板10的制造方法。图4及图5与图6-图12的比例尺不同。
首先，利用图4及图5来详细说明在TFT阵列基板10的基板主体10A的表面上形成遮光层11a与第一层间绝缘膜12的工序。另外，图4及图5是将各工序的TFT阵列基板的一部分与图2所示的液晶面板的剖面图对应地示出的工序图。
首先，准备石英基板、硬玻璃等透光性的基板主体10A。其次，最好进行前处理，即，将该基板主体10A放在最好是N2(氮)等堕性气体的气氛中用约850-1300℃、最好用1000℃的高温进行退火处理，以便在以后实施的高温工序中减少基板主体10A的变形。也就是说，最好是根据在制造工序中处理的最高温度，先将基板主体10A用相同的温度或更高的温度进行热处理。
如图4(a)所示，在如此处理的基板主体10A的整个表面上，利用溅射法、CVD法、电子束加热蒸镀法等淀积至少含有Ti、Cr、W、Ta、Mo及Pb中的一种的单质金属、合金、金属硅化物等，并使其膜厚例如为150-200nm，由此形成遮光材料层11。
其次，在基板主体10A的整个表面上形成光致抗蚀剂，利用具有最终形成的遮光层11a的图形的光掩模将光致抗蚀剂曝光。然后，如图4(b)所示，通过将光致抗蚀剂显影，形成具有最终形成的遮光层11a的图形的光致抗蚀剂207。
其次，以光致抗蚀剂207作为掩模，进行对遮光材料层11的刻蚀，然后，剥离光致抗蚀剂207，在基板主体10A的表面上的像素开关用TFT30的形成区域形成如图4(c)所示的具有规定图形(参照图2)的遮光层11a。遮光层11a的膜厚例如为150nm-200nm。
其次，如图5(a)所示，利用溅射法、CVD法等在形成了遮光层11a的基板主体10A的表面上形成第一层间绝缘膜12。此时，在形成了遮光层11a的区域上的第一层间绝缘膜12的表层部分形成凸部12a。第一层间绝缘膜12的材料可以是氧化硅、NSG(无掺杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等高绝缘性玻璃等。
其次，利用CMP(化学机械研磨)法等研磨第一层间绝缘膜12的表面，如图5(b)所示，除去上述凸部12a，使第一层间绝缘膜12的表面平坦。第一层间绝缘膜12的膜厚约为400-1000nm左右，最好为800nm左右。
其次，用图6-图12说明利用形成了第一层间绝缘膜12的基板主体10A制造TFT阵列基板10的方法。另外，图6-图12是将各工序的TFT阵列基板的一部分与图2所示的液晶面板的剖面图对应地示出的工序图。
图6(a)是将图5(b)的一部分取出后利用不同的比例尺示出的图。如图6(b)所示，将图6(a)所示的具有表面平坦化了的第一层间绝缘膜12的基板主体10A和单晶硅基板206a粘接。
用于粘接的单晶硅基板206a的厚度例如为600μm，事先在单晶硅基板206a的与基板主体10A粘接的那一侧的表面形成了氧化膜层206b，并且例如以100keV的加速电压、10×1016/cm2的剂量注入了氢离子(H+)。氧化膜层206b是通过将单晶硅基板206a的表面氧化0.05-0.8μm左右而形成的。
粘接工序例如可以采用通过在300℃下热处理两个小时而将两个基板直接粘接的方法。
另外，为了提高粘接强度，需要将热处理温度提高到450℃左右，可是由石英等构成的基板主体10A的热膨胀系数与单晶硅基板206a的热膨胀系数之间差别很大，因此若就这样加热，则单晶硅层会产生龟裂等的缺陷，从而有可能使制造出来的TFT阵列基板10的品质恶化。为了抑制龟裂等缺陷的产生，最好是用湿刻蚀或CMP将为了粘接而用300℃进行了一次热处理的单晶硅基板206a的厚度减至100-150μm左右，然后再进行高温热处理。例如，最好是利用80℃的KOH水溶液将单晶硅基板206a的厚度刻蚀至150μm之后与基板主体10A粘接，然后用450℃再进行一次热处理，以此来提高粘接强度。
其次，如图6(c)所示，进行从基板主体10A将单晶硅基板206a剥离(分离)的热处理，并将粘接的单晶硅基板206a的粘接的那一侧的氧化膜206b和单晶硅层206留下。
产生这种基板的剥离现象的原因是因为注入到单晶硅基板206a中的氢离子使硅的结合在单晶硅基板206a表面附近的某层产生断裂。这个热处理可以通过例如将粘接的两个基板以每分钟20℃的升温速度加热至600℃的方法来进行。通过这个热处理，粘接的单晶硅基板206a从基板主体10A分离，基板主体10A的表面上形成约200nm±5nm左右的单晶硅层206。
对于单晶硅层206的膜厚来说，可以通过改变前面讲过的对单晶硅基板206a进行氢离子注入时的加速电压，在例如10nm-3000nm的范围内任意形成。
另外，除了在此讲到的方法以外，薄膜化的单晶硅层206还可以通过以下的方法来获得：
将单晶硅基板的表面研磨成3-5μm的厚度，最后利用PACE(等离子辅助化学刻蚀)法将其膜厚刻蚀成0.05-0.8μm左右；利用ELTRAN(外延层转移)法，即通过选择刻蚀多孔硅层将形成在多孔硅上的外延硅层转移到粘接的基板上。
另外，为了提高第一层间绝缘膜12与单晶硅层206的贴合性、粘接强度，最好是在粘接基板主体10A与单晶硅层206之后用快速热处理法(RTA)加热。加热温度为600-1200℃，最好是1050℃-1200℃，这样可以降低氧化膜的粘度并提高原子的结合强度。
其次，如图6(d)所示，利用包括光刻工序、刻蚀工序等的台面型隔离法形成规定图形的半导体层1a。特别是在数据线6a的下面形成电容器线3b的区域及沿着扫描线3a形成电容器线3b的区域上，形成从构成像素开关用TFT30的半导体层1a延伸的第一存储电容器电极1f。另外，上述元件隔离工序可以使用众所周知的LOCOS隔离法或沟道隔离法。
其次，如图7(a)所示，通过用约750-1050℃的温度将半导体层1a热氧化，形成如前所述的厚度为5-50nm左右的热氧化膜(氧化硅膜)2a。如前所述，在此时的热氧化法中，根据特殊形成的热氧化膜2a的厚度来适当地选择干热氧化处理或湿热氧化处理。
如图13(a)所示，此时获得的热氧化膜2a在半导体层1a的肩部40a上形成的很薄。但是在本发明中该热氧化膜2a比以往的热氧化膜形成得薄，因此肩部40a上与其他部分部分之间的厚度差比图15所示的以往的情况小。
其次，如图7(b)所示，利用气相合成法，例如常压或减压CVD法、蒸镀法等将氧化硅、氮化硅、或氮氧化硅淀积成膜，形成气相合成绝缘膜2b。这样一来，由于该气相合成绝缘膜2b几乎以均匀的厚度形成在上述热氧化膜2a及第一层间绝缘膜12上，所以如图13(b)所示，半导体层1a的肩部40a上的厚度也与其他部分相等。因此，由热氧化膜2a与气相合成绝缘膜2b构成的本发明的栅氧化膜2，在肩部40a上也不会比其他部分薄很多，因此在该肩部40a上也能够确保充分的耐压特性。
另外，该气相合成绝缘膜2b可以用单层形成，也可以是从上述绝缘材料中选择的两种以上的膜的层叠膜。另外，如前所述，其膜厚为10nm以上。这是因为即使想要形成小于10nm的膜厚，也不能获得膜质良好的膜的缘故。
如此分别形成热氧化膜2a和气相合成绝缘膜2b之后，在惰性气体例如氮气或氩气中用900-1050℃左右的温度进行退火处理，从而获得具有上述热氧化膜2a和气相合成绝缘膜2b的层叠结构的栅氧化膜2。如前所述，此时该栅氧化膜2的厚度即热氧化膜2a和气相合成绝缘膜2b的合计厚度最好为60-80nm。
其次，如图8(a)所示，一边在与N沟道半导体层1a对应的位置形成抗蚀剂膜301，一边在图中未示的P沟道半导体层1a掺杂低浓度的P(磷)等V族元素的杂质302(例如以70keV的加速电压、2×1011/cm2的剂量掺杂P离子)。
其次，如图8(b)所示，一边在与图中未示的P沟道半导体层1a对应的位置形成抗蚀剂膜，一边在N沟道半导体层1a掺杂低浓度的B(硼)等III族元素的杂质303(例如以35keV的加速电压、1×1012/cm2的剂量掺杂B离子)。
其次，如图8(c)所示，在基板10的表面形成抗蚀剂膜305。然后分别对P沟道掺杂图8(a)所示工序的约1-10倍剂量的P等V族元素的杂质306，对N沟道掺杂图8(b)所示工序的约1-10倍剂量的B等III族元素的杂质306。
其次，如图8(d)所示，为了降低由延伸的半导体层1a构成的第一存储电容器电极1f的电阻，在与除基板主体10A表面的第一存储电容器电极1f以外的部分对应的部分形成抗蚀剂膜307(比扫描线3a宽)，并以此为掩模从其上方掺杂低浓度的P等V族元素的杂质308(例如以70keV的加速电压、3×1014/cm2的剂量掺杂P离子)。
其次，如图9(a)所示，利用反应刻蚀、反应离子束刻蚀等干刻蚀或湿刻蚀在第一层间绝缘膜12形成至遮光层11a的接触孔13。此时，利用反应刻蚀、反应离子束刻蚀等各向异性刻蚀形成接触孔13等，可以使开孔形状几乎与掩模形状相同。但是如果利用干刻蚀与湿刻蚀的组合来进行开孔，则可以使这些接触孔13等成为锥体形状，因此可以防止布线连接时的断线。
其次，如图9(b)所示，利用减压CVD法等淀积厚度为350nm左右的多晶硅膜3，然后通过热扩散磷(P)使多晶硅膜3导电化。或者也可以使用多晶硅膜3成膜时注入P离子的掺杂硅膜。这样可以提高多晶硅膜3的导电性。为了进一步提高多晶硅膜3的导电性，可以利用溅射法、CVD法、电子束加热蒸镀法等在多晶硅膜3的上部淀积至少含有Ti、W、Co、及Mo中的一种的单质金属、合金、金属硅化物等，使其成为膜厚例如为150-200nm的层结构。
其次，如图9(c)所示，通过利用抗蚀剂掩模的光刻工序、刻蚀工序等，与图2所示的规定图形的扫描线3a一起形成电容器线3b。另外，在此之后，用抗蚀剂膜覆盖基板主体10A的表面后进行刻蚀，以此来去除残留在基板主体10A背面的多晶硅。
其次，如图9(d)所示，为了在半导体层1a形成驱动电路用TFT31的P沟道LDD区，用抗蚀剂膜309覆盖与N沟道半导体层1a对应的位置，以栅电极3c作为扩散掩模，掺杂低浓度的B等III族元素的杂质310(例如以90keV的加速电压、3×1013/cm2的剂量掺杂BF2离子)，从而形成P沟道低浓度源区1g及低浓度漏区1h。
其次，如图9(e)所示，为了在半导体层1a形成像素开关用TFT30及驱动电路用TFT31的P沟道高浓度源区1d、1i及高浓度漏区1e、1j，用抗蚀剂膜309覆盖与N沟道半导体层1a对应的位置，并且利用图中未示的比扫描线3a宽的掩模在与P沟道对应的扫描线3a上形成抗蚀剂层，在这种状态下掺杂高浓度的同样为B等的III族元素的杂质311(例如以90keV的加速电压、2×1015/cm2的剂量掺杂BF2离子)。
其次，如图10(a)所示，为了在半导体层1a形成像素开关用TFT30及驱动电路用TFT31的N沟道LDD区，用抗蚀剂膜(图中未示)覆盖与P沟道半导体层1a对应的位置，以扫描线3a(栅电极)作为扩散掩模，掺杂低浓度的P(磷)等V族元素的杂质60(例如以70keV的加速电压、6×1012/cm2的剂量掺杂P离子)，从而形成N沟道低浓度源区1b、1g及低浓度漏区1c、1h。
其次，如图10(b)所示，为了在半导体层1a形成像素开关用TFT30及驱动电路用TFT31的N沟道高浓度源区1d、1i及高浓度漏区1e、1j，利用比扫描线3a宽的掩模在与N沟道对应的扫描线3a上形成抗蚀剂62，之后掺杂高浓度的同样为P等的V族元素的杂质61(例如以70keV的加速电压、4×1015/cm2的剂量掺杂P离子)。
其次，如图10(c)所示，例如利用常压或减压CVD法形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜及氮化硅膜或氧化硅膜等构成的第二层间绝缘膜4，并使其覆盖电容器线3b及扫描线3a。该第二层间绝缘膜4的膜厚最好约为500-1500nm，800nm则更好。
此后，为了激活高浓度源区1d、1i及高浓度漏区1e、1j，进行20分钟左右的约850℃的退火处理。
其次，如图10(d)所示，利用反应刻蚀、反应离子束刻蚀等干刻蚀或湿刻蚀形成数据线的接触孔5。另外，还利用与接触孔5相同的工序在第二层间绝缘膜4上开孔，此孔是将扫描线3a及电容器线3b与图中未示的布线连接的接触孔。
其次，如图11(a)所示，利用溅射处理等在第二层间绝缘膜4上淀积约100-700nm、最好约为350nm厚度的遮光性的Al等低电阻金属或金属硅化物，并以此作为金属膜6。
其次，如图11(b)所示，利用光刻工序、刻蚀工序等形成数据线6a。
其次，如图11(c)所示，例如利用常压或减压CVD法形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜及氮化硅膜或氧化硅膜等构成的第三层间绝缘膜7，并使其覆盖数据线6a。该第三层间绝缘膜7的膜厚最好约为500-1500nm，800nm则更好。
其次，如图12(a)所示，利用反应刻蚀、反应离子束刻蚀等干刻蚀或湿刻蚀在像素开关用TFT30形成使像素电极9a与高浓度漏区1e电连接的接触孔8。
其次，如图12(b)所示，利用溅射处理等在第三层间绝缘膜7上淀积厚度约为50-200nm的ITO等透明导电性薄膜9。
其次，如图12(c)所示，利用光刻工序、刻蚀工序等形成像素电极9a。另外，本实施方式的液晶装置为反射型液晶装置时，可以用Al等反射率高的不透明材料来形成像素电极9a。
接着，在像素电极9a上涂敷聚酰亚胺系列的取向膜涂敷液后，通过在规定方向实施研磨处理等使其具有规定的预倾斜角，从而形成取向膜16。
TFT阵列基板10就是如此制造出来的。
下面说明对向基板20及利用TFT阵列基板10与对向基板20制造液晶面板的方法。
对于图2所示的对向基板20来说，用玻璃基板等透光性基板来作为基板主体20A，在基板主体20A的表面上形成遮光膜23及遮挡周边的遮光膜53。遮光膜23及遮挡周边的遮光膜53是溅射例如Cr、Ni、Al等金属材料后经过光刻工序、刻蚀工序而形成的。另外，这些遮光膜23、53除了上述金属材料以外还可以用将碳和Ti等掺入光抗蚀剂的黑树脂等材料形成。
其次，利用溅射法等在基板主体20A的整个表面上淀积厚度约为50-200nm的ITO等透明导电性薄膜，从而形成对向电极21。接着，在对向电极21的整个表面上涂敷聚酰亚胺等的取向膜涂敷液后，通过在规定方向实施研磨处理等使其具有规定的预倾斜角，从而形成取向膜22。
对向基板20就是如此制造出来的。
最后，用密封材料51将如前述所制造的TFT阵列基板10与对向基板20粘接，并使取向膜16与22相互对向。然后利用真空吸引法等将例如混合了多种向列液晶的液晶吸入到两个基板之间的空间里，从而形成具有规定厚度的液晶层50。这样就可以获得上述结构的液晶面板。
在这种液晶面板(电光装置)的制造方法中，尤其是在像素开关用TFT30、驱动电路用TFT31的制造方法中，由于形成沟道区1a’(1k’)等的半导体层1a是单晶硅层，所以与该半导体层1a是多晶硅层时不同，不需要用1000℃以上的高温处理来对其进行结晶化。
另外，由于是通过在热氧化膜2a上形成气相合成膜2b而构成了栅绝缘膜2，所以其肩部(图13所示半导体层1a的肩部40a的上侧部分)不会比其他部分薄很多，因此在该肩部也能够确保充分的耐压特性。因此可以提高该肩部的绝缘耐压特性，从而防止肩部的栅绝缘破坏。另外可以降低寄生晶体管效应，还因减少了对单晶硅层的应力而减少了缺陷的起因。
另外，对于形成栅绝缘膜2的工序来说，与以往相比只是增加了气相合成的成膜工序，因此并没有使工序复杂化，因而可以抑制成本并且可以抑制成品率的下降。
另外，由于是利用台面型隔离法来隔离单晶硅层，所以可以容易地形成单晶硅层并且可以形成窄的隔离区，因此能够良好地形成由利用该单晶硅层的晶体管构成的像素开关用TFT30和驱动电路用TFT31。
另外，尤其是对如此获得的像素开关用TFT30和驱动电路用TFT31的晶体管结构来说，例如像双栅结构那样在半导体层1a上形成多个栅电极时，可以防止如图16、17所示的因刻蚀残留物42a而使栅电极42、42之间短路的现象。即。本发明是像图13(a)所示那样在半导体层1a形成热氧化膜2a之后再像图13(b)所示那样利用气相合成法在其上面形成气相合成膜2b，因此即使热氧化膜2a侧部的下端部2A变细，形成的气相合成绝缘膜2b也会覆盖该变细的部分，因此在下端部2A上不会形成易产生刻蚀残留物的向内侧凹进很多的部分，因此可以防止因刻蚀残留物而使栅电极42、42之间短路的现象。
另外，如前所述，在本实施方式的液晶面板中，像素开关用TFT30是LDD结构，但是也可以不设低浓度源区1b及低浓度漏区1c，另外还可以采用不对低浓度源区1b及低浓度漏区1c注入杂质离子的补偿(off set)结构。另外还可以采用以栅电极为掩模来注入高浓度的杂质离子、自地形成高浓度源区及漏区的自对准型TFT。
另外，在本实施方式的液晶面板中，采用了在源和漏区之间只设置一个由像素开关用TFT30的扫描线3a的一部分构成的栅电极的单栅电极结构，但是也可以在源和漏区之间设置两个以上的栅电极。此时，使施加在各个栅电极上的信号为同一个信号。若构成这样的双栅或三栅以上的TFT，则可以防止沟道与源和漏区接和部的漏电流，从而减少截止时的电流。另外，若使这些栅电极中的至少一个为LDD结构或补偿结构，则可以进一步减少截止电流，从而获得稳定的开关元件。另外，如前所述，如此配置两个以上的栅电极时，可以防止因刻蚀残留物而使栅电极42、42之间短路的现象。
另外，在本实施方式的液晶面板中，像素开关用TFT30是N沟道型，但也可以使用P沟道型，进而可以形成N沟道型与P沟道型双方的TFT。
另外，在本实施方式的液晶面板中，在TFT阵列基板10的非显示区域设置了驱动电路用TFT31，但是也可以不在非显示区域设置驱动电路用TFT31，对此没有特别的限制。
另外，在本实施方式的液晶面板中，构成像素开关用TFT30的半导体层的厚度与构成驱动电路用TFT31的半导体层相同，但是其厚度也可以不同。
另外，在本实施方式的液晶面板中，TFT阵列基板10使用了SOI的技术，但是也可以不使用SOI的技术，对此没有特别的限制。另外，形成单晶半导体层的材料也不限于单晶硅，也可以使用化合物系列的单晶半导体等。
另外，在本实施方式的液晶面板中，使用石英基板、硬玻璃等透光性的基板作为TFT阵列基板10的基板主体10A，并通过形成遮光层11a来遮挡去向像素开关用TFT30的光，从而防止像素开关用TFT30被光照射，以此来抑制光漏电流，但是也可以使用非透光性的基板来作为基板主体10A，此时不用形成遮光层11a。
另外，在本实施方式的液晶面板中的形成存储电容器70的方法中，为了在半导体层之间形成电容而设置了作为布线的电容器线3b，但是也可以不设置电容器线3b，而是在像素电极9a与前级的扫描线3a之间形成电容。或者不形成第一存储电容器电极1f，而是在电容器线3b上隔着薄的绝缘膜形成另外的存储电容器电极。
另外，也可以以与数据线6a相同的Al膜或与扫描线3a相同的多晶硅膜为中继，将像素电极9a与高浓度漏区1e电连接。
另外，遮光层11a与多晶硅膜3连接，但是也可以通过与图10(d)所示的形成数据线的接触孔5的工序同时形成接触孔来连接金属膜6。另外，为了固定遮光层11a的电位，也可以不像上述那样使每个像素都有接触，而是在像素区域的周边取一个总括的接触。
另外，在本实施方式的液晶面板中，还可以在TFT阵列基板10上形成用于检查制造过程中或出厂时的该液晶装置的品质、缺陷等的检查电路等。
另外，也可以不在TFT阵列基板10上设置数据线驱动电路101及扫描线驱动电路104，而是通过设在TFT阵列基板10的周边部的各向异性导电膜与例如安装在TAB(带式自动键合)基板上的驱动用LSI进行电及机械的连接。
另外，根据例如TN(扭曲向列)模式、VA(垂直对准)模式、PDLC(聚合物分布液晶)模式等工作模式和常白模式/常黑模式等，分别在对向基板20的投射光入射的那一侧及TFT阵列基板10的出射光射出的那一侧按规定的方向设置偏振片、相位差片、偏振装置等。
另外，作为具有本发明晶体管的电光装置的液晶面板，既适用于反射型液晶面板也适用于透射型液晶面板。
另外，上述液晶面板例如可以用于彩色液晶投影机(投射型显示装置)。此时，三个液晶面板分别作为RGB用的光阀来使用，分别入射投射光即经过各个RGB分色用的分色镜分色的各色的光。因此在上述实施方式中没有在对向基板20设置滤色器。但是可以在与没有形成遮光膜23的像素电极9a对向的规定区域将RGB的滤色器与其保护膜一起形成在对向基板20上。这样，可以将各实施方式的液晶面板用于除液晶投影机以外的直视型或反射型的彩色液晶电视等彩色液晶装置。
另外，在对向基板20上形成微透镜时，可以使一个像素对应一个微透镜。这样可以通过提高入射光的聚光效率来实现明亮的液晶面板。进而还可以在对向基板20上淀积折射率不同的几层干涉层，利用光的干涉来形成RGB分色的分色滤色器。这种带有分色滤色器的对向基板能够实现更加明亮的彩色液晶装置。
另外，具有本发明晶体管的电光装置不只适用于上述的液晶面板，也适用于有机电致发光装置、电泳装置、等离子体显示装置等。
另外，本发明的半导体器件的晶体管具有像上述像素开关用TFT30那样的结构、即栅绝缘膜2为至少由通过将单晶硅层(单晶半导体层)热氧化而形成的热氧化膜2a和气相合成绝缘膜2b构成的两层以上的层叠结构，只要具有这种晶体管，就能够适用于存储器等任何半导体器件。
电子设备
下面说明具有利用上述实施方式的制造方法获得的液晶面板的电子设备的例子。
图14是示出了作为使用上述实施方式的电光装置(液晶装置)的电子设备的其他例子的便携式电话机的斜视图。在图14中，标号1000表示便携式电话机的主体，标号1001表示使用上述液晶装置的液晶显示部。
图14所示的电子设备(便携式电话机)具有上述各实施方式的液晶装置，因此是具有可靠性高的优质的显示部的电子设备。
另外，本发明的电子设备除了适用于便携式电话机以外，还适用于例如投影型显示装置、具有使用上述液晶显示装置的液晶显示部的手表型电子设备、文字处理器、电脑等便携式信息处理装置。
另外，本发明的技术范围并不限于上述实施方式，在不脱离本发明的思想的范围内可以添加各种各样的变更，这是理所当然的。

Claims (9)

1.一种晶体管，至少具有形成有沟道区及源和漏区的单晶半导体层和在上述单晶半导体层上隔着栅绝缘膜设置的栅电极，其特征在于，
上述栅绝缘膜具有形成在上述单晶半导体层的上面及侧面的热氧化膜和形成在该热氧化膜上的至少一层气相合成绝缘膜；
上述热氧化膜和气相合成绝缘膜的合计的膜厚为60nm-80nm；
上述单晶半导体层的膜厚为15nm-60nm；
上述热氧化膜，其膜厚为5nm-20nm，并且其在上述单晶半导体层的侧面中的上端部及下端部比在该单晶半导体层的上面及侧面的中央部形成得薄；
上述气相合成绝缘膜形成为覆盖上述热氧化膜的上面及侧面。
2.根据权利要求1所述的晶体管，其特征在于，上述单晶半导体层由单晶硅构成。
3.根据权利要求1或2所述的晶体管，其特征在于，上述单晶半导体层是台面型。
4.一种晶体管的制造方法，在单晶半导体层上形成沟道区及源和漏区，并在该单晶半导体层上隔着栅绝缘膜形成栅电极，其特征在于，上述栅绝缘膜的形成工序至少包括以下工序：
将上述单晶半导体层热氧化而在其上面及侧面形成热氧化膜，使该热氧化膜在上述单晶半导体层的侧面中的上端部及下端部比在该单晶半导体层的上面及侧面的中央部形成得薄，并使该热氧化膜的膜厚为5nm-20nm，而且使上述单晶半导体层的膜厚为15nm-60nm的工序，和
利用气相合成法以覆盖上述热氧化膜的上面及侧面的方式形成气相合成绝缘膜，使该气相合成绝缘膜和上述热氧化膜的合计的膜厚为60nm-80nm的工序。
5.根据权利要求4所述的晶体管的制造方法，其特征在于，上述将单晶半导体层热氧化而在其上面及侧面形成热氧化膜的工序是并用干热氧化处理和湿热氧化处理来进行的。
6.一种电光装置，其特征在于具有权利要求1-3中任意一项所述的晶体管或由权利要求4或5所述的制造方法获得的晶体管。
7.一种电光装置，其在相互对向的一对基板之间夹持电光物质，其特征在于，在作为显示区域的区域设置了开关元件，该开关元件是权利要求1-3中任意一项所述的晶体管或由权利要求4或5所述的制造方法获得的晶体管。
8.一种半导体器件，其特征在于具有权利要求1-3中任意一项所述的晶体管或由权利要求4或5所述的制造方法获得的晶体管。
9.一种电子设备，其特征在于具有权利要求6或7所述的电光装置、或权利要求8所述的半导体器件。
CNB2004100010495A 2003-01-23 2004-01-16 晶体管及其制造方法、电光装置、半导体器件及电子设备 Expired - Fee Related CN1287469C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003015100 2003-01-23
JP015100/2003 2003-01-23
JP2003199207A JP2004281998A (ja) 2003-01-23 2003-07-18 トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP199207/2003 2003-07-18

Publications (2)

Publication Number Publication Date
CN1518129A CN1518129A (zh) 2004-08-04
CN1287469C true CN1287469C (zh) 2006-11-29

Family

ID=32828876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100010495A Expired - Fee Related CN1287469C (zh) 2003-01-23 2004-01-16 晶体管及其制造方法、电光装置、半导体器件及电子设备

Country Status (5)

Country Link
US (1) US20040155244A1 (zh)
JP (1) JP2004281998A (zh)
KR (1) KR100570405B1 (zh)
CN (1) CN1287469C (zh)
TW (1) TWI293498B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453021B2 (ja) * 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
EP1727194A1 (en) * 2005-05-27 2006-11-29 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for high topography patterning
JP4908947B2 (ja) * 2005-07-11 2012-04-04 キヤノン株式会社 変換装置、放射線検出装置、及び放射線検出システム
JP4453693B2 (ja) * 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
JPWO2007086111A1 (ja) * 2006-01-25 2009-06-18 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4407685B2 (ja) 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法
JP4362834B2 (ja) * 2006-10-11 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
JP5439837B2 (ja) 2009-02-10 2014-03-12 ソニー株式会社 表示装置
PL2491555T3 (pl) * 2009-10-20 2014-08-29 Fraunhofer Ges Forschung Wielotrybowy kodek audio
KR101622733B1 (ko) * 2009-12-21 2016-05-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR20130076286A (ko) * 2011-12-28 2013-07-08 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
CN103489830B (zh) * 2012-06-08 2016-10-05 北大方正集团有限公司 一种集成电路的制作方法
US10128238B2 (en) * 2016-08-09 2018-11-13 International Business Machines Corporation Integrated circuit having oxidized gate cut region and method to fabricate same
CN106505094A (zh) * 2016-11-11 2017-03-15 电子科技大学 晶圆及其制备方法
JP6562044B2 (ja) * 2017-07-28 2019-08-21 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の製造方法
CN112750363B (zh) * 2019-10-30 2023-04-07 北京小米移动软件有限公司 显示组件、显示模组、制作方法及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022458A (en) * 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6011275A (en) * 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JPH10214974A (ja) * 1997-01-28 1998-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
TW486581B (en) * 1998-01-06 2002-05-11 Seiko Epson Corp Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1217417C (zh) * 1999-12-10 2005-08-31 株式会社半导体能源研究所 半导体器件及其制造方法
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2004281998A (ja) 2004-10-07
TW200423298A (en) 2004-11-01
KR20040067944A (ko) 2004-07-30
KR100570405B1 (ko) 2006-04-11
CN1518129A (zh) 2004-08-04
US20040155244A1 (en) 2004-08-12
TWI293498B (en) 2008-02-11

Similar Documents

Publication Publication Date Title
CN1287469C (zh) 晶体管及其制造方法、电光装置、半导体器件及电子设备
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN1204441C (zh) 电光装置及其制造方法和投射型显示装置、电子装置
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1153180C (zh) 电光装置及其制造方法和电子装置
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1229668C (zh) 基板装置、它的检测方法、电光器件及其制造方法
CN2687713Y (zh) 电光装置和电子设备
CN1196184C (zh) 半导体器件及其形成方法
CN1286493A (zh) 半导体器件及其制造方法
CN1516288A (zh) 半导体器件及其制造方法、层离方法、以及转移方法
CN1162747C (zh) 电光装置、电子装置、电光装置用基板和电光装置用基板的制造方法以及遮光膜
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
CN1533561A (zh) 显示装置及其制造方法
CN1292100A (zh) 电光学装置及其制造方法和电子机器
CN1187838C (zh) 电光装置的制造方法
CN1319832A (zh) 电光装置、其制造方法和电子设备
CN1532600A (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1184512C (zh) 电光装置及其制造方法
CN1722449A (zh) 半导体器件用基板、其制造方法及其应用
CN1530701A (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1450631A (zh) 电光装置、半导体装置及它们的制造方法和投影装置与电器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20110116