CN1310067C - 基板及其制造方法、电光装置用基板、电光装置和电子设备 - Google Patents

Abstract

本发明的带检查元件的基板的特征在于，具备：分别形成成膜图案的多个成膜层；分别在上述多个成膜层之间形成的层间膜；由与上述多个成膜层中的至少1个成膜层的各成膜图案相同的材料在检查元件形成区域形成的检查元件图案；在平坦化的最上层的层间膜的上述检查元件形成区域形成的、使与上述检查元件图案连接的多个焊盘露出的开孔部；以及由与上述多个成膜层中的指定的成膜层的各成膜图案相同的材料在上述多个焊盘的下方形成的虚设图案。

Description

基板及其制造方法、电光装置用基板、电光装置和电子设备

技术领域

本发明涉及多层结构的基板，尤其是TFT基板及在使用了它的液晶装置等中最适合的带检查元件的基板及其制造方法、以及电光装置用基板和电光装置。

背景技术

液晶装置通过将液晶封入玻璃基板、石英基板等2枚基板间而构成。在液晶装置中，在一方的基板上将例如薄膜晶体管(Thin Film Transistor，以下，称为TFT)等有源元件及像素电极配置成矩阵状，在另一方的基板上配置对向电极(透明电极(ITO(铟锡氧化物)))，并通过根据图像信号使封入两基板间的液晶层的光学特性发生变化，从而可以进行图像显示。

在使用了有源元件的有源矩阵驱动方式的液晶装置等的电光装置中，其结构是与分别纵横排列的多个扫描线(栅极线)和数据线(源极线)的各交叉点对应地，将像素电极及开关元件设置到基板(有源矩阵基板)上。

TFT元件等开关元件随供给栅极线的导通信号而导通，将经由源极线供给的图像信号写入像素电极(透明电极(ITO))。由此，就将基于图像信号的电压施加到像素电极与对向电极彼此之间的液晶层上，从而使液晶分子的排列发生变化。这样，就使像素的透过率发生变化，从而使透过像素电极和液晶层的光随着图像信号而变化，进行图像显示。

然而，在将构成TFT基板等的元件基板的各元件形成在基板上的1个平面上时，元件的占有面积增大，像素电极部分的面积会减小，从而使像素开口率降低。因此，以往是采用将各元件分开形成在多个层上、并在各层(成膜层)之间配置层间绝缘膜从而使成膜层之间电气绝缘那样的叠层结构。

即，元件基板是通过在玻璃或石英基板上层叠具有规定的图案的半导体薄膜、绝缘性薄膜或导电性薄膜等各成膜层而构成的。是通过对每一成膜层反复地进行各种膜的成膜工序和光刻工序而形成TFT基板的。例如，在TFT基板上层叠构成TFT元件的半导体层、数据线等的配线(布线)层及由ITO膜构成的像素电极层等成膜层。

在元件基板上，除了器件本身的成膜图案以外，有时还形成称为测试元件群(test element group)的检查元件的图案(以下，称为检查元件图案)。检查元件是为了在完成之后测定器件的合格率、或为了解决器件特性能劣化时的问题、为了测定晶体管特性、接触电阻等而形成的。例如，作为检查元件图案在像素区域的外侧也以同样的结构形成由像素区域的晶体管、接触孔和配线(布线)等构成的元件群，通过对该检查元件图案进行检查，即可用于进行工序的管理。

另外，检查元件图案可经由作为在检查元件形成区域的成膜层上形成的输出端的PAD(焊盘)从器件的表面侧取得特性等。

然而，与各层的成膜图案对应地，在成膜层的叠层结构的表面具有凹凸。当这样的凹凸发生在与液晶层接触的层上时，容易发生液晶的取向不良。因此，在与液晶层靠近的层的下层，有时要进行使层间绝缘膜平坦化的平坦化处理。例如，对像素电极层的下层的层间绝缘膜利用CMP(化学机械研磨)等进行研磨实现平坦化。

然而，在未进行CMP时，各层的膜厚的偏差约在5％以内，与此相对，当实施了CMP时，层间绝缘膜的膜厚各部分将随着由成膜图案引起的凹凸而显著地变化。这时的膜厚的偏差甚至会达20～30％。这样，在厚的层间绝缘膜之下的层上形成的PAD(以下，称为深的PAD)和在薄的层间绝缘膜之下形成的PAD(以下，称为浅的PAD)距器件表面的距离会有显著的不同。这样，在为了使用于检测检查元件的特性的2个PAD露出而通过腐蚀将层间绝缘膜除去的情况下，有时要是仅通过1次的腐蚀工序则仅能在浅的PAD上形成接触孔，而不能完全地形成深的PAD的接触孔。另外，相反，若想形成深的PAD的接触孔，则在进行过腐蚀时浅的PAD又会被完全腐蚀除去。即，由于CMP处理，PAD的深度不同，从而存在着不能由1个工序开设出达到2个PAD的接触孔这样的问题。

然而，为了检测器件内的接触孔的接触电阻，可以考虑在检查元件形成区域形成接触孔。即在检查元件形成区域形成与器件内的接触孔对应的接触孔。这时，在未通过CMP进行平坦化处理的情况下，通过测定检查元件形成区域内的接触孔的接触电阻，可以推断器件内的接触孔的接触电阻。

然而，在通过CMP进行了平坦化处理的情况下，由于各层的成膜图案的关系，存在着有时以器件表面为基准的器件内的接触孔的位置(深度)与在检查元件形成区域形成的接触孔的深度不同，即便测定了检查元件形成区域的接触孔的接触电阻也不能推断器件内的接触孔的接触电阻这样的问题。

此外，关于具有检查元件的基扳，有专利文献1所述的基板。但是，即便在该提案中，也存在与上述同样的问题。

发明内容

本发明就是鉴于上述问题而提出的，其目的在于提供在检查元件形成区域通过在检查元件图案和PAD之下形成与器件内的成膜层相同的成膜层而能够可靠地推断成膜图案的特性、同时可以通过1次的腐蚀而使PAD可靠地露出的带检查元件的基板及其制造方法、以及电光装置用基板和电光装置。

本发明的电光装置用基板，其特征在于，具备：由配置在带检查元件的基板上的成膜层形成的多个层间膜下侧配线图案；在上述多个层间膜下侧配线图案之上形成的、表面被平坦化的层间膜；与上述多个层间膜下侧配线图案的一部分对应地在上述平坦化的层间膜上形成的多个接触孔；以及设置在上述基板和上述多个层间膜下侧配线图案之间、与上述多个接触孔的各个区域对应的厚度相同或大致相同的叠层膜。

根据这样的结构，在形成接触孔的层间膜的下侧配线图案中，可以使基板表面距任意基准面的高度在基板面的整个区域内成为相同的高度，即便在利用CMP对层间膜进行平坦化处理之后，在层间膜上形成的多个接触孔的长度也相同或大致相同。由此，通过1次的层间膜除去工序，就可以均匀地开设所有的接触孔。

本发明的电光装置用基板，其特征在于，在带检查元件的基板表面的一部分有凹陷的基板上具备：由配置在上述凹陷的区域和其他区域中的至少一方的成膜层形成的多个层间膜下侧配线图案；在上述多个层间膜下侧配线图案的正上方形成的、表面被平坦化的层间膜；与上述多个层间膜下侧配线图案的一部分对应地在上述平坦化的层间膜上形成的多个接触孔；以及设置在上述基板和上述多个层间膜下侧配线图案之间的、从与上述多个接触孔的各个区域对应的厚度中减去基板表面的法线方向的上述凹陷量后的值相同或大致相同的叠层膜。

这里，所谓基板表面的法线方向的凹陷量，就是指以基板的原来的表面即最大高度的面为基准面的基板表面通过例如腐蚀等处理形成的沟槽区域的沟槽的深度。

按照这样的结构，即便在基板表面的一部分被削去的有凹陷的基板上，在形成接触孔的层间膜的下侧配线图案中，也可以使距基板表面的基准面的高度在基板面整个区域内成为相同的高度，从而即便在对层间膜利用CMP进行平坦化处理之后，在层间膜上形成的多个接触孔的长度也会相同或大致相同。这样，通过1次的层间膜除去工序就可以均匀地开设甚至包括检查元件形成区域的所有的接触孔。

本发明的带检查元件的基板，其特征在于，具备：分别形成成膜图案的多个成膜层；分别在上述多个成膜层之间形成的层间膜；由与上述多个成膜层中的至少1个成膜层的各成膜图案相同的材料在检查元件形成区域形成的检查元件图案；在平坦化的最上层的层间膜的上述检查元件形成区域形成的、露出与上述检查元件图案连接的多个焊盘的开孔部；以及由与上述多个成膜层中的指定的成膜层的各成膜图案相同的材料在上述多个焊盘各自的下方形成的虚设图案。

按照这样的结构，分别形成成膜图案的多个成膜层具有多层结构，在各成膜层之间形成层间膜。检查元件形成区域具有由与成膜图案相同的材料形成的检查元件图案。检查元件图案与多个焊盘连接。焊盘上的层间膜被除去后形成开孔部，焊盘通过该开孔部而露出。经由开孔部将例如检查装置与多个焊盘连接，由此取得检查元件图案的电气特性。在多个焊盘的下方，由与指定的成膜层的各成膜图案相同的材料分别形成虚设图案。通过适当地设定构成各焊盘下方的虚设图案的成膜层的膜厚的和，可以使从平坦化后的层间膜表面到多个焊盘的距离一致。由此，通过1个工序就可以进行使多个焊盘露出的层间膜的除去处理。

另外，其特征在于：上述虚设图案，在形成从上述平坦化的层间膜的表面到上述多个焊盘的上述开孔部时，独立地控制上述多个焊盘距上述平坦化的层间膜的表面的距离，使得通过1次的层间膜除去工序应露出的上述多个焊盘都可以露出。

按照这样的结构，通过适当地形成虚设图案，可以独立地控制多个焊盘距上述平坦化的层间膜的表面的距离。由此，通过1次的层间膜除去工序就可以使多个焊盘露出。

另外，其特征在于，上述虚设图案，在上述多个焊盘的下方相互独立地形成，使得上述多个焊盘距上述平坦化的层间膜的表面的距离一致。

按照这样的结构，虚设图案被分别在多个焊盘的下方独立地形成。这样，即便是在例如像检查元件图案的垂直位置不同的情况等的那样、如果未配置虚设图案则多个焊盘之间的垂直位置就会不同的情况下，也可以使多个焊盘距被平坦化的层间膜的表面的距离一致。

另外，其特征在于：上述虚设图案，在上述多个焊盘的下方，由相互相同的成膜层的成膜图案形成。

按照这样的结构，因为在多个焊盘的下方形成相同的成膜层的成膜图案，所以，可以使多个焊盘距被平坦化的层间膜的表面的距离一致。

另外，其特征在于，上述虚设图案，在上述多个焊盘的下方形成为分离的2个图案。

按照这样的结构，可以使虚设图案的尺寸比由连续的1个图案形成时小，从而可以减小应力，防止发生裂纹等。

另外，其特征在于，上述开孔部通过对上述平坦化的层间膜的腐蚀而被除去，上述虚设图案，具有可以允许对上述多个焊盘的过腐蚀的余量，独立地控制上述多个焊盘与上述平坦化的层间膜的表面的各距离。

按照这样的结构，即使在多个焊盘与上述平坦化的层间膜的表面的各距离多少有些不同的情况下，仅有一方的焊盘在运行的范围内被过腐蚀，可以通过1次的腐蚀工序而使多个的焊盘的两方露出。

本发明的带检查元件的基板，其特征在于，具备：分别形成成膜图案的多个成膜层；分别在上述多个成膜层之间形成的层间膜；在上述多个成膜层中的指定的配线层上的平坦化的层间膜上形成的、与上述配线层电气连接的第1接触孔；在上述指定的配线层的成膜工序中由与上述配线层的成膜图案相同的材料在检查元件形成区域形成的配线图案；在上述配线图案上的上述平坦化的层间膜上形成的、与上述配线图案电气连接的第2接触孔；在平坦化的最上层的层间膜的上述检查元件形成区域形成的、使通过上述第2接触孔与上述配线图案连接的焊盘露出的开孔部；以及在上述配线图案的下方形成的虚设图案。

按照这样的结构，分别形成成膜图案的多个成膜层具有多层结构，在各成膜层之间形成层间膜。在多个成膜层中的指定的配线层上形成平坦化的层间膜，在该层间膜上形成与配线层电气连接的第1接触孔。另一方面，在指定的配线层的成膜工序中，由与配线层的成膜图案相同的材料在检查元件形成区域形成配线图案。在配线图案上的平坦化的层间膜上形成与配线图案电气接触的第2接触孔。该配线图案经由第2接触孔与焊盘连接。除去焊盘上的层间膜而形成开孔部，通过该开孔部露出焊盘。通过经由开孔部将例如检查装置与焊盘连接，经由配线图案取得第2接触孔的电气特性。在配线图案的下方，由与指定的成膜层的各成膜图案相同的材料形成虚设图案。通过适当地设定构成配线图案下方的虚设图案的成膜层的膜厚之和，可以使从平坦化的层间膜表面到配线图案的距离与从平坦化的层间膜表面到配线层的距离一致。由此，通过检查第2接触孔即可推断配线层上的第1接触孔的特性。

另外，其特征在于，上述虚设图案，在上述配线图案的下方形成，使得从上述平坦化的层间膜的表面到上述配线层的距离与从上述平坦化的层间膜的表面到上述配线图案的距离一致。

按照这样的结构，可以使第2接触孔与第1接触孔的特性一致，通过检查元件形成区域的第2接触孔的特性检查，即可推断第1接触孔的特性。

另外，其特征在于，上述虚设图案，由与在上述指定的配线层的下方形成的成膜层的各成膜图案相同的材料在上述配线图案的下方形成。

按照这样的结构，可以使从平坦化的层间膜的表面到配线层的距离与从平坦化的层间膜的表面到配线图案的距离一致。

另外，其特征在于，上述虚设图案，从上述成膜层的各成膜图案的至少一部分延伸。

按照这样的结构，位于检查元件形成区域之下的虚设图案，与在像素区域或其他驱动区域的指定的配线层的下方形成的成膜层的各成膜图案电位相同，因此，由虚设图案产生的寄生电容的等条件也与像素区域以及其他驱动区域的条件相同，从而可以进行甚至寄生电容等的条件都一致的高精度的检测。

另外，本发明的带检查元件的基板的制造方法，其特征在于，包括：由与层叠的多个成膜层中的指定的成膜层的各成膜图案相同的材料形成用于控制检查元件形成区域的多个焊盘形成区域的高度的多个虚设图案的工序；在上述指定的成膜层上形成层间膜的工序；与上述成膜图案的形成工序同时在检查元件形成区域形成检查元件图案的工序；以及在平坦化的最上层的层间膜的上述检查元件形成区域形成开孔部而使与上述检查元件图案连接的多个焊盘露出的工序。

按照这样的结构，在检查元件图案的下层为了控制多个焊盘形成区域的高度而形成多个虚设图案。检查元件图案在成膜图案的形成工序的同时，被形成在检查元件形成区域。在平坦化的最上层的层间膜的检查元件形成区域形成开孔部，从而露出与检查元件图案连接的多个焊盘。多个焊盘的高度由虚设图案控制，可以由1个工序形成在层间膜上形成的开孔部，以露出多个焊盘。

另外，本发明的带检查元件的基板的制造方法，其特征在于，包括：由与层叠的多个成膜层中的指定的成膜层的各成膜图案相同的材料形成用于控制检查元件形成区域的接触孔形成区域的高度的虚设图案的工序；在形成上述多个成膜层中的指定的配线层的同时，在上述指定的配线层的成膜工序中由与上述配线层的成膜图案相同的材料在检查元件形成区域形成配线图案的工序；在上述配线层上的平坦化的层间膜上形成第1接触孔使之可以与上述配线层导通，同时，在上述配线图案上的上述平坦化的层间膜上形成第2接触孔使之可以与上述配线图案导通的工序；以及在平坦化的最上层的层间膜的上述检查元件形成区域形成开孔部而使与上述第2接触孔连接的焊盘露出的工序。

按照这样的结构，在检查元件形成区域形成用于控制接触孔形成区域的高度的虚设图案。在该虚设图案上形成配线图案。进而在配线图案上的平坦化的层间膜上形成第2接触孔。通过适当地设定虚设图案，例如可以使配线图案的垂直位置与配线层的垂直位置一致。

由此，就可以使第2接触孔的特性与配线层上的第1接触孔的特性一致，从而可以利用在检查元件形成区域形成的焊盘，根据第2接触孔的特性来推断第1接触孔的特性。

本发明的电光装置用基板，其特征在于，具备：与平面配置成格子状的多个数据线和多个扫描线的各交叉点对应地形成像素电极的成膜图案的像素电极层；形成上述多个数据线的成膜图案的第1成膜层；形成上述多个扫描线的成膜图案及用于将信号供给上述像素电极的开关元件的成膜图案的第2成膜层；分别在上述像素电极层、上述第1成膜层和上述第2成膜层之间形成的层间膜；由与上述像素电极层、上述第1成膜层和上述第2成膜层中的至少1个或其他成膜层的各成膜图案相同的材料在检查元件形成区域形成的检查元件图案；在平坦化的最上层的层间膜的上述检查元件形成区域形成的、使与上述检查元件图案连接的多个焊盘露出的开孔部；以及由与上述多个成膜层中的指定的成膜层的各成膜图案相同的材料在上述多个焊盘的每个下方形成的虚设图案。

按照这样的结构，形成像素电极层、数据线的成膜图案的第1成膜层和扫描线的成膜图案的第2成膜层。使用与这些成膜层或其他成膜层的成膜图案相同的材料形成检查元件图案。与检查元件图案连接的多个焊盘由虚设图案规定垂直位置。由此，就可以利用检查元件形成区域的焊盘检查各成膜层的特性等。

另外，本发明的电光装置用基板，其特征在于，上述虚设图案，从上述多个成膜层中的指定的成膜层的各成膜图案的至少一部分延伸。按照这样的结构，例如在上述虚设图案位于检查元件形成区域之下的情况下，虚设图案与在像素区域或其他驱动区域的指定的配线层的下方形成的成膜层的各成膜图案处于相同电位，因此，由虚设图案产生的寄生电容等的条件也与像素区域以及其他驱动区域的条件相同，从而可以进行与寄生电容等的条件相符合的高精度的检查。

另外，本发明的电光装置用基板，其特征在于，具备：与平面配置成格子状的多个数据线和多个扫描线的各交叉点对应地形成像素电极的成膜图案的像素电极层；形成上述多个数据线的成膜图案的第1成膜层；形成上述多个扫描线的成膜图案和用于将信号供给上述像素电极的开关元件的成膜图案的第2成膜层；分别在上述像素电极层、上述第1成膜层和上述第2成膜层之间形成的层间膜；在上述像素电极层、上述第1成膜层和上述第2成膜层中的至少1个或其他成膜层中的指定的配线层上的平坦化的层间膜上形成的、与上述配线层电气连接的第1接触孔；在上述指定的配线层的成膜工序中由与上述配线层的成膜图案相同的材料在检查元件形成区域形成的配线图案；在上述配线图案上的平坦化的层间膜上形成的与上述配线图案电气连接的第2接触孔；在平坦化的最上层的层间膜的上述检查元件形成区域形成的、使通过上述第2接触孔与上述配线图案连接的焊盘露出的开孔部；以及在上述配线图案的下方形成的虚设图案。

按照这样的结构，形成像素电极层、数据线的成膜图案的第1成膜层和扫描线的成膜图案的第2成膜层。使用与这些成膜层或其他成膜层的成膜图案相同的材料形成配线图案。配线图案通过在平坦化的层间膜上形成的第2接触孔与焊盘连接。配线图案由在其下方形成的虚设图案规定垂直位置。由此，就可以使第2接触孔的特性与配线层上的第1接触孔的特性一致，从而可以利用检查元件形成区域的焊盘推断第1接触孔的特性。

另外，本发明的电光装置，其特征在于：利用上述电光装置用基板而构成。另外，本发明的电子设备，其特征在于：利用上述电光装置而构成。

按照这样的结构，可以通过1个工序来形成焊盘，同时能够可靠地检查包含接触电阻的各种电气特性，从而获得效率高且电气特性优异的装置。

附图说明

图1是表示本发明实施例1的带检查元件的基板的检查元件形成部分的剖面结构的说明图。

图2是将使用作为本实施例的电光装置用基板的液晶装置用基板构成的作为电光装置的液晶装置，与在其上形成的各构成要素一起，从对向基板一侧看的平面图。

图3是在图2的H-H’线的位置，将在使元件基扳与对向基板相互粘贴并封入液晶的组装工序结束之后的液晶装置切断所示的剖面图。

图4是构成液晶装置的像素区域的多个像素的各种元件、配线等的等效电路图。

图5是详细表示液晶装置的像素结构的剖面图。

图6是对在本实施例的TFT基板上形成的相邻的多个像素表示各层的成膜图案的平面图。

图7是表示图6中的主要部分的成膜图案的平面图。

图8是利用剖面图按工序顺序表示液晶装置用基板的制造方法的工序图。

图9是利用剖面图按工序顺序表示液晶装置用基板的制造方法的工序图。

图10是表示检查元件形成区域的制造方法的流程图。

图11是表示本发明的实施例2的说明图。

图12是详细表示利用具有平坦化的多个成膜层的元件基板构成的液晶装置的像素结构的剖面图。

图13是表示实施例2的变形例的说明图。

图14是表示本发明的实施例3的说明图。

图15是投射型彩色显示装置的示意性的剖面图。

标号说明

D1、D2      虚设图案       111、112        PAD

113         层间绝缘膜     114、115        开孔部

具体实施方式

下面，参照附图详细说明本发明的实施例。图1是用于说明本发明实施例1的带检查元件的基板的检查元件形成区域的剖面结构的说明图。本实施例作为带检查元件的基板是应用于电光装置用基板即TFT基板等的液晶装置用基板。图2是将使用作为本实施例的电光装置用基板的液晶装置用基板构成的作为电光装置的液晶装置，与在其上形成的各构成要素一起，从对向基板一侧看的平面图。图3是在图2的H-H’线的位置，将在使元件基板与对向基板相互粘贴并封入液晶的组装工序结束之后的液晶装置切断所示的剖面图。图4是构成液晶装置的像素区域(元件区域)的多个像素中的各种元件、配线等的等效电路图。图5是详细表示液晶装置的像素结构的剖面图。另外，图6是对在本实施例的TFT基板上形成的相邻的多个像素表示各层的成膜图案的平面图。图7是表示图6中的主要部分的成膜图案的平面图。图8和图9是利用剖面图按工序顺序表示液晶装置用基板的制造方法的工序图。此外，在上述各图中，将各层或各部件作成在图面上可以识别的大小，所以，使各层或各部件的大小比例分别不同。

检查元件被形成在像素区域(也称为元件区域)以外的区域。在本实施例中，在检查元件形成区域，不仅形成检查元件图案和层间绝缘膜，而且还在检查元件图案的下层形成与像素区域相同的成膜图案，由此使以器件表面为基准的1对PAD的位置(深度)大致一致，从而可以通过1次的腐蚀工序来形成1对PAD。

首先，参照图2～图4对利用本实施例的液晶装置用基板构成的液晶装置的全体结构进行说明。

如图2和图3所示，液晶装置是通过将液晶50封入作为元件基板的TFT基板10与对向基板20之间而构成的。在TFT基板10上，构成像素的像素电极(ITO)9a等被配置成矩阵状。另外，在对向基板20上，在整个面上设置有对向电极(ITO)21。图4表示构成像素的TFT基板10上的元件的等效电路。

如图4所示，在像素区域中，多条扫描线11a与多条数据线6a交叉地配置，在由扫描线11a和数据线6a所划分的区域，像素电极9a被配置成矩阵状。并且，与扫描线11a与数据线6a的各交叉部分对应地设置TFT30，像素电极9a与该TFT30连接。

TFT30随扫描线11a的导通信号而导通，这样，供给数据线6a的图像信号就被供给像素电极9a。像素电极9a与设置在对向基板20上的对向电极21之间的电压被施加到液晶50上。另外，与像素电极并联地设置有存储电容70，通过存储电容70，像素电极9a的电压可以保持比施加源极电压的时间长例如3个数量级的时间。利用存储电容70改善了电压保持特性，从而可以进行高对比度的图像显示。

图5是着眼于1个像素的液晶装置的示意剖面图，图6和图7是表示各层的成膜图案的平面图。

在图6中，像素电极9a在TFT基板10上呈矩阵状设置有多个(由虚线表示轮廓)，沿像素电极9a的纵横的边界分别设置有数据线6a和扫描线11a。如后所述，数据线6a由包含铝膜等的叠层结构构成，扫描线11a由例如导电性的多晶硅膜等构成。另外，扫描线11a和与半导体层1a中由向图中右上方向倾斜的斜线区域所示的沟道区1a’相对的栅电极3a电气连接。即，在扫描线11a与数据线6a的交叉的地方，与扫描线11a连接的栅电极3a和沟道区1a被相对配置，从而分别构成像素开关用的TFT30。

如作为图6的A-A’线的剖面图的图5所示，电光装置具有例如由石英基板、玻璃基板、硅基板构成的TFT基板10，和与其相对配置的例如由玻璃基板或石英基板构成的对向基板20。

如图5所示，在TFT基板10的一侧设置有像素电极9a，在其上侧，设置有实施过摩擦处理等指定的取向处理的取向膜16。像素电极9a由例如ITO膜等透明导电性膜构成。另一方面，在对向基板20的一侧，遍及其整个面地设置有对向电极21，并在其整个面上设置有实施过摩擦处理等指定的取向处理的取向膜22。对向电极21与上述像素电极9a一样，由例如ITO膜等透明导电性膜构成，取向膜16和22由例如聚酰亚胺等透明的有机膜构成。

在这样相对配置的TFT基板10和对向基板20之间，在由密封材料52(参见图2和图3)所包围的空间中封入液晶等电光物质，形成液晶层50。液晶层50在未施加来自像素电极9a的电场的状态下，由于取向膜16和22形成指定的取向状态。液晶层50例如由一种或混合有多种向列液晶的电光物质构成。密封材料52是用于使TFT基板10和对向基板20在它们的周边相互粘贴的、由例如光硬化性树脂或热硬化性树脂构成的粘接剂，混入有使两基板间的距离为指定值的玻璃纤维或玻璃珠等隔离垫。

另一方面，在TFT基板10上，除了像素电极9a和取向膜16外，包括它们的各种结构被形成为叠层结构。如图5所示，该叠层结构从下开始顺次由包含扫描线11a的第1层(成膜层)、包含包括栅电极3a的TFT30等的第2层、包含存储电容70的第3层、包含数据线6a等的第4层、包含屏蔽层400等的第5层和包含上述像素电极9a和取向膜16等的第6层(最上层)构成。另外，分别在第1层和第2层之间设置基底绝缘膜12、在第2层和第3层之间设置第1层间绝缘膜41、在第3层和第4层之间设置第2层间绝缘膜42、在第4层和第5层之间设置第3层间绝缘膜43、在第5层和第6层之间设置第4层间绝缘膜44，以防止上述各要素间发生短路。另外，在所述各种绝缘膜12、41、42、43及44上，还设置有将例如TFT30的半导体层1a中的高浓度源极区域1d与数据线6a电气连接的接触孔等。下面，从下侧开始顺次说明所述各结构要素。

在第1层上，设置有由包含例如Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)等高熔点金属中的至少一种的金属单体、合金、金属硅化物、多晶硅化物、将它们层叠而成的叠层体或由导电性多晶硅等构成的扫描线11a。

扫描线11a从平面看沿图6的X方向被图案形成为带状。若更详细地看，带状的扫描线11a具有沿图6的X方向延伸的本线部和在数据线6a或屏蔽层400延伸的图6的Y方向延伸的突出部。另外，从相邻的扫描线11a延伸的突出部彼此不连接，因此，该扫描线11a成为1条1条分离的形式。

这样，扫描线11a就具有一起控制位于同一行的TFT30的通/断的功能。另外，由于该扫描线11a被形成为大致将未形成像素电极9a的区域覆盖，所以还具有将从下侧向TFT30入射的光遮蔽的功能。这样，就可以抑制TFT30的半导体层1a发生光漏电流，从而可以进行无闪烁等的高品质的图像显示。

在第2层上，设置有包含栅电极3a的TFT30。如图5所示，TFT30具有LDD(轻掺杂漏)结构，作为其构成要素，具有上述栅电极3a、由例如多晶硅膜构成且由栅电极3a的电场形成沟道的半导体层1a的沟道区1a’、包含将栅电极3a和半导体层1a绝缘的栅极绝缘膜的绝缘膜2、半导体层1a的低浓度源极区域1b及低浓度漏极区域1c以及高浓度源极区域1d和高浓度漏极区域1e。

并且，在第2层上，作为与上述栅电极3a相同的膜形成中继电极719。该中继电极719从平面看，如图6所示，以位于各像素电极9a的一边的大致中央的方式形成为岛状。由于中继电极719和栅电极3a由相同的膜形成，所以，在后者由例如导电性多晶硅膜等构成的情况下，前者也由导电性多晶硅膜构成。

另外，上述TFT30最好如图5所示那样具有LDD结构，但也可以具有不对低浓度源极区域1b及低浓度漏极区域1c进行杂质掺杂的补偿结构(オフセツト構造)，也可以是以栅电极3a为掩模高浓度地进行掺杂、自对准地形成高浓度源极区域及高浓度漏极区域的自对准型TFT。另外，在本实施例中采用了单栅结构，即在高浓度源极区域1d及高浓度漏极区域1e之间仅配置有1个像素开关用TFT30的栅电极，但是也可以在它们之间配置2个或2个以上的栅电极。若如此用双栅、三栅或更多的栅来构成TFT，就能够防止沟道与源及漏极区域的接合部的泄漏电流，从而降低截止时的电流。

进而，构成TFT30的半导体层1a既可以是非单晶层也可以是单晶层。单晶层的形成，可以采用粘接(贴合)法等众所周知的方法。通过将半导体层1a设为单晶层，可以谋求周边电路的高性能化。

在以上说明的扫描线11a之上、且TFT30之下，设置有由例如氧化硅膜等构成的基底绝缘膜12。基底绝缘膜12除了将TFT30与扫描线11a层间绝缘的功能以外，通过被形成在TFT基板10的整个面上，还具有防止因TFT基板10的表面研磨时的粗糙、清洗后残留的污垢等引起像素开关用的TFT30的特性变化的功能。

在该基底绝缘膜12上，在从平面看半导体层1a的两侧，开设有与沿着后述的数据线6a延伸的半导体层1a的沟道长度具有相同幅度的沟槽(接触孔)12cv，层叠在其上方的栅电极3a包含在下侧与该沟槽12cv相对应地形成凹状的部分。另外，通过以覆盖该沟槽12cv整体的方式形成栅电极3a，在该栅电极3a上，延伸设置有与其一体形成的侧壁部3b。由此，如图6所清楚地表示的那样，TFT30的半导体层1a平面看从侧面被覆盖，从而至少可以抑制来自该部分的光的入射。

另外，该侧壁部3b以将上述沟槽12cv覆盖那样的方式被形成，同时其下端与上述扫描线11a连接。在此，如上所述，扫描线11a被形成为带状，因此，位于某一行的栅电极3a及扫描线11a，只要单独看该行，始终处于相同电位。

另外，也可以采用与扫描线11a平行地形成包含栅电极3a的另一扫描线的结构。在这种情况下，该扫描线11a和该另一扫描线就成为冗长的配线结构。由此，例如即便在该扫描线11a的一部分有某种缺陷而不能进行正常的通电的情况下，只要与该扫描线11a位于同一行的另一扫描线是完好的，则依然可以经由它正常地进行TFT30的动作控制。

在第3层上，设置有存储电容70。存储电容70是通过使与TFT30的高浓度漏极区域1e及像素电极9a连接的作为像素电位侧电容电极的下部电极71和作为固定电位侧电容电极的电容电极300、隔着电介质膜75相对配置而形成的。根据该存储电容70，可以显著地提高像素电极9a的电位保持特性。

另外，如图6的平面图所示，因为存储电容70以未到达与像素电极9a的形成区域基本对应的光透过区域(换言之，仅在遮光区域内形成)的方式而被形成，所以，能够维持电光装置整体的像素开口率较大，由此，可以显示更明亮的图像。

更详细而言，下部电极71由例如导电性的多晶硅膜构成，并具有作为像素电位侧电容电极的功能。但是，下部电极71也可以由包含金属或合金的单一层膜或多层膜构成。另外，下部电极71除了具有作为像素电位侧电容电极的功能以外，还具有将像素电极9a与TFT30的高浓度漏极区域1e中继连接的功能。如后所述，该中继连接经由上述中继电极719而进行。

电容电极300具有作为存储电容70的固定电位侧电容电极的功能。为了使电容电极300设为固定电位，可通过与被设为固定电位的屏蔽层400电气连接而实现。

并且，电容电极300在TFT基板10上与各像素对应地形成为岛状，下部电极71被形成为具有与该电容电极300基本相同的形状。由此，存储电容70在平面上不会具有无谓的宽大面积，即不会使像素开口率降低，且能够在该状况下实现最大限度的电容值。即，存储电容70能够以更小的面积具有更大的电容值。

如图5所示，电介质膜75由例如膜厚约5～200nm左右的比较薄的HTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等氧化硅膜或氮化硅膜等构成。从增大存储电容70的观点看，只要可以充分得到膜的可靠性，电介质膜75越薄越好。并且，如图5所示，该电介质膜75具有由下层氧化硅膜75a、上层氮化硅膜75b构成的双层结构。由于存在介电常数比较大的氮化硅膜75b，所以能够增大存储电容70的电容值，同时由于存在氧化硅膜75a，因此不会降低存储电容70的耐压性。这样，通过将电介质膜75设为双层结构，可以享有互为相反的2种作用效果。

另外，由于存在氮化硅膜75b，所以可以将水对TFT30的侵入防止于未然。由此，就不会导致TFT30的阈值电压的上升这样的后果，从而装置可以长时间运行。另外，在本实施例中，电介质膜75是具有双层结构的膜，但也可以构成为具有例如氧化硅膜、氮化硅膜及氧化硅膜等这样的3层结构或在此以上的叠层结构。

在以上说明的TFT30或栅电极3a及中继电极719之上、且存储电容70之下，形成有由例如NSG(非掺杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等、或者优选为NSG构成的第1层间绝缘膜41。而且，在该第1层间绝缘膜41上，贯通后述的第2层间绝缘膜42地开孔有将TFT30的高浓度源极区域1d和后述的数据线6a电气连接的接触孔81。此外，在该第1层间绝缘膜41上，开孔有将TFT30的高浓度漏极区域1e和构成存储电容70的下侧电极71电气连接的接触孔83。

进而，在第1层间绝缘膜41上，开孔有用于将作为构成存储电容70的像素电位侧电容电极的下部电极71与中继电极719电气连接的接触孔881。更进一步在第1层间绝缘膜41上，贯通后述的第2层间绝缘膜地开设有将中继电极719与后述的第2中继电极6a2电气连接的接触孔882。

如图5所示，由于接触孔882被形成在存储电容70以外的区域上，并且使下部电极71先绕道下层的中继电极719然后再经由接触孔882返回到上层，因此，即使在将下部电极71与上层的像素电极9a连接的情况下，也不必将下部电极71形成得比电介质膜75及电容电极300更宽。因此，可以通过1次腐蚀工序同时图案形成下部电极71、电介质膜75及电容电极300。由此，下部电极71、电介质膜75及电容电极300的各腐蚀速率的控制就很容易，从而可以增大膜厚等的设计的自由度。

另外，由于电介质膜75被形成为与下部电极71及电容电极300相同的形状且不会过宽，所以，在对TFT30的半导体层1a进行氢化处理时，可以获得能够很容易地使该处理所使用的氢通过存储电容70周边的开口部到达半导体层1a的作用效果。

可通过对于第1层间绝缘膜41进行约1000°的烧制处理，实现注入到构成半导体层1a或栅电极3a的多晶硅膜的离子的激活(活化)。

在第4层上，设置有数据线6a。该数据线6a被与TFT30的半导体层1a的延伸方向一致地、即与图6中Y方向重合地形成为带状。如图5所示，该数据线6a被形成为具有三层结构的膜，由下层起顺次为由铝构成的层(图5中的标号41A)、由氮化钛构成的层(图5中的标号41TN)、由氮化硅膜构成的层(图5中的标号401)。

氮化硅膜被图案形成为稍大的尺寸以将其下层的铝层和氮化钛层覆盖。由于其中数据线6a包含电阻比较低的材料铝，因此可以无时滞地实现对TFT30，像素电极9a的图像信号的供给。另一方面，由于在数据线6a上形成有防止水分的侵入的作用比较优异的氮化硅膜，因此可以实现提高TFT30的耐湿性，从而可以做到延长其寿命。氮化硅膜最好为等离子体氮化硅膜。

另外，在第4层上，作为与数据线6a相同的膜，形成屏蔽层用中继层6a1及第2中继电极6a2。如图6所示，从平面看，它们并未被形成为具有与数据线6a相连续的平面形状，各者之间在图案形成上是被分离地形成的。即，若着重考虑位于图6中最左方的数据线6a，在紧靠其右方形成有大致呈四边形的屏蔽层用中继层6a1，进而再在其右方形成具有比屏蔽层用中继层6a1略微大一点的面积的大致呈四边形的第2中继电极6a2。屏蔽层用中继层6a1及第2中电极6a2，由与数据线6a相同的工序形成为具有三层结构的膜，从下层侧开始顺次为由铝构成的层、由氮化钛构成的层、由等离子体氮化膜构成的层。

并且，等离子体氮化膜被形成为稍大的尺寸以将其下层的铝层和氮化钛层覆盖。氮化钛层具有作为防止对屏蔽层用中继层6a1、第2中继电极6a2形成的接触孔803、804的腐蚀的穿透的阻挡金属的功能。

另外，由于在屏蔽层用中继层6a1及第2中继电极6a2上形成有防止水分的侵入的作用比较优异的等离子体氮化膜，所以可以提高TFT30的耐湿性，从而可以实现延长其寿命。此外，作为等离子体氮化膜，最好是等离子体氮化硅膜。

在存储电容70之上、且数据线6a之下，形成由例如NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等、或者最好由利用了TEOS气体的等离子体CVD法形成的第2层间绝缘膜42。在该第2层间绝缘膜42上，开始有将TFT30的高浓度源极区域1d和数据线6a电气连接的接触孔81，并同时开始有将上述屏蔽层用中继层6a1和作为存储电容70的上部电极的电容电极300电气连接的接触孔801。此外，在第2层间绝缘膜42上，形成有用于将第2中继电极6a2和中继电极719电气连接的接触孔882。

在第5层上，形成有屏蔽层400。如图6和图7所示，从平面看时，该屏蔽层400沿着图中X方向和Y方向分别延伸而形成为格子状。对于该屏蔽层400中沿图中Y方向延伸的部分，特别地以将数据线6a覆盖那样地、且比数据线6a更宽地被形成。另外，对于沿图中X方向延伸的部分，为了确保形成后述的第3中继电极402的区域，在各像素电极9a的一边的中央附近留有切口部。

此外，在图6或图7中分别沿XY方向延伸的屏蔽层400的交叉部分的角部，覆盖该角部那样地设置有略呈三角形的部分。由于在屏蔽层400上设置有该略呈三角形的部分，所以能够有效地进行对TFT30的半导体层1a的光的遮蔽。即，对半导体层1a从斜上方进入的光在该三角形的部分被反射或吸收而不会到达半导体层1a。因此，可以抑制光漏电流的发生，显示无闪烁等的高品质的图像。

该屏蔽层400从配置有像素电极9a的像素显示区域10a向其周围延伸，与恒定电位源电气连接，从而被设成固定电位。另外，作为恒定电位源，可以是供给后述的数据线驱动电路101的正电源或负电源的恒定电位源，也可以是供给对向基板20的对向电极21的恒定电位源。

这样，根据覆盖数据线6a的全体地被形成(参见图7)、同时被设为固定电位的屏蔽层400的存在，能够排除在该数据线6a和像素电极9a间产生的电容耦合的影响。即，能够避免像素电极9a的电位随着向数据线6a的通电而发生变化这样的后果，从而可以降低在图像上发生沿该数据线6a的显示不均等现象的可能性。由于屏蔽层400被形成为格子状，所以，即便对于扫描线11a延伸的部分也可以将其抑制以免发生无用的电容耦合。

另外，在第4层上，作为与这样的屏蔽层400相同的膜，形成作为中继层的第3中继电极402。该第3中继电极402具有经由后述的接触孔89而对第2中继电极6a2和像素电极9a间的电气连接进行中继的功能。此外，所述的屏蔽层400及第3中继电极402间并非呈平面形状连续地被形成，两者间在图案形成上是分离地被形成的。

另一方面，上述屏蔽层400和第3中继电极402具有下层为由铝构成的层、上层为由氮化钛构成的层的双层结构。另外，在第3中继电极402中，下层的由铝构成的层与第2中继电极6a2连接，上层的由氮化钛构成的层与由ITO等构成的像素电极9a连接。在将铝和ITO直接连接的情况下，会导致两者间发生电腐蚀，由于铝的断线、或因氧化铝的形成而引起的绝缘等原因，不能实现理想的电气连接。与此相对，在本实施例中，由于将氮化钛与ITO连接，所以可以获得接触电阻低且良好的连接性。

这样，由于可以良好地实现第3中继电极402与像素电极9a的电气连接，因此可以良好地维持施加到该像素电极9a上的电压或该像素电极9a的电位保持特性。

进而，由于屏蔽层400及第3中继电极402包含光反射性能比较优异的铝并且包含光吸收性能比较优异的氮化钛，所以，可以起到遮光层的作用。即，只要根据它们，就可以将对TFT 30的半导体层1a的入射光(参见图5)的传播阻挡在其上侧。另外，这样的遮光作用，对于上述电容电极300和数据线6a可以说也是一样的。所述屏蔽层400、第3中继电极402、电容电极300及数据线6a构成在TFT基板10上构筑的叠层结构的一部分，同时起到将对TFT30的从上侧入射的入射光遮蔽的上侧遮光膜的作用。

在数据线6a之上、且屏蔽层400之下，形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等或者最好由使用TEOS气体的等离子体CVD法形成的第3层间绝缘膜43。在该第3层间绝缘膜43上，分别开始有用于将屏蔽层400和屏蔽层用中继层6a1电气连接的接触孔803、以及用于将第3中继电极402和第2中继电极6a2电气连接的接触孔804。

另外，也可以通过不对第2层间绝缘膜42进行如上关于第1层间绝缘膜41所述的烧制，由此实现在电容电极300的界面附近发生的应力的缓和。

在第6层上，如上所述，像素电极被形成为矩阵状，并在该像素电极9a上形成取向膜16。并且，在像素电极9a下形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等、或者最好由BPSG构成的第4层间绝缘膜44。在该第4层间绝缘膜44上，开始有用于将像素电极9a及第3中继电极402间电气连接的接触孔89。在本实施例中，第4层间绝缘膜44的表面通过CMP(化学机械研磨)处理等而被平坦化，以降低因位于其下方的各种配线、元件等的高低差引起的液晶层50的取向不良。

另外，虽然存储电容70构成了从下起顺次为像素电位侧电容电极、电介质膜及固定电位侧电容电极这样的3层结构，但是也可以构成与此相反的结构。

另外，如图2及图3所示，在对向基板20上设置有作为划分显示区域的框缘的遮光膜53。在对向基板20的整个面上，作为对向电极21形成ITO等透明导电性膜，进而在对向电极21的整个面上形成聚酰亚胺系的取向膜22。取向膜22沿指定方向进行摩擦处理，用以赋予液晶分子以指定的预倾角。

在遮光膜53的外侧的区域，封入液晶的密封材料52被形成在TFT基板10与对向基板20之间形成。密封材料52被配置成与对向基板20的轮廓形状大致一致，将TFT基板10与对向基板20相互固定粘接。

密封材料52在TFT基板10的1边的一部分处留有缺口，形成用于在相互粘贴后的TFT基板10及对向基板20彼此的间隙中注入液晶50的液晶注入口108。在液晶被从液晶注入口108注入后，用封装材料109将液晶注入口108封闭。

在密封材料52的外侧的区域，沿TFT基板10的一边设置有外部连接端子102，以与通过将图像信号以指定的定时(クイミンダ)提供给数据线6a而驱动该数据线6a的数据线驱动电路101和外部电路连接。沿与该一边相邻的两边设置有通过以指定的定时将扫描信号提供给扫描线11a及栅电极3a而驱动栅电极3a的扫描线驱动电路104。扫描线驱动电路104在与密封材料52的内侧的遮光膜53相对的位置被形成在TFT基板10上。另外，在TFT基板10上，与遮光膜53的3边相对地设置有将数据线驱动电路101、扫描线驱动电路104、外部连接端子102及上下导通端子107连接的配线105。

上下导通端子107被形成在密封材料52的角部的4个地方的TFT基板10上。并且，在TFT基板10与对向基板20之间，设置有下端与上下导通端子107接触、上端与对向电极21接触的上下导通材料106，TFT基板10与对向基板20之间通过上下导通材料106而获得电气导通。

对于各结构要素的立体的一平面的设计，本发明不限于上述实施例那样的形式，可以考虑其他各种各样的形式。

图1左侧表示像素区域的多个成膜层的成膜图案的一部分，右侧表示检查元件形成区域的成膜图案的一部分。在图1中，为了简化说明，设所记载的像素区域的成膜层及检查元件形成区域的成膜层与图5的结构无关，但显然即使是与图5对应的情况，也可以构成检查元件形成区域。在图1中，设要取得特性的像素区域内的成膜图案P5是最上层的成膜层。与该成膜图案P5对应地在检查元件形成区域内形成检查元件图案T5。并且，在检查元件图案T5的两端，形成有用于进行测定的一对PAD111、112。在本实施例中，一对PAD111、112在其下层由与像素区域内的成膜图案P2、P4相同的膜形成虚设图案D2、D4。另外，作为在PAD下形成的成膜图案，只要能够规定PAD的垂直位置即可，而对于图案形状其本身则可以是任意的。

并且，在形成PAD111、112的成膜层上形成的层间绝缘膜113，在PAD111、112部分被除去，形成开孔部114、115。通过经由该开孔部114、115而将图未示出的测定器的探针连接到一对PAD111、112上，从而可测定检查元件图案T5的特性，从而可以推断像素区域内的成膜图案P5或元件的特性。

制造过程

下面，参照图1及图8～图10对本实施例的液晶装置的制造方法进行说明。图1表示在像素区域以外的位置形成的检查元件形成区域的剖面结构，图8及图9按工序顺序表示像素区域的制造工序，图10是表示制造方法的流程图。此外，用于检查各元件的特性的检查元件图案，被形成在相互不同的水平位置上。

虽然图1的各成膜层与图5没有关系，但是为了便于说明，设图1的成膜层P1～P5分别与图5的第1层～第5层的成膜层相对应以进行说明。即，图1的P1～P5、D1～D4、T5的字样与图5的各成膜层相对应。设在图1的A区域中，从下层起依次在第2层、第4层及第5层上分别形成成膜图案P2、P4、P5，在图1的B区域中，从下层起依次形成第1层～第4层。另外，在这种情况下，假设要测定作为第5层成膜层的屏蔽层400的层电阻，就将PAD111、112形成在与屏蔽层400相对应的检查元件图案T5的两端的位置上。

首先，如图8的工序(1)所示，准备石英基板、玻璃、硅基板等的TFT基板10(图10的步骤S1)。这里，最好在N(氮)等惰性气体的氛围中以约900～1300℃的高温进行退火处理，预先做好预处理以减少在后实施的高温工艺中TFT基板10发生的畸变。

其次，在这样经过处理之后的TFT基板10的整个面上，通过溅射使Ti、Cr、W、Ta、Mo等金属或金属硅化物等的金属合金膜堆积成约100～500nm左右的膜厚、优选200nm的膜厚。下面，将这样的图案形成之前的膜称为前驱膜。然后，通过光刻及腐蚀对金属合金膜的前驱膜进行图案形成，形成平面形状为带状的扫描线11a(步骤S2)。

其次，在扫描线11a上，通过例如常压或减压CVD法等利用TEOS(原硅酸四乙酯)气体、TEB(硼酸四乙酯)气体、TMOP(四甲基氧磷酸酯)气体等形成由NSG(非掺杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的基底绝缘膜12(步骤S3)。该基底绝缘膜12的膜厚例如为约500～2000nm左右。

在其次的步骤S4中，形成第2层的半导体层1a。半导体层1a的前驱膜是在基底绝缘膜12上、在约450～550℃最好是约500℃的比较低温的环境中、通过使用了流量约400～600cc/min的甲硅烷气体、乙硅烷气体等的减压CVD(例如压力约20～40Pa的CVD)而形成的非晶硅膜。接着，通过在氮气氛围中在约600～700℃下实施约1～10小时最好是4～6小时的热处理，使p-Si(多晶硅)膜固相成长到约50～200nm的厚度最好是约100nm的厚度。作为固相成长的方法，可以是使用了RTA的退火处理，也可以是使用了受激准分子激光器等的激光退火。这时，可根据将像素开关用的TFT30设为n沟道型还是设为p沟道型，将V族元素或III族元素的掺杂物进行微量地离子注入等而进行搀杂。并且，通过光刻及腐蚀而形成具有指定的图案的半导体层1a。

在本实施例中，在形成第2层的成膜图案P2时，利用第2层的成膜材料在检查元件形成区域形成虚设图案D2。虚设图案D2在与检查元件图案的两端的PAD111、112相对应的部分、在形成第2层时形成。

其次，在步骤S5中，如图8的工序(2)所示，对构成TFT30的半导体层1a利用约900～1300℃的温度最好是约1000℃的温度进行热氧化处理以形成下层栅极绝缘膜，根据情况，随后通过利用减压CVD法等形成上层栅极绝缘膜而形成由1层或多层的高温氧化硅膜(HTO膜)或氮化硅膜(包括栅极绝缘膜)构成的绝缘膜2。结果，半导体层1a成为约30～150nm的厚度最好为约35～100nm的厚度，绝缘膜2的厚度成为约20～150hm的厚度最好为约30～100nm的厚度。

然后，为了控制像素开关用的TFT30的阈值电压Vth，在半导体层1a中的n沟道区或p沟道区，通过离子注入等将硼等掺杂物搀杂预先设定的指定量。

其次，对基底绝缘膜12形成与扫描线11a接通的沟槽12cv。该沟槽12cv通过反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀而形成。

其次，如图8的工序(3)所示，利用减压CVD法等堆积多晶硅膜，进而使磷(P)热扩散，使该多晶硅膜实现导电化。也可以使用在多晶硅膜的成膜同时导入P离子的搀杂硅膜，以代替热扩散。该多晶硅膜的膜厚为约100～500nm的厚度、最好为约350nm。然后，通过光刻及腐蚀，包含TFT30的栅电极部形成指定的图案的栅电极3a(步骤S6)。在栅电极3a形成时，还同时形成在其上延伸的侧壁部3b。该侧壁部3b通过对沟槽12cv的内部进行上述多晶硅膜的堆积而形成。这时，由于该沟槽12cv的底部与扫描线11s接触，所以侧壁部3b和扫描线11a被电气连接。此外，在栅电极3a的图案形成时，与此同时还形成了中继电极719。通过该图案形成，中继电极719被形成为具有图6所示那样的平面形状。

其次，对于上述半导体层1a，形成低浓度源极区域1b及低浓度漏极区域1c、以及高浓度源极区域1d及高浓度漏极区域1e。

这里，若对将TFT30设为具有LDD结构的n沟道型的TFT的情况进行说明，具体而言，首先，为了形成低浓度源极区域1b和低浓度漏极区域1c，以栅电极3a为掩模，以低浓度(例如以P离子为1～3×10¹³/cm²的剂量)搀杂P等V族元素的掺杂物。由此栅电极3a下的半导体层1a成为沟道区1a’。这时，由于栅电极3a起到掩模的作用，所以可以自对准地形成低浓度源极区域1b和低浓度漏极区域1c。其次，为了形成高浓度源极区域1d和高浓度漏极区域1e，在栅电极3a上形成具有宽度比栅电极3a幅度宽的平面图案的抗蚀剂层。然后，以高浓度(例如以P离子为1～3×10¹⁵/cm²的剂量)搀杂P等V族元素的掺杂物。

也可以不这样分为低浓度和高浓度的2个阶段进行搀杂。例如，可以不进行低浓度的搀杂，采用补偿结构的TFT，也可以以栅电极3a为掩模，通过利用了P离子、B离子等的离子注入技术形成自对准型TFT。通过该杂质的搀杂，栅电极3a可以实现更低的电阻。

在本实施例中，在第2层的形成工序中，利用第2层的成膜材料在检查元件形成区域形成指定的虚设图案D2。该虚设图案D2形成在想要形成的检查元件图案的PAD111、112的位置的下方。虚设图案D2控制PAD111、112的垂直位置，如图1所示，可以分为2个图案而形成，也可以用连续的1个图案而形成。

其次，如图8的工序(4)所示，在栅电极3a上，利用例如使用了TEOS气体、TEB气体、TMOP气体等的常压或减压CVD法等，形成由NSG、PSG、BSG、BPSG等的硅酸盐膜、氮化硅膜或氧化硅膜构成的第1层间绝缘膜41(步骤S7)。该第1层间绝缘膜41的膜厚被设为例如约500～2000nm左右。这里，最好在约800℃左右的高温下进行退火处理，预先使第1层间绝缘膜41的膜质提高。

其次，在步骤S8，通过对第1层间绝缘膜41的反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀，开设接触孔83及接触孔881。这时，前者和后者分别被形成为与半导体层1a的高浓度漏极区域1e接通、以及与中继电极719接通。

其次，在步骤S9中，如图8的工序(5)所示，在第1层间绝缘膜41上，利用减压CVD或溅射法将导电性多晶硅膜或Pt等金属膜成膜为约100～500nm左右的膜厚，从而形成具有指定图案的下部电极71的前驱膜。这时的金属膜的成膜，以将接触孔83及接触孔881两者添埋的方式进行，由此，就实现了高浓度漏极区域1e及中继电极719和下部电极71的电气连接。

其次，在下部电极71上，形成电介质膜75的前驱膜。该电介质膜75与绝缘膜2的情况一样，通常可以利用在形成TFT栅极绝缘膜中所使用的各种众所周知的技术而形成。氧化硅膜75a通过上述热氧化或CVD法等而被形成，然后，利用减压CVD法等形成氮化硅膜75b。因为电介质膜75越薄存储电容70越大，所以，以不发生膜破等缺陷为条件，最好形成膜厚50nm以下的极薄的绝缘膜。接着，在电介质膜75上，利用减压CVD或溅射法将导电性多晶硅膜或AL(铝)等金属膜成膜为约100～500nm左右的膜厚，形成电容电极300的前驱膜。

然后，在图9的工序(6)中，一并图案形成下部电极71、电介质膜75及电容电极300的前驱膜，形成下部电极71、电介质膜75及电容电极300，从而完成存储电容70。

其次，如图9的工序(7)所示，利用例如使用了TEOS气体等的常压或减压CVD法、最好是利用LPCVD法，形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第2层间绝缘膜42(步骤S10)。当在电容电极300中使用了铝时，则在等离子体CVD法中必须进行低温成膜。该第2层间绝缘膜42的膜厚设成例如约500～1500nm左右。另外，包含该第2层间绝缘膜42，各层间绝缘膜也被堆积在检查元件形成区域。

其次，在步骤S11中，通过对第2层间绝缘膜42的反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀，开设接触孔81、801及882。这时，它们分别被形成为接触孔81与半导体层1a的高浓度源极区域1d接通、接触孔801通向电容电极300，另外接触孔882与中继电极719接通。

其次，在步骤S12中，如图9的工序(8)所示，在第2层间绝缘膜42上的整个面上，利用溅射法等，以构成第4层的遮光性的铝等的低电阻金属或金属硅化物等为金属膜，堆积约100～500nm左右的厚度、最好为约300nm的厚度。并且，通过光刻及腐蚀形成具有指定图案的数据线6a。这时，在该图案形成时，还同时形成屏蔽层用中继层6a1及第2中继层6a2。屏蔽层用中继层6a1被形成为将接触孔801覆盖，第2中继层6a2被形成为将接触孔882覆盖。

其次，在它们的上层的整个面上利用等离子体CVD法等形成由氮化钛构成的膜，在此之后进行图案形成处理，使得其仅在数据线6a上存留(参见图9的工序(8)中的标号41TN)。但是，也可以形成为使该由氮化钛构成的层还存留在屏蔽层用中继层6a1和第2中继层6a2上，还可以根据需要而形成为遍布TFT基板10的整个面地存留。另外，也可以在铝的成膜时同时进行成膜，一并进行腐蚀。

在第4层的数据线6a的形成工序中，通过在检查元件形成区域也对与数据线6a相同的材料进行图案形成，在虚设图案D2上形成虚设图案D4。该虚设图案D4由与数据线6a相同材料的最下层的铝、中层的氮化钛和最上层的氮化硅构成，具有与数据线6a相同的膜厚。在虚设图案D4中也同样，既可以在虚设图案D2上分为2个图案而形成，也可以由1个图案而形成。

其次，如图9的工序(9)所示，利用例如使用了TEOS气体等的常压或减压CVD法、最好是利用可以进行低温成膜的等离子体CVD法，形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第3层间绝缘膜43(步骤S13)，以覆盖在数据线6a等之上。该第3层间绝缘膜43的膜厚例如设为约500～3500nm左右。

其次，在步骤S14中，通过对第3层间绝缘膜43的反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀，开设接触孔803及804。这时，它们分别被形成为接触孔803与上述屏蔽层用中继层6a1接通、接触孔804与第2中继层6a2接通。

其次，在步骤S15中，在第3层间绝缘膜43上利用溅射法或等离子体CVD法等形成第5层的屏蔽层400。

这里，首先，在第3层间绝缘膜43之上，形成由例如铝等低电阻的材料构成的下层膜，继而，在该下层膜上，形成由例如氮化钛等其它不会与构成后述的像素电极9a的ITO发生电腐蚀的材料构成的上层膜，最后，通过对下层膜和上层膜同时进行图案形成，形成具有双层结构的屏蔽层400。此外，此时还与屏蔽层400一起形成第3中继电极402。

在本实施例中，在检查元件形成区域，利用与第5层的屏蔽层400相同的材料，形成用于求取屏蔽层400的例如层电阻的指定的检查元件图案T5。屏蔽层400下层由铝形成并在上方形成氮化钛，检查元件图案T5也由这些配线材料形成。并且，在这种情况下，形成检查元件图案T5的两端的PAD111、112的部分的垂直位置(距器件表面的深度)由虚设图案D2、D4和各层间绝缘膜的膜厚度所规定，彼此相互一致，进而也与像素区域的屏蔽层400的垂直位置一致。

其次，利用例如使用了TEOS气体等的常压或减压CVD法形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第4层间绝缘膜44(步骤S16)。该第4层间绝缘膜44的膜厚例如设为约500～1500nm左右。

其次，在步骤S17中，如图5所示，利用例如CMP对第4层间绝缘膜44进行平坦化处理。然后，通过对第4层间绝缘膜44进行的反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀，开设接触孔89(步骤S18)。这时，接触孔89被形成为与上述第3中继电极402接通。

在本实施例中，在步骤S16中形成的检查元件图案T5上的层间绝缘膜，在两端的PAD部分111、112处，与接触孔89的形成同时地被除去，PAD111、112可分别通过开孔部114、115向上方露出。

这种情况下，由于形成有虚设图案D2、D4，因此PAD111、112距器件表面的深度一致。因此，用于使这些PAD111、112露出的开孔部114、115，可以通过同一腐蚀处理而同时形成。进而，由于PAD111、112的深度与像素区域的屏蔽层400的深度也一致，所以，PAD111、112上的开孔部114、115，可以通过步骤S18的腐蚀处理与接触孔89同时形成。

接着，在第4层间绝缘膜44上，通过溅射处理等将ITO膜等透明导电性膜堆积为约50～200nm的厚度。然后，通过光刻及腐蚀形成像素电极9a(步骤S19)。

另外，在将该电光装置作为反射型使用时，可以由铝等反射率高的不透明的材料形成像素电极9a。接着，在像素电极9a上，在涂布聚酰亚胺系的取向膜的涂布液之后，通过以使其具有指定的预倾角的方式、且以指定方向进行摩擦处理，形成取向膜16。

另一方面，对于对向基板，首先准备玻璃基板等，并在例如溅射了金属铬之后，经过光刻及腐蚀而形成作为框缘的遮光膜53。此外，所述的遮光膜53不必是导电性的，除了Cr、Ni、Al等金属材料以外，也可以由将碳或Ti分散到感光胶中而成的树脂黑等材料形成。

其次，通过在对向基板20的整个面上利用溅射处理等，将ITO等透明导电性膜堆积为约50～200nm的厚度，从而形成对向电极21。进而，在对向电极21的整个面上涂布聚酰亚胺系的取向膜的涂布液，在此之后以使其具有指定的预倾角的方式、且以指定方向实施摩擦处理等，从而形成取向膜22。

最后，如图2及图3所示，形成了各层后的TFT基板10和对向基板20，沿例如对向基板20的4个边形成密封材料52，同时在密封材料52的4个角处形成上下导通材料106，从而通过密封材料52以使取向膜16和22相面对的方式使两基板相互粘贴。上下导通材料106在下端与TFT基板10的上下导通端子107接触，在上端与对向基板20的共用电极21接触，从而实现TFT基板10与对向基板20的导通。并且，利用真空吸引等方法，将例如混合多种向列液晶而成的液晶吸引到两基板间的空间内，从而形成指定层厚的液晶层50。

密封材料52是用于将两基扳相互粘贴，由例如紫外线硬化树脂、热硬化树脂等构成，可通过紫外线照射、加热等而硬化的材料。另外，如果将本实施例的液晶装置应用于如将液晶装置用于投影机用途的那样进行小型放大显示的液晶装置，则将用于使两基板间的距离(基板间的间隙)为指定值的玻璃纤维或玻璃小珠等间隙材料(隔离物)散布到该密封材料52中。或者，如果将该液晶装置应用于如液晶显示器或液晶电视那样进行大型等倍显示的液晶装置，则这样的间隙材料也可以包含在液晶层50中。

另外，如果提供给扫描线11a及栅电极3a的扫描信号的延迟不成问题，则显然扫描线驱动电路104也可以设置在单侧。另外，也可以沿图像显示区域10a的边将数据线驱动电路101设置在两侧。

另外，在TFT基板10上，除了这些数据线驱动电路101、扫描线驱动电路104等以外，还可以形成以指定的定时将图像信号施加给多个数据线6a的采样电路、将指定电压电平的预充电信号先于图像信号分别提供给多个数据线6a的预充电电路、和用于检查制造过程中或出厂时的该电光装置的品质、缺陷等的检查电路等。

另外，在上述各实施例中，也可以经设置在TFT基板10的周边部的各向异性导电薄膜以导电性的方式和机械方式与例如安装在TAB(TapeAutomated Bonding：带自动键合)基板上的驱动用LSI连接，以代替在TFT基扳10上设置数据线驱动电路101和扫描线驱动电路104。此外，在对向基板20的投射光入射侧和TFT基板10的出射光出射侧，根据例如TN(Twisted Nematic：扭曲向列)模式、VA(Vertically Aligned：垂直对准)模式、PIDLC(Po1y Dispersed Liquid Crystal：聚合物分散液晶)模式等的动作模式或者常白模式/常黑模式的不同，分别以规定的方向配置偏振膜、相位差膜、偏振板等。

这样，在本实施例中，在形成于检查元件形成区域上的检查元件图案的一对PAD形成部分，在其下方由与像素区域部分相同的成膜材料形成指定形状的虚设图案。由此，这些PAD的深度就一致，从而可以通过1次的腐蚀工序开设用于使这些PAD露出的接触孔。进而，PAD的深度与想要求得像素区域的特性的成膜层的深度一致，所以也能够通过在该成膜层上的层间绝缘膜上形成接触孔的腐蚀工序同时开设PAD上的接触孔。

另外，只要能够相对一对PAD通过1次的腐蚀工序同时开设开孔部即可，所以，即便一方的PAD因过腐蚀而多少被削减了一些也可以。即，考虑层间绝缘膜与PAD的选择比和PAD的厚度等，一对PAD的垂直位置可以多少有点差异。因此，在一对PAD的下方的层中，并非必须形成同一成膜层的虚设图案，显然也可以在所述的一对PAD的下方形成由不同的成膜层构成的虚设图案。而且，只要是在过腐蚀的允许范围内，一对PAD之间的垂直位置也可以多少有些不同。

另外，在与对在像素区域形成的任一成膜层上的层间绝缘膜的腐蚀工序相同的腐蚀工序中，只要可以将检查元件形成区域的PAD部分开孔即可，想要求取特性的像素区域内的成膜层与PAD的垂直位置并非必须一致。考虑过腐蚀的余量，只要以能够通过1次的腐蚀工序同时开设PAD的全部接触孔那样的程度大致一致即可。

此外，在上述实施例中，对使一对PAD彼此的垂直位置一致的例子进行了描述，但是，检查元件，有时如电阻或2端子元件等那样检查用PAD仅用一对即可，也有时如晶体管等的检查那样准备了分别与3端子对应的PAD等，另外对于复杂的检查电路图案，有时PAD还需要3个地方以上的多个。当然，本发明的检查元件形成区域的PAD不限于一对，使多个PAD的垂直位置一致或大致一致才是其重要的结构要件。

图11是表示本发明的实施例2的带检查元件基板的检查元件形成区域的说明图。图11(a)表示剖面结构，图11(b)表示平面结构。另外，图12是详细地表示利用具有平坦化的多个成膜层的元件基板构成的液晶装置的像素结构的剖面图。

在实施例1中，说明了对像素区域内的成膜层的层电阻进行检查的例子。本实施例则是说明对将像素区域内的成膜层间连接的接触孔的接触电阻进行说明的例子。

本实施例是使用了不仅对最上层的层间绝缘膜、而且对其下层的层间绝缘膜也施以平坦化的基板的例子。图12表示在图5的液晶装置中不仅第4层间绝缘膜44、而且对第3层间绝缘膜43也进行了平坦化处理的例子。

如上所述，在未对层间绝缘膜实施CMP的情况下，用于测定接触电阻的接触孔的检查元件图案，即便在检查元件形成区域内的任一垂直位置上形成都没有什么特别问题。但是，在利用CMP进行平坦化处理的情况下，从像素区域的器件表面到通过接触孔连接的配线的距离、与从检查元件形成区域内的器件表面到通过接触孔连接的配线的距离有时不同，不能进行接触电阻的检查。

因此，在本实施例中，通过以器件表面的位置为基准，使检查元件的接触孔与器件内的接触孔形成相同的深度，就可以进行接触电阻的准确的检查。

图11表示检查元件形成区域的剖面结构。如图11所示，对于检查元件形成区域内的C～E区域中的D区域，使层间绝缘膜介于其间，从下层开始层叠第1～第4层的虚设图案D11～D14、和第5层的配线层的配线图案T15。此外，在配线图案T15上，层叠层间绝缘膜120并进行平坦化处理，在该层间绝缘膜120上形成配线图案121、122。配线图案121、122经由对平坦化的层间绝缘膜120进行开孔而得到的接触孔C16进行电气连接。

配线图案T15是与像素区域的第5层的配线层向对应的图案。在像素区域的第5层的配线层的成膜图案上，层叠与层间绝缘膜120同厚度的层间绝缘膜，在该层间绝缘膜上形成配线层。配线层和层间绝缘膜通过接触孔电气连接，在本实施例中，将该接触孔的接触电阻作为检查对象。

另外，在像素区域的第5层的配线层下，从上开始形成有第4层～第1层的成膜层。在本实施例中，在配线图案T15的下层，在与像素区域的第1～第4成膜层相同的成膜工序中，形成虚设图案D1～D4。因此，在第5层的配线层上形成的层间绝缘膜与检查元件形成区域的层间绝缘膜120的厚度相同，接触孔C16被形成为与检查对象的接触孔形状大致相同、尺寸相同。

由此，在本实施例中，配线层的配线图案T15，距器件表面的深度与像素区域的第5层的配线层一致。由此，接触孔C16的接触电阻就可以认为与在像素区域的配线层上的层间绝缘膜上形成的接触孔的接触电阻一致。

另外，在本实施例中，只要使像素区域的接触孔的深度与检查元件形成区域的检查元件图案的接触孔的深度一致即可，所以不必利用与在像素区域的接触孔的下层形成的成膜层相同的成膜层形成虚设图案也可以，只要虚设图案的厚度之和与在像素区域的接触孔的下层形成的成膜层的厚度之和大致一致即可。

图13是表示图11的实施例2的变形例的说明图。

图13的变形例是将图11的虚设图案D1～D4分别分为2个虚设图案(D1’、D1”)～(D4’、D4”)。虚设图案D1’～D4’在接触孔C16’的下方的配线图案T15下形成，虚设图案D1”～D4”在接触孔C16”的下方的配线图案T15下形成。其他结构与图11相同。在这种情况下也同样，可以使接触孔的垂直位置与像素区域的对应的接触孔的垂直位置一致。

在该变形例中，仅在接触孔的下方较小地形成虚设图案，所以，即使在使用应力比较大的成膜材料的情况下，也可以防止发生裂缝等现象。

其他结构和作用与图11的实施例2相同。

图14是表示本发明实施例3的带检查元件基板的检查元件形成区域的说明图。图14(a)表示剖面结构，图14(b)表示平面结构。

在实施例2中，说明了对将像素区域内的成膜层相互连接的接触孔的接触电阻进行检查的例子。在本实施例中，是在检查配线层的层电阻时，该配线层相对位于下层，利用接触孔(中继接触孔)与上层的迂回配线连接，并从该迂回配线进一步经由中继接触孔与配线层连接的情况的例子。在本实施例中也同样，利用了接触孔，因此和实施例2一样，可以使检查元件图案的位置和迂回配线的位置与像素区域的对应的配线层的垂直位置一致。

图14表示检查元件形成区域的剖面结构。如图14所示，在测定层电阻的检查元件图案T22的下层，形成有虚设图案D21。在作为检查对象的像素区域的配线层的下方，也在与虚设图案D21的形成工序相同的工序中形成指定的成膜图案的成膜层。即，通过将虚设图案D21配置在检查元件图案T22的下层，可以使将检查元件图案T22与上层的图案连接的接触孔C26的接触电阻与像素区域的接触孔的接触电阻一致。

检查元件图案T22的两端，经由一对接触孔C25与上层的迂回配线131、132连接。为了使迂回配线131、132的垂直位置与像素区域的对应的配线层一致，在本实施例中，在检查元件图案T22与迂回配线131、132之间形成虚设图案D23、D24。另外，这些虚设图案D23、D24和迂回配线131、132，例如是在像素区域的第3～第5层的成膜层的成膜工序中被形成的。

进而，这些迂回配线131、132分别经由一对接触孔C26与构成PAD133、134的配线层连接。由于迂回配线131、132的垂直位置与像素区域的对应的配线层一致，所以，接触孔C26的深度也与像素区域的对应的接触孔一致。

由此，在本实施例中也同样，由于在检查元件图案T22的下方形成有虚设图案D21，所以检查元件图案T22距器件表面的深度，与像素区域的对应的配线层一致。另外，由于隔着虚设图案D23、D24而在检查元件图案T22上形成有迂回配线131、132，所以可使迂回配线131、132距器件表面的深度与像素区域的对应的配线层一致。由此，就可以使接触孔C25、C26的接触电阻与像素区域的对应的接触孔的接触电阻一致，从而可以进行检查元件图案T22的层电阻的正确的检查。

在本实施例中也同样，PAD133、134彼此距器件表面的深度也被形成为一致，所以和实施例1一样，可以用1次的腐蚀工序形成使这些PAD133、134露出的开孔部。

另外，在本实施例中也同样，只要像素区域的接触孔的深度与检查元件形成区域的中继接触孔的深度一致即可，并非必须利用与在像素区域的对应的配线层的下层形成的成膜层相同的成膜层形成虚设图案，只要使虚设图案的厚度之和与在像素区域的对应的配线层的下层形成的成膜层的厚度之和大致一致即可。

另外，在上述各实施例中，虽然并未特别地对虚设图案的电气特性进行说明，但是，例如，虚设图案可以是浮点电位，也可以连接配线而成为某种电位，例如，可以与接触孔连接而与PAD同电位。

另外，在上述的实施例中，对于通过在下方形成虚设图案而规定PAD、检查元件图案及迂回配线等的垂直位置的例子进行了说明，但通过在检查元件形成区域将这些部分以外的部分削低，也可以得到同样的作用效果。例如，既可以削低基板表面，也可以削低层间绝缘膜。若使其应用在图1中，则虽然在图1中形成虚设图案D2、D4而使PAD111、112的深度一致，但也可以不形成这些虚设图案，而将PAD111、112以外的部分的基板或层间绝缘膜削减变低。由此，最终可以控制PAD111、112的深度，可以使PAD111、112的深度比较浅且具有相同的深度。

虽然至此以前，是特别地以为了均匀地进行焊盘之上的层间膜的露出而使焊盘的高度相同或大致相同的实施例为中心进行描述的，但本发明的本质的作用如下。

即，在对层间膜进行利用了CMP的平坦化处理之后，形成在层间膜上并与PAD连接的多个接触孔的长度相同或大致相同。为了达到该作用，其重要的结构要件是，在形成接触孔的层间膜的下侧图案中，距该TFT基板表面的任意基准面的高度遍及TFT基板面整个区域为相同高度。在上述实施例中，主要说明了为了达到该作用而通过在检查元件形成区域内的层间膜下侧配线图案之下形成虚设图案而使高度一致、使层间膜下侧配线图案的垂直位置在PAD之间一致的例子。这里，如果使虚设图案与像素区域的成膜层相同，则可在检查元件形成区域和像素区域这两方，使层间膜下侧配线图案的垂直位置一致，因此，可通过1次的腐蚀形成检查元件形成区域和像素区域的全部的接触孔。

或者，与此相反，也有通过削减像素区域内的基板表面、或位于像素区域的层间膜下侧配线图案的下层的层间绝缘膜表面而使高度一致，使像素区域内的层间膜下侧配线图案的高度与检查元件形成区域内的层间膜下侧配线图案的高度一致的方法。这里，进而达到本发明的上述作用的共同的本质的结构要件，是在形成接触孔的层间膜的下侧配线图案中，使距TFT基板表面的任意基准面的法线方向的距离在TFT基扳面的整个区域内为相同的距离。由此，在对上述层间膜进行CMP平坦化处理之后，在上述层间膜上在TFT基板面的整个区域内形成的多个接触孔的长度也相同或大致相同，通过1次的层间膜去除工序可以均匀地开设所有的接触孔。因此，基本的结构要件，就是对于在TFT基板面整个区域内的接触孔，使位于形成接触孔的层间膜的下侧配线图案之下的叠层膜的厚度总和，在多个接触孔间的相互比较中互为相同。作为进一步一般的解释，是使从位于形成接触孔的层间膜的下侧配线图案之下的叠层膜的厚度的总和中、减去距TFT基板表面的基准面的法线方向的凹陷量后的值相同。这里，所谓TFT基板表面的法线方向的凹陷量，是指以基板的原来的表面即作为最大高度的面为基准面的基板表面的通过腐蚀而形成的沟槽区域的沟槽的深度。

本发明特别着眼于由于基底的状态与像素区域不同的情况多而容易偏离作为上述基本的结构要件的检查元件区域，例如，在检查元件区域也采用使作为与像素区域相同的成膜层的虚设图案铺设在与PAD连接的接触孔之下等使高度一致的对策，从而可通过使接触孔的长度在基板面整个区域内一致或大致一致，而由1次的腐蚀在基板面整个区域内均匀地进行开孔。

另外，在上述实施例中，说明了液晶装置用基板的例子，但是，显然也可以应用于具有检查元件的半导体基板等，例如场致力发光装置或电泳装置等的基板。

电子设备

下面，对于将以上详细说明的电光装置作为光阀使用的作为电子设备的一例的投射型彩色显示装置的实施例，说明其全体结构，尤其是光学的结构。这里，图15是投射型彩色显示装置的示意性的剖面图。

在图15中，作为本实施例的投射型彩色显示装置的一例的液晶投影机1100，是作为准备有包含在TFT阵列基板上搭载有驱动电路的液晶装置的3个液晶模块、并分别作为RGB用的光阀100R、100G和100B而使用的投影机而被构成的。在液晶投影机1100中，当从金属卤化物灯等白色光源的灯单元1102发生投射光时，则被3个反射镜1106和2个分色镜1108分成为与RGB的三原色对应的光分量R、G和B，并分别被导向与各色相对应的光阀100R、100G和100B。这时，

特别是为了防止B光因较长的光路而引起的光损耗，经过由入射透镜1122、中继透镜1123和射出透镜1124构成的中继透镜系统1121对其进行引导。然后，与经光阀100R、100G、100B分别调制的3原色对应的光分量，在利用分色棱镜1112再度被合成之后，经由投射透镜1114作为彩色图像而投射到屏幕1120上。

本发明不限于上述的实施例，在不违反权利要求书的范围和从整个说明书所理解的发明的要旨或思想的范围内，可作适当的变更。伴随这样的变更的电光装置及其制造方法、电子设备，也被包含在本发明的技术范围内。作为电光装置，可以适用于电泳装置或EL(场致发光)装置等。

Claims (19)

1.一种电光装置用基板，其特征在于，具备：

由在带检查元件的基板上配置的成膜层形成的多个层间膜下侧配线图案；

在上述多个层间膜下侧配线图案正上方形成的、表面被平坦化的层间膜；

与上述多个层间膜下侧配线图案的一部分对应地在上述平坦化的层间膜中形成的多个接触孔；以及

在检查元件形成区域，设置在上述基板与上述多个层间膜下侧配线图案之间的、与上述多个接触孔的各个区域对应的厚度相同或大致相同的叠层膜。

2.一种电光装置用基板，其特征在于：

在带检查元件的基板表面的显示区域的一部分有凹陷的上述基板上具备：

由配置在上述凹陷的区域和其他区域中的至少一方的成膜层形成的多个层间膜下侧配线图案；

在上述多个层间膜下侧配线图案正上方形成的、表面被平坦化的层间膜；

与上述多个层间膜下侧配线图案的一部分对应地在上述平坦化的层间膜中形成的多个接触孔；以及

在检查元件形成区域，设置在上述基板与上述多个层间膜下侧配线图案之间的、从与上述多个接触孔的各个区域对应的厚度中减去基板表面的法线方向的上述凹陷量后的值相同或大致相同的叠层膜。

3.一种带检查元件的基板，其特征在于，具备：

分别形成成膜图案的多个成膜层；

分别在上述多个成膜层之间形成的层间膜；

由与上述多个成膜层中的至少1个成膜层的各成膜图案相同的材料在检查元件形成区域形成的检查元件图案；

在平坦化的最上层的层间膜的上述检查元件形成区域形成的、使与上述检查元件图案连接的多个焊盘露出的开孔部；以及

由与上述多个成膜层中的指定的成膜层的各成膜图案相同的材料在上述多个焊盘的下方形成的虚设图案。

4.按权利要求3所述的带检查元件的基板，其特征在于：上述虚设图案，在形成从上述平坦化的层间膜的表面到上述多个焊盘的上述开孔部时，独立地控制上述多个焊盘距上述平坦化的层间膜的表面的距离，使得通过1次的层间膜除去工序应露出的上述多个焊盘都可以露出。

5.按权利要求3所述的带检查元件的基板，其特征在于：上述虚设图案，在上述多个焊盘的下方相互独立地形成，使得上述多个焊盘距上述平坦化的层间膜的表面的距离一致。

6.按权利要求3所述的带检查元件的基板，其特征在于：上述虚设图案，在上述多个焊盘的下方由相互相同的成膜层的成膜图案形成。

7.按权利要求6所述的带检查元件的基板，其特征在于：上述虚设图案，在上述多个焊盘的下方形成为分离的2个图案。

8.按权利要求3所述的带检查元件的基板，其特征在于：上述开孔部通过对上述平坦化的层间膜的腐蚀而被除去；

上述虚设图案，具有可以允许对上述多个焊盘的过腐蚀的余量，独立地控制上述多个焊盘与上述平坦化的层间膜的表面的各距离。

9.一种带检查元件的基板，其特征在于，具备：

分别形成成膜图案的多个成膜层；

分别在上述多个成膜层之间形成的层间膜；

在上述多个成膜层中的指定的配线层上的平坦化的层间膜中形成的、与上述配线层电气连接的第1接触孔；

在上述指定的配线层的成膜工序中由与上述配线层的成膜图案相同的材料在检查元件形成区域形成的配线图案；

在上述配线图案上的上述平坦化的层间膜中形成的、与上述配线图案电气连接的第2接触孔；

在平坦化的最上层的层间膜中的上述检查元件形成区域形成的、使通过上述第2接触孔与上述配线图案连接的焊盘露出的开孔部；以及

在上述配线图案的下方形成的虚设图案。

10.按权利要求9所述的带检查元件的基板，其特征在于：上述虚设图案，在上述配线图案的下方形成，使得从平坦化的层间膜的表面到上述配线层的距离与从上述平坦化的层间膜的表面到上述配线图案的距离一致。

11.按权利要求10所述的带检查元件的基板，其特征在于：上述虚设图案，由与在上述指定的配线层的下方形成的成膜层的各成膜图案相同的材料在上述配线图案的下方形成。

12.按权利要求11所述的带检查元件的基板，其特征在于：上述虚设图案，从上述成膜层的各成膜图案的至少一部分延伸。

13.一种带检查元件的基板的制造方法，其特征在于，包括：

由与层叠的多个成膜层中的指定的成膜层的各成膜图案相同的材料形成用于控制检查元件形成区域的多个焊盘形成区域的高度的多个虚设图案的工序；

在上述指定的成膜层上形成层间膜的工序；

与上述成膜图案的形成工序同时，在检查元件形成区域形成检查元件图案的工序；以及

在平坦化的最上层的层间膜的上述检查元件形成区域形成开孔部而使与上述检查元件图案连接的多个焊盘露出的工序。

14.一种带检查元件的基板的制造方法，其特征在于，包括：

由与叠层的多个成膜层中的指定的成膜层的各成膜图案相同的材料形成用于控制检查元件形成区域的多个焊盘形成区域的高度的虚设图案的工序；

在形成上述多个成膜层中的指定的配线层的同时，在上述指定的配线层的成膜工序中由与上述配线层的成膜图案相同的材料在检查元件形成区域形成配线图案的工序；

在上述配线层上的平坦化的层间膜中形成第1接触孔使之可以与上述配线层导通，并且，在上述配线图案上的上述平坦化的层间膜中形成第2接触孔使之可以与上述配线图案导通的工序；以及

在平坦化的最上层的层间膜的上述检查元件形成区域形成开孔部而使与上述第2接触孔连接的焊盘露出的工序。

15.一种电光装置用基板，其特征在于，具备：

与从平面看配置成格子状的多个数据线和多个扫描线的各交叉点对应地形成像素电极的成膜图案的像素电极层；

形成上述多个数据线的成膜图案的第1成膜层；

形成上述多个扫描线的成膜图案和用于将信号供给上述像素电极的开关元件的成膜图案的第2成膜层；

分别在上述像素电极层、上述第1成膜层和上述第2成膜层之间形成的层间膜；

由与上述像素电极层、上述第1成膜层和上述第2成膜层中的至少1个或其他成膜层的各成膜图案相同的材料在检查元件形成区域形成的检查元件图案；

在平坦化的最上层的层间膜的上述检查元件形成区域形成的、使与上述检查元件图案连接的多个焊盘露出的开孔部；以及

由与上述多个成膜层中的指定的成膜层的各成膜图案相同的材料在上述多个焊盘的每个下方形成的虚设图案。

16.按权利要求15所述的电光装置用基板，其特征在于：上述虚设图案，从上述多个成膜层中的指定的成膜层的各成膜图案的至少一部分延伸。

17.一种电光装置用基板，其特征在于，具备：

与从平面看配置成格子状的多个数据线和多个扫描线的各交叉点对应地形成像素电极的成膜图案的像素电极层；

形成上述多个数据线的成膜图案的第1成膜层；

形成上述多个扫描线的成膜图案和用于将信号供给上述像素电极的开关元件的成膜图案的第2成膜层；

分别在上述像素电极层、上述第1成膜层和上述第2成膜层之间形成的层间膜；

在上述像素电极层、上述第1成膜层和上述第2成膜层中的至少1个或其他成膜层中的指定的配线层上的平坦化的层间膜中形成的、与上述配线层电气连接的第1接触孔；

在上述指定的配线层的成膜工序中由与上述配线层的成膜图案相同的材料在检查元件形成区域形成的配线图案；

在上述配线图案上的上述平坦化的层间膜中形成的、与上述配线图案电气连接的第2接触孔；

在平坦化的最上层的层间膜的上述检查元件形成区域形成的、使通过上述第2接触孔与上述配线图案连接的焊盘露出的开孔部；以及

在上述配线图案的下方形成的虚设图案。

18.一种电光装置，其特征在于：使用了权利要求16或17所述的电光装置用基板。

19.一种电子设备，其特征在于：使用了权利要求18所述的电光装置。

Images