JP2004302417A - 検査素子付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 検査素子形成領域におけるＰＡＤ及びコンタクトホール等の垂直位置を規定することによって、ＰＡＤを露出させる開孔部を１工程で形成すると共に、確実なコンタクト抵抗の測定を可能にする。
【解決手段】 夫々成膜パターンが形成される複数の成膜層と、前記複数の成膜層相互間に夫々形成される層間膜と、前記複数の成膜層のうちの少なくとも１つの成膜層の各成膜パターンと同一材料で検査素子形成領域に形成される検査素子パターンＴ5 と、平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記検査素子パターンに接続される１対のパッド１１１，１１２を露出させる開孔部１１４，１１５と、前記複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で前記１対のパッド１１１，１１２の夫々下方に形成されるダミーパターンＤ2 ，Ｄ4 とを具備したことを特徴とする。
【選択図】 図１

Description

本発明は、多層構造の基板、特にＴＦＴ基板及びこれを用いた液晶装置等に好適な検査素子付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置に関する。

液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶装置では、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称す）等の能動素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極（透明電極（ＩＴＯ（Indium Tin Oxide）））を配置して、両基板間に封入した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。

能動素子を用いたアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構成される。

ＴＦＴ素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極（透明電極（ＩＴＯ））に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。

ところで、ＴＦＴ基板等き素子基板を構成する各素子を基板上の１平面に形成した場合には、素子の占有面積が増大し、画素電極部分の面積が小さくなって、画素開口率が低下する。そこで、従来、各素子を複数の層に分けて形成し、各層（成膜層）の間を層間絶縁膜を配置して成膜層同士を電気的に分離する積層構造が採用される。

即ち、素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜等の各成膜層を積層することによって構成される。各成膜層毎に各種膜の成膜工程とフォトリソグラフィ工程を繰り返すことによって、ＴＦＴ基板が形成されるのである。例えば、ＴＦＴ基板には、ＴＦＴ素子のチャネルを構成する半導体層、データ線等の配線層及びＩＴＯ膜からなる画素電極層等の成膜層が積層される。

ところで、素子基板には、デバイスそのものの成膜パターン以外に、テグ（test element group）と呼ばれる検査素子のパターン（以下、検査素子パターンという）が形成されることがある。検査素子は、完成後にデバイスの歩留まりを測定するため、或いはデバイス性能が劣化している場合の問題解決のために、トランジスタ特性、コンタクト抵抗等を測定するために形成される。例えば、画素領域のトランジスタ、コンタクトホール及び配線等からなる素子群を、検査素子パターンとして画素領域の外側にも同様の構造で形成し、この検査素子パターンに対する検査を実施することで、工程の管理にも利用することができる。

なお、検査素子パターンは、検査素子形成領域の成膜層に形成された出力端としてのＰＡＤ（パッド）を介して、デバイスの表面側から特性等が取得されるようになっている。

特許第３３０４２９８号公報 特許第３１８８４１１号公報

ところで、各層の成膜パターンに応じて、成膜層の積層構造の表面は凹凸を有する。このような凹凸が液晶層に接する層に生じた場合には、液晶の配向不良が生じやすい。そこで、液晶層に近接する層の下層において、層間絶縁膜を平坦化する平坦化処理が行われることがある。例えば、画素電極層の下層の層間絶縁膜をＣＭＰ（Chemical Mechanical Polishing）等によって研磨して平坦化するのである。

ところが、ＣＭＰを施さない場合には、各層の膜厚のばらつきは約５％以内に収まるのに対し、ＣＭＰを実施すると、成膜パターンによる凹凸に応じて、層間絶縁膜の膜厚が部分毎に著しく変化する。この場合の膜厚のばらつきは２０〜３０％にも達する。そうすると、厚い層間絶縁膜直下の層に形成されたＰＡＤ（以下、深いＰＡＤという）と薄い層間絶縁膜直下に形成されたＰＡＤ（以下、浅いＰＡＤという）とでは、デバイス表面からの距離が著しく異なってしまうことがある。そうすると、検査素子の特性を検出するための２つのＰＡＤを露出させるためにエッチングによって層間絶縁膜を除去する場合に、１回のエッチング工程だけでは、浅いＰＡＤのみにコンタクトホールが形成され、深いＰＡＤのコンタクトホールが完全に開孔されないことがある。また、逆に、深いＰＡＤのコンタクトホールを開孔させようとして、オーバーエッチング時に浅いＰＡＤが完全にエッチングされて除去されてしまうことがある。即ち、ＣＭＰによってＰＡＤの深さが異なり、２つのＰＡＤに達するコンタクトホールを１工程で開孔することができないことがあるという問題点があった。

ところで、デバイス内のコンタクトホールのコンタクト抵抗を測定するために、検査素子形成領域にコンタクトホールを形成することが考えられる。デバイス内のコンタクトホールに対応したコンタクトホールを検査素子形成領域に形成するのである。この場合でも、ＣＭＰによって平坦化していない場合には、検査素子形成領域内のコンタクトホールのコンタクト抵抗を測定することによって、デバイス内のコンタクトホールのコンタクト抵抗を推定することができる。

ところが、ＣＭＰによって平坦化した場合には、各層の成膜パターンによっては、デバイス表面を基準としたデバイス内のコンタクトホールの位置（深さ）と検査素子形成領域に形成したコンタクトホールとの深さが相違することがあり、検査素子形成領域のコンタクトホールのコンタクト抵抗を測定してもデバイス内のコンタクトホールのコンタクト抵抗を推定することができないことがあるという問題点もあった。

なお、検査素子を有する基板については特許文献１に記載のものがある。しかし、この提案においても、上記と同様の問題を有する。

本発明はかかる問題点に鑑みてなされたものであって、検査素子形成領域において、検査素子パターン及びＰＡＤの下に、デバイス内の成膜層と同様の成膜層を形成することによって成膜パターンの特性を確実に推定可能にすると共に、１回のエッチングによって確実にＰＡＤを露出させることができる検査素子付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置を提供することを目的とする。

本発明に係る検査素子付き基板は、基板上に配置された成膜層で形成された複数の層間膜下側配線パターンと、
前記複数の層間膜下側配線パターンの直上に形成され表面が平坦化された層間膜と、
前記複数の層間膜下側配線パターンの一部に対応して、前記平坦化された層間膜に形成された複数のコンタクトホールと、
前記検査素子付き基板と前記複数の層間膜下側配線パターンとの間に設けられ、前記複数のコンタクトホールの各々の領域に対応した厚みが同一又は略同一である積層膜と、
を備えたことを特徴とする。

このような構成により、コンタクトホールを形成する層間膜の下側配線パターンにおいて、基板表面の任意基準面からの高さを基板面全領域に渡り同一高さにすることが可能となり、層間膜をＣＭＰによる平坦化処理した後においても、層間膜に形成する複数のコンタクトホールの長さが同一または略同一になる。これにより、一回の層間膜除去工程によって、すべてのコンタクトホールを均一に開孔できる。

本発明に係る検査素子付き基板は、基板表面の一部にへこみのある基板上において、
前記へこみの領域及びその他の領域の少なくとも一方に配置された成膜層で形成された複数の層間膜下側配線パターンと、
前記複数の層間膜下側配線パターンの直上に形成され表面が平坦化された層間膜と、
前記複数の層間膜下側配線パターンの一部に対応して、前記平坦化された層間膜に形成された複数のコンタクトホールと、
前記基板と前記複数の層間膜下側配線パターンとの間に設けられ、前記複数のコンタクトホールの各々の領域に対応した厚みから基板表面の法線方向の前記へこみ量を差し引いた値が同一又は略同一である積層膜と、
を備えたことを特徴とする検査素子付き基板。

ここで、基板表面の法線方向のへこみ量とは、基板の元の表面である最大高さの面を基準面とした基板表面の例えばエッチング等による溝堀領域の溝の深さのことである。

このような構成によれば、基板表面の一部が削られてへこみのある基板上であっても、コンタクトホールを形成する層間膜の下側配線パターンにおいて、基板表面の基準面からの高さを基板面全領域に渡り同一高さにすることが可能となり、層間膜をＣＭＰによる平坦化処理した後においても、層間膜に形成する複数のコンタクトホールの長さが同一または略同一になる。これにより、一回の層間膜除去工程によって、検査素子形成領域も含むすべてのコンタクトホールを均一に開孔できる。

本発明に係る検査素子付き基板は、夫々成膜パターンが形成される複数の成膜層と、前記複数の成膜層相互間に夫々形成される層間膜と、前記複数の成膜層のうちの少なくとも１つの成膜層の各成膜パターンと同一材料で検査素子形成領域に形成される検査素子パターンと、平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記検査素子パターンに接続される複数のパッドを露出させる開孔部と、前記複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で前記複数のパッドの夫々下方に形成されるダミーパターンとを具備したことを特徴とする。

このような構成によれば、夫々成膜パターンが形成された複数の成膜層は多層構造を有し、各成膜層相互間には層間膜が形成される。検査素子形成領域は、成膜パターンと同一材料で形成された検査素子パターンを有する。検査素子パターンは複数のパッドに接続される。パッド上の層間膜は除去されて開孔部が形成され、この開孔部によってパッドは露出する。開孔部を介して複数のパッドに例えば検査装置を接続することで、検査素子パターンの電気的特性を取得する。複数のパッドの下方には、所定の成膜層の各成膜パターンと同一材料で夫々ダミーパターンが形成される。各パッド下方のダミーパターンを構成する成膜層の膜厚の和を適宜設定することで、平坦化された層間膜表面から複数のパッドまでの距離を一致させることができる。これにより、１工程で、複数のパッドを露出させるための層間膜の除去を行うことができる。

また、前記ダミーパターンは、前記平坦化された層間膜の表面から前記複数のパッドまでの前記開孔部の形成時に、１回の層間膜除去工程によって露出すべき前記複数のパッドのすべてを露出可能にするように、前記複数のパッドの前記平坦化された層間膜の表面からの距離を独立して制御することを特徴とする。

このような構成によれば、ダミーパターンを適宜形成することによって、複数のパッドの前記平坦化された層間膜の表面からの距離を独立して制御することができる。これにより、１回の層間膜除去工程によって複数のパッドの両方を露出可能にすることができる。

また、前記ダミーパターンは、前記複数のパッドの前記平坦化された層間膜の表面からの距離を一致させるように前記複数のパッドの下方に相互に独立して形成されることを特徴とする。

このような構成によれば、ダミーパターンは複数のパッドの下方に夫々独立して形成される。これにより、例えば、検査素子パターンの垂直位置が異なる場合等のように、ダミーパターンを配置しなければ複数のパッド同士の垂直位置が異なる場合でも、複数のパッドの平坦化された層間膜の表面からの距離を一致させることができる。

また、前記ダミーパターンは、前記複数のパッドの下方に、相互に同一の成膜層の成膜パターンで形成されることを特徴とする。

このような構成によれば、複数のパッドの下方には同一の成膜層の成膜パターンが形成されるので、複数のパッドの平坦化された層間膜の表面からの距離を一致させることができる。

また、前記ダミーパターンは、前記複数のパッドの下方に分離された２パターンとして形成されることを特徴とする。

このような構成によれば、ダミーパターンのサイズを連続した１パターンで形成する場合よりも小さくすることができ、応力を弱めて、クラック等の発生を防止することができる。

また、前記開孔部は前記平坦化された層間膜に対するエッチングによって除去され、前記ダミーパターンは、前記複数のパッドに対する許容可能なオーバーエッチング分だけのマージンを有して前記複数のパッドと前記平坦化された層間膜の表面からの各距離を独立して制御することを特徴とする。

このような構成によれば、複数のパッドと前記平坦化された層間膜の表面からの各距離が多少異なる場合でも、一方のパッドが許容可能な範囲でオーバーエッチングされるだけであり、１回のエッチング工程で複数のパッドの両方を露出させることができる。

本発明に係る検査素子付き基板は、夫々成膜パターンが形成される複数の成膜層と、前記複数の成膜層相互間に夫々形成される層間膜と、前記複数の成膜層のうちの所定の配線層上の平坦化された層間膜に形成されて前記配線層に電気的に接続される第１のコンタクトホールと、前記所定の配線層の成膜工程において前記配線層の成膜パターンと同一材料で検査素子形成領域に形成される配線パターンと、前記配線パターン上の前記平坦化された層間膜に形成されて前記配線パターンに電気的に接続される第２のコンタクトホールと、平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記第２のコンタクトホールを介して前記配線パターンに接続されるパッドを露出させる開孔部と、前記配線パターンの下方に形成されるダミーパターンとを具備したことを特徴とする。

このような構成によれば、夫々成膜パターンが形成された複数の成膜層は多層構造を有し、各成膜層相互間には層間膜が形成される。複数の成膜層のうちの所定の配線層上には平坦化された層間膜が形成され、この層間膜には配線層に電気的に接続される第１のコンタクトホールが形成される。一方、この所定の配線層の成膜工程において配線層の成膜パターンと同一材料で検査素子形成領域に配線パターンが形成される。配線パターン上の平坦化された層間膜には、配線パターンに電気的に接続される第２のコンタクトホールが形成される。この配線パターンは第２のコンタクトホールを介してパッドに接続される。パッド上の層間膜は除去されて開孔部が形成され、この開孔部によってパッドは露出する。開孔部を介してパッドに例えば検査装置を接続することで、配線パターンを介して第２のコンタクトホールの電気的特性を取得する。配線パターンの下方には、所定の成膜層の各成膜パターンと同一材料でダミーパターンが形成される。配線パターン下方のダミーパターンを構成する成膜層の膜厚の和を適宜設定することで、平坦化された層間膜表面から配線パターンまでの距離と平坦化された層間膜表面から配線層までの距離とを一致させることができる。これにより、第２のコンタクトホールの検査によって配線層上の第１のコンタクトホールの特性を推定することができる。

また、前記ダミーパターンは、前記平坦化された層間膜の表面から前記配線層までの距離と前記平坦化された層間膜の表面から前記配線パターンまでの距離とを一致させるように前記配線パターンの下方に形成されることを特徴とする。

このような構成によれば、第２のコンタクトホールと第１のコンタクトホールの特性を一致させることができ、検査素子形成領域における第２のコンタクトホールの特性検査によって、第２のコンタクトホールの特性を推定することができる。

また、前記ダミーパターンは、前記所定の配線層の下方に形成された成膜層の各成膜パターンと同一材料で前記配線パターンの下方に形成されることを特徴とする。

このような構成によれば、平坦化された層間膜の表面から配線層までの距離と平坦化された層間膜の表面から配線パターンまでの距離とを一致させることができる。

また、前記ダミーパターンは、前記成膜層の各成膜パターンの少なくとも一部から延設されていることを特徴とする。

このような構成によれば、検査素子形成領域の下にあるダミーパターンが、画素領域またはその他の実駆動領域の所定の配線層の下方に形成された成膜層の各成膜パターンと電気的に同電位となるため、ダミーパターンからの寄生容量等の条件も画素領域その他の実駆動領域と同一条件となり、寄生容量等の条件も合わせた精度のよい検査ができる。

また、本発明に係る検査素子付き基板の製造方法は、積層される複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で検査素子形成領域の複数のパッド形成領域の高さを制御するために複数のダミーパターンを形成する工程と、前記所定の成膜層上に層間膜を形成する工程と、前記成膜パターンの形成工程と同時に検査素子形成領域に検査素子パターンを形成する工程と、平坦化された最上層の層間膜の前記検査素子形成領域に開孔部を形成して前記検査素子パターンに接続される複数のパッドを露出させる工程とを具備したことを特徴とする。

このような構成によれば、検査素子パターンの下層に複数のパッド形成領域の高さを制御するために複数のダミーパターンが形成される。検査素子パターンは、成膜パターンの形成工程と同時に検査素子形成領域に形成される。平坦化された最上層の層間膜の検査素子形成領域には開孔部が形成されて検査素子パターンに接続される複数のパッドが露出される。複数のパッドの高さがダミーパターンによって制御されており、複数のパッドを露出するために層間膜に形成する開孔部を、１工程で形成することができる。

また、本発明に係る検査素子付き基板の製造方法は、積層される複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で検査素子形成領域のコンタクトホール形成領域の高さを制御するためにダミーパターンを形成する工程と、前記複数の成膜層のうちの所定の配線層を形成すると共に、前記所定の配線層の成膜工程において前記配線層の成膜パターンと同一材料で検査素子形成領域に配線パターンを形成する工程と、前記配線層上の平坦化された層間膜に第１のコンタクトホールを形成して前記配線層との導通を可能にすると共に、前記配線パターン上の前記平坦化された層間膜に第２のコンタクトホールを形成して前記配線パターンとの導通を可能にする工程と、平坦化された最上層の層間膜の前記検査素子形成領域に開孔部を形成して前記第２のコンタクトホールに接続されるパッドを露出させる工程とを具備したことを特徴とする。

このような構成によれば、検査素子形成領域にコンタクトホール形成領域の高さを制御するためのダミーパターンが形成される。このダミーパターン上に配線パターンが形成される。更に配線パターン上の平坦化された層間膜には第２のコンタクトホールが形成される。ダミーパターンを適宜設定することによって、例えば、配線パターンの垂直位置を配線層の垂直位置に一致させることができる。
これにより、第２のコンタクトホールの特性を配線層上の第１のコンタクトホールの特性に一致させることができ、検査素子形成領域に形成したパッドを利用して、第２のコンタクトホールの特性から第１のコンタクトホールの特性を推定することができる。

本発明に係る電気光学装置用基板は、平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して画素電極の成膜パターンが形成される画素電極層と、前記複数のデータ線の成膜パターンが形成される第１の成膜層と、前記複数の走査線の成膜パターン及び前記画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される第２の成膜層と、前記画素電極層、前記第１の成膜層及び前記第２の成膜層相互間に夫々形成される層間膜と、前記画素電極層、前記第１の成膜層及び前記第２の成膜層うちの少なくとも１つ又は他の成膜層の各成膜パターンと同一材料で検査素子形成領域に形成される検査素子パターンと、平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記検査素子パターンに接続される複数のパッドを露出させる開孔部と、前記複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で前記複数のパッドの夫々下方に形成されるダミーパターンとを具備したことを特徴とする。

このような構成によれば、画素電極層、データ線の成膜パターンの第１の成膜層及び走査線の成膜パターンの第２の成膜層が形成される。これらの成膜層又は他の成膜層の成膜パターンと同一材料で検査素子パターンが形成される。検査素子パターンに接続される複数のパッドはダミーパターンによって垂直位置が規定されている。これにより、検査素子形成領域のパッドを利用して、各成膜層の特性等を検査することができる。

また、本発明に係る電気光学装置用基板は、前記ダミーパターンは、前記複数の成膜層のうちの所定の成膜層の各成膜パターンの少なくとも一部から延設されていることを特徴とする。このような構成によれば、例えば前記ダミーパターンが検査素子形成領域の下にある場合、ダミーパターンが、画素領域またはその他の実駆動領域の所定の配線層の下方に形成された成膜層の各成膜パターンと電気的に同電位となるため、ダミーパターンからの寄生容量等の条件も画素領域その他の実駆動領域と同一条件となり、寄生容量等の条件も合わせた精度のよい検査ができる。

また、本発明に係る電気光学装置用基板は、平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して画素電極の成膜パターンが形成される画素電極層と、前記複数のデータ線の成膜パターンが形成される第１の成膜層と、前記複数の走査線の成膜パターン及び前記画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される第２の成膜層と、前記画素電極層、前記第１の成膜層及び前記第２の成膜層相互間に夫々形成される層間膜と、前記画素電極層、前記第１の成膜層及び前記第２の成膜層の少なくとも１つ又は他の成膜層のうちの所定の配線層上の平坦化された層間膜に形成されて前記配線層に電気的に接続される第１のコンタクトホールと、前記所定の配線層の成膜工程において前記配線層の成膜パターンと同一材料で検査素子形成領域に形成される配線パターンと、前記配線パターン上の前記平坦化された層間膜に形成されて前記配線パターンに電気的に接続される第２のコンタクトホールと、平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記第２のコンタクトホールを介して前記配線パターンに接続されるパッドを露出させる開孔部と、前記配線パターンの下方に形成されるダミーパターンとを具備したことを特徴とする。

このような構成によれば、画素電極層、データ線の成膜パターンの第１の成膜層及び走査線の成膜パターンの第２の成膜層が形成される。これらの成膜層又は他の成膜層の成膜パターンと同一材料で配線パターンが形成される。配線パターンは平坦化された層間膜に形成された第２のコンタクトホールを介してパッドに接続される。配線パターンはその下方に形成されるダミーパターンによって垂直位置が規定される。これにより、第２のコンタクトホールの特性を配線層上の第１のコンタクトホールの特性に一致させることができ、検査素子形成領域のパッドを利用して、第１のコンタクトホールの特性を推定することができる。

また、本発明に係る電気光学装置は、上記電気光学装置用基板を用いて構成したことを特徴とする。また、本発明に係る電子機器は、上記電気光学装置を用いて構成したことを特徴とする。

このような構成によれば、パッドを１工程で開孔することができると共に、コンタクト抵抗を含む各種電気的特性を確実に検査可能であり、効率よく電気特性に優れた装置が得られる。

以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る検査素子付き基板の検査素子形成領域の断面構造を説明するための説明図である。本実施の形態は検査素子付き基板として電気光学装置用基板であるＴＦＴ基板等の液晶装置用基板に適用したものである。図２は本実施の形態における電気光学装置用基板である液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図３は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図である。図４は液晶装置の画素領域（素子領域）を構成する複数の画素における各種素子、配線等の等価回路図である。図５は液晶装置の画素構造を詳細に示す断面図である。また、図６は本実施の形態のＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンを示す平面図である。図７は図６中の要部の成膜パターンを示す平面図である。図８及び図９は液晶装置用基板の製造方法を断面図によって工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

検査素子は画素領域（素子領域ともいう）以外の領域に形成される。本実施の形態においては、検査素子形成領域に、検査素子パターン及び層間絶縁膜だけでなく、検査素子パターンの下層に画素領域と同様の成膜パターンを形成することにより、デバイス表面を基準とした１対のＰＡＤの位置（深さ）を略一致させることにより、１対のＰＡＤを１回のエッチング工程によって形成可能にしたものである。

先ず、図２乃至図４を参照して本実施の形態の液晶装置用基板を用いて構成した液晶装置の全体構成について説明する。
液晶装置は、図２及び図３に示すように、素子基板であるＴＦＴ基板１０と対向基板２０との間に液晶５０を封入して構成される。ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。図４は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。

図４に示すように、画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。

ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。

図５は一つの画素に着目した液晶装置の模式的断面図であり、図６及び図７は各層の成膜パターンを示す平面図である。

図６において、画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ'に対向するゲート電極３ａに電気的に接続されている。すなわち、走査線１１ａとデータ線６ａとの交差する箇所にはそれぞれ、走査線１１ａに接続されたゲート電極３ａとチャネル領域１ａ'とが対向配置されて画素スイッチング用のＴＦＴ３０が構成されている。

図６のＡ−Ａ'線断面図たる図５に示すように、電気光学装置は、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。

ＴＦＴ基板１０の側には、図５に示すように、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その全面には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなり、配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。

このように対向配置されたＴＦＴ基板１０及び対向基板２０間には、シール材５２（図２及び図３参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材５２は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。

一方、ＴＦＴ基板１０上には、画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図５に示すように、下から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。

第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。
この走査線１１ａは、平面的にみて、図６のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図６のＸ方向に沿うように延びる本線部と、データ線６ａ或いはシールド層４００が延在する図６のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。

これにより、走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御する機能を有することになる。また、該走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されていることから、ＴＦＴ３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。

第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図５に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。

そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図６に示すように、各画素電極９ａの一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。

なお、上述のＴＦＴ３０は、好ましくは図５に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。

以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。

この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図６によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。

また、この側壁部３ｂは、前記の溝１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは上述のようにストライプ状に形成されていろことから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。

なお、走査線１１ａに平行するようにして、ゲート電極３ａを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線１１ａと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線１１ａの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線１１ａと同一の行に存在する別の走査線が健全である限り、それを介してＴＦＴ３０の動作制御を依然正常に行うことができることになる。

第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
また、蓄積容量７０は、図６の平面図に示すように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。

より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７１９を介して行われている。

容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされたシールド層４００と電気的接続が図られることによりなされている。

そして、この容量電極３００は、ＴＦＴ基板１０上において、各画素に対応するように島状に形成されており、下部電極７１は、当該容量電極３００とほぼ同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量７０は、より小面積で、より大きな容量値をもつ。

誘電体膜７５は、図５に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Telperature oxide）膜、ＬＴＯ（Low Telperature oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。そして、この誘電体膜７５は、図５に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂからなる２層構造を有する。比較的誘電率の大きい窒化シリコン膜７５ｂが存在することにより、蓄積容量７０の容量値を増大させることが可能となると共に、酸化シリコン膜７５ａが存在することにより、蓄積容量７０の耐圧性を低下せしめることがない。このように、誘電体膜７５を２層構造とすることにより、相反する２つの作用効果を享受することが可能となる。

また、窒化シリコン膜７５ｂが存在することにより、ＴＦＴ３０に対する水の浸入を未然に防止することが可能となっている。これにより、ＴＦＴ３０におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜７５は、２層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような３層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。

以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。

さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、後述する第２層間絶縁膜を貫通しつつ開孔されている。

図５に示すように、コンタクトホール８８２は、蓄積容量７０以外の領域に形成されており、下部電極７１を一旦下層の中継電極７１９に迂回させてコンタクトホール８８２を介して上層に引き出していることから、下部電極７１を上層の画素電極９ａに接続する場合でも、下部電極７１を誘電体膜７５及び容量電極３００よりも広く形成する必要がない。従って、下部電極７１、誘電体膜７５及び容量電極３００を１エッチング工程で同時にパターニングすることができる。これにより、下部電極７１、誘電体膜７５及び容量電極３００の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。

また、誘電体膜７５は下部電極７１及び容量電極３００と同一形状に形成され広がりを有していないことから、ＴＦＴ３０の半導体層１ａに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量７０周辺の開口部を通じて半導体層１ａにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。

なお、第１層間絶縁膜４１に対しては、約１０００°Ｃの焼成を行うことにより、半導体層１ａやゲート電極３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。

第４層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導体層１ａの延在する方向に一致するように、すなわち図６中Ｙ方向に重なるようにストライプ状に形成されている。このデータ線６ａは、図５に示すように、下層より順に、アルミニウムからなる層（図５における符号４１Ａ）、窒化チタンからなる層（図５における符号４１ＴＮ参照）、窒化シリコン膜からなる層（図５における符号４０１）の三層構造を有する膜として形成されている。

窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線６ａが、比較的低抵抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０、画素電極９ａに対する画像信号の供給を滞りなく実現することができる。他方、データ線６ａ上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。

また、この第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図６に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図６中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有するシールド層用中継層６ａ１、更にその右方にシールド層用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。
そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層６ａ１、第２中継電極６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。
また、シールド層用中継層６ａ１及び第２中継電極６ａ２上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。

蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、前記シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するためのコンタクトホール８８２が形成されている。

第５層には、シールド層４００が形成されている。このシールド層４００は、平面的にみると、図６及び図７に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該シールド層４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。

さらには、図６又は図７中、ＸＹ方向それぞれに延在するシールド層４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像を表示することが可能となる。

このシールド層４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位源でも構わない。

このように、データ線６ａの全体を覆うように形成されているとともに（図７参照）、固定電位とされたシールド層４００の存在によれば、該データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線６ａへの通電に応じて、画素電極９ａの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線６ａに沿った表示ムラ等を発生させる可能性を低減することができる。シールド層４００は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。

また、第４層には、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これらシールド層４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。

他方、上述のシールド層４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の２層構造を有している。また、第３中継電極４０２において、下層のアルミニウムからなる層は、第２中継電極６ａ２と接続され、上層の窒化チタンからなる層は、ＩＴＯ等からなる画素電極９ａと接続されるようになっている。アルミニウムとＩＴＯとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、本実施の形態においては、窒化チタンとＩＴＯとを接続していることから、コンタクト抵抗が低く良好な接続性が得られる。

このように、第３中継電極４０２と画素電極９ａとの電気的接続を良好に実現することができることにより、該画素電極９ａに対する電圧印加、あるいは該画素電極９ａにおける電位保持特性を良好に維持することが可能となる。

さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、ＴＦＴ３０の半導体層１ａに対する入射光（図５参照）の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極３００及びデータ線６ａについても同様にいえる。これらシールド層４００、第３中継電極４０２、容・電極３００及びデータ線６ａが、ＴＦＴ基板１０上に構築される積層構造の一部をなしつつ、ＴＦＴ３０に対する上側からの光入射を遮る上側遮光膜として機能する。

データ線６ａの上、かつ、シールド層４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。

なお、第２層間絶縁膜４２に対しては、第１層間絶縁膜４１に関して上述した焼成を行わないことにより、容量電極３００の界面付近に生じるストレスの緩和を図るようにしてもよい。

第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＢＰＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。本実施の形態においては、第４層間絶縁膜４４の表面は、ＣＭＰ（Chelica1 MechanlcaI Polishing）処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良を低減する。

また、蓄積容量７０は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という３層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。

また、図２及び図３に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜５３が設けられている。対向基板２０の全面には、ＩＴＯ等の透明導電性膜が対向電極２１として形成され、更に、対向電極２１の全面にはポリイミド系の配向膜２２が形成される。配向膜２２は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。

遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。
シール材５２は、ＴＦＴ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口１０８が形成される。液晶注入口１０８より液晶が注入された後、液晶注入口１０８を封止材１０９で封止するようになっている。

シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線１１ａ及びゲート電極３ａに走査信号を所定のタイミングで供給することによりゲート電極３ａを駆動する走査線駆動回路１０４が設けられている。走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。

上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成される。そして、ＴＦＴ基板１０と対向基板２０相互間には、下端が上下導通端子１０７に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。

各構成要素の立体的−平面的なレイアウトについても、本発明は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。

図１は左側に画素領域の複数の成膜層の成膜パターンの一部を示し、右側に検査素子形成領域の成膜パターンの一部を示している。図１においては説明を簡略化するために、画素領域における成膜層及び検査素子形成領域における成膜層を図５の構造とは無関係に記載しているが、図５に対応させた場合でも検査素子形成領域を構成することができることは明らかである。図１において、特性を取得しようとする画素領域内の成膜パターンＰ5 が最上層の成膜層であるものとする。この成膜パターンＰ5 に対応させて検査素子形成領域内に検査素子パターンＴ5 を形成する。そして、検査素子パターンＴ5 の両端において、測定のための１対のＰＡＤ１１１，１１２を形成している。本実施の形態においては、１対のＰＡＤ１１１，１１２は、その下層に画素領域内の成膜パターンＰ2 ，Ｐ4 と同一膜でダミーパターンＤ2 ，Ｄ4 を形成するようになっている。なお、ＰＡＤの下に形成する成膜パターンとしては、ＰＡＤの垂直位置を規定することができればよく、パターン形状そのものについては任意でよい。

そして、ＰＡＤ１１１，１１２を形成する成膜層上に形成される層間絶縁膜１１３は、ＰＡＤ１１１，１１２部分において除去され開孔部１１４，１１５が形成されている。この開孔部１１４，１１５を介して１対のＰＡＤ１１１，１１２に図示しない測定器のピンを接続することによって、検査素子パターンＴ5 の特性を測定し、画素領域内の成膜パターンＰ5 又は素子の特性を推定することができる。

（製造プロセス）
次に、本実施形態に係る液晶装置の製造方法を図１及び図８乃至図１０を参照して説明する。図１は画素領域以外の位置に形成される検査素子形成領域の断面構造を示し、図８及び図９は画素領域における製造工程を工程順に示し、図１０は製造方法を示すフローチャートである。なお、各素子の特性を検出するための検査素子パターンは、相互に異なる水平位置に形成される。

図１の各成膜層と図５とは無関係であるが、説明の便宜上、図１の成膜層Ｐ1 乃至Ｐ5 は、夫々図５の第１層乃至第５の成膜層に対応するものとして説明する。即ち、図１のＰ1 〜Ｐ5 ，Ｄ1 〜Ｄ4 ，Ｔ5 の添え字は図５の各成膜層に対応している。図１のＡ領域においては、下層から順に第２層、第４層及び第５層において夫々成膜パターンＰ2 ，Ｐ4 ，Ｐ5 が形成されており、図１のＢ領域においては、下層から順に第１層乃至第４層が形成されているものとする。また、この場合には、第５層の成膜層であるシールド層４００のシート抵抗を測定するものとし、ＰＡＤ１１１，１１２をシールド層４００に対応した検査素子パターンＴ5 の両端の位置に形成する。

まず、図８の工程（１）に示すように、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０を用意する（図１０のステップＳ1 ）。ここで、好ましくはＮ（窒素）等の不活性ガス雰囲気で約９００〜１３００℃での高温でアニール処理し、後に実施される高温プロセスでＴＦＴ基板１０に生じる歪が少なくなるように前処理しておく。

次に、このように処理されたＴＦＴ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚に堆積させる。以下、このようなパターニング前の膜を前駆膜という。そして、金属合金膜の前駆膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線１１ａを形成する（ステップＳ2 ）。

次に、走査線１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する（ステップＳ3 ）。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。

次のステップＳ4 においては、第２層の半導体層１ａが形成される。半導体層１ａの前駆膜は、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によって形成されるアモルファスシリコン膜である。次に、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。

本実施の形態においては、この第２層の成膜パターンＰ2 の形成時に、第２層の成膜材料によって、検査素子形成領域にダミーパターンＤ2 を形成する。ダミーパターンＤ2 は、検査素子パターンの両端のＰＡＤ１１１，１１２に対応した部分の、第２層の形成時に形成する。

次に、ステップＳ5 においては、図８の工程（２）に示すように、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００°Ｃの温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶緑膜を形成することにより、１層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。

次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。

次に、下地絶縁膜１２に対して、走査線１１ａに通ずる溝１２ｃｖを形成する。この溝１２ｃｖは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。

次に、図８の工程（３）に示すように、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンのゲート電極３ａを形成する（ステップＳ6 ）。このゲート電極３ａ形成時において、これに延設される側壁部３ｂもまた同時に形成される。この側壁部３ｂは、前述のポリシリコン膜の堆積が溝１２ｃｖの内部に対しても行われることで形成される。この際、該溝１２ｃｖの底が走査線１１ａに接していることにより、側壁部３ｂ及び走査線１１ａは電気的に接続されることになる。更に、このゲート電極３ａのパターニング時、これと同時に、中継電極７１９もまた形成される。このパターニングにより、中継電極７１９は、図６に示すような平面形状を有するように成形される。

次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。

ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、ゲート電極３ａをマスクとして、Ｐ等のＶ族元素のドーパンを低濃度で（例えば、Ｐイオンを１〜３×１０¹³ ｃｍ₂のドーズ量にて）ドープする。これによりゲート電極３ａ下の半導体層１ａはチャネル領域１ａ'となる。このときゲート電極３ａがマスクの役割を果たすことによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃは自己整合的に形成されることになる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ゲート電極３ａよりも幅の広い平面パターンを有するレジスト層をゲート電極３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０¹⁵ ／ｃｍ₂のドーズ量にて）ドープする。

なお、このように低濃度と高濃度の２段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３ａ（ゲート電極）をマスクとして、Ｐイオン・Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより、ゲート電極３ａは更に低抵抗化される。

本実施の形態においては、第２層の形成工程において、第２層の成膜材料を用いて検査素子形成領域に所定のダミーパターンＤ2 を形成する。このダミーパターンＤ2 は、形成しようとする検査素子パターンのＰＡＤ１１１，１１２の位置の下方に形成する。ダミーパターンＤ2 は、ＰＡＤ１１１，１１２の垂直位置を制御するものであり、図１に示すように、２つのパターンに分けて形成してもよく、連続した１パターンで形成してもよい。

次に、図８の工程（４）に示すように、ゲート電極３ａ上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する（ステップＳ7 ）。この第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００°Ｃ程度の高温でアニール処理し、第１層間絶縁膜４１の膜質を向上させておく。

次に、ステップＳ8 において、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３及びコンタクトホール８８１を開孔する。この際、前者は半導体層１ａの高濃度ドレイン領域１ｅに通ずるように、後者は中継電極７１９へ通ずるように、それぞれ形成される。

次に、ステップＳ9 においては、図８の工程（５）に示すように、第１層間絶縁膜４１上に、導電性ポリシリコン膜、あるいはＰｔ等の金属膜を、減圧ＣＶＤやスパッタリングにより、１００〜５００ｎｍ程度の膜厚に成膜して、所定パターンをもつ下部電極７１の前駆膜を形成する。この場合の金属膜の成膜は、コンタクトホール８３及びコンタクトホール８８１の両者が埋められるように行われ、これにより、高濃度ドレイン領域１ｅ及び中継電極７１９と下部電極７１との電気的接続が図られる。

次いで、下部電極７１上に、誘電体膜７５の前駆膜を形成する。この誘電体膜７５は、絶縁膜２の場合と同様に、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。酸化シリコン膜７５ａは前述の熱酸化、或いはＣＶＤ法等によって形成され、その後に、窒化シリコン膜７５ｂが減圧ＣＶＤ法等によって形成される。この誘電体膜７５は、薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のごく薄い絶縁膜となるように形成すると有利である。次に、誘電体膜７５上に、導電性ポリシリコン膜、あるいはＡＬ（アルミニウム）等の金属膜を、減圧ＣＶＤ又はスパッタリングにより、約１００〜５００ｎｍ程度の膜厚に成膜して、容量電極３００の前駆膜を形成する。

次に、図９の工程（６）において、下部電極７１、誘電体膜７５及び容量電極３００の前駆膜を一挙にパターニングして、下部電極７１、誘電体膜７５及び容量電極３００を形成して、蓄積容量７０を完成させる。

次に、図９の工程（７）に示すように、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくはＬＰＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する（ステップＳ10）。容量電極３００にアルミニウムを用いた場合には、プラズマＣＶＤで低温成膜する必要がある。この第２層間絶縁膜４２の膜厚は、例えば約５００〜１５００ｎｍ程度とする。なお、この第２層間絶縁膜４２を含み各層間絶縁膜は、検査素子形成領域にも堆積される。

次に、ステップＳ11において、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１、８０１及び８８２を開孔する。この際、コンタクトホール８１は半導体層１ａの高濃度ソース領域１ｄに通ずるように、コンタクトホール８０１は容量電極３００へ通ずるように、また、コンタクトホール８８２は中継電極７１９に通ずるように、それぞれ形成される。

次に、ステップＳ12において、図９の工程（８）に示すように、第２層間絶縁膜４２上の全面に、スパッタリング等により、第４層を構成する遮光性のアルミニウム等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍ程度の厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線６ａを形成する。この際、当該パターニング時においては、シールド層用中継層６ａ１及び第２中継層６ａ２もまた同時に形成される。シールド層用中継層６ａ１は、コンタクトホール８０１を覆うように形成されるとともに、第２中継層６ａ２は、コンタクトホール８８２を覆うように形成されることになる。

次に、これらの上層の全面にプラズマＣＶＤ法等によって窒化チタンからなる膜を形成した後、これがデータ線６ａ上にのみ残存するように、パターニング処理を実施する（図９の工程（８）における符号４１ＴＮ参照）。ただし、該窒化チタンからなる層をシールド層用中継層６ａ１及び第２中継層６ａ２上にも残存するように形成してよいし、場合によってはＴＦＴ基板１０の全面に関して残存するように形成してもよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良い。

この第４層のデータ線６ａの形成工程において、データ線６ａと同一材料を検査素子形成領域にもパターニングすることによって、ダミーパターンＤ2 上にダミーパターンＤ4 を形成する。このダミーパターンＤ4 は、データ線６ａと同一材料の最下層のアルミニウム、中層の窒化チタン及び最上層の窒化シリコンで構成されており、データ線６ａと同一の膜厚を有する。なお、ダミーパターンＤ4 においても、ダミーパターンＤ2 上に２つのパターンに分けて形成してもよく、１パターンで形成してもよい。

次に、図９の工程（９）に示すように、データ線６ａ等の上を覆うように、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくは低温成膜できるプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する（ステップＳ13）。この第３層間絶縁膜４３の膜厚は、例えば約５００〜３５００ｎｍ程度とする。

次に、ステップＳ14において、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８０３及び８０４を開孔する。この際、コンタクトホール８０３は前記のシールド層用中継層６ａ１に通ずるように、また、コンタクトホール８０４は第２中継層６ａ２に通ずるように、それぞれ形成されることになる。

次に、ステップＳ15において、第３層間絶縁膜４３の上には、スパッタリング法、或いはプラズマＣＶＤ法等により、第５層のシールド層４００を形成する。
ここでまず、第３層間絶縁膜４３の直上には、例えばアルミニウム等の低抵抗な材料から下層膜を形成し、次いで、この下層膜上に、例えば窒化チタン等その他後述の画素電極９ａを構成するＩＴＯと電蝕を生じない材料から上層膜を形成し、最後に、下層膜及び上層膜をともにパターニングすることで、２層構造を有するシールド層４００が形成される。なお、この際、シールド層４００とともに、第３中継電極４０２もまた形成される。

本実施の形態においては、検査素子形成領域においては、第５層のシールド層４００と同一材料を用いて、シールド層４００の例えばシート抵抗を求めるための所定の検査素子パターンＴ5 が形成される。シールド層４００は、下層がアルミニウムで上方に窒化チタンが形成されており、検査素子パターンＴ5 もこれらの配線材料で形成される。そして、この場合には、検査素子パターンＴ5 の両端のＰＡＤ１１１，１１２が形成される部分の垂直位置（デバイス表面からの深さ）は、ダミーパターンＤ2 ，Ｄ4 及び各層間絶縁膜の膜厚によって規定されて相互に一致しており、更に、画素領域のシールド層４００の垂直位置にも一致している。

次に、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜４４を形成する（ステップＳ16）。この第４層間絶縁膜４４の膜厚は、例えば約５００〜１５００ｎｍ程度とする。

次に、ステップＳ17において、図５に示すように、第４層間絶縁膜４４を例えばＣＭＰを用いて平坦化する。次に、第４層間絶縁膜４４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８９を開孔する（ステップＳ18）。この際、コンタクトホール８９は前記の第３中継電極４０２に通ずるように形成されることになる。

本実施の形態においては、ステップＳ16において形成された検査素子パターンＴ5 上の層間絶縁膜は、両端のＰＡＤ部１１１，１１２において、コンタクトホール８９形成と同時に除去されて、ＰＡＤ１１１，１１２はそれぞれ開孔部１１４，１１５を介して上方に露出するようになっている。

この場合には、ダミーパターンＤ2 ，Ｄ4 を形成したことによって、ＰＡＤ１１１，１１２のデバイス表面からの深さが一致している。従って、これらのＰＡＤ１１１，１１２を露出させるための開孔部１１４，１１５は、同一のエッチング処理によって同時に開させることができる。更に、ＰＡＤ１１１，１１２の深さと画素領域のシールド層４００の深さも一致していることから、ＰＡＤ１１１，１１２上の開孔部１１４，１１５は、ステップＳ18のエッチング処理によって、コンタクトホール８９と同時に開孔させることができる。

次に、第４層間絶縁膜４４上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する（ステップＳ19）。

なお、当該電気光学装置を、反射型として用いる場合には、ＡＬ等の反射率の高い不透明な材料によって画素電極９ａを形成してもよい。次に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。

一方、対向基板２０については、ガラス基板等がまず用意され、額縁としての遮光膜５３が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜５３は、導電性である必要はなく、Ｃｒ、Ｎｉ、ＡＬ等の金属材料のほか、カーボンやＴｉをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。

次に、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。さらに、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。

最後に、図２及び図３に示すように、各層が形成されたＴＦＴ基板１０と対向基板２０とは、例えば対向基板２０の４辺に沿ってシール材５２を形成すると共に、シール材５２の４隅に上下導通材１０６を形成して、配向膜１６及び２２が対面するようにシール材５２により貼り合わされる。上下導通材１０６は下端においてＴＦＴ基板１０の上下導通端子１０７に接触し、上端において対向基板２０の共通電極２１に接触して、ＴＦＴ基板１０と対向基板２０との導通が図られる。そして、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。

なお、シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、本実施形態における液晶装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のキャップ材（スペーサ）が散布されている。あるいは、当該液晶装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層５０中に含まれてよい。

なお、走査線１１ａ及びゲート電極３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。

また、ＴＦＴ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。

また、上述した各実施形態においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴ基板１０上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴ基板１０の出射光が出射する側には、それぞれ、例えばＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Liquid Crystal）モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。

このように、本実施の形態においては、検査素子形成領域に形成する検査素子パターンの１対のＰＡＤ形成部分においては、その下方に画素領域部分と同一の成膜材料によって所定形状のダミーパターンを形成する。これにより、これらのＰＡＤの深さは一致し、これらのＰＡＤを露出させるためのコンタクトホールを、１回のエッチング工程によって開孔させることができる。更に、ＰＡＤの深さは画素領域の特性を求めようとした成膜層の深さに一致しており、この成膜層上の層間絶縁膜にコンタクトホールを形成するエッチング工程によって、ＰＡＤ上のコンタクトホールも同時に開孔させることができる。

なお、１対のＰＡＤに対して１回のエッチング工程で同時に開孔部を開孔することができればよく、一方のＰＡＤが多少オーバーエッチングによって削り取られていてもよい。即ち、層間絶縁膜とＰＡＤとの選択比及びＰＡＤの厚さ等を考慮して、１対のＰＡＤの垂直位置に多少差があってもよい。従って、１対のＰＡＤの下方の層において、必ずしも同一の成膜層のダミーパターンを形成する必要はなく、相互に異なる成膜層によるダミーパターンをこれらの１対のＰＡＤの下方に形成してもよいことは明らかである。しかも、オーバーエッチングの許容範囲であれば、１対のＰＡＤ同士の垂直位置が多少異なっていてもよい。

また、画素領域において形成するいずれかの成膜層上の層間絶縁膜に対するエッチング工程と同一のエッチング工程において、検査素子形成領域のＰＡＤ部分を開孔することができればよく、特性を求めようとする画素領域内の成膜層とＰＡＤの垂直位置は必ずしも一致している必要はない。オーバーエッチングマージン量も考慮して、一回のエッチングにてＰＡＤの全コンタクトホールが同時に開孔される程度に略一致していれば良い。

尚、上記実施形態においては、一対のＰＡＤ同士の垂直位置を一致させる例について述べているが、検査素子は、抵抗、または２端子素子等のように検査用ＰＡＤが1対で済む場合と、トランジスタ等の検査のように３端子各々に対応したＰＡＤを準備する場合等もあり、また複雑な検査回路パターンの場合は、ＰＡＤが３箇所以上の複数必要な場合もある。当然のことであるが、本発明の検査素子形成領域のＰＡＤは１対に限定したものではなく、複数のＰＡＤの一連のＰＡＤ同士の垂直位置を一致または略一致することが重要な構成要件となる。

図１１は本発明の第２の実施の形態に係る検査素子付き基板の検査素子形成領域を示す説明図である。図１１（ａ）は断面構造を示し、図１１（ｂ）は平面構造を示している。また、図１２は平坦化された複数の成膜層を有する素子基板を用いて構成した液晶装置の画素構造を詳細に示す断面図である。

第１の実施の形態においては、画素領域内の成膜層のシート抵抗を検査する例について説明した。本実施の形態は画素領域内の成膜層間を接続するコンタクトホールのコンタクト抵抗を検査する例について説明する。

本実施の形態は最も上層の層間絶縁膜だけでなく、その下層の層間絶縁膜についても平坦化されている基板を用いた場合の例である。図１２は図５の液晶装置において、第４層間絶縁膜４４だけでなく、第３層間絶縁膜４３についても平坦化した例を示している。

上述したように、層間絶縁膜に対してＣＭＰを施していない場合には、コンタクト抵抗を測定するためのコンタクトホールの検査素子パターンは、検査素子形成領域内のいずれの垂直位置に形成しても特には問題は生じない。しかし、ＣＭＰによって平坦化する場合には、画素領域のデバイス表面からコンタクトホールによって接続する配線までの距離と、検査素子形成領域内のデバイス表面からコンタクトホールによって接続する配線までの距離と異なることがあり、コンタクト抵抗の検査を行うことができない。

そこで、本実施の形態においては、検査素子のコンタクトホールを、デバイス表面の位置を基準にしてデバイス内のコンタクトホールと同じ深さに形成することによって、コンタクト抵抗の確実な検査を可能にしている。

図１１は検査素子形成領域の断面構造を示している。図１１に示すように、検査素子形成領域内のＣ〜Ｅ領域のうちＤ領域については、層間絶縁膜を介在させながら、下層から第１〜４層のダミーパターンＤ11〜Ｄ14、第５層の配線層の配線パターンＴ15が積層されている。更に、配線パターンＴ15上には層間絶縁膜１２０が積層されて平坦化されており、この層間絶縁膜１２０上に配線パターン１２１，１２２が形成されている。配線パターン１２１，１２２は平坦化されている層間絶縁膜１２０を開孔して得られたコンタクトホールＣ16を介して電気的に接続されている。

配線パターンＴ15は画素領域の第５層の配線層に対応したパターンである。画素領域の第５層の配線層の成膜パターン上には、層間絶縁膜１２０と同一厚さの層間絶縁膜が積層され、この層間絶縁膜上には配線層が形成されている。配線層と層間絶縁膜とはコンタクトホールを介して電気的に接続されており、本実施の形態においてはこのコンタクトホールのコンタクト抵抗を検査対象とする。

また、画素領域の第５層の配線層の下には、上から第４層乃至第１層の成膜層が形成されている。本実施の形態においては、配線パターンＴ15の下層に、画素領域の第１乃至第４の成膜層と同一の成膜工程において、ダミーパターンＤ1 〜Ｄ4 を形成している。従って、第５層の配線層上に形成される層間絶縁膜と検査素子形成領域の層間絶縁膜１２０とは同一厚さとなり、コンタクトホールＣ16は検査対象のコンタクトホールと略同一形状、同一寸法に形成される。

これにより、本実施の形態においては、配線層の配線パターンＴ15は、デバイス表面からの深さが、画素領域の第５層の配線層と一致する。これにより、コンタクトホールＣ16のコンタクト抵抗は、画素領域の配線層上の層間絶縁膜に形成したコンタクトホールのコンタクト抵抗に一致するものと考えることができる。

また、本実施の形態においては、画素領域のコンタクトホールの深さと検査素子形成領域の検査素子パターンによるコンタクトホールの深さとを一致させればよく、必ずしも、画素領域のコンタクトホールの下層に形成された成膜層と同一の成膜層でダミーパターンを形成しなくてもよく、ダミーパターンの厚さの和と画素領域のコンタクトホールの下層に形成された成膜層の厚さの和が略一致していればよい。

図１３は図１１の第２の実施の形態の変形例を示す説明図である。

図１３の変形例は図１１のダミーパターンＤ1 〜Ｄ4 を夫々２つのダミーパターンＤ1 ′，Ｄ1 ″〜Ｄ4 ′，Ｄ4 ″に分けたものである。ダミーパターンＤ1 ′〜Ｄ4 ′はコンタクトホールＣ16′の下方の配線パターンＴ15下に形成され、ダミーパターンＤ1 ″〜Ｄ4 ″はコンタクトホールＣ16″の下方の配線パターンＴ15下に形成される。他の構成は図１１と同様である。この場合でも、コンタクトホールの垂直位置を画素領域の対応するコンタクトホールの垂直位置に一致させることができる。

この変形例においては、ダミーパターンをコンタクトホールの下方にのみ小さく形成することから、応力が比較的大きい成膜材料を使用した場合でも、クラック等が生じることを防止することができる。

他の構成及び作用は図１１の第２の実施の形態と同様である。

図１４は本発明の第３の実施の形態に係る検査素子付き基板の検査素子形成領域を示す説明図である。図１４（ａ）は断面構造を示し、図１４（ｂ）は平面構造を示している。

第２の実施の形態においては、画素領域内の成膜層間を接続するコンタクトホールのコンタクト抵抗を検査する例について説明した。本実施の形態においては、配線層のシート抵抗を検査する場合において、この配線層が比較的下層に位置し、コンタクトホール（中継コンタクトホール）を利用して上層の引き回し配線に接続し、この引き回し配線から更に中継コンタクトホールを介して配線層に接続する場合の例である。本実施の形態においても、コンタクトホールを利用することから、第２の実施の形態と同様に、検査素子パターンの位置及び引き回し配線の位置を画素領域の対応する配線層の垂直位置に一致させるようになっている。

図１４は検査素子形成領域の断面構造を示している。図１４に示すように、シート抵抗を測定する検査素子パターンＴ22の下層には、ダミーパターンＤ21が形成されている。検査対象である画素領域の配線層の下方にもダミーパターンＤ21の形成工程と同一の工程において、所定の成膜パターンの成膜層が形成されている。即ち、ダミーパターンＤ21を検査素子パターンＴ22の下層に配置することで、検査素子パターンＴ22を上層のパターンに接続するコンタクトホールＣ26のコンタクト抵抗を画素領域のコンタクトホールのコンタクト抵抗に一致させることができる。

検査素子パターンＴ22の両端は、１対のコンタクトホールＣ25を介して上層の引き回し配線１３１，１３２に接続される。引き回し配線１３１，１３２の垂直位置を画素領域の対応する配線層に一致させるために、本実施の形態においては、検査素子パターンＴ22と引き回し配線１３１，１３２との間に、ダミーパターンＤ23，Ｄ24を形成している。なお、これらのダミーパターンＤ23，Ｄ24及び引き回し配線１３１，１３２は、例えば、画素領域の第３乃至第５層の成膜層の成膜工程において形成されたものである。

更に、これらの引き回し配線１３１，１３２は、夫々１対のコンタクトホールＣ26を介してＰＡＤ１３３，１３４を構成する配線層に接続される。引き回し配線１３１，１３２の垂直位置が画素領域の対応する配線層に一致していることから、コンタクトホールＣ26の深さも画素領域の対応するコンタクトホールに一致する。

これにより、本実施の形態においても、検査素子パターンＴ22の下方にダミーパターンＤ21を形成していることから、検査素子パターンＴ22のデバイス表面からの深さは、画素領域の対応する配線層と一致する。また、検査素子パターンＴ22上にダミーパターンＤ23，Ｄ24を介して引き回し配線１３１，１３２を形成していることから、引き回し配線１３１，１３２のデバイス表面からの深さを、画素領域の対応する配線層に一致させることができる。これにより、コンタクトホールＣ25，Ｃ26のコンタクト抵抗を画素領域の対応するコンタクトホールのコンタクト抵抗に一致させることができ、検査素子パターンＴ22のシート抵抗の正確な検査が可能となる。

なお、本実施の形態においても、ＰＡＤ１３３，１３４同士はデバイス表面からの深さが一致するように形成されており、第１の実施の形態と同様に、１回のエッチング工程でこれらのＰＡＤ１３３，１３４を露出させる開孔部を形成することができる。

また、本実施の形態においても、画素領域のコンタクトホールの深さと検査素子形成領域の中継コンタクトホールの深さとを一致させればよく、必ずしも、画素領域の対応する配線層の下層に形成された成膜層と同一の成膜層でダミーパターンを形成しなくてもよく、ダミーパターンの厚さの和と画素領域の対応する配線層の下層に形成された成膜層の厚さの和が略一致していればよい。

また、上記各実施の形態においては、ダミーパターンの電気的な特性については特に説明していないが、例えば、ダミーパターンはフローティング電位にしてもよく、また、配線を接続して何らかの電位にしてもよく、例えば、コンタクトホールに接続してＰＡＤと同電位にしてもよい。

また、上記実施の形態においては、下方にダミーパターンを形成することで、ＰＡＤ、検査素子パターン及び引き回し配線等の垂直位置を規定する例について説明したが、検査素子形成領域において、これらの部分以外の部分を削って低くすることによっても、同様の作用効果を得ることができる。例えば、基板表面を削ってもよいし、層間絶縁膜を削ってもよい。図１に適用させると、図１ではダミーパターンＤ2 ，Ｄ4 を形成してＰＡＤ１１１，１１２の深さを揃えているが、これらのダミーパターンを形成せずに、ＰＡＤ１１１，１１２以外の部分の基板又は層間絶縁膜を削って低くするのである。これにより、ＰＡＤ１１１，１１２の深さを結果的に制御することができ、ＰＡＤ１１１，１１２の深さを比較的浅く、且つ同じ深さにすることができる。

ここまでにおいて、特にパッドの上の層間膜の露出を均一に行うべくパッドの高さを同一または略同一にする実施例を中心に述べてきたが本発明の本質的な作用は以下となる。

即ち、層間膜をＣＭＰによる平坦化処理した後においても、層間膜に形成されＰＡＤに接続される複数のコンタクトホールの長さが同一または略同一になるということである。この作用に至るためには、コンタクトホールを形成する層間膜の下側パターンにおいて、そのＴＦＴ基板表面の任意基準面からの高さをＴＦＴ基板面全領域に渡り同一高さにすることが重要な構成要件となる。上記実施の形態においては、この作用に至らしめるために検査素子形成領域内の層間膜下側配線パターンの下にダミーパターンを形成することで高さ合わせを行ない、層間膜下側配線パターンの垂直位置をＰＡＤ同士で一致させる例を主に説明した。ここで、このダミーパターンを、画素領域の成膜層と同じにするならば、検査素子形成領域と画素領域の両方において、層間膜下側配線パターンの垂直位置を一致させることができ、よって、一回のエッチングにより検査素子形成領域と画素領域の両方の全コンタクトホールを開孔することができる。

または、逆に画素領域内の基板表面または画素領域の層間膜下側配線パターンの下層にある層間絶縁膜表面を削ることにより高さ合わせを行ない、画素領域内の層間膜下側配線パターンの高さを検査素子形成領域内の層間膜下側配線パターンの高さに一致させる方法もある。ここでさらに本発明の上記作用に至らしめるための共通の本質的な構成要件は、コンタクトホールを形成する層間膜の下側配線パターンにおいて、ＴＦＴ基板表面の任意基準面からの法線方向の距離をＴＦＴ基板面全領域に渡り同一距離にすることである。これにより、上記層間膜をＣＭＰ平坦化処理した後においても、上記層間膜にＴＦＴ基板面全領域に渡り形成されている複数のコンタクトホールの長さが同一または略同一となり、一回の層間膜除去工程によって、すべてのコンタクトホールを均一に開孔できるというものである。よって、基本となる構成要件は、ＴＦＴ基板面全領域に渡るコンタクトホールにおいて、コンタクトホールを形成する層間膜の下側配線パターンの下にある積層膜の厚みの総和を複数のコンタクトホール間の比較において同一とすることである。さらに一般的な解釈としては、コンタクトホールを形成する層間膜の下側配線パターンの下にある積層膜の厚みの総和からＴＦＴ基板表面の基準面からの法線方向のへこみ量を差し引いた値を同一とすることである。ここで、ＴＦＴ基板表面の法線方向のへこみ量とは、基板の元の表面であり最大高さの面を基準面とした基板表面のエッチングによる溝堀領域の溝の深さのことである。

本発明は、特に画素領域とは下地の状態が異なる場合が多いため上記基本となる構成要件から外れ易い検査素子領域に焦点をあてて、例えば検査素子領域においても画素領域と同じ成膜層であるダミーパターンをＰＡＤに接続するコンタクトホールの下に敷くなどの高さ合わせの方策をとることにより、コンタクトホールの長さを基板面全領域で一致または略一致させることにより、一回のエッチングにより基板面全領域で均一に開孔することができるものである。

また、上記実施の形態おいては、液晶装置用基板の例について説明したが、検査素子を有する半導体基板等、例えばエレクトロルミネッセンス装置や電気泳動装置等の基板にも適用可能であることは明らかである。

（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１５は、投射型カラー表示装置の図式的断面図である。

図１５において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。電気光学装置としては、電気泳動装置やＥＬ（エレクトロルミネッセンス）装置等に適用できる。

本発明の第１の実施の形態に係る検査素子付き基板の検査素子形成部分の断面構造を示す説明図。 本実施の形態における電気光学装置用基板である液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図。 液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。 液晶装置の画素構造を詳細に示す断面図。 本実施の形態のＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンを示す平面図。 図６中の要部の成膜パターンを示す平面図。 液晶装置用基板の製造方法を断面図によって工程順に示す工程図。 液晶装置用基板の製造方法を断面図によって工程順に示す工程図。 検査素子形成領域の製造方法を示すフローチャート。 本発明の第２の実施の形態を示す説明図。 平坦化された複数の成膜層を有する素子基板を用いて構成した液晶装置の画素構造を詳細に示す断面図。 第２の実施の形態の変形例を示す説明図。 本発明の第３の実施の形態を示す説明図。 投射型カラー表示装置の図式的断面図。

符号の説明

Ｄ2 ，Ｄ4 …ダミーパターン、１１１，１１２…ＰＡＤ、１１３…層間絶縁膜、１１４，１１５…開孔部。

Claims (19)

1. 基板上に配置された成膜層で形成された複数の層間膜下側配線パターンと、
   前記複数の層間膜下側配線パターンの直上に形成され表面が平坦化された層間膜と、
   前記複数の層間膜下側配線パターンの一部に対応して、前記平坦化された層間膜に形成された複数のコンタクトホールと、
   前記検査素子付き基板と前記複数の層間膜下側配線パターンとの間に設けられ、前記複数のコンタクトホールの各々の領域に対応した厚みが同一又は略同一である積層膜と、
   を備えたことを特徴とする検査素子付き基板。
2. 基板表面の一部にへこみのある基板上において、
   前記へこみの領域及びその他の領域の少なくとも一方に配置された成膜層で形成された複数の層間膜下側配線パターンと、
   前記複数の層間膜下側配線パターンの直上に形成され表面が平坦化された層間膜と、
   前記複数の層間膜下側配線パターンの一部に対応して、前記平坦化された層間膜に形成された複数のコンタクトホールと、
   前記基板と前記複数の層間膜下側配線パターンとの間に設けられ、前記複数のコンタクトホールの各々の領域に対応した厚みから基板表面の法線方向の前記へこみ量を差し引いた値が同一又は略同一である積層膜と、
   を備えたことを特徴とする検査素子付き基板。
3. 夫々成膜パターンが形成される複数の成膜層と、
   前記複数の成膜層相互間に夫々形成される層間膜と、
   前記複数の成膜層のうちの少なくとも１つの成膜層の各成膜パターンと同一材料で検査素子形成領域に形成される検査素子パターンと、
   平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記検査素子パターンに接続される複数のパッドを露出させる開孔部と、
   前記複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で前記複数のパッドの夫々下方に形成されるダミーパターンとを具備したことを特徴とする検査素子付き基板。
4. 前記ダミーパターンは、前記平坦化された層間膜の表面から前記複数のパッドまでの前記開孔部の形成時に、１回の層間膜除去工程によって露出すべき前記複数のパッドのすべてを露出可能にするように、前記複数のパッドの前記平坦化された層間膜の表面からの距離を独立して制御することを特徴とする請求項３に記載の検査素子付き基板。
5. 前記ダミーパターンは、前記複数のパッドの前記平坦化された層間膜の表面からの距離を一致させるように前記複数のパッドの下方に相互に独立して形成されることを特徴とする請求項３に記載の検査素子付き基板。
6. 前記ダミーパターンは、前記複数のパッドの下方に、相互に同一の成膜層の成膜パターンで形成されることを特徴とする請求項３に記載の検査素子付き基板。
7. 前記ダミーパターンは、前記複数のパッドの下方に分離された２パターンとして形成されることを特徴とする請求項６に記載の検査素子付き基板。
8. 前記開孔部は前記平坦化された層間膜に対するエッチングによって除去され、
   前記ダミーパターンは、前記複数のパッドに対する許容可能なオーバーエッチング分だけのマージンを有して前記複数のパッドと前記平坦化された層間膜の表面からの各距離を独立して制御することを特徴とする請求項３に記載の検査素子付き基板。
9. 夫々成膜パターンが形成される複数の成膜層と、
   前記複数の成膜層相互間に夫々形成される層間膜と、
   前記複数の成膜層のうちの所定の配線層上の平坦化された層間膜に形成されて前記配線層に電気的に接続される第１のコンタクトホールと、
   前記所定の配線層の成膜工程において前記配線層の成膜パターンと同一材料で検査素子形成領域に形成される配線パターンと、
   前記配線パターン上の前記平坦化された層間膜に形成されて前記配線パターンに電気的に接続される第２のコンタクトホールと、
   平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記第２のコンタクトホールを介して前記配線パターンに接続されるパッドを露出させる開孔部と、
   前記配線パターンの下方に形成されるダミーパターンとを具備したことを特徴とする検査素子付き基板。
10. 前記ダミーパターンは、前記平坦化された層間膜の表面から前記配線層までの距離と前記平坦化された層間膜の表面から前記配線パターンまでの距離とを一致させるように前記配線パターンの下方に形成されることを特徴とする請求項９に記載の検査素子付き基板。
11. 前記ダミーパターンは、前記所定の配線層の下方に形成された成膜層の各成膜パターンと同一材料で前記配線パターンの下方に形成されることを特徴とする請求項１０に記載の検査素子付き基板。
12. 前記ダミーパターンは、前記成膜層の各成膜パターンの少なくとも一部から延設されていることを特徴とする請求項１１に記載の検査素子付き基板。
13. 積層される複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で検査素子形成領域の複数のパッド形成領域の高さを制御するために複数のダミーパターンを形成する工程と、
    前記所定の成膜層上に層間膜を形成する工程と、
    前記成膜パターンの形成工程と同時に検査素子形成領域に検査素子パターンを形成する工程と、
    平坦化された最上層の層間膜の前記検査素子形成領域に開孔部を形成して前記検査素子パターンに接続される複数のパッドを露出させる工程とを具備したことを特徴とする検査素子付き基板の製造方法。
14. 積層される複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で検査素子形成領域のコンタクトホール形成領域の高さを制御するためにダミーパターンを形成する工程と、
    前記複数の成膜層のうちの所定の配線層を形成すると共に、前記所定の配線層の成膜工程において前記配線層の成膜パターンと同一材料で検査素子形成領域に配線パターンを形成する工程と、
    前記配線層上の平坦化された層間膜に第１のコンタクトホールを形成して前記配線層との導通を可能にすると共に、前記配線パターン上の前記平坦化された層間膜に第２のコンタクトホールを形成して前記配線パターンとの導通を可能にする工程と、
    平坦化された最上層の層間膜の前記検査素子形成領域に開孔部を形成して前記第２のコンタクトホールに接続されるパッドを露出させる工程とを具備したことを特徴とする検査素子付き基板の製造方法。
15. 平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して画素電極の成膜パターンが形成される画素電極層と、
    前記複数のデータ線の成膜パターンが形成される第１の成膜層と、
    前記複数の走査線の成膜パターン及び前記画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される第２の成膜層と、
    前記画素電極層、前記第１の成膜層及び前記第２の成膜層相互間に夫々形成される層間膜と、
    前記画素電極層、前記第１の成膜層及び前記第２の成膜層うちの少なくとも１つ又は他の成膜層の各成膜パターンと同一材料で検査素子形成領域に形成される検査素子パターンと、
    平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記検査素子パターンに接続される複数のパッドを露出させる開孔部と、
    前記複数の成膜層のうちの所定の成膜層の各成膜パターンと同一材料で前記複数のパッドの夫々下方に形成されるダミーパターンとを具備したことを特徴とする電気光学装置用基板。
16. 前記ダミーパターンは、前記複数の成膜層のうちの所定の成膜層の各成膜パターンの少なくとも一部から延設されていることを特徴とする請求項１５に記載の電気光学装置用基板。
17. 平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して画素電極の成膜パターンが形成される画素電極層と、
    前記複数のデータ線の成膜パターンが形成される第１の成膜層と、
    前記複数の走査線の成膜パターン及び前記画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される第２の成膜層と、
    前記画素電極層、前記第１の成膜層及び前記第２の成膜層相互間に夫々形成される層間膜と、
    前記画素電極層、前記第１の成膜層及び前記第２の成膜層の少なくとも１つ又は他の成膜層のうちの所定の配線層上の平坦化された層間膜に形成されて前記配線層に電気的に接続される第１のコンタクトホールと、
    前記所定の配線層の成膜工程において前記配線層の成膜パターンと同一材料で検査素子形成領域に形成される配線パターンと、
    前記配線パターン上の前記平坦化された層間膜に形成されて前記配線パターンに電気的に接続される第２のコンタクトホールと、
    平坦化された最上層の層間膜の前記検査素子形成領域に形成されて前記第２のコンタクトホールを介して前記配線パターンに接続されるパッドを露出させる開孔部と、
    前記配線パターンの下方に形成されるダミーパターンとを具備したことを特徴とする電気光学装置用基板。
18. 請求項１６又は１７のいずれか一方に記載の電気光学装置用基板を用いて構成したことを特徴とする電気光学装置。
19. 請求項１８に記載の電気光学装置を用いて構成したことを特徴とする電子機器。
    
    
    

Images