JP2004281544A - 平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 - Google Patents
平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 Download PDFInfo
- Publication number
- JP2004281544A JP2004281544A JP2003068334A JP2003068334A JP2004281544A JP 2004281544 A JP2004281544 A JP 2004281544A JP 2003068334 A JP2003068334 A JP 2003068334A JP 2003068334 A JP2003068334 A JP 2003068334A JP 2004281544 A JP2004281544 A JP 2004281544A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- pattern
- monitor pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】平坦化モニタパターンを用いた確実な膜厚測定を可能にする。
【解決手段】夫々成膜パターンが形成される複数の成膜層と、前記成膜パターンが多層金属層で形成されている成膜層に形成され前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させた平坦化モニタパターン132,141とを具備したことを特徴とする。
【選択図】 図1
【解決手段】夫々成膜パターンが形成される複数の成膜層と、前記成膜パターンが多層金属層で形成されている成膜層に形成され前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させた平坦化モニタパターン132,141とを具備したことを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、多層構造の基板、特にTFT基板及びこれを用いた液晶装置等に好適な平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置に関する。
【0002】
【従来の技術】
液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶装置では、一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等の能動素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極(透明電極(ITO(Indium Tin Oxide)))を配置して、両基板間に封入した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【0003】
能動素子を用いたアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線(ゲート線)及びデータ線(ソース線)の各交点に対応して、画素電極及びスイッチング素子を基板(アクティブマトリクス基板)上に設けて構成される。
【0004】
TFT素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極(透明電極(ITO))に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【0005】
ところで、素子基板を構成する各素子を基板上の1平面に形成した場合には、素子の占有面積が増大し、画素電極部分の面積が小さくなって、画素開口率が低下する。そこで、従来、各素子を複数の層に分けて形成し、各層の間に層間絶縁膜を配置する積層構造が採用される。
【0006】
即ち、素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成される。層毎に各種膜の成膜工程とフォトリソグラフィ工程を繰り返すことによって、TFT基板が形成されるのである。
【0007】
例えば、TFT基板には、TFT素子のチャネルを構成する半導体層、データ線等の配線層及びITO膜からなる画素電極層等が積層される。画素電極層は、液晶層に近接したアクティブマトリクス基板の最上層に形成され、画素電極は、配線層を経由して半導体層に接続される。一般的には、データ線等の配線層は例えばアルミニウムによって形成される。しかし、アルミニウムとITO膜とを接触させ電流を流すと、電気陰性度の差によりアルミニウムの電飾が起きる。そこで、ITO膜に接続されるアルミニウム配線の上面側に窒化チタン(TiN)を積層して、配線層を多層構造にする方法が採用されることがある。これにより、アルミニウム配線の電飾を防ぐことができる。
【0008】
【特許文献1】
特開平11−297617号公報
【0009】
【発明が解決しようとする課題】
ところで、各層の成膜パターンに応じて、成膜層の積層構造の表面は凹凸を有する。このような凹凸が液晶層に接する層に生じた場合には、液晶の配向不良が生じやすい。そこで、液晶層に近接する層の下層において、層間絶縁膜を平坦化する平坦化処理が行われることがある。例えば、画素電極層の下層の層間絶縁膜をCMP(Chemical Mechanical Polishing)等によって研磨して平坦化するのである。
【0010】
CMPによる平坦化を実施する場合の層間絶縁膜の膜厚の管理は、CMP膜厚測定装置を用いて行われる。膜厚の管理のために、膜厚を管理しようとする層間絶縁膜下層の成膜層に平坦化モニタパターンが形成される。CMP膜厚測定装置は、平坦化モニタパターンからの反射光によって生じる干渉縞を観測することによって、膜厚を光学的に検出する。しかしながら、ITO膜と接続される配線層(金属膜層)は電飾を防ぐために多層構造に構成され、その最上層は反射率が低い窒化チタン層である。このため、配線層に形成された平坦化モニタパターンを光学的に検出しようとしても平坦化モニタパターンの反射光が弱く、膜厚の測定が困難となってしまうことがあるという問題があった。
【0011】
なお、特許文献1においては、基板上のアライメントマークを光学的に検出してアライメントを行う技術の記載がある。この提案は、絶縁膜や金属膜の研磨に際してアライメントマークが同時に研磨されないようにした基板を開示している。この提案においても、上記と同様の問題を有する。
【0012】
本発明はかかる問題点に鑑みてなされたものであって、平坦化モニタパターンの光学的な検出を容易にして膜厚の確実な測定を可能にすることができる平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明に係る平坦化モニタパターン付き基板は、夫々成膜パターンが形成される複数の成膜層と、前記成膜パターンが多層金属層で形成されている成膜層に形成され前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させた平坦化モニタパターンとを具備したことを特徴とする。
【0014】
このような構成によれば、夫々成膜パターンが形成された複数の成膜層は多層構造を有し、各成膜層相互間には層間膜が形成される。成膜層のうち成膜パターンが多層金属層である成膜層に形成される平坦化モニタパターンは、多層金属層のうち反射率が最も小さい金属層以外の金属層が露出している。これにより、平坦化モニタパターンから十分な強度の反射光が得られ、この反射光を用いた光学的な膜厚測定が確実に実施可能となる。
【0015】
また、前記平坦化モニタパターンは、多層金属層の最も小さい反射率の層を含む1つ以上の層を除去することにより、反射率が最も小さい金属層以外の金属層を露出させることを特徴とする。
【0016】
このような構成によれば、平坦化モニタパターンは成膜パターンと同一材料で形成される。この場合でも、反射率が最も小さい反射率の層を含む1つ以上の層を除去することによって、反射率が最も小さい金属層以外の金属層を露出させることができる。これにより、平坦化モニタパターンを用いた光学的な膜厚測定が確実に可能となる。
【0017】
また、前記平坦化モニタパターンは、多層金属層の最も大きい反射率の層を露出させることを特徴とする。
【0018】
このような構成によれば、平坦化モニタパターンは、多層金属層のうちの最も大きい反射率の層が露出しているので、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことができる。
【0019】
本発明に係る平坦化モニタパターン付き基板の製造方法は、積層される複数の成膜層のうちの所定の成膜層に多層金属層の成膜パターンを形成する工程と、前記成膜パターンの形成工程と同時に平坦化モニタパターン形成領域に平坦化モニタパターンを形成する工程と、前記多層金属層の前記平坦化モニタパターンから反射率が最も小さい金属層以外の金属層を露出させる除去工程とを具備したことを特徴とする。
【0020】
このような構成によれば、所定の成膜層の成膜パターンの形成と同時に、その成膜層に成膜パターンと同一材料で平坦化モニタパターンが形成される。成膜層のうち成膜パターンが多層金属層である成膜層に形成される平坦化モニタパターンを成膜パターンと同一材料で形成すると、平坦化モニタパターンは多層金属層を有することになる。しかし、例えば、平坦化モニタパターンを構成する多層金属層のうち反射率が最も小さい金属層を除去することで、反射率が最も小さい金属層以外の金属層が露出した平坦化モニタパターンが得られる。これにより、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことができる。
【0021】
本発明に係る電気光学装置用基板は、平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して画素電極の成膜パターンが形成される画素電極層と、前記複数のデータ線の成膜パターンが形成される第1の成膜層と、前記複数の走査線の成膜パターン及び前記画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される第2の成膜層と、前記画素電極層、前記第1の成膜層及び前記第2の成膜層相互間に夫々形成される層間膜と、前記第1の成膜層の成膜パターンが多層金属層で形成されている場合に前記第1の成膜層の平坦化モニタパターン形成領域に前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させて形成した平坦化モニタパターンとを具備したことを特徴とする。
【0022】
このような構成によれば、画素電極層においては、画素電極の成膜パターンが、平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して形成される。第1の成膜層には、複数のデータ線の成膜パターンが形成される。第2の成膜層には、複数の走査線の成膜パターン及び画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される。そして、画素電極層、第1の成膜層及び第2の成膜層相互間には、夫々層間膜が形成されて、各成膜層間は電気的に絶縁される。画素電極層と第1の成膜層とを電気的に接続する場合には、コンタクト抵抗を低減するために第1の成膜層の成膜パターンを多層金属層で形成することがある。この場合では、第1の成膜層の平坦化モニタパターン形成領域には、多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させた平坦化モニタパターンが形成される。これにより、平坦化モニタパターンの反射率が低下することを防止して、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことを可能にしている。
【0023】
また、前記平坦化モニタパターンは、多層金属層の最も小さい反射率の層を含む1つ以上の層を除去することにより、反射率が最も小さい金属層以外の金属層を露出させることを特徴とする。
【0024】
このような構成によれば、平坦化モニタパターンは成膜パターンと同一材料で形成される。この場合でも、反射率が最も小さい反射率の層を含む1つ以上の層を除去することによって、反射率が最も小さい金属層以外の金属層を露出させることができる。これにより、平坦化モニタパターンを用いた光学的な膜厚測定を確実にしている。
【0025】
また、前記平坦化モニタパターンは、多層金属層の最も大きい反射率の層を露出させることを特徴とする。
【0026】
このような構成によれば、平坦化モニタパターンは、多層金属層のうちの最も大きい反射率の層が露出しているので、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことができる。
【0027】
本発明に係る電気光学装置は、上記電気光学装置用基板を用いて構成したことを特徴とする。
【0028】
このような構成によれば、平坦化モニタパターンを用いた確実な膜厚測定が可能であり、電気光学特性に優れた装置を得ることができる。
【0029】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る平坦化モニタパターン付き基板の素子形成領域及び平坦化モニタパターン形成部分の断面構造を示す説明図である。本実施の形態は平坦化モニタパターン付き基板として電気光学装置用基板であるTFT基板等の液晶装置用基板に適用したものである。図2は本実施の形態における電気光学装置用基板である液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図3は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H’線の位置で切断して示す断面図である。図4は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図5は液晶装置の画素構造を詳細に示す断面図である。また、図6は本実施の形態のTFT基板上に形成する隣接した複数の画素について各層の成膜パターンを示す平面図である。図7は図6中の要部の成膜パターンを示す平面図である。図8及び図9は液晶装置用基板の製造方法を断面図によって工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0030】
平坦化モニタパターンは画素領域(素子形成領域)以外の領域に形成される。平坦化モニタパターンの形成領域においては、素子形成領域の成膜工程による成膜パターンと同一の材料を用いて、所定のパターンの平坦化モニタパターンが形成される。
【0031】
本実施の形態においては、多層金属膜層については、平坦化モニタパターン部分において反射率が低い層を除去して反射率が高い層を露出させるようにする。例えば、配線パターンとITO(画素電極)との間のコンタクト抵抗を低減させるために、アルミニウム上に窒化チタンを形成した多層金属層の場合には、この窒化チタンを除去してアルミニウムを露出させることで、平坦化モニタパターンの反射率を向上させるようになっている。
【0032】
先ず、図2乃至図4を参照して本実施の形態の液晶装置用基板を用いて構成した液晶装置の全体構成について説明する。
液晶装置は、図2及び図3に示すように、素子基板であるTFT基板10と対向基板20との間に液晶50を封入して構成される。TFT基板10上には画素を構成する画素電極(ITO)9a等がマトリクス状に配置される。また、対向基板20上には全面に対向電極(ITO)21が設けられる。図4は画素を構成するTFT基板10上の素子の等価回路を示している。
【0033】
図4に示すように、画素領域においては、複数本の走査線11aと複数本のデータ線6aとが交差するように配線され、走査線11aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11aとデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが接続される。
【0034】
TFT30は走査線11aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【0035】
図5は一つの画素に着目した液晶装置の模式的断面図であり、図6及び図7は各層の成膜パターンを示す平面図である。
【0036】
図6において、画素電極9aは、TFT基板10上に、マトリクス状に複数設けられており(点線部により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線11aが設けられている。データ線6aは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線11aは、例えば導電性のポリシリコン膜等からなる。また、走査線11aは、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a’に対向するゲート電極3aに電気的に接続されている。すなわち、走査線11aとデータ線6aとの交差する箇所にはそれぞれ、走査線11aに接続されたゲート電極3aとチャネル領域1a’とが対向配置されて画素スイッチング用のTFT30が構成されている。
【0037】
図6のA−A’線断面図たる図5に示すように、電気光学装置は、例えば、石英基板、ガラス基板、シリコン基板からなるTFT基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。
【0038】
TFT基板10の側には、図5に示すように、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その全面には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。
【0039】
このように対向配置されたTFT基板10及び対向基板20間には、シール材52(図2及び図3参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材52は、TFT基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【0040】
一方、TFT基板10上には、画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図5に示すように、下から順に、走査線11aを含む第1層(成膜層)、ゲート電極3aを含むTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層400等を含む第5層、前記の画素電極9a及び配向膜16等を含む第6層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42、43及び44には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。
【0041】
第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図6のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図6のX方向に沿うように延びる本線部と、データ線6a或いはシールド層400が延在する図6のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。
【0042】
これにより、走査線11aは、同一行に存在するTFT30のON・OFFを一斉に制御する機能を有することになる。また、該走査線11aは、画素電極9aが形成されない領域を略埋めるように形成されていることから、TFT30に下側から入射しようとする光を遮る機能をも有している。これにより、TFT30の半導体層1aにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
【0043】
第2層には、ゲート電極3aを含むTFT30が設けられている。TFT30は、図5に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
【0044】
そして、この第2層には、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、図6に示すように、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【0045】
なお、上述のTFT30は、好ましくは図5に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【0046】
以上説明した走査線11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能のほか、TFT基板10の全面に形成されることにより、TFT基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
【0047】
この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる半導体層1aのチャネル長と同じ幅の溝(コンタクトホール)12cvが掘られており、この溝12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、この溝12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。これにより、TFT30の半導体層1aは、図6によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【0048】
また、この側壁部3bは、前記の溝12cvを埋めるように形成されているとともに、その下端が前記の走査線11aと接するようにされている。ここで走査線11aは上述のようにストライプ状に形成されていろことから、ある行に存在するゲート電極3a及び走査線11aは、当該行に着目する限り、常に同電位となる。
【0049】
なお、走査線11aに平行するようにして、ゲート電極3aを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線11aと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線11aの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線11aと同一の行に存在する別の走査線が健全である限り、それを介してTFT30の動作制御を依然正常に行うことができることになる。
【0050】
第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、蓄積容量70は、図6の平面図に示すように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
【0051】
より詳細には、下部電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極719を介して行われている。
【0052】
容量電極300は、蓄積容量70の固定電位側容量電極として機能する。容量電極300を固定電位とするためには、固定電位とされたシールド層400と電気的接続が図られることによりなされている。
【0053】
そして、この容量電極300は、TFT基板10上において、各画素に対応するように島状に形成されており、下部電極71は、当該容量電極300とほぼ同一形状を有するように形成されている。これにより、蓄積容量70は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量70は、より小面積で、より大きな容量値をもつ。
【0054】
誘電体膜75は、図5に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Telperature oxide)膜、LTO(Low Telperature oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。そして、この誘電体膜75は、図5に示すように、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bからなる2層構造を有する。比較的誘電率の大きい窒化シリコン膜75bが存在することにより、蓄積容量70の容量値を増大させることが可能となると共に、酸化シリコン膜75aが存在することにより、蓄積容量70の耐圧性を低下せしめることがない。このように、誘電体膜75を2層構造とすることにより、相反する2つの作用効果を享受することが可能となる。
【0055】
また、窒化シリコン膜75bが存在することにより、TFT30に対する水の浸入を未然に防止することが可能となっている。これにより、TFT30におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜75は、2層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような3層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。
【0056】
以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41には、TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後述する第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するコンタクトホール83が開孔されている。
【0057】
さらに、この第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下部電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するコンタクトホール882が、後述する第2層間絶縁膜を貫通しつつ開孔されている。
【0058】
図5に示すように、コンタクトホール882は、蓄積容量70以外の領域に形成されており、下部電極71を一旦下層の中継電極719に迂回させてコンタクトホール882を介して上層に引き出していることから、下部電極71を上層の画素電極9aに接続する場合でも、下部電極71を誘電体膜75及び容量電極300よりも広く形成する必要がない。従って、下部電極71、誘電体膜75及び容量電極300を1エッチング工程で同時にパターニングすることができる。これにより、下部電極71、誘電体膜75及び容量電極300の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。
【0059】
また、誘電体膜75は下部電極71及び容量電極300と同一形状に形成され広がりを有していないことから、TFT30の半導体層1aに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量70周辺の開口部を通じて半導体層1aにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。
【0060】
なお、第1層間絶縁膜41に対しては、約1000°Cの焼成を行うことにより、半導体層1aやゲート電極3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。
【0061】
第4層には、データ線6aが設けられている。このデータ線6aは、TFT30の半導体層1aの延在する方向に一致するように、すなわち図6中Y方向に重なるようにストライプ状に形成されている。このデータ線6aは、図5に示すように、下層より順に、アルミニウムからなる層(図5における符号41A)、窒化チタンからなる層(図5における符号41TN参照)、窒化シリコン膜からなる層(図5における符号401)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線6aが、比較的低抵抗な材料たるアルミニウムを含むことにより、TFT30、画素電極9aに対する画像信号の供給を滞りなく実現することができる。他方、データ線6a上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。
【0062】
また、この第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継電極6a2が形成されている。これらは、図6に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図6中最左方に位置するデータ線6aに着目すると、その直右方に略四辺形状を有するシールド層用中継層6a1、更にその右方にシールド層用中継層6a1よりも若干大きめの面積をもつ略四辺形状を有する第2中継電極6a2が形成されている。シールド層用中継層6a1及び第2中継電極6a2は、データ線6aと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層6a1、第2中継電極6a2に対して形成するコンタクトホール803,804のエッチングの突き抜け防止のためのバリアメタルとして機能する。また、シールド層用中継層6a1及び第2中継電極6a2上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。
【0063】
蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG,BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール81が開孔されているとともに、前記シールド層用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するためのコンタクトホール882が形成されている。
【0064】
第5層には、シールド層400が形成されている。このシールド層400は、平面的にみると、図6及び図7に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該シールド層400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
【0065】
さらには、図6又は図7中、XY方向それぞれに延在するシールド層400の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層400に、この略三角形状の部分が設けられていることにより、TFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層1aに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層1aには至らないことになる。したがって、光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像を表示することが可能となる。
【0066】
このシールド層400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位源でも構わない。
【0067】
このように、データ線6aの全体を覆うように形成されているとともに(図7参照)、固定電位とされたシールド層400の存在によれば、該データ線6a及び画素電極9a間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線6aへの通電に応じて、画素電極9aの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線6aに沿った表示ムラ等を発生させる可能性を低減することができる。シールド層400は格子状に形成されていることから、走査線11aが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
【0068】
また、第4層には、このようなシールド層400と同一膜として、中継層としての第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【0069】
他方、上述のシールド層400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の2層構造を有している。また、第3中継電極402において、下層のアルミニウムからなる層は、第2中継電極6a2と接続され、上層の窒化チタンからなる層は、ITO等からなる画素電極9aと接続されるようになっている。アルミニウムとITOとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、本実施の形態においては、窒化チタンとITOとを接続していることから、コンタクト抵抗が低く良好な接続性が得られる。
【0070】
このように、第3中継電極402と画素電極9aとの電気的接続を良好に実現することができることにより、該画素電極9aに対する電圧印加、あるいは該画素電極9aにおける電位保持特性を良好に維持することが可能となる。
【0071】
さらには、シールド層400及び第3中継電極402は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT30の半導体層1aに対する入射光(図5参照)の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極300及びデータ線6aについても同様にいえる。これらシールド層400、第3中継電極402、容量電極300及びデータ線6aが、TFT基板10上に構築される積層構造の一部をなしつつ、TFT30に対する上側からの光入射を遮る上側遮光膜として機能する。
【0072】
データ線6aの上、かつ、シールド層400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、TEOSガスを用いたプラズマCVD法で形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、シールド層400とシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
【0073】
なお、第2層間絶縁膜42に対しては、第1層間絶縁膜41に関して上述した焼成を行わないことにより、容量電極300の界面付近に生じるストレスの緩和を図るようにしてもよい。
【0074】
第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはBPSGからなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。本実施の形態においては、第3及び第4層間絶縁膜43,44の表面は、CMP(Chelica1 MechanlcaI Polishing)処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層50の配向不良を低減する。
【0075】
また、蓄積容量70は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という3層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。
【0076】
各構成要素の立体的−平面的なレイアウトについても、本発明は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
【0077】
(製造プロセス)
次に、本実施形態に係る液晶装置の製造方法を図1及び図8乃至図10を参照して説明する。図1は画素領域及び平坦化モニタパターン形成領域の断面構造を示し、図8及び図9は画素領域における製造工程を工程順に示し、図10は画素領域及び平坦化モニタパターン形成領域の製造方法を示している。図1(a),(b)は第3層間絶縁膜の平坦化時の膜厚測定に用いる平坦化モニタパターンを示し、図1(c)は第4層間絶縁膜の平坦化時の膜厚測定に用いる平坦化モニタパターンを示している。なお、図1(a),(b)の平坦化モニタパターンと図1(c)の平坦化モニタパターンとは、相互に異なる水平位置に形成される。
【0078】
まず、図8の工程(1)に示すように、石英基板、ガラス、シリコン基板等のTFT基板10を用意する(図10のステップS1 )。ここで、好ましくはN(窒素)等の不活性ガス雰囲気で約900〜1300℃での高温でアニール処理し、後に実施される高温プロセスでTFT基板10に生じる歪が少なくなるように前処理しておく。
【0079】
次に、このように処理されたTFT基板10の全面に、Ti、Cr、W、Ta、Mo等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは200nmの膜厚に堆積させる。以下、このようなパターニング前の膜を前駆膜という。そして、金属合金膜の前駆膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線11aを形成する(ステップS2 )。
【0080】
次に、走査線11a上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG (ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12を形成する(ステップS3 )。この下地絶縁膜12の膜厚は、例えば約500〜2000nm程度とする。
【0081】
次のステップS4 においては、半導体層1aが形成される。半導体層1aの前駆膜は、下地絶縁膜12上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)によって形成されるアモルファスシリコン膜である。次に、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは4〜6時間の熱処理を施すことにより、p−Si(ポリシリコン)膜を約50〜200nmの厚さ、好ましくは約100nmの厚さとなるまで固相成長させる。固相成長させる方法としては、RTAを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型とするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。
【0082】
次に、ステップS5 においては、図8の工程(2)に示すように、TFT30を構成する半導体層1aを約900〜1300°Cの温度、好ましくは約1000℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧CVD法等により上層ゲート絶緑膜を形成することにより、1層又は多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を形成する。この結果、半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
【0083】
次に、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちnチャネル領域あるいはpチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【0084】
次に、下地絶縁膜12に対して、走査線11aに通ずる溝12cvを形成する。この溝12cvは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【0085】
次に、図8の工程(3)に示すように、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Pイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定のパターンのゲート電極3aを形成する(ステップS6 )。このゲート電極3a形成時において、これに延設される側壁部3bもまた同時に形成される。この側壁部3bは、前述のポリシリコン膜の堆積が溝12cvの内部に対しても行われることで形成される。この際、該溝12cvの底が走査線11aに接していることにより、側壁部3b及び走査線11aは電気的に接続されることになる。更に、このゲート電極3aのパターニング時、これと同時に、中継電極719もまた形成される。このパターニングにより、中継電極719は、図6に示すような平面形状を有するように成形される。
【0086】
次に、前記半導体層1aについて、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成する。
【0087】
ここでは、TFT30をLDD構造をもつnチャネル型のTFTとする場合を説明すると、具体的にまず、低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、ゲート電極3aをマスクとして、P等のV族元素のドーパンを低濃度で(例えば、Pイオンを1〜3×1013 cm2のドーズ量にて)ドープする。これによりゲート電極3a下の半導体層1aはチャネル領域1a’となる。このときゲート電極3aがマスクの役割を果たすことによって、低濃度ソース領域1b及び低濃度ドレイン領域1cは自己整合的に形成されることになる。次に、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、ゲート電極3aよりも幅の広い平面パターンを有するレジスト層をゲート電極3a上に形成する。その後、P等のV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015 /cm2のドーズ量にて)ドープする。
【0088】
なお、このように低濃度と高濃度の2段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、ゲート電極3a(ゲート電極)をマスクとして、Pイオン・Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより、ゲート電極3aは更に低抵抗化される。
【0089】
次に、図8の工程(4)に示すように、ゲート電極3a上に、例えば、TEOSガス、TEBガス、TMOPガス等を用いた常圧又は減圧CVD法等により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第1層間絶縁膜41を形成する(ステップS7 )。この第1層間絶縁膜41の膜厚は、例えば約500〜2000nm程度とする。ここで好ましくは、80 0°C程度の高温でアニール処理し、第1層間絶縁膜41の膜質を向上させておく。
【0090】
次に、ステップS8 において、第1層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール83及びコンタクトホール881を開孔する。この際、前者は半導体層1aの高濃度ドレイン領域1eに通ずるように、後者は中継電極719へ通ずるように、それぞれ形成される。
【0091】
次に、ステップS9 においては、図8の工程(5)に示すように、第1層間絶縁膜41上に、Pt等の金属膜やポリシリコン膜を、減圧CVDやスパッタリングにより、100〜500nm程度の膜厚に成膜して、所定パターンをもつ下部電極71の前駆膜を形成する。この場合の金属膜の成膜は、コンタクトホール83及びコンタクトホール881の両者が埋められるように行われ、これにより、高濃度ドレイン領域1e及び中継電極719と下部電極71との電気的接続が図られる。
【0092】
次いで、下部電極71上に、誘電体膜75の前駆膜を形成する。この誘電体膜75は、絶縁膜2の場合と同様に、一般にTFTゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。酸化シリコン膜75aは前述の熱酸化、或いはCVD法等によって形成され、その後に、窒化シリコン膜75bが減圧CVD法等によって形成される。この誘電体膜75は、薄くする程、蓄積容量70は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚50nm以下のごく薄い絶縁膜となるように形成すると有利である。次に、誘電体膜75上に、ポリシリコン膜やAL(アルミニウム)等の金属膜を、減圧CVD又はスパッタリングにより、約100〜500nm程度の膜厚に成膜して、容量電極300の前駆膜を形成する。
【0093】
次に、図9の工程(6)において、下部電極71、誘電体膜75及び容量電極300の前駆膜を一挙にパターニングして、下部電極71、誘電体膜75及び容量電極300を形成して、蓄積容量70を完成させる。
【0094】
次に、図9の工程(7)に示すように、例えば、TEOSガス等を用いた常圧又は減圧CVD法により、好ましくはプラズマCVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜42を形成する(ステップS10)。容量電極300にアルミニウムを用いた場合には、プラズマCVDで低温成膜する必要がある。この第2層間絶縁膜42の膜厚は、例えば約500〜1500nm程度とする。次に、ステップS11において、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81、801及び882を開孔する。この際、コンタクトホール81は半導体層1aの高濃度ソース領域1dに通ずるように、コンタクトホール801は容量電極300へ通ずるように、また、コンタクトホール882は中継電極719に通ずるように、それぞれ形成される。
【0095】
次に、ステップS12において、図9の工程(8)に示すように、第2層間絶縁膜42上の全面に、スパッタリング等により、遮光性のアルミニウム等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nm程度の厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線6aを形成する。この際、当該パターニング時においては、シールド層用中継層6a1及び第2中継層6a2もまた同時に形成される。シールド層用中継層6a1は、コンタクトホール801を覆うように形成されるとともに、第2中継層6a2は、コンタクトホール882を覆うように形成されることになる。
【0096】
次に、これらの上層の全面にプラズマCVD法等によって窒化チタンからなる膜を形成した後、これがデータ線6a上にのみ残存するように、パターニング処理を実施する(図9の工程(8)における符号41TN参照)。ただし、該窒化チタンからなる層をシールド層用中継層6a1及び第2中継層6a2上にも残存するように形成してよいし、場合によってはTFT基板10の全面に関して残存するように形成してもよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良い。
【0097】
本実施の形態においては、画素領域以外の所定のA領域を平坦化モニタパターン形成領域として、A領域に次に形成する第3層間絶縁膜の膜厚を測定するための平坦化モニタパターンが形成される。平坦化モニタパターン形成領域(A領域)は、図1(a)に示すように、TFT基板10上には、第4層の下層の第2層間絶縁膜までは成膜パターンは形成されておらず、下地絶縁膜12、第1及び第2層間絶縁膜41,42のみが形成されている。
【0098】
ステップS12における第4層のデータ線6aの形成工程において、データ線6aと同一材料を平坦化モニタパターン形成領域にもパターニングすることによって、第3層間絶縁膜の膜厚測定に用いる平坦化モニタパターン131を形成する。この平坦化モニタパターン131は、データ線6aと同一材料で構成されており、最下層のアルミニウム、中層の窒化チタン及び最上層の窒化シリコン膜を有する。
【0099】
次に、本実施の形態においては、図1(b)に示すように、平坦化モニタパターン131の反射率を向上させるために、ステップS13において、中層及び最上層の窒化チタン及び窒化シリコン膜を除去する。例えば、アルミニウムに対する選択比が十分に大きいCF4及びO2の混合ガスを用いたドライエッチングによって、窒化シリコン膜及び窒化チタン膜を除去する。また、エッチングガスとして、CHF3、CF4及びArの混合ガスを用いた場合でも、アルミニウムを残しながら、窒化シリコン膜及び窒化チタン膜を除去することができる。こうして、表面に反射率が高いアルミニウム層を露出させた平坦化モニタパターン132が得られる。
【0100】
次に、図9の工程(9)に示すように、データ線6a等の上を覆うように、例えばTEOSガス等を用いた常圧又は減圧CVD法により、好ましくは低温成膜できるプラズマCVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜43を形成する(ステップS14)。なお、第3層間絶縁膜43は、平坦化モニタパターン形成領域においても堆積される。
【0101】
次に、ステップS15において、図5に示すように、第3層間絶縁膜43を例えばCMPを用いて平坦化する。この場合には、平坦化モニタパターン132を利用して第3層間絶縁膜43の膜厚を測定しながら、第3層間絶縁膜43が所定の膜厚になるように、CMP処理を実施する。平坦化モニタパターン132の反射率が高いことから、CMP膜厚測定装置によって確実な膜厚の測定が可能である。こうして、第3層間絶縁膜43は平坦化され、その膜厚は、例えば約500〜3500nm程度とされる。
【0102】
次に、ステップS16において、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール803及び804を開孔する。この際、コンタクトホール803は前記のシールド層用中継層6a1に通ずるように、また、コンタクトホール804は第2中継層6a2に通ずるように、それぞれ形成されることになる。
【0103】
次に、ステップS17において、第3層間絶縁膜43の上には、スパッタリング法、或いはプラズマCVD法等により、シールド層400を形成する。ここでまず、第3層間絶縁膜43の直上には、例えばアルミニウム等の低抵抗な材料から下層膜を形成し、次いで、この下層膜上に、例えば窒化チタン等その他後述の画素電極9aを構成するITOと電蝕を生じない材料から上層膜を形成し、下層膜及び上層膜をともにパターニングすることで、2層構造を有するシールド層400が形成される。なお、この際、シールド層400とともに、第3中継電極402もまた形成される。
【0104】
この場合には、平坦化モニタパターン形成領域のB領域(図1(c))において、ステップS17のシールド層400等を含む第5層の成膜工程と同時に、平坦化モニタパターンが、シールド層400と同一材料で形成される。シールド層400は、下層がアルミニウムで上方に窒化チタンが形成されており、本実施の形態においては反射率を向上させるために、平坦化モニタパターンについては上層の窒化チタンを除去する(ステップS18)。窒化チタンの除去には、例えば、ステップS13と同様に混合ガスを用いたドライエッチングが採用される。こうして、反射率が高いアルミニウム層が露出した平坦化モニタパターン141が得られる。
【0105】
次に、例えばTEOSガス等を用いた常圧又は減圧CVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第4層間絶縁膜44を形成する(ステップS19)。次に、ステップS20において、図5に示すように、第4層間絶縁膜44を平坦化する。即ち、平坦化モニタパターン141を用いて第4層間絶縁膜44の膜厚を測定しながら、CMPによる研磨を行う。この場合にも、平坦化モニタパターン141を用いて確実な膜厚の測定が可能である。こうして、例えば、約500〜1500nm程度の膜厚の平坦な第4層間絶縁膜44を形成する。
【0106】
次に、ステップS21において、第4層間絶縁膜44に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール89を開孔する。この際、コンタクトホール89は前記の第3中継電極402に通ずるように形成されることになる。
【0107】
次に、第4層間絶縁膜44上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する(ステップS22)。
【0108】
なお、当該電気光学装置を、反射型として用いる場合には、AL等の反射率の高い不透明な材料によって画素電極9aを形成してもよい。次に、画素電極9aの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜16が形成される。
【0109】
一方、対向基板20については、ガラス基板等がまず用意され、額縁としての遮光膜53が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜53は、導電性である必要はなく、Cr、Ni、AL等の金属材料のほか、カーボンやTiをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。
【0110】
次に、対向基板20の全面にスパッタ処理等により、ITO等の透明導電性膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。さらに、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
【0111】
最後に、図2及び図3に示すように、各層が形成されたTFT基板10と対向基板20とは、例えば対向基板20の4辺に沿ってシール材52を形成すると共に、シール材52の4隅に上下導通材106を形成して、配向膜16及び22が対面するようにシール材52により貼り合わされる。これにより、上下導通材106は下端においてTFT基板10の上下導通端子107に接触し、上端において対向基板20の共通電極21に接触して、TFT基板10と対向基板20とを導通させる。
【0112】
そして、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
【0113】
なお、シール材52は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材52中には、本実施形態における液晶装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバ、あるいはガラスビーズ等のキャップ材(スペーサ)が散布されている。あるいは、当該液晶装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層50中に含まれてよい。
【0114】
シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFT基板10の一辺に沿って設けられており、走査線11a及びゲート電極3aに走査信号を所定のタイミングで供給することにより、ゲート電極3aを駆動する走査線駆動回路104が、この一辺に隣接する二辺に沿って設けられている。
【0115】
なお、走査線11a及びゲート電極3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。
【0116】
TFT基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。
【0117】
なお、TFT基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0118】
また、上述した各実施形態においては、データ線駆動回路101及び走査線駆動回路104をTFT基板10上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFT基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFT基板10の出射光が出射する側には、それぞれ、例えばTN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
【0119】
このように、本実施の形態においては、素子形成部分と同一の成膜材料によって形成された平坦化モニタパターンが多層構造であって、上層の成膜材料の反射率が低い場合には、その成膜材料を除去して反射率が高い成膜材料を露出させるようになっている。平坦化モニタパターンが3層以上の多層構造を有する場合には、十分な反射率の層、例えば最も反射率が高い層を露出させるように、上層の各層を除去すればよい。これにより、平坦化モニタパターンの反射光を利用した確実な膜厚測定を可能にしている。
【0120】
例えば図5の第4層のデータ線6aの形成工程において形成する平坦化モニタパターンは、上述したように、窒化チタン膜及び窒化シリコン膜の2層を除去している。なお、データ線6aが下層のアルミニウムと上層の窒化チタンの2層構造である場合には、上層の窒化チタンのみを除去すればよいことは明らかである。また、平坦化モニタパターンから除去する反射率が低い金属材料としては、たとえは、チタン、窒化チタン、タングステンシリサイド、タングステン等がある。
【0121】
また、上記実施の形態においては、平坦化する層間絶縁膜直下の成膜層に平坦化モニタパターンを形成する例について説明したが、各層間絶縁膜の厚さ及び各成膜層の厚さが既知であれば、平坦化モニタパターンはいずれの成膜層上に形成してもよい。この場合には、平坦化モニタパターンが形成される成膜層とこの成膜層から平坦化する層間絶縁膜までの距離を算出することで、平坦化する層間絶縁膜の膜厚測定が可能である。
【0122】
また、平坦化モニタパターンから十分な強度の反射光が得られる場合には、複数の層間絶縁膜を介して平坦化モニタパターンを観察するようにしてもよい。この場合には、所定の成膜層に形成した1つの平坦化モニタパターンを用いて、複数の層間絶縁膜の膜厚測定が可能である。
【0123】
また、上記実施の形態おいては、液晶装置用基板の例について説明したが、平坦化モニタパターンを有する半導体基板等、例えばエレクトロルミネッセンス装置や電気泳動装置等の基板にも適用可能であることは明らかである。
【0124】
(電子機器)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図11は、投射型カラー表示装置の図式的断面図である。
【0125】
図11において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトパルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
【0126】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。電気光学装置としては、電気泳動装置やEL(エレクトロルミネッセンス)装置等に適用できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る平坦化モニタパターン付き基板の素子形成領域及び平坦化モニタパターン形成部分の断面構造を示す説明図。
【図2】本実施の形態における電気光学装置用基板である液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図3】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H’線の位置で切断して示す断面図。
【図4】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図5】液晶装置の画素構造を詳細に示す断面図。
【図6】本実施の形態のTFT基板上に形成する隣接した複数の画素について各層の成膜パターンを示す平面図。
【図7】図6中の要部の成膜パターンを示す平面図。
【図8】液晶装置用基板の製造方法を断面図によって工程順に示す工程図。
【図9】液晶装置用基板の製造方法を断面図によって工程順に示す工程図。
【図10】平坦化モニタパターン形成領域の製造方法を示すフローチャート。
【図11】投射型カラー表示装置の図式的断面図。
【符号の説明】
6a…データ線、41〜43…層間絶縁膜、400…シールド層。
【発明の属する技術分野】
本発明は、多層構造の基板、特にTFT基板及びこれを用いた液晶装置等に好適な平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置に関する。
【0002】
【従来の技術】
液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶装置では、一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等の能動素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極(透明電極(ITO(Indium Tin Oxide)))を配置して、両基板間に封入した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【0003】
能動素子を用いたアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線(ゲート線)及びデータ線(ソース線)の各交点に対応して、画素電極及びスイッチング素子を基板(アクティブマトリクス基板)上に設けて構成される。
【0004】
TFT素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極(透明電極(ITO))に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【0005】
ところで、素子基板を構成する各素子を基板上の1平面に形成した場合には、素子の占有面積が増大し、画素電極部分の面積が小さくなって、画素開口率が低下する。そこで、従来、各素子を複数の層に分けて形成し、各層の間に層間絶縁膜を配置する積層構造が採用される。
【0006】
即ち、素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成される。層毎に各種膜の成膜工程とフォトリソグラフィ工程を繰り返すことによって、TFT基板が形成されるのである。
【0007】
例えば、TFT基板には、TFT素子のチャネルを構成する半導体層、データ線等の配線層及びITO膜からなる画素電極層等が積層される。画素電極層は、液晶層に近接したアクティブマトリクス基板の最上層に形成され、画素電極は、配線層を経由して半導体層に接続される。一般的には、データ線等の配線層は例えばアルミニウムによって形成される。しかし、アルミニウムとITO膜とを接触させ電流を流すと、電気陰性度の差によりアルミニウムの電飾が起きる。そこで、ITO膜に接続されるアルミニウム配線の上面側に窒化チタン(TiN)を積層して、配線層を多層構造にする方法が採用されることがある。これにより、アルミニウム配線の電飾を防ぐことができる。
【0008】
【特許文献1】
特開平11−297617号公報
【0009】
【発明が解決しようとする課題】
ところで、各層の成膜パターンに応じて、成膜層の積層構造の表面は凹凸を有する。このような凹凸が液晶層に接する層に生じた場合には、液晶の配向不良が生じやすい。そこで、液晶層に近接する層の下層において、層間絶縁膜を平坦化する平坦化処理が行われることがある。例えば、画素電極層の下層の層間絶縁膜をCMP(Chemical Mechanical Polishing)等によって研磨して平坦化するのである。
【0010】
CMPによる平坦化を実施する場合の層間絶縁膜の膜厚の管理は、CMP膜厚測定装置を用いて行われる。膜厚の管理のために、膜厚を管理しようとする層間絶縁膜下層の成膜層に平坦化モニタパターンが形成される。CMP膜厚測定装置は、平坦化モニタパターンからの反射光によって生じる干渉縞を観測することによって、膜厚を光学的に検出する。しかしながら、ITO膜と接続される配線層(金属膜層)は電飾を防ぐために多層構造に構成され、その最上層は反射率が低い窒化チタン層である。このため、配線層に形成された平坦化モニタパターンを光学的に検出しようとしても平坦化モニタパターンの反射光が弱く、膜厚の測定が困難となってしまうことがあるという問題があった。
【0011】
なお、特許文献1においては、基板上のアライメントマークを光学的に検出してアライメントを行う技術の記載がある。この提案は、絶縁膜や金属膜の研磨に際してアライメントマークが同時に研磨されないようにした基板を開示している。この提案においても、上記と同様の問題を有する。
【0012】
本発明はかかる問題点に鑑みてなされたものであって、平坦化モニタパターンの光学的な検出を容易にして膜厚の確実な測定を可能にすることができる平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明に係る平坦化モニタパターン付き基板は、夫々成膜パターンが形成される複数の成膜層と、前記成膜パターンが多層金属層で形成されている成膜層に形成され前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させた平坦化モニタパターンとを具備したことを特徴とする。
【0014】
このような構成によれば、夫々成膜パターンが形成された複数の成膜層は多層構造を有し、各成膜層相互間には層間膜が形成される。成膜層のうち成膜パターンが多層金属層である成膜層に形成される平坦化モニタパターンは、多層金属層のうち反射率が最も小さい金属層以外の金属層が露出している。これにより、平坦化モニタパターンから十分な強度の反射光が得られ、この反射光を用いた光学的な膜厚測定が確実に実施可能となる。
【0015】
また、前記平坦化モニタパターンは、多層金属層の最も小さい反射率の層を含む1つ以上の層を除去することにより、反射率が最も小さい金属層以外の金属層を露出させることを特徴とする。
【0016】
このような構成によれば、平坦化モニタパターンは成膜パターンと同一材料で形成される。この場合でも、反射率が最も小さい反射率の層を含む1つ以上の層を除去することによって、反射率が最も小さい金属層以外の金属層を露出させることができる。これにより、平坦化モニタパターンを用いた光学的な膜厚測定が確実に可能となる。
【0017】
また、前記平坦化モニタパターンは、多層金属層の最も大きい反射率の層を露出させることを特徴とする。
【0018】
このような構成によれば、平坦化モニタパターンは、多層金属層のうちの最も大きい反射率の層が露出しているので、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことができる。
【0019】
本発明に係る平坦化モニタパターン付き基板の製造方法は、積層される複数の成膜層のうちの所定の成膜層に多層金属層の成膜パターンを形成する工程と、前記成膜パターンの形成工程と同時に平坦化モニタパターン形成領域に平坦化モニタパターンを形成する工程と、前記多層金属層の前記平坦化モニタパターンから反射率が最も小さい金属層以外の金属層を露出させる除去工程とを具備したことを特徴とする。
【0020】
このような構成によれば、所定の成膜層の成膜パターンの形成と同時に、その成膜層に成膜パターンと同一材料で平坦化モニタパターンが形成される。成膜層のうち成膜パターンが多層金属層である成膜層に形成される平坦化モニタパターンを成膜パターンと同一材料で形成すると、平坦化モニタパターンは多層金属層を有することになる。しかし、例えば、平坦化モニタパターンを構成する多層金属層のうち反射率が最も小さい金属層を除去することで、反射率が最も小さい金属層以外の金属層が露出した平坦化モニタパターンが得られる。これにより、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことができる。
【0021】
本発明に係る電気光学装置用基板は、平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して画素電極の成膜パターンが形成される画素電極層と、前記複数のデータ線の成膜パターンが形成される第1の成膜層と、前記複数の走査線の成膜パターン及び前記画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される第2の成膜層と、前記画素電極層、前記第1の成膜層及び前記第2の成膜層相互間に夫々形成される層間膜と、前記第1の成膜層の成膜パターンが多層金属層で形成されている場合に前記第1の成膜層の平坦化モニタパターン形成領域に前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させて形成した平坦化モニタパターンとを具備したことを特徴とする。
【0022】
このような構成によれば、画素電極層においては、画素電極の成膜パターンが、平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して形成される。第1の成膜層には、複数のデータ線の成膜パターンが形成される。第2の成膜層には、複数の走査線の成膜パターン及び画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される。そして、画素電極層、第1の成膜層及び第2の成膜層相互間には、夫々層間膜が形成されて、各成膜層間は電気的に絶縁される。画素電極層と第1の成膜層とを電気的に接続する場合には、コンタクト抵抗を低減するために第1の成膜層の成膜パターンを多層金属層で形成することがある。この場合では、第1の成膜層の平坦化モニタパターン形成領域には、多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させた平坦化モニタパターンが形成される。これにより、平坦化モニタパターンの反射率が低下することを防止して、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことを可能にしている。
【0023】
また、前記平坦化モニタパターンは、多層金属層の最も小さい反射率の層を含む1つ以上の層を除去することにより、反射率が最も小さい金属層以外の金属層を露出させることを特徴とする。
【0024】
このような構成によれば、平坦化モニタパターンは成膜パターンと同一材料で形成される。この場合でも、反射率が最も小さい反射率の層を含む1つ以上の層を除去することによって、反射率が最も小さい金属層以外の金属層を露出させることができる。これにより、平坦化モニタパターンを用いた光学的な膜厚測定を確実にしている。
【0025】
また、前記平坦化モニタパターンは、多層金属層の最も大きい反射率の層を露出させることを特徴とする。
【0026】
このような構成によれば、平坦化モニタパターンは、多層金属層のうちの最も大きい反射率の層が露出しているので、平坦化モニタパターンを用いた光学的な膜厚測定を確実に行うことができる。
【0027】
本発明に係る電気光学装置は、上記電気光学装置用基板を用いて構成したことを特徴とする。
【0028】
このような構成によれば、平坦化モニタパターンを用いた確実な膜厚測定が可能であり、電気光学特性に優れた装置を得ることができる。
【0029】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る平坦化モニタパターン付き基板の素子形成領域及び平坦化モニタパターン形成部分の断面構造を示す説明図である。本実施の形態は平坦化モニタパターン付き基板として電気光学装置用基板であるTFT基板等の液晶装置用基板に適用したものである。図2は本実施の形態における電気光学装置用基板である液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図3は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H’線の位置で切断して示す断面図である。図4は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図5は液晶装置の画素構造を詳細に示す断面図である。また、図6は本実施の形態のTFT基板上に形成する隣接した複数の画素について各層の成膜パターンを示す平面図である。図7は図6中の要部の成膜パターンを示す平面図である。図8及び図9は液晶装置用基板の製造方法を断面図によって工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0030】
平坦化モニタパターンは画素領域(素子形成領域)以外の領域に形成される。平坦化モニタパターンの形成領域においては、素子形成領域の成膜工程による成膜パターンと同一の材料を用いて、所定のパターンの平坦化モニタパターンが形成される。
【0031】
本実施の形態においては、多層金属膜層については、平坦化モニタパターン部分において反射率が低い層を除去して反射率が高い層を露出させるようにする。例えば、配線パターンとITO(画素電極)との間のコンタクト抵抗を低減させるために、アルミニウム上に窒化チタンを形成した多層金属層の場合には、この窒化チタンを除去してアルミニウムを露出させることで、平坦化モニタパターンの反射率を向上させるようになっている。
【0032】
先ず、図2乃至図4を参照して本実施の形態の液晶装置用基板を用いて構成した液晶装置の全体構成について説明する。
液晶装置は、図2及び図3に示すように、素子基板であるTFT基板10と対向基板20との間に液晶50を封入して構成される。TFT基板10上には画素を構成する画素電極(ITO)9a等がマトリクス状に配置される。また、対向基板20上には全面に対向電極(ITO)21が設けられる。図4は画素を構成するTFT基板10上の素子の等価回路を示している。
【0033】
図4に示すように、画素領域においては、複数本の走査線11aと複数本のデータ線6aとが交差するように配線され、走査線11aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11aとデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが接続される。
【0034】
TFT30は走査線11aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【0035】
図5は一つの画素に着目した液晶装置の模式的断面図であり、図6及び図7は各層の成膜パターンを示す平面図である。
【0036】
図6において、画素電極9aは、TFT基板10上に、マトリクス状に複数設けられており(点線部により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線11aが設けられている。データ線6aは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線11aは、例えば導電性のポリシリコン膜等からなる。また、走査線11aは、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a’に対向するゲート電極3aに電気的に接続されている。すなわち、走査線11aとデータ線6aとの交差する箇所にはそれぞれ、走査線11aに接続されたゲート電極3aとチャネル領域1a’とが対向配置されて画素スイッチング用のTFT30が構成されている。
【0037】
図6のA−A’線断面図たる図5に示すように、電気光学装置は、例えば、石英基板、ガラス基板、シリコン基板からなるTFT基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。
【0038】
TFT基板10の側には、図5に示すように、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その全面には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。
【0039】
このように対向配置されたTFT基板10及び対向基板20間には、シール材52(図2及び図3参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材52は、TFT基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【0040】
一方、TFT基板10上には、画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図5に示すように、下から順に、走査線11aを含む第1層(成膜層)、ゲート電極3aを含むTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層400等を含む第5層、前記の画素電極9a及び配向膜16等を含む第6層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42、43及び44には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。
【0041】
第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図6のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図6のX方向に沿うように延びる本線部と、データ線6a或いはシールド層400が延在する図6のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。
【0042】
これにより、走査線11aは、同一行に存在するTFT30のON・OFFを一斉に制御する機能を有することになる。また、該走査線11aは、画素電極9aが形成されない領域を略埋めるように形成されていることから、TFT30に下側から入射しようとする光を遮る機能をも有している。これにより、TFT30の半導体層1aにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
【0043】
第2層には、ゲート電極3aを含むTFT30が設けられている。TFT30は、図5に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
【0044】
そして、この第2層には、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、図6に示すように、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【0045】
なお、上述のTFT30は、好ましくは図5に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【0046】
以上説明した走査線11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能のほか、TFT基板10の全面に形成されることにより、TFT基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
【0047】
この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる半導体層1aのチャネル長と同じ幅の溝(コンタクトホール)12cvが掘られており、この溝12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、この溝12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。これにより、TFT30の半導体層1aは、図6によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【0048】
また、この側壁部3bは、前記の溝12cvを埋めるように形成されているとともに、その下端が前記の走査線11aと接するようにされている。ここで走査線11aは上述のようにストライプ状に形成されていろことから、ある行に存在するゲート電極3a及び走査線11aは、当該行に着目する限り、常に同電位となる。
【0049】
なお、走査線11aに平行するようにして、ゲート電極3aを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線11aと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線11aの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線11aと同一の行に存在する別の走査線が健全である限り、それを介してTFT30の動作制御を依然正常に行うことができることになる。
【0050】
第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、蓄積容量70は、図6の平面図に示すように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
【0051】
より詳細には、下部電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極719を介して行われている。
【0052】
容量電極300は、蓄積容量70の固定電位側容量電極として機能する。容量電極300を固定電位とするためには、固定電位とされたシールド層400と電気的接続が図られることによりなされている。
【0053】
そして、この容量電極300は、TFT基板10上において、各画素に対応するように島状に形成されており、下部電極71は、当該容量電極300とほぼ同一形状を有するように形成されている。これにより、蓄積容量70は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量70は、より小面積で、より大きな容量値をもつ。
【0054】
誘電体膜75は、図5に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Telperature oxide)膜、LTO(Low Telperature oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。そして、この誘電体膜75は、図5に示すように、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bからなる2層構造を有する。比較的誘電率の大きい窒化シリコン膜75bが存在することにより、蓄積容量70の容量値を増大させることが可能となると共に、酸化シリコン膜75aが存在することにより、蓄積容量70の耐圧性を低下せしめることがない。このように、誘電体膜75を2層構造とすることにより、相反する2つの作用効果を享受することが可能となる。
【0055】
また、窒化シリコン膜75bが存在することにより、TFT30に対する水の浸入を未然に防止することが可能となっている。これにより、TFT30におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜75は、2層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような3層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。
【0056】
以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41には、TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後述する第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するコンタクトホール83が開孔されている。
【0057】
さらに、この第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下部電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するコンタクトホール882が、後述する第2層間絶縁膜を貫通しつつ開孔されている。
【0058】
図5に示すように、コンタクトホール882は、蓄積容量70以外の領域に形成されており、下部電極71を一旦下層の中継電極719に迂回させてコンタクトホール882を介して上層に引き出していることから、下部電極71を上層の画素電極9aに接続する場合でも、下部電極71を誘電体膜75及び容量電極300よりも広く形成する必要がない。従って、下部電極71、誘電体膜75及び容量電極300を1エッチング工程で同時にパターニングすることができる。これにより、下部電極71、誘電体膜75及び容量電極300の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。
【0059】
また、誘電体膜75は下部電極71及び容量電極300と同一形状に形成され広がりを有していないことから、TFT30の半導体層1aに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量70周辺の開口部を通じて半導体層1aにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。
【0060】
なお、第1層間絶縁膜41に対しては、約1000°Cの焼成を行うことにより、半導体層1aやゲート電極3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。
【0061】
第4層には、データ線6aが設けられている。このデータ線6aは、TFT30の半導体層1aの延在する方向に一致するように、すなわち図6中Y方向に重なるようにストライプ状に形成されている。このデータ線6aは、図5に示すように、下層より順に、アルミニウムからなる層(図5における符号41A)、窒化チタンからなる層(図5における符号41TN参照)、窒化シリコン膜からなる層(図5における符号401)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線6aが、比較的低抵抗な材料たるアルミニウムを含むことにより、TFT30、画素電極9aに対する画像信号の供給を滞りなく実現することができる。他方、データ線6a上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。
【0062】
また、この第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継電極6a2が形成されている。これらは、図6に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図6中最左方に位置するデータ線6aに着目すると、その直右方に略四辺形状を有するシールド層用中継層6a1、更にその右方にシールド層用中継層6a1よりも若干大きめの面積をもつ略四辺形状を有する第2中継電極6a2が形成されている。シールド層用中継層6a1及び第2中継電極6a2は、データ線6aと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層6a1、第2中継電極6a2に対して形成するコンタクトホール803,804のエッチングの突き抜け防止のためのバリアメタルとして機能する。また、シールド層用中継層6a1及び第2中継電極6a2上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。
【0063】
蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG,BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール81が開孔されているとともに、前記シールド層用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するためのコンタクトホール882が形成されている。
【0064】
第5層には、シールド層400が形成されている。このシールド層400は、平面的にみると、図6及び図7に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該シールド層400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
【0065】
さらには、図6又は図7中、XY方向それぞれに延在するシールド層400の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層400に、この略三角形状の部分が設けられていることにより、TFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層1aに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層1aには至らないことになる。したがって、光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像を表示することが可能となる。
【0066】
このシールド層400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位源でも構わない。
【0067】
このように、データ線6aの全体を覆うように形成されているとともに(図7参照)、固定電位とされたシールド層400の存在によれば、該データ線6a及び画素電極9a間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線6aへの通電に応じて、画素電極9aの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線6aに沿った表示ムラ等を発生させる可能性を低減することができる。シールド層400は格子状に形成されていることから、走査線11aが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
【0068】
また、第4層には、このようなシールド層400と同一膜として、中継層としての第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【0069】
他方、上述のシールド層400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の2層構造を有している。また、第3中継電極402において、下層のアルミニウムからなる層は、第2中継電極6a2と接続され、上層の窒化チタンからなる層は、ITO等からなる画素電極9aと接続されるようになっている。アルミニウムとITOとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、本実施の形態においては、窒化チタンとITOとを接続していることから、コンタクト抵抗が低く良好な接続性が得られる。
【0070】
このように、第3中継電極402と画素電極9aとの電気的接続を良好に実現することができることにより、該画素電極9aに対する電圧印加、あるいは該画素電極9aにおける電位保持特性を良好に維持することが可能となる。
【0071】
さらには、シールド層400及び第3中継電極402は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT30の半導体層1aに対する入射光(図5参照)の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極300及びデータ線6aについても同様にいえる。これらシールド層400、第3中継電極402、容量電極300及びデータ線6aが、TFT基板10上に構築される積層構造の一部をなしつつ、TFT30に対する上側からの光入射を遮る上側遮光膜として機能する。
【0072】
データ線6aの上、かつ、シールド層400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、TEOSガスを用いたプラズマCVD法で形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、シールド層400とシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
【0073】
なお、第2層間絶縁膜42に対しては、第1層間絶縁膜41に関して上述した焼成を行わないことにより、容量電極300の界面付近に生じるストレスの緩和を図るようにしてもよい。
【0074】
第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはBPSGからなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。本実施の形態においては、第3及び第4層間絶縁膜43,44の表面は、CMP(Chelica1 MechanlcaI Polishing)処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層50の配向不良を低減する。
【0075】
また、蓄積容量70は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という3層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。
【0076】
各構成要素の立体的−平面的なレイアウトについても、本発明は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
【0077】
(製造プロセス)
次に、本実施形態に係る液晶装置の製造方法を図1及び図8乃至図10を参照して説明する。図1は画素領域及び平坦化モニタパターン形成領域の断面構造を示し、図8及び図9は画素領域における製造工程を工程順に示し、図10は画素領域及び平坦化モニタパターン形成領域の製造方法を示している。図1(a),(b)は第3層間絶縁膜の平坦化時の膜厚測定に用いる平坦化モニタパターンを示し、図1(c)は第4層間絶縁膜の平坦化時の膜厚測定に用いる平坦化モニタパターンを示している。なお、図1(a),(b)の平坦化モニタパターンと図1(c)の平坦化モニタパターンとは、相互に異なる水平位置に形成される。
【0078】
まず、図8の工程(1)に示すように、石英基板、ガラス、シリコン基板等のTFT基板10を用意する(図10のステップS1 )。ここで、好ましくはN(窒素)等の不活性ガス雰囲気で約900〜1300℃での高温でアニール処理し、後に実施される高温プロセスでTFT基板10に生じる歪が少なくなるように前処理しておく。
【0079】
次に、このように処理されたTFT基板10の全面に、Ti、Cr、W、Ta、Mo等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは200nmの膜厚に堆積させる。以下、このようなパターニング前の膜を前駆膜という。そして、金属合金膜の前駆膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線11aを形成する(ステップS2 )。
【0080】
次に、走査線11a上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG (ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12を形成する(ステップS3 )。この下地絶縁膜12の膜厚は、例えば約500〜2000nm程度とする。
【0081】
次のステップS4 においては、半導体層1aが形成される。半導体層1aの前駆膜は、下地絶縁膜12上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)によって形成されるアモルファスシリコン膜である。次に、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは4〜6時間の熱処理を施すことにより、p−Si(ポリシリコン)膜を約50〜200nmの厚さ、好ましくは約100nmの厚さとなるまで固相成長させる。固相成長させる方法としては、RTAを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型とするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。
【0082】
次に、ステップS5 においては、図8の工程(2)に示すように、TFT30を構成する半導体層1aを約900〜1300°Cの温度、好ましくは約1000℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧CVD法等により上層ゲート絶緑膜を形成することにより、1層又は多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を形成する。この結果、半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
【0083】
次に、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちnチャネル領域あるいはpチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【0084】
次に、下地絶縁膜12に対して、走査線11aに通ずる溝12cvを形成する。この溝12cvは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【0085】
次に、図8の工程(3)に示すように、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Pイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定のパターンのゲート電極3aを形成する(ステップS6 )。このゲート電極3a形成時において、これに延設される側壁部3bもまた同時に形成される。この側壁部3bは、前述のポリシリコン膜の堆積が溝12cvの内部に対しても行われることで形成される。この際、該溝12cvの底が走査線11aに接していることにより、側壁部3b及び走査線11aは電気的に接続されることになる。更に、このゲート電極3aのパターニング時、これと同時に、中継電極719もまた形成される。このパターニングにより、中継電極719は、図6に示すような平面形状を有するように成形される。
【0086】
次に、前記半導体層1aについて、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成する。
【0087】
ここでは、TFT30をLDD構造をもつnチャネル型のTFTとする場合を説明すると、具体的にまず、低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、ゲート電極3aをマスクとして、P等のV族元素のドーパンを低濃度で(例えば、Pイオンを1〜3×1013 cm2のドーズ量にて)ドープする。これによりゲート電極3a下の半導体層1aはチャネル領域1a’となる。このときゲート電極3aがマスクの役割を果たすことによって、低濃度ソース領域1b及び低濃度ドレイン領域1cは自己整合的に形成されることになる。次に、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、ゲート電極3aよりも幅の広い平面パターンを有するレジスト層をゲート電極3a上に形成する。その後、P等のV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015 /cm2のドーズ量にて)ドープする。
【0088】
なお、このように低濃度と高濃度の2段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、ゲート電極3a(ゲート電極)をマスクとして、Pイオン・Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより、ゲート電極3aは更に低抵抗化される。
【0089】
次に、図8の工程(4)に示すように、ゲート電極3a上に、例えば、TEOSガス、TEBガス、TMOPガス等を用いた常圧又は減圧CVD法等により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第1層間絶縁膜41を形成する(ステップS7 )。この第1層間絶縁膜41の膜厚は、例えば約500〜2000nm程度とする。ここで好ましくは、80 0°C程度の高温でアニール処理し、第1層間絶縁膜41の膜質を向上させておく。
【0090】
次に、ステップS8 において、第1層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール83及びコンタクトホール881を開孔する。この際、前者は半導体層1aの高濃度ドレイン領域1eに通ずるように、後者は中継電極719へ通ずるように、それぞれ形成される。
【0091】
次に、ステップS9 においては、図8の工程(5)に示すように、第1層間絶縁膜41上に、Pt等の金属膜やポリシリコン膜を、減圧CVDやスパッタリングにより、100〜500nm程度の膜厚に成膜して、所定パターンをもつ下部電極71の前駆膜を形成する。この場合の金属膜の成膜は、コンタクトホール83及びコンタクトホール881の両者が埋められるように行われ、これにより、高濃度ドレイン領域1e及び中継電極719と下部電極71との電気的接続が図られる。
【0092】
次いで、下部電極71上に、誘電体膜75の前駆膜を形成する。この誘電体膜75は、絶縁膜2の場合と同様に、一般にTFTゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。酸化シリコン膜75aは前述の熱酸化、或いはCVD法等によって形成され、その後に、窒化シリコン膜75bが減圧CVD法等によって形成される。この誘電体膜75は、薄くする程、蓄積容量70は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚50nm以下のごく薄い絶縁膜となるように形成すると有利である。次に、誘電体膜75上に、ポリシリコン膜やAL(アルミニウム)等の金属膜を、減圧CVD又はスパッタリングにより、約100〜500nm程度の膜厚に成膜して、容量電極300の前駆膜を形成する。
【0093】
次に、図9の工程(6)において、下部電極71、誘電体膜75及び容量電極300の前駆膜を一挙にパターニングして、下部電極71、誘電体膜75及び容量電極300を形成して、蓄積容量70を完成させる。
【0094】
次に、図9の工程(7)に示すように、例えば、TEOSガス等を用いた常圧又は減圧CVD法により、好ましくはプラズマCVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜42を形成する(ステップS10)。容量電極300にアルミニウムを用いた場合には、プラズマCVDで低温成膜する必要がある。この第2層間絶縁膜42の膜厚は、例えば約500〜1500nm程度とする。次に、ステップS11において、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81、801及び882を開孔する。この際、コンタクトホール81は半導体層1aの高濃度ソース領域1dに通ずるように、コンタクトホール801は容量電極300へ通ずるように、また、コンタクトホール882は中継電極719に通ずるように、それぞれ形成される。
【0095】
次に、ステップS12において、図9の工程(8)に示すように、第2層間絶縁膜42上の全面に、スパッタリング等により、遮光性のアルミニウム等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nm程度の厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線6aを形成する。この際、当該パターニング時においては、シールド層用中継層6a1及び第2中継層6a2もまた同時に形成される。シールド層用中継層6a1は、コンタクトホール801を覆うように形成されるとともに、第2中継層6a2は、コンタクトホール882を覆うように形成されることになる。
【0096】
次に、これらの上層の全面にプラズマCVD法等によって窒化チタンからなる膜を形成した後、これがデータ線6a上にのみ残存するように、パターニング処理を実施する(図9の工程(8)における符号41TN参照)。ただし、該窒化チタンからなる層をシールド層用中継層6a1及び第2中継層6a2上にも残存するように形成してよいし、場合によってはTFT基板10の全面に関して残存するように形成してもよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良い。
【0097】
本実施の形態においては、画素領域以外の所定のA領域を平坦化モニタパターン形成領域として、A領域に次に形成する第3層間絶縁膜の膜厚を測定するための平坦化モニタパターンが形成される。平坦化モニタパターン形成領域(A領域)は、図1(a)に示すように、TFT基板10上には、第4層の下層の第2層間絶縁膜までは成膜パターンは形成されておらず、下地絶縁膜12、第1及び第2層間絶縁膜41,42のみが形成されている。
【0098】
ステップS12における第4層のデータ線6aの形成工程において、データ線6aと同一材料を平坦化モニタパターン形成領域にもパターニングすることによって、第3層間絶縁膜の膜厚測定に用いる平坦化モニタパターン131を形成する。この平坦化モニタパターン131は、データ線6aと同一材料で構成されており、最下層のアルミニウム、中層の窒化チタン及び最上層の窒化シリコン膜を有する。
【0099】
次に、本実施の形態においては、図1(b)に示すように、平坦化モニタパターン131の反射率を向上させるために、ステップS13において、中層及び最上層の窒化チタン及び窒化シリコン膜を除去する。例えば、アルミニウムに対する選択比が十分に大きいCF4及びO2の混合ガスを用いたドライエッチングによって、窒化シリコン膜及び窒化チタン膜を除去する。また、エッチングガスとして、CHF3、CF4及びArの混合ガスを用いた場合でも、アルミニウムを残しながら、窒化シリコン膜及び窒化チタン膜を除去することができる。こうして、表面に反射率が高いアルミニウム層を露出させた平坦化モニタパターン132が得られる。
【0100】
次に、図9の工程(9)に示すように、データ線6a等の上を覆うように、例えばTEOSガス等を用いた常圧又は減圧CVD法により、好ましくは低温成膜できるプラズマCVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜43を形成する(ステップS14)。なお、第3層間絶縁膜43は、平坦化モニタパターン形成領域においても堆積される。
【0101】
次に、ステップS15において、図5に示すように、第3層間絶縁膜43を例えばCMPを用いて平坦化する。この場合には、平坦化モニタパターン132を利用して第3層間絶縁膜43の膜厚を測定しながら、第3層間絶縁膜43が所定の膜厚になるように、CMP処理を実施する。平坦化モニタパターン132の反射率が高いことから、CMP膜厚測定装置によって確実な膜厚の測定が可能である。こうして、第3層間絶縁膜43は平坦化され、その膜厚は、例えば約500〜3500nm程度とされる。
【0102】
次に、ステップS16において、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール803及び804を開孔する。この際、コンタクトホール803は前記のシールド層用中継層6a1に通ずるように、また、コンタクトホール804は第2中継層6a2に通ずるように、それぞれ形成されることになる。
【0103】
次に、ステップS17において、第3層間絶縁膜43の上には、スパッタリング法、或いはプラズマCVD法等により、シールド層400を形成する。ここでまず、第3層間絶縁膜43の直上には、例えばアルミニウム等の低抵抗な材料から下層膜を形成し、次いで、この下層膜上に、例えば窒化チタン等その他後述の画素電極9aを構成するITOと電蝕を生じない材料から上層膜を形成し、下層膜及び上層膜をともにパターニングすることで、2層構造を有するシールド層400が形成される。なお、この際、シールド層400とともに、第3中継電極402もまた形成される。
【0104】
この場合には、平坦化モニタパターン形成領域のB領域(図1(c))において、ステップS17のシールド層400等を含む第5層の成膜工程と同時に、平坦化モニタパターンが、シールド層400と同一材料で形成される。シールド層400は、下層がアルミニウムで上方に窒化チタンが形成されており、本実施の形態においては反射率を向上させるために、平坦化モニタパターンについては上層の窒化チタンを除去する(ステップS18)。窒化チタンの除去には、例えば、ステップS13と同様に混合ガスを用いたドライエッチングが採用される。こうして、反射率が高いアルミニウム層が露出した平坦化モニタパターン141が得られる。
【0105】
次に、例えばTEOSガス等を用いた常圧又は減圧CVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第4層間絶縁膜44を形成する(ステップS19)。次に、ステップS20において、図5に示すように、第4層間絶縁膜44を平坦化する。即ち、平坦化モニタパターン141を用いて第4層間絶縁膜44の膜厚を測定しながら、CMPによる研磨を行う。この場合にも、平坦化モニタパターン141を用いて確実な膜厚の測定が可能である。こうして、例えば、約500〜1500nm程度の膜厚の平坦な第4層間絶縁膜44を形成する。
【0106】
次に、ステップS21において、第4層間絶縁膜44に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール89を開孔する。この際、コンタクトホール89は前記の第3中継電極402に通ずるように形成されることになる。
【0107】
次に、第4層間絶縁膜44上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する(ステップS22)。
【0108】
なお、当該電気光学装置を、反射型として用いる場合には、AL等の反射率の高い不透明な材料によって画素電極9aを形成してもよい。次に、画素電極9aの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜16が形成される。
【0109】
一方、対向基板20については、ガラス基板等がまず用意され、額縁としての遮光膜53が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜53は、導電性である必要はなく、Cr、Ni、AL等の金属材料のほか、カーボンやTiをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。
【0110】
次に、対向基板20の全面にスパッタ処理等により、ITO等の透明導電性膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。さらに、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
【0111】
最後に、図2及び図3に示すように、各層が形成されたTFT基板10と対向基板20とは、例えば対向基板20の4辺に沿ってシール材52を形成すると共に、シール材52の4隅に上下導通材106を形成して、配向膜16及び22が対面するようにシール材52により貼り合わされる。これにより、上下導通材106は下端においてTFT基板10の上下導通端子107に接触し、上端において対向基板20の共通電極21に接触して、TFT基板10と対向基板20とを導通させる。
【0112】
そして、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
【0113】
なお、シール材52は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材52中には、本実施形態における液晶装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバ、あるいはガラスビーズ等のキャップ材(スペーサ)が散布されている。あるいは、当該液晶装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層50中に含まれてよい。
【0114】
シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFT基板10の一辺に沿って設けられており、走査線11a及びゲート電極3aに走査信号を所定のタイミングで供給することにより、ゲート電極3aを駆動する走査線駆動回路104が、この一辺に隣接する二辺に沿って設けられている。
【0115】
なお、走査線11a及びゲート電極3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。
【0116】
TFT基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。
【0117】
なお、TFT基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0118】
また、上述した各実施形態においては、データ線駆動回路101及び走査線駆動回路104をTFT基板10上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFT基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFT基板10の出射光が出射する側には、それぞれ、例えばTN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
【0119】
このように、本実施の形態においては、素子形成部分と同一の成膜材料によって形成された平坦化モニタパターンが多層構造であって、上層の成膜材料の反射率が低い場合には、その成膜材料を除去して反射率が高い成膜材料を露出させるようになっている。平坦化モニタパターンが3層以上の多層構造を有する場合には、十分な反射率の層、例えば最も反射率が高い層を露出させるように、上層の各層を除去すればよい。これにより、平坦化モニタパターンの反射光を利用した確実な膜厚測定を可能にしている。
【0120】
例えば図5の第4層のデータ線6aの形成工程において形成する平坦化モニタパターンは、上述したように、窒化チタン膜及び窒化シリコン膜の2層を除去している。なお、データ線6aが下層のアルミニウムと上層の窒化チタンの2層構造である場合には、上層の窒化チタンのみを除去すればよいことは明らかである。また、平坦化モニタパターンから除去する反射率が低い金属材料としては、たとえは、チタン、窒化チタン、タングステンシリサイド、タングステン等がある。
【0121】
また、上記実施の形態においては、平坦化する層間絶縁膜直下の成膜層に平坦化モニタパターンを形成する例について説明したが、各層間絶縁膜の厚さ及び各成膜層の厚さが既知であれば、平坦化モニタパターンはいずれの成膜層上に形成してもよい。この場合には、平坦化モニタパターンが形成される成膜層とこの成膜層から平坦化する層間絶縁膜までの距離を算出することで、平坦化する層間絶縁膜の膜厚測定が可能である。
【0122】
また、平坦化モニタパターンから十分な強度の反射光が得られる場合には、複数の層間絶縁膜を介して平坦化モニタパターンを観察するようにしてもよい。この場合には、所定の成膜層に形成した1つの平坦化モニタパターンを用いて、複数の層間絶縁膜の膜厚測定が可能である。
【0123】
また、上記実施の形態おいては、液晶装置用基板の例について説明したが、平坦化モニタパターンを有する半導体基板等、例えばエレクトロルミネッセンス装置や電気泳動装置等の基板にも適用可能であることは明らかである。
【0124】
(電子機器)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図11は、投射型カラー表示装置の図式的断面図である。
【0125】
図11において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトパルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
【0126】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。電気光学装置としては、電気泳動装置やEL(エレクトロルミネッセンス)装置等に適用できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る平坦化モニタパターン付き基板の素子形成領域及び平坦化モニタパターン形成部分の断面構造を示す説明図。
【図2】本実施の形態における電気光学装置用基板である液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図3】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H’線の位置で切断して示す断面図。
【図4】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図5】液晶装置の画素構造を詳細に示す断面図。
【図6】本実施の形態のTFT基板上に形成する隣接した複数の画素について各層の成膜パターンを示す平面図。
【図7】図6中の要部の成膜パターンを示す平面図。
【図8】液晶装置用基板の製造方法を断面図によって工程順に示す工程図。
【図9】液晶装置用基板の製造方法を断面図によって工程順に示す工程図。
【図10】平坦化モニタパターン形成領域の製造方法を示すフローチャート。
【図11】投射型カラー表示装置の図式的断面図。
【符号の説明】
6a…データ線、41〜43…層間絶縁膜、400…シールド層。
Claims (8)
- 夫々成膜パターンが形成される複数の成膜層と、
前記成膜パターンが多層金属層で形成されている成膜層に形成され前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させた平坦化モニタパターンとを具備したことを特徴とする平坦化モニタパターン付き基板。 - 前記平坦化モニタパターンは、多層金属層の最も小さい反射率の層を含む1つ以上の層を除去することにより、反射率が最も小さい金属層以外の金属層を露出させることを特徴とする請求項1に記載の平坦化モニタパターン付き基板。
- 前記平坦化モニタパターンは、多層金属層の最も大きい反射率の層を露出させることを特徴とする請求項2に記載の平坦化モニタパターン付き基板。
- 積層される複数の成膜層のうちの所定の成膜層に多層金属層の成膜パターンを形成する工程と、
前記成膜パターンの形成工程と同時に平坦化モニタパターン形成領域に平坦化モニタパターンを形成する工程と、
前記多層金属層の前記平坦化モニタパターンから反射率が最も小さい金属層以外の金属層を露出させる除去工程とを具備したことを特徴とする平坦化モニタパターン付き基板の製造方法。 - 平面的には格子状に配設される複数のデータ線及び複数の走査線の各交差に対応して画素電極の成膜パターンが形成される画素電極層と、
前記複数のデータ線の成膜パターンが形成される第1の成膜層と、
前記複数の走査線の成膜パターン及び前記画素電極に信号を供給するためのスイッチング素子の成膜パターンが形成される第2の成膜層と、
前記画素電極層、前記第1の成膜層及び前記第2の成膜層相互間に夫々形成される層間膜と、
前記第1の成膜層の成膜パターンが多層金属層で形成されている場合に前記第1の成膜層の平坦化モニタパターン形成領域に前記多層金属層のうち反射率が最も小さい金属層以外の金属層を露出させて形成した平坦化モニタパターンとを具備したことを特徴とする電気光学装置用基板。 - 前記平坦化モニタパターンは、多層金属層の最も小さい反射率の層を含む1つ以上の層を除去することにより、反射率が最も小さい金属層以外の金属層を露出させることを特徴とする請求項5に記載の電気光学装置用基板。
- 前記平坦化モニタパターンは、多層金属層の最も大きい反射率の層を露出させることを特徴とする請求項6に記載の電気光学装置用基板。
- 請求項5乃至7のいずれか1つに記載の電気光学装置用基板を用いて構成したことを特徴とする電気光学装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003068334A JP2004281544A (ja) | 2003-03-13 | 2003-03-13 | 平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003068334A JP2004281544A (ja) | 2003-03-13 | 2003-03-13 | 平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281544A true JP2004281544A (ja) | 2004-10-07 |
Family
ID=33285704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003068334A Withdrawn JP2004281544A (ja) | 2003-03-13 | 2003-03-13 | 平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281544A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252031A (ja) * | 2011-05-31 | 2012-12-20 | Seiko Epson Corp | 電気光学装置用基板の製造方法および電気光学装置用基板 |
-
2003
- 2003-03-13 JP JP2003068334A patent/JP2004281544A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252031A (ja) * | 2011-05-31 | 2012-12-20 | Seiko Epson Corp | 電気光学装置用基板の製造方法および電気光学装置用基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3783707B2 (ja) | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
JP3767590B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
US7403237B2 (en) | Electro-optical device with electrolytic corrosion preventing film and multiple relay electrodes | |
JP2007199188A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3873610B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
JP3778195B2 (ja) | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
JP4016955B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3925549B2 (ja) | 電気光学装置及び電子機器 | |
JP2004317728A (ja) | アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 | |
JP2007057847A (ja) | 電気光学装置及びその製造方法、並びに電子機器及び接続構造 | |
JP4400088B2 (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
JP2004281544A (ja) | 平坦化モニタパターン付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 | |
JP2004302382A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
JP4147996B2 (ja) | 電気光学装置及びその製造方法 | |
JP4385817B2 (ja) | 電気光学装置及び電子機器 | |
JP3815469B6 (ja) | 検査素子付き電気光学装置用基板の製造方法及び検査素子付き基板の製造方法 | |
JP3815469B2 (ja) | 検査素子付き電気光学装置用基板の製造方法及び検査素子付き基板の製造方法 | |
JP2004354968A (ja) | 電気光学装置及び電子機器 | |
JP2004191930A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2005086005A (ja) | 基板及びその製造方法並びに電気光学装置 | |
JP2005115294A (ja) | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
JP2005115294A6 (ja) | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
JP2005091382A (ja) | 電気光学装置及び電子機器 | |
JP2004341337A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
JP2004341336A (ja) | 液晶装置及びその製造方法並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |