JP4385817B2 - 電気光学装置及び電子機器 - Google Patents

Description

本発明は、薄膜トランジスタを用いる液晶装置等に好適な電気光学装置及び電子機器に関する。

液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶装置では、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称す）等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。

即ち、ＴＦＴ素子によって、マトリクス状に配列された画素電極（ＩＴＯ）（Indium Tin Oxide）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。

ＴＦＴはゲート電極に走査線を介して走査信号を供給することでオン状態となり、半導体層のソース領域にデータ線を介して画像信号を供給することで、オン状態となったＴＦＴを介して画像信号が画素電極に供給される。このような画像信号の供給は、画素電極毎に極めて短時間しか行われないので、画像信号の電圧をオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には蓄積容量が付加されるのが一般的である。

例えば、特許文献１においては、ＴＦＴ素子に対する遮光性能を向上させると共に、蓄積容量を構築した電気光学装置が提案されている。特許文献１の提案においては、ＴＦＴを構成する半導体層と同一層で蓄積容量を構成している。

また、液晶装置においては、画素電極を構成するＩＴＯ膜等の導電膜と画素スイッチング用のＴＦＴを構成する半導体層との間には、走査線、データ線等を構成する各種導電膜及びこれらの導電膜相互を電気的に絶縁するためのゲート絶縁膜や層間絶縁膜が複数積層されている。これらの画素電極と半導体層との間の距離は例えば１０００ｎｍ程度に長い。従って、これらの画素電極と半導体層とを一つのコンタクトホールによって電気的に接続するのは技術的に困難である。そこで、層間絶縁膜間に画素電極と半導体層とを電気的に接続する中間導電層を形成する技術が開発されている。
特開平６−１３０４１３号公報

液晶装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画素ピッチを微細化しつつ、画素開口率を高める（即ち、各画素において、表示光が透過する開口領域を広げる）ことが重要となる。

しかしながら、微細で且つ高開口率の画素を構成するために、データ線や走査線の線幅自体も狭められることになり、十分な蓄積容量を得るためのスペースを確保することが困難となってしまう。そこで、複数の層において、蓄積容量を形成することが考えられる。

しかしながら、上述したように、上下の層の電気的な接続を可能にするために複数のコンタクトホールを形成する必要もあり、コンタクト部のスペースを考慮すると複数の層に蓄積容量を形成するための十分なスペースを確保することが困難である。

本発明はかかる問題点に鑑みてなされたものであって、半導体層と同一層に形成する蓄積容量の電極を利用して、半導体層以外の層と画素電極との間の電気的な接続を中継することによって、スペースを有効利用して、十分な蓄積容量を得ながら上下の層の電気的な接続を可能にすることができる電気光学装置及びその製造方法並びに電子機器を提供することを目的とする。

本発明に係る電気光学装置は、基板上にマトリクス状に形成される画素電極と、前記画素電極を駆動するために形成されるスイッチング素子と、前記スイッチング素子と同一層に形成された下部電極、絶縁膜及び上部電極を有し、前記上部電極が、前記同一層上の２つの層同士を電気的に接続する中継電極として機能する中継・蓄積容量と、前記同一層を覆って形成された第１層間絶縁膜と、前記第１層間絶縁膜上に形成された下部容量電極、誘電体膜及び上部容量電極を有する蓄積容量と、前記第１層間絶縁膜と前記蓄積容量とを覆って形成された第２層間絶縁膜と、前記第２層間絶縁膜上に形成され、前記第１層間絶縁膜と前記第２層間絶縁膜とを貫通して前記スイッチング素子と電気的に接続された、データ線と、前記第２層間絶縁膜上に前記データ線と同一形成材料で形成され、前記画素電極と導通するとともに前記第１層間絶縁膜と前記第２層間絶縁膜とを貫通して前記中継・蓄積容量の上部電極と導通する、第２中継電極と、を具備し、前記蓄積容量は、前記下部容量電極が前記第１層間絶縁膜を貫通して前記中継・蓄積容量の上部電極と導通しているとともに、前記上部容量電極が前記第１層間絶縁膜を貫通して前記スイッチング素子と電気的に接続されており、前記下部容量電極、前記上部容量電極の少なくとも一方が金属材料で形成されていることを特徴とする。

このような構成によれば、基板上には、マトリクス状の画素電極を駆動するスイッチング素子が形成されている。このスイッチング素子と同一層に、下部電極、絶縁膜及び上部電極を有する中継・蓄積容量が形成されている。中継・蓄積容量によって画素電極の付加容量が構成されて画質が向上する。この中継・蓄積容量の上部電極又は下部電極は、中継電極としても機能しており、別途スペースを必要とすることなく、十分な容量値を確保しながら、上下の層間でのコンタクトをとることができる。

また、前記スイッチング素子が形成される層の上層又は下層に形成される蓄積容量を更に具備したことを特徴とする。

このような構成によれば、蓄積容量と・中継・蓄積容量とによって、十分な容量値を確保することができる。

また、本発明の他の態様によれば、前記スイッチング素子が形成される層と前記蓄積容量との間に形成される層間絶縁膜と、前記層間絶縁膜中に形成され、前記中継・蓄積容量の上部電極と前記蓄積容量の下部電極とを電気的に接続するための第１のコンタクトホールと、前記層間絶縁膜中に形成され、前記中継・蓄積容量の上部電極と前記画素電極とを電気的に接続するための第２のコンタクトホールとを更に具備したことを特徴とする。

このような構成によれば、スイッチング素子が形成される層と蓄積容量との間には層間絶縁膜が形成される。層間絶縁膜中に形成された第１のコンタクトホールは、中継・蓄積容量の上部電極と蓄積容量の下部電極とを電気的に接続し、第２のコンタクトホールは、中継・蓄積容量の上部電極と画素電極とを電気的に接続する。これにより、比較的狭いスペースで、十分な蓄積容量を確保すると共に、上下層間の電気的な中継が可能である。

本発明に係る電気光学装置の製造方法は、基板上にマトリクス状に形成される画素電極を駆動するためのスイッチング素子を形成すると共に、前記スイッチング素子と同一層に下部電極、絶縁膜及び上部電極を有する中継・蓄積容量を形成する工程と、前記スイッチング素子が形成される層上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に形成される２つの導体膜同士を前記中継・蓄積容量を構成する前記上部電極に接続するために、前記層間絶縁膜に前記上部電極に達するコンタクトホールを形成する工程とを具備したことを特徴とする。

このような構成によれば、基板上には、マトリクス状に形成される画素電極を駆動するためのスイッチング素子が形成される。また、このスイッチング素子と同一層に、下部電極、絶縁膜及び上部電極を有する中継・蓄積容量も形成される。これらのスイッチング素子及び中継・蓄積容量は同一工程で形成される。これにより、中継・蓄積容量を形成するために工程数が増加することはない。スイッチング素子が形成される層上には層間絶縁膜が形成され、この層間絶縁膜には、２つの導体膜同士の中継を行う中継・蓄積容量を構成する上部電極に接続するためのコンタクトホールが形成される。コンタクトホールは、上部電極に達するように形成され、スペースが有効に利用される。

また、前記スイッチング素子及び中継・蓄積容量を形成する工程は、前記スイッチング素子を構成する半導体層と同一膜で前記下部電極を形成する工程と、前記スイッチング素子を構成する絶縁膜と同一膜で前記中継・蓄積容量の絶縁膜を形成する工程と、前記スイッチング素子を構成する電極と同一膜で前記上部電極を形成する工程とを具備したことを特徴とする。

このような構成によれば、スイッチング素子を構成する半導体層と同一膜で下部電極が形成され、スイッチング素子を構成する絶縁膜と同一膜で中継・蓄積容量の絶縁膜が形成され、スイッチング素子を構成する電極と同一膜で上部電極が形成される。従って、中継・蓄積容量を形成するために工程数が増加することはない。

また、前記スイッチング素子を構成する絶縁膜は多層構造であり、前記中継・蓄積容量の絶縁膜を形成する工程は、前記スイッチング素子を構成する多層構造の絶縁膜のうちの所定の絶縁膜を除去する工程を含むことを特徴とする。

このような構成によれば、中継・蓄積容量の絶縁膜は薄く形成されるので、蓄積容量値を増大させることができる。

本発明に係る電子機器は、上記電気光学装置を用いて構成したことを特徴とする。

このような構成によれば、上下の層との中継機能を有した中継・蓄積容量が構成されており、十分の蓄積容量値によって、高画質の表示が可能である。

また、本発明に係る電気光学装置は、基板上に、半導体層と該半導体層に対向して設けられたゲート電極とを有するトランジスタがマトリクス状に設けられ、前記トランジスタ上に設けられた層間絶縁膜上には、第１下部電極及び第１上部電極を有する第１蓄積容量を有し、前記基板上には、前記半導体層と同一材料で形成された第２下部電極と、前記ゲート電極と同一材料で形成された第２上部電極を有する第２蓄積容量を有し、前記第１蓄積容量の上には、前記トランジスタに応じて画素電極が設けられ、前記半導体層と前記第１下部電極と前記第２上部電極と前記画素電極とが同電位であることを特徴とする。

以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る電気光学装置の断面構造を示す断面図である。本実施の形態はＴＦＴ基板等の液晶装置に適用したものである。図２は本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図３は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図である。図４は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図５は本実施の形態のＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンのうちの一部の成膜パターンを示す平面図である。図６は図５の一部を拡大して示す平面図である。図７は図１の液晶装置の製造方法の一部を示すフローチャートである。図８は図７の製造方法を断面図によって工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

先ず、図２乃至図４を参照して本実施の形態の電気光学装置である液晶装置の全体構成について説明する。
液晶装置は、図２及び図３に示すように、素子基板であるＴＦＴ基板１０と対向基板２０との間に液晶５０を封入して構成される。ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。図４は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。

図４に示すように、画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。

ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。

本実施の形態においては、画素電極９ａと並列に、蓄積容量７０及び蓄積容量７２が設けられており、蓄積容量７０，７２によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０，７２によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。

図５のＡ−Ａ’線断面図たる図１は一つの画素に着目した液晶装置の模式的断面図であり、図５及び図６は成膜パターンを示す平面図である。

図５において、画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａ（図５では図示省略）が設けられている。データ線６ａは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するゲート電極３ａに電気的に接続されている。すなわち、走査線１１ａとデータ線６ａとの交差する箇所にはそれぞれ、走査線１１ａに接続されたゲート電極３ａとチャネル領域１ａ’とが対向配置されて画素スイッチング用のＴＦＴ３０が構成されている。

図１に示すように、画素電極９ａ上には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その全面には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなり、配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。

このように対向配置されたＴＦＴ基板１０及び対向基板２０間には、シール材５２（図２及び図３参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材５２は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。

一方、ＴＦＴ基板１０上には、画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図１に示すように、下から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。

本実施の形態においては、第３層には蓄積容量７０が形成され、第２層には中継・蓄積容量としての蓄積容量７２が形成されている。また、後述するように、蓄積容量７２は、第３層と第４層とを電気的に接続する中継機能も有する。以下では、これらの各要素について、下から順に説明を行う。

第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図５のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図５のＸ方向に沿うように延びる本線部と、データ線６ａ或いはシールド層４００が延在する図５のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。

これにより、走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御する機能を有することになる。また、該走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されていることから、ＴＦＴ３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。

第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２ａ，２ｂ、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。

そして、この第２層には、下部電極７２０、上部電極７２２及び絶縁膜７２１によって構成される蓄積容量７２も形成されている。下部電極７２０は半導体層１と同一膜で形成され、絶縁膜７２１は絶縁膜２ａと同一膜で形成され、上部電極７２２はゲート電極３ａと同一膜で形成されている。上部電極７２２（中継電極７２２ともいう）は中継電極としても機能する。この蓄積容量７２（上部電極７２２）は、平面的に見て、各画素電極９ａの一辺の略中央に位置するように、島状に形成されている。上部電極７２２とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。

なお、上述のＴＦＴ３０は、好ましくは図１に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。

以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。

この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。

また、この側壁部３ｂは、前記の溝１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは上述のようにストライプ状に形成されていろことから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。

なお、走査線１１ａに平行するようにして、ゲート電極３ａを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線１１ａと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線１１ａの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線１１ａと同一の行に存在する別の走査線が健全である限り、それを介してＴＦＴ３０の動作制御を依然正常に行うことができることになる。

第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。

蓄積容量７０，７２によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、蓄積容量７０，７２は、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。

また、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７２２を介して行われている。

容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされたシールド層４００と電気的接続が図られることによりなされている。

そして、この容量電極３００は、ＴＦＴ基板１０上において、各画素に対応するように島状に形成されており、下部電極７１は、当該容量電極３００とほぼ同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量７０は、より小面積で、より大きな容量値をもつ。

誘電体膜７５は、図１に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature oxide）膜、ＬＴＯ（Low Temperature oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。そして、この誘電体膜７５は、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂからなる２層構造を有する。比較的誘電率の大きい窒化シリコン膜７５ｂが存在することにより、蓄積容量７０の容量値を増大させることが可能となると共に、酸化シリコン膜７５ａが存在することにより、蓄積容量７０の耐圧性を低下せしめることがない。このように、誘電体膜７５を２層構造とすることにより、相反する２つの作用効果を享受することが可能となる。

また、蓄積容量７２の容量値を増大させる観点から、絶縁膜７２２についても薄いほどよい。一方、ＴＦＴ３０の耐圧を考慮すると、絶縁膜２は十分な厚さに形成する必要がある。この理由から、本実施の形態においては、蓄積容量７２の形成部分において、２層構造の絶縁膜２の一方の層（絶縁膜２ｂ）を除去して、比較的薄い絶縁膜７２２を形成するようになっている。

また、窒化シリコン膜７５ｂが存在することにより、ＴＦＴ３０に対する水の浸入を未然に防止することが可能となっている。これにより、ＴＦＴ３０におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜７５は、２層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような３層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。

以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７２２の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。

さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と蓄積容量７２の上部電極である中継電極７２２とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７２２と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。

図１に示すように、コンタクトホール８８２は、蓄積容量７０以外の領域に形成されており、下部電極７１を一旦下層の中継電極７２２に迂回させてコンタクトホール８８２を介して上層に引き出していることから、下部電極７１を上層の画素電極９ａに接続する場合でも、下部電極７１を誘電体膜７５及び容量電極３００よりも広く形成する必要がない。従って、下部電極７１、誘電体膜７５及び容量電極３００を１エッチング工程で同時にパターニングすることができる。これにより、下部電極７１、誘電体膜７５及び容量電極３００の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。

また、誘電体膜７５は下部電極７１及び容量電極３００と同一形状に形成され広がりを有していないことから、ＴＦＴ３０の半導体層１ａに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量７０周辺の開口部を通じて半導体層１ａにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。

なお、第１層間絶縁膜４１に対しては、約１０００°Ｃの焼成を行うことにより、半導体層１ａやゲート電極３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。

第４層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導体層１ａの延在する方向に一致するように、すなわち図５中Ｙ方向に重なるようにストライプ状に形成されている。このデータ線６ａは、図１に示すように、下層より順に、アルミニウムからなる層（図１における符号４１Ａ）、窒化チタンからなる層（図１における符号４１ＴＮ参照）、窒化シリコン膜からなる層（図１における符号４０１）の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線６ａが、比較的低抵抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０、画素電極９ａに対する画像信号の供給を滞りなく実現することができる。他方、データ線６ａ上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。

また、この第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図５に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図５中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有するシールド層用中継層６ａ１、更にその右方にシールド層用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層６ａ１、第２中継電極６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。また、シールド層用中継層６ａ１及び第２中継電極６ａ２上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。

蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、前記シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と蓄積容量７２の上部電極である中継電極７２２とを電気的に接続するためのコンタクトホール８８２が形成されている。

第５層には、シールド層４００が形成されている。このシールド層４００は、平面的にみると、図５に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該シールド層４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。

さらには、図５中、ＸＹ方向それぞれに延在するシールド層４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像を表示することが可能となる。

このシールド層４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位源でも構わない。

このように、データ線６ａの全体を覆うように形成されているとともに（図５参照）、固定電位とされたシールド層４００の存在によれば、該データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線６ａへの通電に応じて、画素電極９ａの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線６ａに沿った表示ムラ等を発生させる可能性を低減することができる。シールド層４００は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。

また、第５層には、このようなシールド層４００と同一層として、中継層としての第３中継電極４０２が形成されている。第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。

さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、大部分の領域において光吸収率が比較的高い窒化チタンが積層されていないことから、発熱を生じることなく遮光層として機能し得る。すなわち、これらによれば、ＴＦＴ３０の半導体層１ａに対する入射光（図１参照）の進行を、発熱を生じることなくその上側でさえぎることが可能である。

なお、上述した容量電極３００及びデータ線６ａについても同様の遮光機能を有する。これらシールド層４００、第３中継電極４０２、容量電極３００及びデータ線６ａが、ＴＦＴ基板１０上に構築される積層構造の一部をなしつつ、ＴＦＴ３０に対する上側からの光入射を遮る上側遮光膜として機能する。

データ線６ａの上、かつ、シールド層４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。

なお、第２層間絶縁膜４２に対しては、第１層間絶縁膜４１に関して上述した焼成を行わないことにより、容量電極３００の界面付近に生じるストレスの緩和を図るようにしてもよい。

第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＢＰＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。本実施の形態においては、第３及び第４層間絶縁膜４３，４４の表面は、ＣＭＰ（Chelica1 MechanlcaI Polishing）処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良を低減する。ただし、このように第３，第４層間絶縁膜４３，４４に平坦化処理を施すのに代えて、又は加えて、ＴＦＴ基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。

また、蓄積容量７０は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という３層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。

また、蓄積容量７２についても、蓄積容量７０と同様に、適宜のコンタクトを形成することによって、固定電位点への接続が可能である。また、蓄積容量７２を固定電位点に接続しない場合でも、ある程度の蓄積効果が得られることは明らかである。

各構成要素の立体的−平面的なレイアウトについても、本発明は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。

（製造プロセス）
次に、本実施の形態に係る電気光学装置である液晶装置の製造方法を図７及び図８を参照して説明する。図７は第２層の製造方法を示すフローチャートであり、図８は第２層の製造方法を模式的な断面図によって工程順に示す工程図である。

まず、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０を用意する。ここで、好ましくはＮ（窒素）等の不活性ガス雰囲気で約９００〜１３００℃での高温でアニール処理し、後に実施される高温プロセスでＴＦＴ基板１０に生じる歪が少なくなるように前処理しておく。

次に、このように処理されたＴＦＴ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚に堆積させる。そして、この金属合金膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線１１ａを形成する。

次に、走査線１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ （ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。

次に、図７のステップＳ1 において、半導体層１ａと蓄積容量７２を構成する下部電極７２０とを形成する。半導体層１ａ及び下部電極７２０は、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によって形成されるアモルファスシリコン膜によって構成される。次に、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。

次に、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａ及び下部電極７２０を形成する。

次に、ステップＳ2 において、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。例えば、画素領域のＴＦＴ３０をＮチャネル型で構成する場合には、非画素領域の駆動回路等の半導体層９０のうち、Ｐチャネル型のトランジスタ領域上にレジスト９１を形成した状態で、図８（ａ）に示すように、例えばボロンをイオン注入する。

次に、ステップＳ3 において、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００°Ｃの温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜２ａを形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶緑膜２ｂを形成することにより、１層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２（２ａ，２ｂ）を形成する（図８（ｂ））。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。

次に、下地絶縁膜１２に対して、走査線１１ａに通ずる溝１２ｃｖを形成する。この溝１２ｃｖは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。

次に、所定のマスクを形成して、下部電極７２０上の絶縁膜２ｂを除去する（ステップＳ4 ）。これにより、下部電極７２０上の絶縁膜７２１を薄くして、ゲート絶縁膜２として十分な厚さを確保しながら、蓄積容量７２の容量値を増大させることができる。

次に、ステップＳ5 において、ゲート電極３ａと蓄積容量７２を構成する上部電極７２２（中継電極７２２）を形成する。即ち、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンのゲート電極３ａ及び上部電極７２２を形成する（図８（ｃ））。ステップＳ2 のイオン注入によって下部電極７２０は導電化されており、下部電極７２０、絶縁膜７２１及び上部電極７２２によって、第２層に蓄積容量７２が構成される。

なお、このゲート電極３ａ形成時において、これに延設される側壁部３ｂもまた同時に形成される（図８では図示省略）。この側壁部３ｂは、前述のポリシリコン膜の堆積が溝１２ｃｖの内部に対しても行われることで形成される。この際、該溝１２ｃｖの底が走査線１１ａに接していることにより、側壁部３ｂ及び走査線１１ａは電気的に接続されることになる。

次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、図８（ｃ）に示すように、ゲート電極３ａをマスクとして、Ｎ^-イオンをドープする（ステップＳ6 ）。

これによりゲート電極３ａ下の半導体層１ａはチャネル領域１ａ’となる。このときゲート電極３ａがマスクの役割を果たすことによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃは自己整合的に形成されることになる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、図８（ｄ）に示すように、ゲート電極３ａよりも幅の広い平面パターンを有するレジスト層９２をゲート電極３ａ上に形成する。その後、高濃度のＮ⁺イオンをドープする。こうして、半導体層１ａは、ＬＤＤ構造に形成される。

なお、このように低濃度と高濃度の２段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３ａ（ゲート電極）をマスクとして、Ｐイオン・Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより、ゲート電極３ａは更に低抵抗化される。

次に、ゲート電極３ａ上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８０ ０°Ｃ程度の高温でアニール処理し、第１層間絶縁膜４１の膜質を向上させておく。

次に、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３及びコンタクトホール８８１を開孔する。この際、前者は半導体層１ａの高濃度ドレイン領域１ｅに通ずるように、後者は蓄積容量７２の上部電極７２２（中継電極７２２）へ通ずるように、それぞれ形成される。

次に、第１層間絶縁膜４１上に、Ｐｔ等の金属膜やポリシリコン膜を、減圧ＣＶＤやスパッタリングにより、１００〜５００ｎｍ程度の膜厚に成膜して、所定パターンをもつ下部電極７１を構成する。この場合の金属膜は、コンタクトホール８３及びコンタクトホール８８１の両者が埋められるように行われ、これにより、高濃度ドレイン領域１ｅ、蓄積容量７２の上部電極７２２と下部電極７１との電気的接続が図られる。

次いで、下部電極７１上に、誘電体膜７５を構成する。この誘電体膜７５は、絶縁膜２の場合と同様に、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。酸化シリコン膜７５ａは前述の熱酸化、或いはＣＶＤ法等によって形成され、その後に、窒化シリコン膜７５ｂが減圧ＣＶＤ法等によって形成される。この誘電体膜７５は、薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のごく薄い絶縁膜となるように形成すると有利である。次に、誘電体膜７５上に、ポリシリコン膜やＡＬ（アルミニウム）等の金属膜を、減圧ＣＶＤ又はスパッタリングにより、約１００〜５００ｎｍ程度の膜厚に成膜して、容量電極３００を構成する。

次に、下部電極７１、誘電体膜７５及び容量電極３００を構成する各膜を一挙にパターニングして、下部電極７１、誘電体膜７５及び容量電極３００を形成して、蓄積容量７０を完成させる。

次に、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくはプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。容量電極３００にアルミニウムを用いた場合には、プラズマＣＶＤで低温成膜する必要がある。この第２層間絶縁膜４２の膜厚は、例えば約５００〜１５００ｎｍ程度とする。次に、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１、８０１及び８８２を開孔する。この際、コンタクトホール８１は半導体層１ａの高濃度ソース領域１ｄに通ずるように、コンタクトホール８０１は容量電極３００へ通ずるように、また、コンタクトホール８８２は蓄積容量７２を構成する上部電極７２２（中継電極７２２）に通ずるように、それぞれ形成される。

次に、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のアルミニウム等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍ程度の厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線６ａを形成する。この際、当該パターニング時においては、シールド層用中継層６ａ１及び第２中継電極６ａ２もまた同時に形成される。シールド層用中継層６ａ１は、コンタクトホール８０１を覆うように形成されるとともに、第２中継電極６ａ２は、コンタクトホール８８２を覆うように形成されることになる。

次に、これらの上層の全面にプラズマＣＶＤ法等によって窒化チタンからなる膜を形成した後、これがデータ線６ａ上にのみ残存するようにパターニング処理を実施する。ただし、該窒化チタンからなる層をシールド層用中継層６ａ１及び第２中継電極６ａ２上にも残存するように形成してよいし、場合によってはＴＦＴ基板１０の全面に関して残存するように形成してもよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良い。

次に、データ線６ａ等の上を覆うように、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくは低温成膜できるプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。この第３層間絶縁膜４３の膜厚は、例えば約５００〜３５００ｎｍ程度とする。次に、図１に示すように、第３層間絶縁膜４３を例えばＣＭＰを用いて平坦化する。

次に、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８０３及び８０４を開孔する。この際、コンタクトホール８０３は前記のシールド層用中継層６ａ１に通ずるように、また、コンタクトホール８０４は第２中継電極６ａ２に通ずるように、それぞれ形成されることになる。

次に、第３層間絶縁膜４３の上には、スパッタリング法、或いはプラズマＣＶＤ法等により、シールド層４００及び第３中継電極４０２を形成する。

次に、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜４４を形成する。この第４層間絶縁膜４４の膜厚は、例えば約５００〜１５００ｎｍ程度とする。

次に、図１に示すように、第４層間絶縁膜４４を例えばＣＭＰを用いて平坦化する。次に、第４層間絶縁膜４４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８９を開孔する。この際、コンタクトホール８９は第３中継電極４０２に通ずるように形成されることになる。

次に、第４層間絶縁膜４４上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する。

なお、当該電気光学装置を、反射型として用いる場合には、ＡＬ等の反射率の高い不透明な材料によって画素電極９ａを形成してもよい。次に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。

このように、本実施の形態においては、第２層の形成工程において、半導体層１ａ、ゲート絶縁膜２及びゲート電極３ａと夫々同一膜で、下部電極７２０、絶縁膜７２１及び上部電極７２２からなる蓄積容量７２を形成しており、工程数を増加させることなく、蓄積容量７２を形成することができる。また、蓄積容量７２の上部電極７２２を利用して、下部電極７１と第２中継電極６ａ２とをコンタクトホール８８１，８８２を介して電気的に接続しており、比較的狭いスペース内で、十分な蓄積容量を確保しながら、上下層の電気的な接続を可能にしている。

なお、本実施の形態においては、蓄積容量値を増大させるために、絶縁膜２ａ，２ｂのうちの絶縁膜２ｂを除去し絶縁膜２ａのみによって絶縁膜７２１を構成した例を説明したが、絶縁膜２ａを除去し絶縁膜２ｂのみによって絶縁膜７２１を構成してもよく、或いは、絶縁膜２ａ，２ｂの双方を残して絶縁膜７２１としてもよいことは明らかである。また、絶縁膜２と絶縁膜７２１とが一体的に接続されていてもよい。

また、本実施の形態においては、蓄積容量を構成する上部電極を中継電極として用いる例について説明したが、積層構造の構成によっては、下部電極を中継電極としてもよいことは明らかである。

（電子機器）
次に、以上詳細に説明した液晶装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図９は、投射型カラー表示装置の説明図である。

図９において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。

なお、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけでなく、アクティブマトリクス型の液晶パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）、ＤＰＬ（Digital Light Processing）（別名ＤＭＤ：Digital Micromirror Device）等の各種の電気光学装置においても本発明を同様に適用することが可能である。

本発明の第１の実施の形態に係る電気光学装置の断面構造を示す断面図。 本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図。 液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。 本実施の形態のＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンのうちの一部の成膜パターンを示す平面図。 図５の一部を拡大して示す平面図。 図１の液晶装置の製造方法の一部を示すフローチャート。 図７の製造方法を断面図によって工程順に示す工程図。 投射型カラー表示装置の説明図。

符号の説明

１ａ…半導体層、２ａ，２ｂ…ゲート絶縁膜、３ａ…ゲート電極、１０…ＴＦＴ基板、２０…対向基板、７０，７２…蓄積容量、７２０…下部電極、７２１…絶縁膜、７２２…上部電極（中継電極）、８８１，８８２…コンタクトホール。

Claims (4)

1. 基板上にマトリクス状に形成される画素電極と、
   前記画素電極を駆動するために形成されるスイッチング素子と、
   前記スイッチング素子と同一層に形成された下部電極、絶縁膜及び上部電極を有し、前記上部電極が、前記同一層上の２つの層同士を電気的に接続する中継電極として機能する中継・蓄積容量と、
   前記同一層を覆って形成された第１層間絶縁膜と、
   前記第１層間絶縁膜上に形成された下部容量電極、誘電体膜及び上部容量電極を有する蓄積容量と、
   前記第１層間絶縁膜と前記蓄積容量とを覆って形成された第２層間絶縁膜と、
   前記第２層間絶縁膜上に形成され、前記第１層間絶縁膜と前記第２層間絶縁膜とを貫通して前記スイッチング素子と電気的に接続された、データ線と、
   前記第２層間絶縁膜上に前記データ線と同一形成材料で形成され、前記画素電極と導通するとともに前記第１層間絶縁膜と前記第２層間絶縁膜とを貫通して前記中継・蓄積容量の上部電極と導通する、第２中継電極と、を具備し、
   前記蓄積容量は、前記下部容量電極が前記第１層間絶縁膜を貫通して前記中継・蓄積容量の上部電極と導通しているとともに、前記下部容量電極が前記第１層間絶縁膜を貫通して前記スイッチング素子と電気的に接続されており、
   前記下部容量電極、前記上部容量電極の少なくとも一方が金属材料で形成されていることを特徴とする電気光学装置。
2. 前記第２中継電極が、前記蓄積容量の少なくとも一部を覆う位置に形成されていることを特徴とする請求項１に記載の電気光学装置。
3. 前記第２層間絶縁膜上に前記データ線と同一材料により形成され、前記第２層間絶縁膜を貫通して前記蓄積容量の上部電極と導通する、シールド層中継層と、
   前記データ線、前記シールド層中継層、及び前記第２中継電極を覆って形成された第３層間絶縁膜と、
   前記第３層間絶縁膜上において前記スイッチング素子を覆う位置に形成され、光遮蔽性を有し、前記第３層間絶縁膜を貫通して前記シールド中継層と導通する、シールド層と、
   前記第３層間絶縁膜上に前記シールド層と同一材料により形成され、前記画素電極と導通するとともに前記第３層間絶縁膜を貫通して前記第２中継電極と導通する、第３中継電極と、を具備したことを特徴とする請求項１又は２に記載の電気光学装置。
4. 請求項１乃至３に記載の電気光学装置を用いて構成したことを特徴とする電子機器。

Images