CN1174274C - 电光装置、其制造方法和电子设备 - Google Patents

电光装置、其制造方法和电子设备 Download PDF

Info

Publication number
CN1174274C
CN1174274C CNB011120223A CN01112022A CN1174274C CN 1174274 C CN1174274 C CN 1174274C CN B011120223 A CNB011120223 A CN B011120223A CN 01112022 A CN01112022 A CN 01112022A CN 1174274 C CN1174274 C CN 1174274C
Authority
CN
China
Prior art keywords
wiring
forms
connection terminal
electro
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011120223A
Other languages
English (en)
Other versions
CN1319832A (zh
Inventor
村出正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1319832A publication Critical patent/CN1319832A/zh
Application granted granted Critical
Publication of CN1174274C publication Critical patent/CN1174274C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Abstract

本发明提供电光装置、其制造方法和电子设备，可降低基板表面中的阶梯，抑制因不均匀的研磨处理造成的显示上的不良情况的产生。在基板(10)中，在要形成延伸至接线端子(107)的布线(171)的部分上设置沟(12)。然后，用第2层间绝缘膜(42)来覆盖接线端子(107)和布线(171)，并且在与接线端子(107)对应的部分上设置开孔部(42a)。由此，减少接线端子(107)和延伸至其内的布线(171)中的阶梯。在基板外表面形成的绝缘膜覆盖安装端子的外缘，可以减少基板外表面所形成的台阶。

Description

电光装置、其制造方法和电子设备
本发明涉及使从外部电路输入信号的接线端子形成区域中的阶梯降低的电光装置和其制造方法，以及将该电光装置用于显示部的电子设备。
一般地，电光装置把例如液晶用作电光物质，而进行规定显示的液晶装置具有将液晶夹持在一对基板之间的结构。其中，例如，通过三端子型的开关元件来驱动像素电极的有源矩阵型的液晶装置具有以下那样的结构。即，在构成这种液晶装置的一对基板内，在一个基板上彼此交叉那样地设置多个扫描线和多个数据线，并且对应于这些交叉部分的各个部分设置TFT(Thin Film Transistor：薄膜晶体管)那样的三端子型开关元件和像素电极对，而且，在设置这些像素电极的区域(显示区域)的周边上设置用于驱动各个扫描线和数据线的周边电路。此外，在另一基板上设置与像素电极对置的透明的对置电极。在两基板的对置面上，分别设置研磨处理过的取向膜，使得液晶分子的长轴方向在两基板间例如可连续扭曲约90度。另一方面，在其各背面侧上分别设置对应于取向方向的偏光器。
这里，图像信号通常通过图像信号线来供给，并且对各数据线通过采样开关以适当的定时来进行采样。此外，如果对应的扫描线上施加的扫描信号变为作用电平，则在扫描线和数据线的交叉部分上设置的开关元件被导通，将对应的数据线上被采样的图像信号供给到像素电极。而且，对置基板上设置的对置电极被维持在一定的电位上。
在这样的结构中，在对各扫描线供给扫描信号、以及通过周边电路按适当的定时供给控制采样开关的采样信号后，在像素电极和对置电极之间夹置的液晶组成的液晶电容上，将图像信号对应的电压有效值施加在每个像素上。
此时，通过像素电极和对置电极之间的光在两电极间施加的电压差为零时，沿液晶分子的扭曲进行约90度旋光，而随着电压差增大，液晶分子向电场方向倾斜的结果，其旋光性消失。因此，在例如透过型的电光装置中，在入射侧和背面侧上与研磨方向一致地分别配置偏光轴相互垂直的偏光器的情况下，如果两电极上施加的电压差是零，则透过光，而随着两电极上施加的电压差增大，光被遮挡。因此，通过按每个像素来控制对像素电极施加的电压，可进行规定的显示。
可是，一般来说，上述的研磨处理是这样的处理：通过使卷绕在滚轮上的抛光布旋转移动，在一定方向(研磨方向)上研磨聚胺等的有机膜表面。然后，通过该研磨处理，有机膜的聚合物主链在研磨方向上延伸，液晶分子沿该延伸方向来排列。
但是，在形成取向膜的衬底面上，特别是在设有像素电极、开关元件、扫描线、数据线、周边电路的基板的衬底面上，因有无各种布线和各种元件等、以及有无接触孔等而产生500nm～1000nm左右的阶梯。即使在产生这样的阶梯的衬底面上形成取向膜，在取向膜的表面上仍然产生阶梯。而且，对这样的取向膜进行研磨处理后，抛光布的纤维捎因阶梯混乱的结果，研磨的程度在整个基板面上会变得不均匀。而且，如果对不均匀地施加这种研磨处理的基板注入和密封液晶，则产生被认为是液晶分子未取向在一定方向上的显示不匀。具体地说，产生沿研磨方向的筋状的显示不匀，存在使显示品质下降这样的问题。
本发明是鉴于上述情况提出的发明，其目的在于提供电光装置、其制造方法和电子设备，可降低基板表面中的阶梯，抑制因不均匀的研磨处理造成的显示上的不良情况的产生。
首先，本申请的发明人认为，在上述阶梯内，使显示品质下降最大的阶梯是从外部电路输入各种信号的接线端子和从这些接线端子引出的布线中产生的阶梯。
如果对此详细说明，那么像素电极和连接它的开关元件被对应设置在扫描线和数据线的各交叉部分，所以它们的排列节距取决于扫描线和数据线的排列节距。此外，包括采样开关的周边电路对应于扫描线和数据线来设置，所以构成周边电路的元件的排列节距也取决于扫描线和数据线的排列节距。因此，因这些元件和布线等的阶梯造成的显示不匀按像素排列节距的一倍或其整数倍来发生，所以认为在显示上不大明显。
对此，从缩短由此引出的布线长度的观点和从确保装置整体的对称性的观点来看，使接线端子靠近用于驱动上述采样开关和数据线的数据线驱动电路，并且沿扫描线的延伸方向(即，与数据线的延伸方向交叉的方向)来排列，而从容易进行与外部连接的观点看，将接线端子比扫描线和数据线的排列节距更宽、即与扫描线和数据线的排列节距无关地来形成。因此，认为因接线端子和延伸至该接线端子的布线的阶梯引起的显示不匀非常显眼。
因此，本申请的第1发明的电光装置的特征在于，包括：多个层组成、具有在显示区域和所述显示区域的周边形成周边电路的区域的基板；在所述基板的外表面上形成的绝缘膜；在与所述绝缘膜相同的同一平面上形成的接线端子；以及使所述周边电路和所述接线端子导通的布线，在构成所述接线端子的外缘下的所述基板的层中至少一层上形成沟，在所述基板的外表面上形成的绝缘膜覆盖所述接线端子的外缘。
根据该结构，由于可以降低在接线端子的表面和其周边表面上产生的阶梯，所以可抑制研磨处理中的抛光布的纤维捎混乱。
此外，第1发明的特征在于，在构成所述基板的层的至少一层的所述布线的至少所述接线端子侧的区域下，设置与在所述接线端子的外缘下形成的沟连接的布线沟。
根据该结构，可以降低延伸至接线端子的布线的阶梯。
此外，第1发明的特征在于，将所述基板的外表面上形成的绝缘膜在形成所述布线的沟的区域上形成。
根据该结构，可以降低接线端子的表面和绝缘膜的表面的阶梯，并且降低延伸至接线端子的布线的阶梯。
此外，第1发明的特征在于，在所述接线端子上形成了导电膜。
根据该结构，使下层侧的导电膜与像素区域或周边电路的导电层共用，并且可以用与连接接线端子的连接体一致的材料来形成上层侧的导电膜。
此外，第1发明的特征在于，在所述接线端子的外缘下形成的沟的区域下形成至少一层高度调整膜。
根据该结构，仅调整沟的深度和接线端子的厚度，就可以使在沟的区域上形成的绝缘膜的表面均匀。
此外，第1发明的特征在于，所述沟的深度与所述接线端子的厚度和所述高度调整膜的厚度之和大致相同。
根据该结构，由于沟上形成的接线端子的导电膜的表面与基准面大致相同，所以可以大体完全除去接线端子周围的阶梯。
此外，第1发明的特征在于，所述高度调整膜是所述显示区域上形成的布线和构成所述周边电路的布线中的至少一个布线。
根据该结构，由于在显示区域上形成的布线和形成周边电路的布线共用，所以对工艺更有利。
具有所述沟的深度与所述布线的厚度大致相同的特征。
根据该结构，不使用高度调整膜也可以。
本申请第2发明的电光装置的特征在于，包括：多个层组成的基板；在所述基板上设置的输入图像信号的接线端子；在构成所述基板的层的至少一层上，在形成到达所述接线端子的至少一部分上设置的沟；在与所述沟对应的区域上形成的所述布线；以及所述布线上形成的绝缘膜。
根据该结构，沟上形成的布线的表面与接线端子(焊盘)的表面相比仅低沟的深度量。因此，由于将布线上形成的绝缘膜和接线端子表面的阶梯降低，所以可抑制研磨处理中的抛光布的纤维捎的混乱。
再有，可以将沟直接形成在基板上，也可以在该基板上形成层积物。此外，作为布线，期望是铝等的低电阻金属膜。此时，将布线本身作为焊盘使用也可以，根据安装时的情况，也可以将布线上层积的ITO(铟锡氧化物)等不同种的导电膜作为焊盘来使用。
在第2发明中，期望所述接线端子由构成所述布线的电镀膜来形成，所述布线上形成的所述绝缘膜露出所述接线端子。
此外，在第2发明中，期望所述接线端子的表面和所述绝缘膜的表面为大致相同的高度。
根据该结构，大体上可完全除去延伸至布线的阶梯。
此外，第2发明的特征在于，将所述沟形成在包围所述接线端子的区域中，在包围所述接线端子的区域上形成所述布线。
根据该结构，可以通过沟来形成接线端子的区域。此外，使相邻的接线端子短路也可以。
此外，第2发明的特征在于，所述布线上形成的所述绝缘膜的表面和与形成所述布线的区域邻接的所述绝缘膜的表面为大致相同的高度。
根据该结构，大体上可完全除去布线的阶梯。
此外，第2发明的特征在于，所述布线由所述显示区域上形成的布线来形成。
根据该结构，由于布线可以用显示区域上形成的布线来形成，所以不必增加步骤数。
此外，第2发明的特征在于，所述布线由显示区域周围形成的构成周边电路的布线来形成。
根据该结构，由于布线由构成周边电路的布线来形成，所以不必增加步骤数。
此外，第2发明的特征在于，所述布线由显示区域上形成的布线和所述显示区域的周围形成的构成周边电路的布线来形成。
根据该结构，由于将延伸至接线端子的布线、显示区域中形成的布线和构成周边电路的布线共用，所以对工艺更有利。
此外，第2发明的特征在于，在所述布线的区域下形成至少一层的高度调整膜。
根据该结构，仅调整沟的深度和布线的厚度，就可以使在布线上形成的绝缘膜的表面均匀。
此外，第2发明的特征在于，所述沟的深度与所述布线的厚度和所述高度调整膜的厚度之和大致相同。
根据该结构，由于对应于沟形成的布线上表面与基准面大致相同，所以可大体上完全除去延伸至接线端子的布线的阶梯。
此外，第2发明的特征在于，所述高度调整膜是所述显示区域上形成的布线和构成所述周边电路的布线中的至少一个布线。
根据该结构，由于将显示区域上形成的布线和构成周边电路的布线共用，所以对工艺更有利。
此外，第2发明的特征在于，所述沟的深度与所述布线的厚度大致相同。
在第1发明中，不使用高度调整膜也可以。
本申请的第3发明的电光装置的特征在于，包括：多个层组成的基板；所述基板上形成的显示区域；所述显示区域中配置的布线；所述基板上的所述显示区域的周边上形成的与所述布线电连接的周边电路；所述基板上形成的接线端子；将所述周边电路和所述接线端子电连接的布线；在构成所述基板的层的至少一层上，在形成所述周边电路的部分上设置的沟；以及所述周边电路上形成的绝缘膜。
根据该结构，由于可以使周边电路上均匀，所以可以降低周边电路上的阶梯引起的显示不匀。
本申请第4发明的电光装置的特征在于，包括：多个层组成的基板；所述基板上形成的显示区域；所述显示区域中配置的布线；所述基板上的所述显示区域的周边上形成的与所述布线电连接的周边电路；所述基板上形成的接线端子；将所述周边电路和所述接线端子电连接的布线；在构成所述基板的层的至少一层上，在形成所述周边电路的部分上设置的沟；形成所述接线端子的区域的沟；以及在所述周边电路的沟和形成所述接线端子的区域的沟的区域中形成的构成外表面的绝缘膜。
根据该结构，由于可以使周边电路上和接线端子的周围均匀，所以可以降低因周边电路上和接线端子的周围的阶梯引起的显示不匀。
本申请第5发明的电光装置的特征在于，包括：多个层组成的基板；所述基板上形成的显示区域；所述显示区域中配置的布线；在所述基板上的所述显示区域的周边上形成的与所述布线电连接的周边电路；所述基板上形成的接线端子；将所述周边电路和所述接线端子电连接的布线；在构成所述基板的层的至少一层上，在形成所述显示区域中配置的布线的部分上设置的沟；在构成所述基板的层的至少一层上，在形成所述周边电路的部分上设置的沟；形成所述接线端子的区域的沟；以及在所述周边电路的沟和形成所述接线端子的区域的沟的区域中形成的构成外表面的绝缘膜。
根据该结构，由于可以使显示区域上、周边电路上和接线端子的周围均匀，所以可以降低因显示区域上、周边电路上和接线端子的周围的阶梯引起的显示不匀。
本申请第6发明的电光装置的特征在于，包括：多个层组成的基板；所述基板上形成的显示区域；所述显示区域中配置的数据线；沿所述显示区域的一边形成的数据线驱动电路；夹住所述数据线驱动电路并与所述显示区域的一边对置那样形成的接线端子；将图像信号供给与所述接线端子电连接的所述数据线的信号线；在构成所述基板的层的至少一层上，形成接线端子的区域的沟；以及构成所述基板的外表面，并使所述接线端子露出的绝缘膜。
根据该结构，尤其可以使数据线驱动电路和接线端子的周围均匀，所以可以降低因该区域的阶梯引起的显示不匀。
此外，第6发明的特征在于，在构成所述基板的层的至少一层上，至少在所述数据线驱动电路和所述接线端子之间的区域内形成所述信号线的部分上形成沟。
根据该结构，可以递减因形成信号线部分产生的阶梯。
此外，第6发明的特征在于，在构成所述基板的层的至少一层上，在形成所述数据线驱动电路的部分上形成沟。
根据该结构，可以降低因数据线驱动电路的阶梯引起的显示不匀。
此外，第6发明的特征在于，在所述显示区域的一边和所述数据线驱动电路之间，配有采样电路电路，在所述数据线驱动电路中控制对所述数据线供给的图像信号。
此外，第6发明的特征在于，在构成所述基板的层的至少一层上，形成在形成所述采样电路的部分上设置的沟。
根据该结构，可以降低因采样电路的阶梯引起的显示不匀。
此外，第6发明的特征在于，在所述显示区域上形成取向膜，所述取向膜的研磨方向从所述接线端子朝向所述显示区域。
根据该结构，通过使不依赖于像素排列节距产生的数据线驱动电路和接线端子之间的区域均匀，可以减少比较容易视出的显示不匀。
本申请的第7发明的电子设备的特征在于，包括：发射光的光源；对所述光源的发射光实施与图像信息对应的调制的权利要求1至权利要求31中任一项所述的电光装置；以及将所述电光装置调制过的光进行投射的投射部件。
在以这样的电光装置作为投射型使用的情况下，即使其显示不匀非常小，但在投射像中，可视出的程度会被扩大，但本申请的第6发明的电子设备配有使接线端子和延伸至该接线端子的布线形成区域平坦化的电光装置，所以可以进行抑制阶梯引起的显示不匀的高品质显示。
本申请的第8发明的电光装置的制造方法用于制造电光装置，该电光装置根据经多个层组成的基板上设置的接线端子输入的信号来显示规定的图像，其特征在于，该方法包括：在构成所述基板的层的至少一层上，在要形成延伸至所述接线端子布线的部分上设置沟的步骤；在与所述沟对应的区域上形成所述布线的步骤；以及在所述布线上层积绝缘膜的步骤。
根据该方法，与上述第1发明同样，可以降低接线端子的表面和绝缘膜的表面的阶梯，以及延伸至接线端子的布线的阶梯。
此外，第8发明的特征在于，所述接线端子与形成所述布线的步骤同时形成，在层积所述绝缘膜的步骤后，包括将所述绝缘膜覆盖的接线端子露出的步骤。
根据该方法，通过腐蚀等比较简单的步骤就可以降低接线端子附近的阶梯。
此外，第8发明的特征在于，露出所述接线端子的步骤是对所述绝缘膜进行研磨的步骤。
根据该方法，通过使作为接线端子的电镀膜的表面具有停止层功能，可以比较容易地进行大体完全的平坦化。
图1(a)表示本发明实施例的电光装置的液晶装置的结构斜视图，图1(b)是图1(a)的A-A’线的剖面图。
图2表示本发明实施例的液晶装置的电气结构方框图。
图3表示本发明实施例的液晶装置的显示区域的等效电路图。
图4是说明本发明实施例的液晶装置的工作的定时图。
图5表示本发明实施例的液晶装置的显示区域中的像素的详细结构平面图。
图6是图4的B-B’线的剖面图。
图7表示本发明实施例的液晶装置的周边区域的逆变器电路的详细结构平面图。
图8是图6的C-C’线的剖面图。
图9表示本发明实施例的液晶装置的接线端子附近形成的沟的结构斜视图。
图10是图9的D-D’线的剖面图，是表示液晶装置中的接线端子和延伸至该接线端子的布线的结构剖面图。
图11(a)～图11(d)分别表示本发明实施例的液晶装置中的元件基板的制造工序的剖面图。
图12(a)～图12(h)分别表示本发明实施例的液晶装置中的元件基板的制造工序的剖面图。
图13(a)～图13(1)分别表示本发明实施例的液晶装置中的元件基板的制造工序的剖面图。
图14表示本发明实施例的液晶装置中的元件基板的研磨方向的平面图。
图15表示本发明变形例的接线端子和延伸至该接线端子的布线的结构的剖面图。
图16表示本发明变形例的接线端子和延伸至该接线端子的布线的结构的剖面图。
图17表示应用本发明实施例的电光装置的电子设备一例的投射器结构平面图。
以下，参照附图来说明本发明的实施例。
<电光装置的概略结构>
首先，说明本发明实施例的电光装置。该电光装置通过其电光学的变化来进行规定的显示，作为电光学物质使用液晶。图1(a)表示该电光装置内除了外部电路以外的液晶装置100的结构斜视图，图1(b)是图1(a)中的A-A’线的剖面图。
如这些图所示，液晶装置100包括：形成各种元件和像素电极118等的元件基板101；以及通过包括隔板(图中省略)的密封材料104将设置对置电极108等的对置基板102保持一定的间隔，使电极形成面对置粘合，并且在该间隙中封入电光学物质、例如TN(TwistedNematic：扭转向列)型的液晶105。
这里，元件基板101使用玻璃、石英和硅酮等，对置基板102使用玻璃或石英等。在元件基板101使用不透明基板的情况下，不作为透过型而作为反射型来使用。此外，密封材料104沿对置基板102的周边来形成，但为了封入液晶105而将一部分开口。因此，在液晶105封入或，该开口部分通过密封材料106来密封。
接着，在作为元件基板101的对置面、密封材料104外侧一边的区域140a中，形成后述的数据线驱动电路，输出采样信号。而且，在这一边中形成密封材料104的附近区域150a上形成后述的图像信号线和采样电路等。另一方面，在这一边的外周部分上形成多个接线端子107，输入来自外部电路(图中省略)的各种信号。
此外，在与这一边相邻的两边的区域130a上分别形成后述的扫描线驱动电路，从两侧来驱动扫描线。再有，如果扫描线上供给的扫描信号的延迟没有问题，那么在单侧仅形成一个扫描线驱动电路就可以。
然后，在剩余的一边区域160a上形成预充电电路和两个扫描线驱动电路使用的共用布线等。这里，预充电电路是用于降低对数据线采样图像信号时的负载，在进行采样之前的定时中将各数据线预充电到规定的电位的电路，但由于在本申请中没有直接关系，所以在下面省略其说明。
另一方面，如后所述，通过在与元件基板101粘合部分中的四角内至少一个地方设置的导通材料，来实现对置基板102的对置电极108与元件基板101上形成的接线端子107的电导通。
另外，在对置基板102上，在与像素电极118对置的区域中设置着色层(彩色滤光器)，在着色层以外的区域中，设置防止因漏光造成的对比度下降和用于包围非显示区域的遮光膜。但是，在应用于如后述的投射器那样的色光调制用途的情况下，在对置基板102上不必形成着色层。
再有，无论在对置基板102上是否设置着色层，为了防止因光的照射而造成元件的特性下降，都在元件基板101上设置后述的遮光膜。此外，如后面所述，在元件基板101和对置基板102的背面上，设置研磨处理的取向膜(在图1中省略)，使得液晶105中的分子的长轴方向在两基板间连续地扭转约90度，在其各背面侧分别形成对应于取向方向的偏光器(图中省略)。
此外，在图1(b)中，在对置电极108、像素电极118、接线端子107上具有厚度，但这是用于表示形成位置的措施，实际上，相对于基板薄到可以忽视的程度。而且，由于接线端子107和像素电极118被形成在实施后述的平坦化处理的绝缘膜上，所以元件衬底101的对置面上，阶梯大都被平坦化。
<电气结构>
下面，说明上述液晶装置100中元件基板101的电气结构。图2表示该结构的示意图。
如该图所示，在元件基板101上设置用于输入来自外部电路的各种信号的多个接线端子107。经这些接线端子107输入的信号通过布线171供给到各部。下面简单地说明这些信号，首先，如图4所示，VID1～VID6是将与点时钟DCLK同步供给的一个系统的图像信号VID分配到6个系统并且在时间轴上延长到6倍的信号，通过6条图像信号线122被供给到采样电路150。再有，图像信号线122是布线171中的特别的线。即，布线171一般是指从接线端子107中抽出的布线，其中，将供给图像信号VID1～VID6的布线特别称为图像信号线122。
第2，Vss和VssX分别是扫描线驱动电路130和数据线驱动电路140的电源的低位侧电压(接地电位)。此外，VddY或VddX分别是扫描线驱动电路1 30和数据线驱动电路140的电源的高位侧电压。其中，由于电源的低位侧电压VssY是后述的存储电容器的接地电位，所以通过电容线175被供给到各像素。
第三，LC com是对置电极108上施加的电压信号。因此，被供给电压信号LC com的两个电极109被分别设置在与粘合对置基板102使用的密封材料104(参照图1)的角对应的地点。因此，元件基板101与对置基板1 02实际粘合后，电极109和对置电极108通过导通材料来连接，将电压信号LC com施加到对置电极108上。再有，电压信号LC com对于时间轴是一定的，将该电压信号LC com作为基准，将图像信号VID1～VID6例如在每1个水平扫描期间分开为高位侧和低位侧，外部电路进行交流驱动。此外，设置电极109的地点在本实施例中为2个地方，但设置该电极109的理由是通过导通材料来对对置电极108施加电压信号LC com，所以设置电极109的地点至少是1个就够了。因此，设置电极109的地点可以是1个，也可以是3个以上。
第四，如图4所示，DY是垂直扫描期间最初供给的传送开始脉冲，CLY是扫描线驱动电路130中使用的时钟信号。再有，CLY inv是将时钟信号CLY电平反向的反向时钟信号。
第五，如图4所示，DX是水平扫描期间最初供给的传送开始脉冲，CLX是数据线驱动电路140中使用的时钟信号。再有，CLX inv是将时钟信号CLY电平反向的反向时钟信号。ENB1、ENB2是如后述的用于限制数据线驱动电路140中的移位寄存器的各输出信号的脉冲宽度的使能信号。
可是，作为元件基板101的显示区域100a，将多个扫描线112沿行(X)方向平行地排列，此外，将多个数据线114沿列(Y方向)平行地排列，在它们的各交叉部分上设置对应的像素。
详细地说，如图3所示，在扫描线112和数据线114交叉的部分中，作为用于控制像素的开关元件的TFT116的栅极被连接到扫描线112，TFT116的源极被连接到数据线114，而TFT116的漏极被连接到矩形状的透明像素电极118。
如上述那样，在液晶装置100中，由于在元件基板101和对置基板102的电极形成面之间夹持液晶105，所以各像素的液晶电容由像素电极118、对置电极108、这两个电极间夹持的液晶105来构成。这里，为了便于说明，假设扫描线112的总数为‘m’，数据线114的总数为‘6n’(m、n分别为整数)，则像素对应于扫描线112和数据线114的各交叉部分排列成m行×6n列的矩阵状。
此外，在矩阵状的像素组成的显示区域100a中，对每个像素另外形成用于防止液晶电容漏泄的存储电容119。该存储电容119的一端连接到像素电极118(TFT116的漏极)，其另一端通过电容线175被共用连接。因此，存储电容119与液晶电容并联连接，所以使液晶电容的保持特性被改善，可实现高对比度。再有，在本实施例中，对电容线175施加电源的低位侧电压VssY，这里，由于在时间上施加一定的电压就可以，所以也可以施加电源的高位侧电压VddY或电压LC com等。此外，包括存储电容119的像素的详细结构将后述。
再次返回到图2来说明，扫描线驱动电路130在每个水平扫描期间1H依次将有效电平的扫描信号G1、G2、…、Gm在一个垂直有效显示期间内输出到各扫描线112。由于详细的结构与本发明没有直接关系，所以省略图示，但可由移位寄存器和多个逻辑积电路构成。其中，如图4所示，移位寄存器将垂直扫描期间的最初供给的传送开始脉冲DY在每次时钟信号CLY(以及反向时钟信号CLY inv)的电平转变时依次移位，并输出信号G1’、G2’、G3’…、Gm’，各逻辑电路求信号G1’、G2’、G3’…、Gm’中相邻的信号之间的逻辑积信号，输出扫描信号G1、G2、G3、…、Gm。
此外，数据线驱动电路140在水平扫描期间1H内依次输出有效电平的采样信号S1、S2、…、Sn。由于其详细的结构与本发明不直接相关，所以省略图示，但可由包括倒相电路的移位寄存器和多个逻辑积电路来构成。其中，如图4所示，移位寄存器将水平扫描期间的最初供给的传送开始脉冲DX在每次时钟信号CLX(以及反向时钟信号CLXinv)的电平转变时依次移位，并输出信号S1’、S2’、S3’…、Sn’，各逻辑电路使用使能信号ENB1和ENB2在期间SMPa变窄信号S1’、S2’、S3’…、Sn’的脉冲宽度，使得相邻的信号之间彼此不重叠，并输出采样信号S1、S2、S3、…、Sn。
接着，各个采样电路150由在每个数据线114中设置的采样开关151来构成。另一方面，数据线114以每块6个被分块，图2中从左开始数的属于第i(i是1、2、…、n)号块的数据线114的6条线中，最左位置的数据线114的一端上连接的采样开关151在采样信号Si为有效期间对通过图像信号线122供给的图像信号VIDI进行采样，并供给对应的数据线114。
以下同样，在属于第号块的数据线114的6条线中，位于第3、4、5、6号的数据线114的一端上连接的各个采样开关151在采样信号Si为有效期间对通过图像信号线122供给的图像信号VID3、VID4、VID5、VID6进行采样，并供给对应的数据线114。即，如果采样信号Si变为有效电平，则属于第号块的6条数据线114的各条线同时采样各自图像信号VID1～VID6。
这些扫描线驱动电路130、数据线驱动电路140、采样电路150等是用于制造后判别有无缺陷的检查电路，并且形成在显示区域100a的周边，所以被称为周边电路。但是，由于检查电路与本申请没有直接关系，所以省略其说明。
<电光装置的工作>
下面，简单地说明上述结构的电光装置的工作。
首先，将垂直扫描期间的最初传送开始脉冲DY供给到扫描线驱动电路130。该传送开始脉冲DY通过时钟信号CLY(以及其反向时钟信号CLYinv)被依次移位的结果如图4所示，作为在每一个水平扫描期间依次变为有效电平的扫描信号G1、G2、…、Gm输出到对应的扫描线112。
另一方面，如图4所示，一个系统的图像信号VID通过外部电路被分配为6个系统的图像信号VID1～VID6，并且对时间轴延长至6倍。此外，如同一图所示，对数据线驱动电路140供给水平扫描期间的最初传送开始脉冲DX。该传送开始脉冲DX在数据线驱动电路140中在时钟信号CLX(以及其反向时钟信号CLXinv)的电平每次转换时被依次移位，变为信号S1’、S2’、…、Sn’。然后，该信号S1’、S2’、…、Sn’被限制在使能信号ENB1、ENB2的有效电平期间SMPa，这如图4所示，作为采样信号S1、S2、…、Sn被依次输出。
其中，在扫描信号G1为有效期间，即在第1号的水平扫描期间，采样信号S1为有效电平后，从左起属于第1号块的6条数据线114对各自图像信号VID1～VID6进行采样。然后，这些图像信号VID1～VID6通过图2或图3中从上数与第1条扫描线112和对应的6条数据线114交叉的像素的TFT116被分别写入。然后，采样信号S2变为有效电平后，属于第2号块的6条数据线114对各自图像信号VID1～VID6再次进行采样，这些图像信号VID1～VID6通过与第1条扫描线112和对应的6条数据线114交叉的像素的TFT116被分别写入。
以下同样地，采样信号S3、S4、…、Sn依次变为有效电平后，属于第3号、第4号、…、第n号块的6条数据线114对各自图像信号VID1～VID6进行采样，这些图像信号VID1～VID6通过与第1条扫描线112和对应的6条数据线114交叉的像素的TFT116被分别写入。由此，完全对第1行的所有像素的写入。
接着，在扫描信号G2为有效期间，即在第2号的水平扫描期间中，同样地，对第2行的所有像素进行写入，以下同样地，扫描信号G3、G4、…、Gm有效，对第3行、第4行、第m行的像素进行写入。由此，完成对第1行～第m行的所有像素的写入。
在这样的驱动中，与按每1条来驱动数据线114的方式比较，通过各采样开关151对图像信号进行采样的时间变为6倍，所以充分确保各像素中的充放电时间。因此，可以实现高对比度。
<像素的详细结构>
下面，参照图5和图6来说明上述像素的细节。图5表示该详细结构的平面图，图6是图5的B-B’线的剖面图。再有，在图5中，为了说明理解，对最上面导电层的像素电极118通过虚线仅示出其轮廓。
首先，如这些图所示，将数据线114、扫描线112、电容线175、TFT116等主要要素形成在作为元件基板101的基本材料的基板10中设置的沟12内。换句话说，在形成数据线114、扫描线112、电容线175、TFT116等的所有区域12a中形成该沟12。
其次，在该沟12中设置遮光膜22，防止光从基板10的下侧侵入到TFT116。而且，在该遮光膜22的上层通过衬底绝缘膜40来设置多晶硅组成半导体层20，其表面用通过热氧化产生的绝缘膜32来覆盖。
可是，数据线114在Y方向上延伸，而扫描线112在X方向上延伸。此外，电容线175与扫描线112接近并在平行于X方向上延伸设置，但在与数据线114交叉的部分中，突出并形成在前段侧(图5中上侧)，以便与数据线114重叠。在这样的布线下，半导体层20从数据线114和电容线175交叉的地点向电容线175的延长方向(图5中右方向)、数据线114的下层中的电容线175的突出方向(上方向)、以及其反方向(下方向)共计3个方向上延伸，并被形成为略T字状。
然后，在半导体层30内与扫描线112重叠的部分成为沟道区30a。换句话说，在扫描线112内与半导体层30交叉的部分作为栅电极116G来使用。而且，在半导体层30中，在沟道区30a的源极侧设置低浓度源极区30b、高浓度源极区116S，而在沟道区30a的漏极侧，设置低浓度漏极区30c、高浓度漏极区116D，成为所谓的LDD(Lightly DopedDrain：轻掺杂漏)结构。
这里，高浓度源极区116S通过对绝缘膜32和第1层间绝缘膜41进行开孔的接触孔51被连接到数据线114，而高浓度漏极区116D通过对绝缘膜32、第1层间绝缘膜41和第2层间绝缘膜42进行开孔的接触孔53被连接到像素电极118。
此外，半导体层30中的高浓度漏极区116D的一部分具有作为存储电容119的一个电极的功能。即，存储电容119有这样的结构：在半导体层30内，以电容线175下层位置的高浓度漏极区30f为一个电极，以电容线175本身为另一个电极，并插入半导体层30表面上形成的绝缘膜32中。再有，存储电容119除了通过高浓度漏极区30f和电容线175夹入在绝缘膜32中来形成电容之外，同时还有通过高浓度区30f和遮光膜22夹入在衬底绝缘膜40中形成电容的情况。
然后，在最上层(即，与液晶105接触的面)的整个面上，形成聚胺等有机膜组成的取向膜61。在与对置基板102粘合之前，对该取向膜61实施上述研磨处理。
这样，在扫描线112、数据线114、电容线175被隐藏在形成区域的下侧的状态下形成半导体层30。另一方面，半导体层30的下层防止从基板10的下侧侵入光。因此，TFT116具有使光难以从基板10的上侧和下侧双方侵入的结构，所以可防止因光照射引起的TFT116的特性变化。
而且，在显示区域100a中，除了像素电极118以外，所有的布线(导电膜)和半导体层等要素被形成在沟12中，所以可防止因它们造成隆起。因此，在显示区域100a中，用于对像素电极118供给图像信号而形成的扫描线112和数据线114等区域、和未形成它们的开口区域的阶梯被减小。
<周边电路的详细结构>
下面，以数据线驱动电路140的移位寄存器中包括的倒相器为例来说明周边电路的细节。图7表示该倒相器的结构平面图，而图8是图7中的C-C’线的剖面图。
首先，在形成周边电路的周边电路区域中不存在像素电极118，所以与图5或图6所示的像素部不同，未设置对第2层间绝缘膜42开孔的接触孔53。此外，将遮光膜22形成在周边电路区域的一部分上也可以。此外，除了布线的用途不同，基本上与像素部为相同的结构。
即，图7和图8所示的倒相器在基板10上设置的沟12内形成布线和半导体层等主要要素。该倒相器具有互补性结构，将与开关像素电极118的TFT116相同的LDD结构的P型沟道型TFT及N沟道型TFT直接串联在施加电源的高位侧电压VddX的布线1404和施加电源的低位侧电压VssX的布线1414之间。详细地说，布线1404通过接触孔1451被连接到P沟道型TFT的高浓度漏极区，而布线1414通过接触孔1454被连接到N沟道型TFT的高浓度源极区。而且，供给倒相器的输入信号的布线1412分支为两个方向，作为P沟道型TFT和N沟道型TFT共用的栅极。P沟道型TFT的高浓度漏极区通过接触孔1453分别被连接到供给倒相器输出信号的布线1412。
这些布线中，栅电极的布线1412是对与显示区域中的扫描线112相同导电层进行构图的布线，此外，布线1404、1414和1424是对与像素部中的数据线114相同导电层进行构图的布线。即，在周边电路区域中，使用与显示区域中的扫描线112同一导电层来形成第1层的布线1412，使用与数据线114相同的导电层来形成第2层的布线1404、1414和1424。
这里，以数据线驱动电路140中的倒相器为例进行了说明，但数据线驱动电路140中的其它元件、例如时钟倒相器、构成逻辑积电路的NAND门等，以及扫描线驱动电路130中的各种元件与这里说明的倒相器一样可形成在沟12中。因此，即使在形成周边电路的区域中，与显示区域同样，可降低因布线和有无元件等不同造成的阶梯。
<接线端子的详细结构>
下面，参照图10来说明接线端子107的详细结构。图10是图9的D-D’线的剖面图，表示接线端子107和布线171的结构剖面图。
如图10所示，将接线端子107和布线171对应形成在基板10上设置的沟12中。这里，如图9所示，在要形成接线端子107的周缘(轮廓)部分和要形成延伸至该接线端子的布线171的部分对应的基板10的表面上形成沟12。
如图10所示，在沟12和轮廓部分包围的区域中，形成由显示区域和周边电路形成区域的遮光膜22相同层组成的导电膜22b。在该导电膜22b的上层形成衬底绝缘膜40，并覆盖整个基板，但残留与基板10上形成的沟12对应的凹凸部。
接着，在衬底绝缘膜40中沟12对应的凹部和由其轮廓部包围的区域对应的凸部中，形成与显示区域中的扫描线112和周边电路区域中的第1层布线1412同一层的导电膜112b。在该导电膜112b的上层中形成第1层间绝缘膜41，覆盖整个基板，但残留对应于沟12的凹凸部。
而且，在沟12对应的凹部和其轮廓部分包围的区域对应的凸部上，形成与显示区域的数据线114和周边电路区域的第2层布线1404、1414、1424等同一层的导电膜114b。然后，在该导电膜114b的上层中形成遍及整个基板的第2层间绝缘膜42，但在沟12的轮廓部分包围的区域所对应的凸部中设置开孔部42a。即，导电膜114b在对应于沟12的轮廓部分包围的区域的凸部中露出，将它用作接线端子107的焊盘，而延伸至该凸部的导电膜114b被用作布线171。在这样的结构中，在开孔部42a中露出的导电膜114b的表面比其它部分隆起，所以可降低与第2层间绝缘膜42的表面的阶梯。
此外，形成从基板10的基准面4至沟12的深度d，使得大致等于导电膜22b的厚度t1、导电膜112b的厚度t2和导电膜114b的厚度t3的之和。因此，沟12中形成的导电膜114b的表面P、和未形成导电膜22b、112b、114b部分中的第1层间绝缘膜41的表面Q大致相等，所以在它们的上层中形成第2层间绝缘膜42后，形成布线171的部分和未形成布线的部分变得大体平坦。
但是，沟12的轮廓部分包围的区域所对应的形成凸部的导电膜22b、112b可以说是电气不需要的部分，但设置这样的导电膜22b、112b的理由如下。即，在本实施例中，沟12除了形成在端子区域之外，还形成在显示区域和周边电路区域中，但从简化步骤的观点来说，期望这些沟12在同一步骤中集中形成。这里，在显示区域和周边电路中，考虑遮光膜、第1层和第2层的布线中的膜厚，来决定沟12的深度，以便第2层间绝缘膜42的表面尽可能平坦。另一方面，在接线端子107和布线171中，仅有最上层的导电层114b较好，但在考虑遮光膜、第1层和第2层布线中的膜厚来设定深度d的沟12中，在仅设置导电层114b时，存在沟12的深度过大，会产生阶梯的情况。因此，在端子区域中，为了防止这样的阶梯，将显示区域和周边电路区域中设置的遮光膜、和第1层的布线作为高度调整虚拟膜来使用。再有，这样的虚拟膜用于高度调整，所以不限于导电膜，也可以另外形成并使用绝缘体。
此外，与遮光膜22同一膜的导电膜22b有比较薄的情况。这种情况下，由于可以忽略遮光膜22和有无导电膜22b的不同所产生的阶梯，所以在端子区域中不设置电镀膜22b也可以。这种情况下，沟12的深度可大致等于导电膜112b的厚度t2和导电膜114的厚度t3之和。而且，也可以考虑半导体层30的膜厚来形成沟12，这种情况下，作为高度调整的虚拟膜，也可以使用构成半导体层30的多晶硅层。
<制造工艺>
下面，以元件基板101为中心来说明实施例的电先装置的制造工艺。
首先，如图11(a)所示，例如，在石英基板、玻璃基板、硅基板等的基板10上，通过光刻和腐蚀等来形成沟12。如上所述，该沟12的深度d按大致等于遮光膜、第1层和第2层的膜厚之和来形成。
接着，如图11(b)所示，在形成了沟12的基板10上，形成遮光膜22、导电膜22b。具体地说，在形成了沟12的基板10的整个面上，通过溅射等按100～300nm左右的厚度形成不透明的高熔点金属、具体来说为Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)、Pb(铅)等金属单体，或至少包含它们中的一种的合金或金属硅化物后，通过光刻和腐蚀将该高熔点金属构图为上述的形状，并形成遮光膜22、导电膜22b。
接着，如图11(c)所示，在遮光膜22、导电膜22b、基板10的表面上形成衬底绝缘膜40。详细地说，例如通过常压或减压CVD(Chemical Vapor Deposition：化学气相沉积)法等由NSG(非掺杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等高绝缘性玻璃、或氧化硅膜、氮化硅膜等以约50～150nm的厚度(更好以约600～800nm的厚度)来形成衬底绝缘膜40。
接着，在衬底绝缘膜40的整个上表面上，例如通过减压CVD法等按约100nm的厚度来形成非晶硅层，通过热处理等来固相生长而形成多晶硅层。此时，在形成N沟道型的TFT的情况下，仅通过离子注入来掺杂Sb(锑)、As(砷)、P(磷)等V系元素的杂质，而在形成P沟道型TFT的情况下，同样仅通过离子注入来掺杂Al(铝)、B(硼)、Ga(镓)等III系元素的杂质。然后，如图11(d)所示，通过光刻和腐蚀等对多晶硅层进行构图，将显示区域中的TFT116和周边电路区域中的半导体层30形成为岛状。再有，在半导体层30内，对于形成电容线175的区域30f以高浓度掺杂磷等杂质，预先实现低电阻化也可以。
而且，如图12(e)所示，对半导体层30的表面进行热氧化处理，将绝缘膜32形成在该半导体层30的表面上。通过该步骤，半导体层30最终达到约30～150nm的厚度，更好为约35～45nm的厚度，而绝缘膜32达到约60～150nm的厚度，更好为约30nm的厚度。
接着，在绝缘膜32和衬底绝缘膜40的上面，通过减压CVD法等来堆积多晶硅层。然后，如图12(f)所示，通过光刻和腐蚀等对该多晶硅层进行构图，分别形成兼用作在显示区域的TFT116的栅电极的扫描线112、形成存储电容119中的另一电极的电容线175，此外，形成作为周边电路区域的包括栅电极的第1层布线1412，而且形成作为端子区域的导电膜112b。再有，就该导电膜来说，不是多晶硅，而也可以由Al等金属膜或金属硅化物膜来形成，也可以将这些金属膜或金属硅化物膜和多晶硅以多层来形成。
接着，如图12(g)所示，在半导体层30中掺杂适当的杂质。详细地说，在显示区域中的TFT116为N沟道型的情况下，在源·漏区域内，对于相邻沟道区30的区域，以作为扫描线112一部分的栅电极为扩散掩模，按低浓度来掺杂P等V族元素的杂质。同时，在周边电路区域的N沟道型TFT中，同样以作为布线1412的一部分的栅电极为掩模，按低浓度来掺杂杂质。接着，形成比栅电极宽度宽的抗蚀剂，以它为掩模，按高浓度同样来掺杂P等的V族元素的杂质。由此，N沟道型TFT具有LDD结构，在沟道区30a的源极侧设置低浓度源极区30b、高浓度源极区116S，而在沟道区30a的漏极侧设置低浓度漏极区30c、高浓度漏极区116D。接着，在用抗蚀剂对这些N沟道型TFT的半导体层30进行掩模后，对于周边电路区域的P沟道型TFT来说，以布线1412为掩模，同样对沟道区相邻的区域掺杂例如B(硼)等III族元素的杂质，来形成低浓度区域，接着，以比布线1412宽度宽的抗蚀剂为掩模，同样掺杂B等III族元素的杂质，并形成高浓度区域。
也可以不将这样的各沟道型TFT形成为LDD结构，也可以形成偏置结构，此外，也可以形成简单的自对准型(自匹配型)的TFT。此外，在周边电路的互补型TFT中，可以进将N沟道型形成为LDD结构，而且，可以将像素部中的TFT116形成为互补型。
接着，如图12(h)所示，例如通过CVD法等以约500～1500nm的厚度来堆积第1层间绝缘膜41，以便覆盖栅电极和衬底绝缘膜40等。作为第1层间绝缘膜41的材质，与衬底绝缘膜40一样，可列举出NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜、氧化硅膜等。
接着，如图13(i)所示，分别形成作为显示区域的接触孔51、作为周边电路区域的接触孔1451、1452、1453和1454。详细地说，对于第1层间绝缘膜41和绝缘膜32，在与TFT116的源极区域对应的位置上通过干式腐蚀等来形成接触孔51，并且在与P沟道型和N沟道型TFT的高浓度漏极区及高浓度源极区对应的位置上形成接触孔1451、1452、1453和1454。此时，在周边电路区域中，在实现第1层布线和第2层布线的导通的情况下，对应于该导通部分同样地形成接触孔(图中省略)。
接着，在第1层间绝缘膜41上，通过溅射等以约100～500nm的厚度来堆积铝等低电阻金属或金属硅化物等组成的导电膜。然后，如图13(j)所示，通过光刻和腐蚀等对该导电膜进行构图，形成兼用作显示区域的TFT116的源电极的数据线114，形成包括作为周边电路区域的源·漏电极的第2层的布线1404、1414、1412，此外，形成作为端子区域的导电膜114b。
接着，如图13(k)所示，例如通过CVD法等以500～1500nm的厚度来堆积第2层间绝缘膜42，以便覆盖第层的布线和第1层间绝缘膜41等。作为第2层间绝缘膜42的材质，与衬底绝缘膜40和第1层间绝缘膜41一样，可列举出NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜、氧化硅膜等。
接着，如图13(1)所示，在显示区域的TFT116的漏极区对应的位置上，通过干式腐蚀等来形成对第1层间绝缘膜41和绝缘膜32进行开孔的接触孔53。另一方面，在端子区域的第2层间绝缘膜42内，除去位于用沟12的轮廓部分包围的凸部的部分47，设置开孔部42a。
作为设置开孔部42a的方法，大致有两种：在第2层间绝缘膜42内，通过腐蚀等有选择地除去对应于开孔部42a的部分的第一方法，以及对第2层间绝缘膜42实施CMP(化学机械研磨)处理，直至露出与沟12的轮廓部分包围的区域对应的凸部的导电膜114b的第2方法。其中，从作为接线端子107的部分和其它部分大体平坦的观点来说，后者的第2方法有利。但是，在前者的第一方法中，在第2层间绝缘膜42内，通过与形成接触孔53相同的方法就可以有选择地除去对应于开孔部42的部分，所以从简化步骤的观点来说，第一方法有利。
还有，对于以后的步骤省略图示，但在第2层间绝缘膜42的表面上，在通过溅射等以约50～200nm的厚度来堆积ITO等透明导电性薄膜后，通过光刻和腐蚀等来构图为规定的形状(参照图5)，形成像素电极118。然后，将聚胺等有机溶液涂敷、烧制在基板10的整个背面上。由此，形成取向膜61。再有，对于该取向膜61，在图14所示的发明上实施研磨处理。
然后，在将这样形成的元件基板101通过密封材料104粘合在与其旋转约90度的方向上进行过研磨处理的对置基板102上后，封入、密封并划分(分割)液晶105，成为图1(a)所示的电光装置。
在元件基板101中，在整个面上形成取向膜61，但在液晶密封后，通过等离子体处理等，除去在从对置基板102伸出部分中形成的取向膜。因此，端子区域和周边电路区域的最上层不是取向膜61，而是导电膜114b或第2层间绝缘膜42(参见图8或图10)。
根据这样的制造方法，将沟12除了设置在端子区域之外还设置在显示区域和周边电路区域中，由于在这里形成布线和元件，所以不仅端子区域，而且在显示区域和周边电路区域中，都使基板表面的阶梯降低。此时，在作为接线端子107的焊盘的导电膜114b的下层设置的高度调整导电膜22b使用与显示区域和周边电路区域中的遮光膜22相同的层来形成，此外，高度调整导电膜112b同样用显示区域中的扫描线112、周边电路区域中的布线1412相同的层构成的导电膜来形成，而且，导电膜114b也用显示区域中的扫描线114、周边电路区域中的布线1404、1414、1424相同的层构成的导电膜来形成。而且，沟12除了端子区域之外在显示区域和周边电路区域中被集中设置。因此，由于几乎没有要追加的工艺，所以可防止制造工艺的复杂化。
<变形例>
在上述的实施例中，作为接线端子107的焊盘由与数据线114和第2层的布线1404同一层的导电膜114b来形成，除此以外，也可以层积另外的导电膜。例如，如图15所示，在对像素电极118进行构图时，在由沟12的轮廓对应部分包围的凸部的导电膜114b上，也可以残留ITO等的导电膜118b。如上所述，导电膜114b由铝等构成，但在铝容易被侵入问题上，还存在与FPC(Flexible Printed Circuit：柔性印刷电路)基板的接合中使用的导电性微胶囊的粘合性差的问题。因此，通过导电膜118b覆盖露出的导电膜114b的表面来消除这样的问题。
<应用例>
此外，在实施例中，除了端子区域之外，即使在显示区域和周边电路区域中也形成沟12，但如上所述，显示区域和周边电路区域中的阶梯按与像素的排列节距相同的倍数或其整数倍产生，所以认为该阶梯引起的显示不匀并不明显。因此，可考虑在显示区域和周边电路区域中不设置沟12，而仅在端子区域中形成沟12。
追根到底来说，如图14所示，在数据线114的延长方向上进行研磨处理的情况下，研磨显示区域100a的抛光布不依赖于像素的排列节距的混乱区域是属于形成接线端子107和布线171的区域、以及显示区域100a中施加的抛光布进行扫描的区域190a双方的区域。即，用图2来说是区域B。因此，如果是仅抑制不依赖于像素的排列节距产生的、比较容易看出的显示不匀的目的，可考虑仅在该区域B中形成沟12。
在图14所示的方向上进行研磨处理的情况下，在区域192a中，即使例如因阶梯引起抛光布混乱，由于其纤维捎未施加到显示区域100a，所以可考虑不必在该区域192中(例如，在扫描线驱动电路130中)形成沟12。
在仅在端子区域中形成沟12的情况下，由于可以不考虑与遮光膜22相同膜组成的导电膜22b和与扫描线112相同膜组成的导电膜112b的厚度，所以如图16所示，在导电膜114b的下层不设置导电膜，而按大致等于导电膜114b的厚度t3来设定沟12的深度d就可以。
<其它>
在上述实施例中，6条数据线114集中为1块，对于属于1块的6条数据线114同时采样并供给6系统中变换的图像信号VID1～VID6，但变换数和同时施加的数据线(即，构成1块的数据线数)不限于‘6’。例如，如果采样电路150中的采样开关151的响应速度很高，则不将图像信号变换为并行而串行传送到1条图像信号线，使得对每条数据线114以点顺序来采样。此外，假设变换和同时施加的数据线的数为‘3’、‘12’、‘24’等，可以对3条、12条、24条等数据线同时供给进行了3系统变换、12系统变换、24系统变换等的图像信号。再有，根据彩色的图像信号由3个基色信号组成的关系，所以在简化控制和电路方面，作为变换数和同时施加的数据线数最好是3的倍数。但是，在后述的投射器那样的单光调制用途的情况下，不需要是3的倍数。而且，也可以不同时控制采样开关，而依次移位并供给并行变换后的图像信号VID1～VID6，依次地控制采样开关151。
此外，在上述实施例中，具有从上到下的方向对扫描线112进行扫描，并从左到右的方向来选择块的结构，但可以是按相反方向来选择的结构，也可以是根据用途来选择某个方向的结构。
而且，在上述实施例中，在元件基板101上形成平面型的TFT116等，但本发明不限于此。例如，也可以用底栅型来构成TFT116。此外，用半导体基板来构成元件基板101，并且这里形成互补型晶体管来取代TFT116也可以。而且，应用SOI(Silicon On Insulator：硅-绝缘体)技术，在蓝宝石、石英、玻璃等绝缘性基板上形成单晶硅膜，在其上制作各种元件作为元件基板101也可以。但是，在元件基板101没有透明性的情况下，用铝来形成像素电极118，并形成各自用途反射层，必须将液晶装置100用作反射型。
<投射器>
下面，说明应用上述电光装置的电子设备。实施例的电光装置可应用于各种电子设备，例如个人计算机、液晶电视、取景器型·监视器直视型的视频录象机、汽车导航装置、寻呼机、电子笔记本、计算器、文字处理器、工作站、电视电话、POS终端、数字照相机、携带电话、配有触摸屏的设备等。
这里，通过本发明可消除显示不匀，即沿研磨方向的筋状的显示不匀在直视型中没有比较的问题，但在投射显示图像的投射器中被扩大到不能忽视的程度。
因此，作为电子设备的一例，列举说明这样的投射器。这里，投射器将上述的液晶装置100作为光阀来使用，图17表示该结构的平面图。如图所示，在投射器2100内部，设有卤灯等白色光源组成的灯组件2102。从该灯组件2102射出的投射光通过在内部配置的3片反射镜2106和2片分色镜2108被分离成RGB的三基色，分别导入各基色对应的光阀100R、100G和100B。这里，光阀100R、100G和100B的结构与上述实施例的液晶装置100相同，用从输入图像信号的处理电路(这里省略图示)供给的R、G、B的基色信号来分别驱动。此外，B色的光与其它的R色或G色比较，由于光路长，所以为了防止其损失，通过入射透镜2122、中继透镜2123和射出透镜2124组成的中继透镜系统2121来导入。
而且，由光阀100R、100G、100B分别调制的光从3个方向入射到二向色棱镜2112。然后，在该二向色棱镜2112中，R色和B色的光按90度折射，而G色光直行。因此，在合成各色的图像后，通过投射透镜2114将彩色图像投射在屏幕2120上。
再有，在光阀100R、100G和100B中，通过分色镜2108来入射与R、G、B各基色对应的光，所以不必设置上述彩色滤色器。此外，光阀100R、100B的透过像在通过二向色棱镜2112反射后被投射，而光阀100G的透过像被原封不动地投射，所以具有将光阀100R、100B的显示像相对于光阀100G的显示像左右反转的结构。
本发明不限于上述实施例，在本发明的主要精神或不违反本发明思想的范围内可适当设计变更，伴随着这种变更的情况被包括在本发明的技术范围中。

Claims (33)

1.一种电光装置，其特征在于，包括：
多个层组成、具有在显示区域和所述显示区域的周边形成周边电路的区域的基板；
在所述基板的外表面上形成的绝缘膜；
在与所述绝缘膜相同的同一平面上形成的接线端子；以及
使所述周边电路和所述接线端子导通的布线，
在构成所述接线端子的外缘下的所述基板的层中至少一层上形成沟，
在所述基板的外表面上形成的绝缘膜覆盖所述接线端子的外缘。
2.如权利要求1的电光装置，其特征在于：
在构成所述基板的层的至少一层的所述布线的至少所述接线端子侧的区域下，设置与在所述接线端子的外缘下形成的沟连接的布线沟。
3.如权利要求2的电光装置，其特征在于：
将所述基板的外表面上形成的绝缘膜在形成所述布线的沟的区域上形成。
4.如权利要求1的电光装置，其特征在于：
在所述接线端子上形成了导电膜。
5.如权利要求1的电光装置，其特征在于：
在所述接线端子的外缘下形成的沟的区域下形成至少一层高度调整膜。
6.如权利要求5的电光装置，其特征在于：
所述沟的深度与所述接线端子的厚度和所述高度调整膜的厚度之和相同。
7.如权利要求5的电光装置，其特征在于：
所述高度调整膜是所述显示区域上形成的布线和构成所述周边电路的布线中的至少一个布线。
8.如权利要求1的电光装置，其特征在于：
所述沟的深度与所述布线的厚度相同。
9.一种电光装置，其特征在于，包括：
多个层组成的基板；
在所述基板上设置的输入图像信号的接线端子；
在构成所述基板的层的至少一层上，在形成到达所述接线端子的布线的至少一部分上设置的沟；
在与所述沟对应的区域上形成的所述布线；以及
在所述布线上形成的绝缘膜。
10.如权利要求9的电光装置，其特征在于：
所述接线端子由构成所述布线的电镀膜来形成，所述布线上形成的所述绝缘膜露出所述接线端子。
11.如权利要求9的电光装置，其特征在于：
所述接线端子的表面和所述绝缘膜的表面为相同的高度。
12.如权利要求9的电光装置，其特征在于：
将所述沟形成在包围所述接线端子的区域中，在包围所述接线端子的区域上形成所述布线。
13.如权利要求12的电光装置，其特征在于：
形成在所述布线上的所述绝缘膜的表面和与形成所述布线的区域邻接的所述绝缘膜的表面为相同的高度。
14.如权利要求9的电光装置，其特征在于：
所述布线由所述显示区域上形成的布线来形成。
15.如权利要求9的电光装置，其特征在于：
所述布线由在显示区域周围形成的构成周边电路的布线来形成。
16.如权利要求9的电光装置，其特征在于：
所述布线由显示区域上形成的布线和在所述显示区域的周围形成的构成周边电路的布线来形成。
17.如权利要求9的电光装置，其特征在于：
在所述布线的区域下形成至少一层的高度调整膜。
18.如权利要求17的电光装置，其特征在于：
所述沟的深度与所述布线的厚度和所述高度调整膜的厚度之和相同。
19.如权利要求17的电光装置，其特征在于：
所述高度调整膜是所述显示区域上形成的布线和构成所述周边电路的布线中的至少一个布线。
20.如权利要求9的电光装置，其特征在于：
所述沟的深度与所述布线的厚度相同。
21.一种电光装置，其特征在于，包括：
多个层组成的基板；
所述基板上形成的显示区域；
所述显示区域中配置的布线；
所述基板上的所述显示区域的周边上形成的与所述布线电连接的周边电路；
所述基板上形成的接线端子；
将所述周边电路和所述接线端子电连接的布线；
在构成所述基板的层的至少一层上，在形成所述周边电路的部分上设置的沟；以及
所述周边电路上形成的绝缘膜。
22.一种电光装置，其特征在于，包括：
多个层组成的基板；
所述基板上形成的显示区域；
所述显示区域中配置的布线；
所述基板上的所述显示区域的周边上形成的与所述布线电连接的周边电路；
所述基板上形成的接线端子；
将所述周边电路和所述接线端子电连接的布线；
在构成所述基板的层的至少一层上，在形成所述周边电路的部分上设置的沟；
形成所述接线端子的区域的沟；以及
在所述周边电路的沟和形成所述接线端子的区域的沟的区域中形成的构成外表面的绝缘膜。
23.一种电光装置，其特征在于，包括：
多个层组成的基板；
所述基板上形成的显示区域；
所述显示区域中配置的布线；
在所述基板上的所述显示区域的周边上形成的与所述布线电连接的周边电路；
所述基板上形成的接线端子；
将所述周边电路和所述接线端于电连接的布线；
在构成所述基板的层的至少一层上，在形成配置于所述显示区域中的布线的部分上设置的沟；
在构成所述基板的层的至少一层上，在形成所述周边电路的部分上设置的沟；
形成所述接线端子的区域的沟；以及
在所述周边电路的沟和形成所述接线端子的区域的沟的区域中形成的构成外表面的绝缘膜。
24.一种电光装置，其特征在于，包括：
多个层组成的基板；
所述基板上形成的显示区域；
所述显示区域中配置的数据线；
沿所述显示区域的一边形成的数据线驱动电路；
夹置所述数据线驱动电路并与所述显示区域的一边对置那样形成的接线端子；
将图像信号供给与所述接线端子电连接的所述数据线的信号线；
在构成所述基板的层的至少一层上，形成接线端子的区域的沟；以及
构成所述基板的外表面，并使所述接线端子露出的绝缘膜。
25.如权利要求24的电光装置，其特征在于：
在构成所述基板的层的至少一层上，至少在所述数据线驱动电路和所述接线端子之间的区域内形成所述信号线的部分上形成沟。
26.如权利要求24的电光装置，其特征在于：
在构成所述基板的层的至少一层上，在形成所述数据线驱动电路的部分上形成沟。
27.如权利要求24的电光装置，其特征在于：
在所述显示区域的一边和所述数据线驱动电路之间，配有采样电路，在所述数据线驱动电路中控制对所述数据线供给的图像信号。
28.如权利要求27的电光装置，其特征在于：
在构成所述基板的层的至少一层上，形成在形成所述采样电路的部分上设置的沟。
29.如权利要求24的电光装置，其特征在于：
在所述显示区域上形成取向膜，所述取向膜的研磨方向从所述接线端子朝向所述显示区域。
30.一种电子设备，其特征在于，包括：
发射光的光源；
对所述光源的发射光进行与图像信息对应的调制的权利要求1至权利要求31中任一项所述的电光装置；以及
把所述电光装置调制过的光进行投射的投射部件。
31.一种电光装置的制造方法，该电光装置根据经多个层组成的基板上所设置的接线端子输入的信号来显示规定的图像，其特征在于，该方法包括：
在构成所述基板的层的至少一层上，在要形成延伸至所述接线端子布线的部分上设置沟的步骤；
在与所述沟对应的区域上形成所述布线的步骤；以及
在所述布线上层积绝缘膜的步骤。
32.如权利要求31所述的电光装置的制造方法，其特征在于：
所述接线端子与形成所述布线的步骤同时形成，在层积所述绝缘膜的步骤后，包括将所述绝缘膜覆盖的接线端子露出的步骤。
33.如权利要求32的电光装置的制造方法，其特征在于：
露出所述接线端子的步骤是对所述绝缘膜进行研磨的步骤。
CNB011120223A 2000-03-27 2001-03-26 电光装置、其制造方法和电子设备 Expired - Fee Related CN1174274C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000087151 2000-03-27
JP87151/2000 2000-03-27
JP14350/2001 2001-01-23
JP14350/01 2001-01-23
JP2001014350A JP3596471B2 (ja) 2000-03-27 2001-01-23 電気光学装置、その製造方法および電子機器

Publications (2)

Publication Number Publication Date
CN1319832A CN1319832A (zh) 2001-10-31
CN1174274C true CN1174274C (zh) 2004-11-03

Family

ID=26588470

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011120223A Expired - Fee Related CN1174274C (zh) 2000-03-27 2001-03-26 电光装置、其制造方法和电子设备

Country Status (5)

Country Link
US (2) US6528822B2 (zh)
JP (1) JP3596471B2 (zh)
KR (1) KR100426980B1 (zh)
CN (1) CN1174274C (zh)
TW (1) TWI302212B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP4692699B2 (ja) * 2000-12-07 2011-06-01 日本電気株式会社 アクティブマトリクス型液晶表示装置
US6940501B2 (en) * 2001-03-28 2005-09-06 Intel Corporation Tiled display
JP2003043520A (ja) * 2001-07-27 2003-02-13 Alps Electric Co Ltd 表示装置
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3870897B2 (ja) 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4234376B2 (ja) * 2002-08-28 2009-03-04 東芝松下ディスプレイテクノロジー株式会社 表示装置及び電子機器
JP3778195B2 (ja) 2003-03-13 2006-05-24 セイコーエプソン株式会社 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3783707B2 (ja) 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4016955B2 (ja) * 2003-05-02 2007-12-05 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2004342923A (ja) * 2003-05-16 2004-12-02 Seiko Epson Corp 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
KR20050068608A (ko) * 2003-12-30 2005-07-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
JP4211644B2 (ja) * 2004-03-15 2009-01-21 セイコーエプソン株式会社 電気光学装置の製造方法
JP2006054073A (ja) * 2004-08-10 2006-02-23 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの製造方法
KR100699995B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP4082413B2 (ja) * 2005-02-07 2008-04-30 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP4349375B2 (ja) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100405197C (zh) * 2005-08-05 2008-07-23 精工爱普生株式会社 电光装置及具备该装置的电子设备
KR100730156B1 (ko) * 2005-11-03 2007-06-19 삼성에스디아이 주식회사 평판 디스플레이 장치
JP4466710B2 (ja) * 2007-10-04 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP2010026168A (ja) * 2008-07-17 2010-02-04 Toshiba Mobile Display Co Ltd 液晶表示装置
KR101987094B1 (ko) 2012-06-15 2019-10-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101989001B1 (ko) 2012-09-07 2019-06-14 삼성디스플레이 주식회사 표시 장치
KR101951956B1 (ko) 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
CN104078470B (zh) * 2014-06-18 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2016009087A (ja) * 2014-06-24 2016-01-18 セイコーエプソン株式会社 表示装置および表示装置の製造方法
KR102313366B1 (ko) * 2015-06-17 2021-10-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치와, 이의 제조 방법
JP2017181626A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
CN111739425B (zh) * 2020-06-30 2022-07-08 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JPH09153624A (ja) * 1995-11-30 1997-06-10 Sony Corp 半導体装置
KR100223899B1 (ko) * 1996-01-15 1999-10-15 구자홍 액정표시장치의 구조 및 제조방법
US6262702B1 (en) * 1997-10-31 2001-07-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法

Also Published As

Publication number Publication date
US20010048109A1 (en) 2001-12-06
TWI302212B (zh) 2008-10-21
US6528822B2 (en) 2003-03-04
JP2001343912A (ja) 2001-12-14
US6627485B2 (en) 2003-09-30
CN1319832A (zh) 2001-10-31
KR100426980B1 (ko) 2004-04-13
US20030062542A1 (en) 2003-04-03
KR20010090584A (ko) 2001-10-18
JP3596471B2 (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
CN1174274C (zh) 电光装置、其制造方法和电子设备
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN2582024Y (zh) 半透射反射式液晶装置和使用它的电子设备
CN1154012C (zh) 电光学装置及其制造方法和电子机器
CN1162744C (zh) 电光装置
CN1267770C (zh) 电光装置、其制造方法和电子设备
CN1229668C (zh) 基板装置、它的检测方法、电光器件及其制造方法
CN1270389C (zh) 薄膜晶体管及其制造方法
CN100351693C (zh) 电光装置、电子设备和电光装置的制造方法
CN1204441C (zh) 电光装置及其制造方法和投射型显示装置、电子装置
CN2687713Y (zh) 电光装置和电子设备
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN2657045Y (zh) 电光装置和电子设备
CN1187838C (zh) 电光装置的制造方法
CN1145072C (zh) 电光装置及其制造方法
CN1215450C (zh) 电光装置、其制造方法以及电子设备
CN1431549A (zh) 电光装置及电子设备
CN1280922C (zh) 半导体器件及其制造方法、电光装置及电子设备
CN1267775C (zh) 电光装置和电子设备
CN1410804A (zh) 电光学装置及其制造方法和电子设备
CN1184512C (zh) 电光装置及其制造方法
CN1580921A (zh) 电光装置及其制造方法以及电子设备
CN100343746C (zh) 电光装置、其制造方法以及电子设备
CN1609666A (zh) 电光装置用基板及其制造方法，电光装置以及电子设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103

Termination date: 20190326