CN1220107C - 电光装置及半导体装置的制造方法 - Google Patents

电光装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN1220107C
CN1220107C CNB031313256A CN03131325A CN1220107C CN 1220107 C CN1220107 C CN 1220107C CN B031313256 A CNB031313256 A CN B031313256A CN 03131325 A CN03131325 A CN 03131325A CN 1220107 C CN1220107 C CN 1220107C
Authority
CN
China
Prior art keywords
capacitance electrode
electrode
pixel
capacitance
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031313256A
Other languages
English (en)
Other versions
CN1456931A (zh
Inventor
小出清贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1456931A publication Critical patent/CN1456931A/zh
Application granted granted Critical
Publication of CN1220107C publication Critical patent/CN1220107C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

电光装置中设有：在基片上方矩阵状形成的像素电极；由与所述像素电极电气连接的第一电容电极，与固定电位电气连接的第二电容电极和配置在所述第一电容电极与所述第二电容电极之间的介质膜形成的，以所述第二电容电极为电容线对应于所述像素电极配置的存储电容；在所述基片上方形成的导电图案；以及将构成所述存储电容的第二电容电极和所述导电图案电气连接的接触孔。

Description

电光装置及半导体装置的制造方法
技术领域
本发明涉及采用薄膜晶体管的电光装置与半导体装置的制造方法。
背景技术
液晶装置通过在玻璃基片，石英基片等两块基片之间封入液晶来构成。液晶装置中，在一块基片上矩阵状地配置例如薄膜晶体管(Thin Film Transistor，以下称TFT)等有源元件，在另一块基片上配置对置电极，通过使密封在两基片间的液晶层的光学特性随图像信号变化，就能进行图像显示。
也就是，向用TFT元件矩阵状配置的像素电极(ITO)(Indium TinOxide：铟锡氧化物)提供给图像信号，像素电极和对置电极之间的液晶层上施加基于图像信号的电压，使液晶分子的排列发生变化。由此，使像素的透过率发生变化，从而使透过像素电极与液晶层的光根据图像信号变化来进行图像显示。
扫描信号经由扫描线提供给栅电极，使TFT成为导通状态，图像信号经由数据线提供给半导体层的源区，然后通过处于导通状态的TFT提供给像素电极。由于每个像素电极中，这种图像信号供给只进行极短时间，为了在远比将图像信号的电压设于导通状态的时间长的时间内保持图像显示，一般要在各像素电极上附加存储电容。
液晶装置中，在构成像素电极的ITO膜等的导电膜和构成像素开关用的TFT的半导体层之间，层叠多个构成扫描线、数据线等各种导电膜和用以将这些导电膜相互电气绝缘的栅绝缘膜或层间绝缘膜，这些像素电极和半导体层之间的距离长达例如1000nm左右。因此，在技术上难以用一个接触孔将这些像素电极和半导体层电气连接。因此，开发了在层间绝缘膜之间形成将像素电极和半导体层电气连接的中间导电层的技术。
一般对液晶装置的显示图像的品质有很高的要求，因此，重要的问题是，将像素间距微细化并将像素开口率提高(也就是，将各像素中显示光透过的开口区域扩大)，同时使数据线、扫描线、电容线等的各种布线的布线电阻降低。
但是，由于细微间距像素的高开口率化，数据线或扫描线的线宽本身也改窄了，但基于(i)扫描线或电容线形成后需要进行高温的热处理工序、(ii)扫描线也作为薄膜晶体管的栅电极使用等理由，扫描线或电容线一般由导电性的多晶硅膜形成。
因此，就出现了伴随如此微细间距的像素的高开口率化扫描线宽度或电容线宽度变窄以及伴随高精细化驱动频率增高时，电容线上的时间常数增大的问题。也就是，由于电容线的布线电阻，发生沿扫描线方向即横向的串扰或重影，对比度的低下等的显示图像的图像质量恶化，伴随像素的高开口率化而成为明显的问题。
并且，TFT有源矩阵驱动形式的液晶装置中，各像素中所设的像素开关用TFT的沟道区被入射光照射时，因光的激励而发生光漏电流，从而使TFT的特性变化。特别在液晶装置用作投影机的液晶光阀的场合，由于入射光的强度高，需要对朝向TFT的沟道区及其外围区域的入射光进行遮光。因此，采用通过确定对置基片上所设的各像素的开口区域的遮光膜将沟道区及其外围区域遮光的结构。
并且，为了使像素的高开口率化，也就是提高各像素上的开口区域的比率，开发了不仅在对置基片侧，也通过在TFT阵列基片上设置的内藏遮光膜，或通过Al(铝)等的金属膜构成的、在TFT上经过的数据线对沟道区及其外围区域进行遮光的技术。
可是，由于对置基片或数据线和TFT元件之间距离较大，仅靠在对置基片上形成的遮光膜与数据线不能获得充分的遮光性能。
针对这些问题，特开2001-265253号公报中提出了关于能够改善对TFT元件的遮光性能，获得充分的存储电容，并实现电容线的低电阻化的电光装置的提案。
该提案提出，形成将构成TFT的半导体层和像素电极在中间连接的中间导电层，使该中间导电层具有遮光功能。并且，由上部电容电极和隔着绝缘薄膜与该上部电容电极对置配置的下部电容电极构成存储电容，另外，形成让用与中间导电层相同的膜构成的电容线跟上部电容电极连接的结构。利用形成了扫描线的各像素的遮光区域，将电容线布置在扫描线上，可以大宽度地形成从图像显示区域内到图像显示区域外围的长电容线，从而能够获得充分的电容，并实现低电阻化。
发明内容
上述提案中，具有中间导电层与像素电极连接的结构的、在各像素上建立存储电容的电容线，用与中间导电层相同的膜构成，从而形成电气连接于像素电极的结构。但是，中间导电层采用例如钨硅化物等，应力较大。而由于用应力大的材料形成电容线，电容线非常容易断线。
而且，由于电容线沿着扫描线形成，如电容线断线，则一条线上的所有的像素电极上，就都不能保持图像信号的电压。也就是存在这样的问题：由于电容线容易断线，发生一条线上的所有像素不能正常显示的线状缺陷，从而有很大的图像质量显著恶化的可能性。
本发明鉴于这样的问题而提出，其目的在于提供这样的电光装置及其制造方法：该装置通过使电容线更加低电阻化来改善显示图像的图像质量，同时，即使在电容线断线时，也将显示的恶化抑制在一个像素上而能实现高质量的图像显示，此外，可抑制构成存储电容的介质的初期耐压不良的发生。
本发明的电光装置的特征在于设有：在基片上方矩阵状形成的像素电极，由与所述像素电极电气连接的第一电容电极，与固定电位电气连接的第二电容电极，由配置在所述第一电容电极和所述第二电容电极之间的介质膜形成的、并以所述第二电容电极作为电容线的一部分对应于所述像素电极配置的存储电容，在所述基片上面形成的遮光膜，以及用以在构成所述存储电容的第二电容电极和所述遮光膜之间电气连接的接触孔；所述第二电容电极分成上层电容电极和下层电容电极两层，所述上层电容电极经所述接触孔与所述遮光膜电气连接。
依据这样的结构，像素电极在基片上矩阵状地形成。第一电容电极连接在像素电极上，第二电容电极连接在固定电位上。通过在第一电容电极和第二电容电极之间设置介质膜，构成存储电容。存储电容以第二电容电极作为电容线，对应于像素电极配置。另一方面，在基片上形成导电图案。接触孔将构成存储电容的第二电容电极和导电图案连接。存储电容与像素的像素电极连接。对应像素设置的、构成存储电容的电容线的第二电容电极与导电图案连接，即使电容线发生断线，也通过导电图案与其他像素的存储电容的第二电容电极连接。也就是，导电图案构成作为电容线的冗长布线。通过导电图案实现电容线的低电阻化，并且，将电容线的断线对其他像素的影响抑制到最小限度。
所述接触孔的特征在于，贯穿一个或一个以上的层间绝缘膜而形成。
依据这样的结构，即使为多层构造，也能实现电容线和导电图案之间的连接。
所述遮光膜的特征在于，对应于各像素的非显示区域形成。
依据这样的结构，由于对应于像素而形成，容易用接触孔与导电图案连接，并且，光学上导电图案对像素的影响也小。
所述像素电极的特征在于，与在基片上面形成的像素晶体管电气连接，所述遮光膜在所述像素晶体管的下层形成。
依据这样的结构，能够应用于有源矩阵电光装置。
并且，本发明的电光装置的特征在于设有：对应各像素的非显示区域在基片上面矩阵状地形成的遮光膜；含有在所述遮光膜上隔着第一层间绝缘膜形成的同一半导体层构成的沟道区、源区与漏区被矩阵状配置的像素晶体管；所述像素晶体管上方隔着第二层间绝缘膜形成的第一电容电极；在所述第一电容电极上形成的介质膜；在所述介质膜上形成的作为电容线的一部分起作用第二电容电极；以及电气连接所述第二电容电极和所述遮光膜的接触孔；所述第二电容电极分成上层电容电极和下层电容电极两层，所述上层电容电极经所述接触孔与所述遮光膜电气连接。
依据这样的结构，导电图案对应于像素位置在基片上矩阵状地形成。像素晶体管中有：由在导电图案上隔着第一层间膜形成的同一半导体层构成的沟道区、源区与漏区。在像素晶体管上，隔着第二层间膜形成第一电容电极，第一电容电极与第二层间膜上，形成介质膜。在介质膜上形成第二电容电极，由第一电容电极、介质膜与第二电容电极构成存储电容。构成存储电容的第二电容电极和导电图案之间由接触孔连接。由此，即使电容线上发生断线，其他像素的存储电容的第二电容电极之间也通过导电图案被连接。也就是，导电图案构成电容线的冗长布线，同时可以使电容线低电阻化。
并且，本发明的电光装置的特征在于设有：与基片上的多个扫描线和多个数据线的交叉区域对应地矩阵状形成的像素电极和像素晶体管；由与所述像素电极电气连接的第一电容电极、与固定电位电气连接的第二电容电极以及配置在所述第一电容电极和所述第二电容电极之间的介质膜形成的，同时以所述第二电容电极为电容线的一部分对应于所述像素电极配置的存储电容；在所述像素晶体管的下层与所述晶体管平面重叠地设置、并以格子状形成的遮光膜；以及用以电气连接构成所述存储电容的第二电容电极和所述遮光膜的接触孔；所述电容线在所述像素晶体管的上方遮住所述像素晶体管的沟道区形成。
所述电容线的特征在于，它由多晶硅、金属硅化物和多晶硅硅化物形成。
依据这样的结构，金属硅化物具有遮光功能，阻止入射到像素电极以外的光，使电光特性得到改善。
所述电容线的特征在于，它由钨、钼、钛、钽之一的硅化物和N型多晶硅构成的多晶硅硅化物形成。
依据这样的结构，能够比较简单地形成有遮光功能的第二电容电极。
本发明的半导体装置的制造方法的特征在于，其中包括：在基片上面形成遮光膜的工序；在所述遮光膜上隔着一个或一个以上的层间绝缘膜形成与像素电极连接的第一电容电极的工序；在所述第一电容电极上形成介质膜的工序；形成作为与所述第一电容电极和所述介质膜共同构成存储电容的第二电容电极的下层的、在所述介质膜上配置的下层电容电极的工序；将所述下层电容电极的一部分开孔，以开孔的下层电容电极为掩模将所述介质膜与所述一个或一个以上的层间绝缘膜开孔而形成接触孔的工序；包含所述介质膜与在所述一个或一个以上的层间绝缘膜中形成的所述接触孔的所述下层电容电极上形成作为所述第二电容电极的上层的上层电容电极的工序。
依据这样的结构，在基片上形成导电图案。在该导电图案上，隔着一个或一个以上的层间膜，形成与像素电极连接的第一电容电极。在该第一电容电极上形成介质膜，在第一电容电极与介质膜上，形成构成存储电容的第二电容电极的一部分的下层电容电极。也就是，在该状态下，下层电容电极将介质膜覆盖。接着，将下层电容电极的一部分开孔，以开孔的下层电容电极为掩模，将介质膜和一个或一个以上的层间膜开孔来形成接触孔。在接触孔形成前，介质膜由下层电容电极覆盖而被保护，从而在接触孔形成时介质膜不致受到损伤。由此，能够防止初期耐压不良的发生。
形成所述接触孔的工序的特征在于，其中包括：在所述下层电容电极上形成光刻胶的工序；借助于所述光刻胶将所述下层电容电极的一部分开孔的工序；将所述光刻胶剥离的工序；以及以光刻胶剥离后的开孔的所述下层电容电极为掩模，将所述介质膜与所述一个或一个以上的层间绝缘膜开孔的工序。
依据这样的结构，在接触孔形成前，在介质膜上形成下层电容电极。接触孔形成时，首先，在下层电容电极上形成光刻胶，借助于光刻胶将下层电容电极的一部分开孔。接着，将光刻胶剥离。在介质膜上不形成光刻胶，光刻胶剥离时介质膜不会受到损伤。以光刻胶剥离后开孔的下层电容电极为掩模，将介质膜与一层或一层以上的层间膜开孔来形成接触孔。在形成接触孔所必需的光刻工序中，能够不使介质膜受损伤，并防止初期耐压不良的发生。
所述下层电容电极与上层电容电极的特征在于，它们由多晶硅形成。
依据这样的结构，可以采用同一种材料，可防止制造工序变得过分复杂。
本发明的特征还在于，在所述上层电容电极上的多晶硅上层叠金属硅化物。
依据这样的结构，金属硅化物具有遮光功能，阻止入射到像素电极以外区域的光，可以使电光特性得到改善。
本发明的所述作用和其他优点，在接着说明的实施例中加以阐述。
附图说明
图1是表示本发明的第一实施例的电光装置的断面图。
图2是表示构成液晶装置的像素区域的多个像素上的各种元件、布线等的等效电路图。
图3是从对置基片侧观看TFT阵列基片以及其上形成的各构成元件的平面图。
图4是图3的H-H’线处切断的表示TFT阵列基片和对置基片被贴合后封入液晶的装配工序完成后的液晶装置的断面图。
图5是表示数据线、扫描线、像素电极等已形成的TFT阵列基片的相邻接的多个像素群的平面图。
图6是只表示图5所示的各元件中的主要部分的平面图。
图7是图5中A-A’处的断面图。
图8是表示本发明的第二实施例的半导体装置的制造方法的流程图。
图9是表示图1的液晶装置的制造方法的流程图。
图10是用以说明需要图8的制造方法之理由的说明图。
图11是按工序表示用图8的制造方法制造的接触孔71的工序图。
[符号说明]
1a…半导体层
1a’…沟道区
1d…高浓度源区
1e…高浓度漏区
2…绝缘膜
3a…扫描线
6a…数据线
9a…像素电极
10…TFT阵列基片
12…下侧遮光膜
13…第一层间绝缘膜
14…第二层间绝缘膜
15…第一中间导电层
17…介质膜
18…电容线
18a…上部电容电极
18a1…下层多晶硅层
18a2…上层多晶硅层
18b…遮光层
30…TFT
50…液晶层
24a、26b、26a、71…接触孔
具体实施方式
以下，参照附图就本发明的实施例进行详细说明。本实施例用以说明将本发明的电光装置用于液晶装置的情况。图1是表示本发明的第一实施例的电光装置的示意断面图。图2是构成液晶装置的像素区域的多个像素上的各种元件、布线等的等效电路图。图3是从对置基片侧观看TFT阵列基片以及其上形成的各构成元件的平面图。图4是图3的H-H’线处切断的表示TFT阵列基片和对置基片被贴合后封入液晶的装配工序完成后的液晶装置的断面图。图5是表示数据线、扫描线、像素电极等已形成的TFT阵列基片的相邻接的多个像素群的平面图。图6是只表示图5所示的各元件中的主要部分的平面图。图7是图5中A-A’处的断面图。再有，图1表示图5的A-B(斜线)-A’处的断面图。
本实施例中，在TFT的下层形成对应于各像素的格子状的导电性的遮光膜，同时形成从构成电容线的上部电容电极贯穿到遮光膜的接触孔，通过将电容线和遮光膜电气连接，将遮光膜用作电容线的冗长布线，可使断线时的像素损伤抑制到最小限度。
首先，参照图1至图7就本发明的第一实施例中的液晶装置的像素部分的结构进行说明。
液晶装置，如图3与图4所示，在透明的TFT阵列基片10和透明的对置基片20之间封入液晶50来构成。TFT阵列基片10，例如由石英基片、玻璃基片、硅基片构成；对置基片20，例如由玻璃基片或石英基片构成。在TFT阵列基片10上，构成像素的像素电极等成矩阵状地配置。图2表示构成像素的TFT阵列基片10上的元件的等效电路。
如图2所示，本实施例中，构成电光装置的图像显示区域的矩阵状形成的多个像素中，分别形成像素电极9a和用以开关控制像素电极9a的TFT30；供给图像信号的数据线(源线)6a与TFT30的源极电气连接。向数据线6a写入图像信号S1、S2、…、Sn，以此顺序为线序供给即可，但是，以邻接的多个数据线6a为一组逐组地供给也无妨。
并且，扫描线3a与TFT30的栅极电气连接，扫描信号G1、G2、…、Gm以此顺序为线序按预定的定时脉冲加到扫描线3a上。像素电极9a与TFT30的漏极电气连接，通过在一定期间闭合开关元件即TFT30，以预定的定时写入从数据线6a供给的图像信号S1、S2、…、Sn。经由像素电极9a向作为电光物质之一例的液晶写入的预定电平的图像信号S1、S2、…、Sn，在后述的对置基片上形成的对置电极之间保持一定期间。
液晶分子集合的配向和秩序根据施加的电压电平变化，可对光进行调制，从而显示灰度等级。如为正常白模式(normally whitemode)，对入射光的透过率按照以各像素为单位施加的电压而减少；如为正常黑模式(normally black mode)，对入射光的透过率按照以各像素为单位施加的电压而增加，整体上从电光装置出射具有对应于图像信号的对比度的光。这里，为了防止被保持的图像信号的泄漏，在像素电极9a和对置电极之间形成的液晶电容上并列地附加存储电容70。
图1和图5至图7中，玻璃或石英等的TFT阵列基片10上，形成格子状的沟槽11。在该沟槽11上，隔着下侧遮光膜12与第一层间绝缘膜13形成具有LDD(Lightly Doped Drain)构造的TFT30。由于沟槽11，和TFT基片的液晶50的边界面变得平坦。
TFT阵列基片10上，矩阵状地设置多个透明的像素电极9a(其轮廓由图5中的虚线部分9a’表示)，数据线6a与扫描线3a分别沿像素电极9a的纵横边界设置。而且，下侧遮光膜12，沿这些数据线6a与扫描线3a对应于各像素成格子状地设置。
下侧遮光膜12，例如，由包含Ti、Cr、W、Ta、Mo、Pb等的高熔点金属中至少一种的金属单质、合金、金属硅化物、多晶硅硅化物以及它们的层叠物等构成。
TFT30中，在形成有沟道区1a’、源区1d、漏区1e的半导体层1a上，隔着构成栅绝缘膜的绝缘膜2设置构成栅电极的扫描线3a。扫描线3a，在形成栅电极的部分中宽阔地形成，沟道区1a’(图5的斜线部分)，在半导体层1a和扫描线3a对置的区域形成。
10052]
下侧遮光膜12，在与TFT30的形成区域对应的区域，后述的数据线6a与扫描线3a等的形成区域，即与各像素的非显示区域对应的区域中形成。该下侧遮光膜12，用以防止反射光入射到TFT30的沟道区1a’、源区1d与漏区1e。
在TFT30上层叠第二层间绝缘膜14，在第二层间绝缘膜14上形成扫描线3a和沿数据线6a方向延伸的岛状的第一中间导电层15。第一中间导电层15上隔着介质膜17与电容线18相对地设置。电容线18，由重叠在第一中间导电层15上在数据线6a方向延伸的延伸部和沿扫描线3a延伸的主线构成。
第一中间导电层15，用作与TFT30的高浓度漏区1e和像素电极9a连接的像素电位侧电容电极(下部电容电极)，电容线18的一部分用作固定电位侧电容电极(上部电容电极18a)。电容线18具有包括上部电容电极18a和遮光层18b的多层构造，隔着介质膜17与第一中间导电层15相对地配置，构成存储电容(图2的存储电容70)。
电容线18具有多层构造，例如，由导电性的多晶硅膜等构成的上部电容电极18a和含高熔点金属的金属硅化物膜等构成的遮光层18b层叠而成。例如，电容线18由钨、钼、钛、钽之一的硅化物的遮光层18b和N型多晶硅的上部电容电极18a组成的多晶硅硅化物构成。由此，电容线18构成内藏遮光膜，同时具有作为固定电位侧电容电极的功能。
第一中间导电层15，例如由导电性的多晶硅膜形成，具有作为像素电位侧电容电极的功能。第一中间导电层15，除了作为像素电位侧电容电极的功能以外，还具有作为在内藏遮光膜的电容线18和TFT30之间配置的光吸层的功能，另外，还具有将像素电极9a和TFT30的高浓度漏区1e在中间加以连接的功能。再有，第一中间导电层15，也可以跟电容线18一样，由含金属或合金的单层膜或者多层膜构成。
在构成作为下部电容电极的第一中间导电层15和上部电容电极18a的电容线18之间配置的介质膜17，例如由膜厚5～200nm左右的较薄的HTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等的氧化硅膜或氮化硅膜等构成。从使存储电容增大的观点出发，只要能充分获得膜的可靠性，介质膜17越薄越好。
并且，电容线18从设有像素电极9a的图像显示区域向其周围延伸设置，电气连接于定电位源而设于固定电位。作为这样的定电位源，可以采用正电源或负电源的定电位源，它们向将驱动TFT30的扫描信号供给扫描线3a的后述的扫描线驱动电路63和控制将图像信号供给数据线6a的取样电路的后述的数据线驱动电路61供电；也可以采用供给对置基片20的对置电极21的定电位。另外，对于下侧遮光膜12，为了避免其电位变动对TFT30的不良影响，也可以跟电容线18一样，从图像显示区域向其周围延伸设置，从而与定电位源连接。
并且，为了将数据线6a和源区1d电气连接，形成与第一中间导电层15同一层形成的第二中间导电层15b。第二中间导电层15b经由贯穿第二层间绝缘膜14和绝缘膜2的接触孔24a，跟源区1d电气连接。
在电容线18上设置第三层间绝缘膜19，在第三层间绝缘膜19上层叠数据线6a。数据线6a，经由贯穿第三层间绝缘膜19和介质膜17的接触孔24b，跟源区1d电气连接。
在数据线6a上，隔着第四层间绝缘膜25层叠像素电极9a。像素电极9a经由贯穿第四层间绝缘膜25、第三层间绝缘膜19和介质膜17的接触孔26b，跟第一中间导电层15电气连接。而且，第一中间导电层15经由贯穿第二层间绝缘膜14和绝缘膜2的接触孔26a，跟漏区1e电气连接。在像素电极9a上，聚酰亚胺系高分子树脂的配向膜16被层叠，并对它在预定方向上进行摩擦处理。
通过向扫描线3a(栅电极)供给ON信号，沟道区1a’成为导通状态，源区1d和漏区1e之间被连接，供给数据线6a的图像信号被加到像素电极9a上。
另一方面，在对置基片20上与TFT阵列基片的数据线6a、扫描线3a与TFT30的形成区域相对的区域即各像素的非显示区域中，设有第一遮光膜23。凭借该第一遮光膜23，防止来自对置基片20侧的入射光入射到TFT30的沟道区1a’、源区1d与漏区1e。在第一遮光膜23上，对置电极(共有电极)21在基片20的整个面的范围内形成。在对置电极21上，聚酰亚胺系高分子树脂的配向膜22被层叠，并在预定方向上进行摩擦处理。
然后，在TFT阵列基片10和对置基片20之间封入液晶50。由此，TFT30以预定的定时将数据线6a供给的图像信号写入像素电极9a。液晶50的分子集合的配向与秩序，对应于写入的像素电极9a和对置电极21之间的电位差改变，对光加以调制，从而能显示灰度等级。
如图3与图4所示，对置基片20上设有作为划分显示区域的框边的遮光膜42。遮光膜42例如由跟遮光膜23相同或相异的遮光性材料形成。
将液晶封入遮光膜42的外侧区域的密封材料41，在TFT阵列基片10和对置基片20之间形成。密封材料41配置得和对置基片20的轮廓形状大体一致，将TFT阵列基片10和对置基片20相互粘固。密封材料41，在TFT阵列基片10的一边有部分欠缺，形成在贴合的TFT阵列基片10与对置基片20之间的间隙处注入液晶50的液晶注入口78。由液晶注入口78注入液晶后，用密封材料79将液晶注入口78封闭。
在TFT阵列基片10的密封材料41的外侧的区域，数据线驱动电路61与安装用端子62沿TFT阵列基片10的一边设置，沿着与该边邻接的两边，设置扫描线驱动电路63。在TFT阵列基片10的剩余的一边上，设置用以连接设置于图像显示区域两侧的扫描线驱动电路63的多条布线64。并且，在对置基片20角部的至少一个部位上，设置使TFT阵列基片10和对置基片20之间电气连通的导通材料65。
本实施例中，从平面上看，电容线18沿扫描线3a和数据线6a延伸，如图1与图5、图6所示，其一个端侧从第一中间导电层15平面地(垂直方向)突出而延伸。也就是，在该端侧，在第二层间绝缘膜14上形成直接介质膜17，在介质膜17上形成电容线18。
本实施例中，在该端侧中，形成贯穿介质膜17、第二层间绝缘膜14、绝缘膜2与第一层间绝缘膜13的接触孔71(图5、图6的黑圆点部分)，凭借该接触孔71，电容线18的上部电容电极18a跟下侧遮光膜12电气连接。
再有，本实施例中，由于后述的制造方法的缘故，电容线18的上部电容电极18a分成下层多晶硅层18a1和上层多晶硅层18a2来形成。
如此，在所构成的实施例中，电容线18的上部电容电极18a，经由接触孔71跟下侧遮光膜12电气连接。下侧遮光膜12由导电材料构成，沿着数据线6a与扫描线3a，对应于各像素成格子状地设置。也就是，构成存储电容的上部电容电极18a的电容线18，跟在TFT30的下层形成的格子状的导电材料(下侧遮光膜12)连接，从而实现低电阻化。
并且，即使电容线18在预定的一个像素的位置处断线，与该像素同一行的各像素位置的电容线也通过下侧遮光膜12被电气连接，从而维持其作为固定电位侧电容电极的功能。因此，电容线18的断线只影响到断线位置的一个像素的显示，其他像素并不受断线的影响。
如此，本实施例中，通过经由接触孔71将电容线18的上部电容电极18a和在TFT30的下层形成的格子状的下侧遮光膜12电气连接，能够将下侧遮光膜12用作电容线18的冗长布线。并且，凭借下侧遮光膜12可实现电容线18的低电阻化。
再有，本实施例中，就具有LDD结构的像素开关用TFT30为例作了说明，但是，也可以具有在低浓度源区和低浓度漏区不注入杂质的偏移结构，还可以是用由扫描线3a的一部分构成的栅电极为掩模高浓度地注入杂质，自调整地形成高浓度源与漏区的自调整型TFT。
并且，本实施例中，假设采用在高浓度源区1d与高浓度漏区1e之间只配置一个像素开关用TFT30的栅电极的单栅极结构，但是也可以在它们之间设置两个以上的栅电极。如果这样以双栅极或三栅极以上来构成TFT，能够防止沟道和源、漏区之间的接合部的漏电流，并能够降低截止时的电流。
再有，图5所示的是，在数据线6a的内侧区域形成电容线18，在电容线18的内侧区域形成下侧遮光膜12的示例，但是，数据线6a、电容线18、下侧遮光膜以同一宽度形成，并可以更改为适当的宽度。并且，在沿着扫描线3a的中间导电膜15的内侧区域形成下侧遮光膜12，在下侧遮光膜12的内侧区域形成扫描线3a，但是，中间导电膜15、下侧遮光膜12和扫描线3a的宽度相同地形成，并可更改为适当的宽度。
图8是表示本发明的第二实施例的半导体装置的制造方法的流程图。并且，图9是表示图1的液晶装置的制造方法流程图。再有，图8与图9是适用于图1的液晶装置的制造方法的示例，图8是具体表示图9中的存储电容与接触孔形成工序的示图。图10是用以说明图8的制造方法为必要的理由的说明图，图11是按工序顺序表示用图8的制造方法制造接触孔71的工序图。
首先，参照图9就图1的液晶装置的制造方法加以说明。
首先，准备石英基片、硬质玻璃、硅基片等的TFT阵列基片10。最好在N2(氮气)等的惰性气体气氛中约900～1300℃的高温下进行退火处理，并预先进行前处理，以使后面进行的高温过程中的TFT阵列基片10上产生的应变减少。
图9的步骤S1中，通过对TFT阵列基片10加以蚀刻等形成沟槽11(参照图1和图5至图7)。接着，在图9的步骤S2中，用溅镀的方法将Ti、Cr、W、Ta、Mo与Pd等的金属或金属硅化物等的金属合金膜层叠到100～500nm左右的膜厚，最好层叠到约200nm的膜厚。然后，用光刻与蚀刻形成平面形状为格子状的下侧遮光膜12。
接着，在步骤S3中，例如，采用常压或减压CVD法等用TEOS(四乙氧基原硅酸盐)气体、TEB(四乙氧基硼酸盐)气体、TMOP(テトラ·メチル·オキシ·フオスレ-ト)气体等，在下侧遮光膜12上形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的层间绝缘膜13。该层间绝缘膜13的膜厚，例如可以为约500～2000nm左右。
接着，在步骤S4中，在层间绝缘膜13上，在约450～550℃、最好约500℃的温度较低的环境中，以使用流量约400～600cc/min的硅烷气体、乙硅烷气体等的减压CVD(例如，压力约20～40Pa的CVD)法形成非晶硅膜。其后，在氮气气氛中，通过在约600～700℃的温度下进行的约1～10小时、最好4～6小时的退火处理，使多晶硅膜固相生长为约50～200nm、最好约100nm的粒径。作为固相生长的方法，可以采用RTA(Rapid Thermal Anneal)退火处理，也可用准分子激光器等的激光退火。这时，也可以按照n沟道型或p沟道型设定，通过离子注入等方法注入少量V族元素或III族元素的掺杂剂对像素开关用的TFT30进行掺杂。然后，通过光刻和蚀刻，形成有预定图案的半导体层1a。
接着，在步骤S5中，在约900～1300℃、最好约1000℃的温度下对构成TFT30的半导体层1a进行热氧化，并继续采用减压CVD法等，或者继续进行上述的两种处理，形成由多层的高温氧化硅膜(HTO膜)或氮化硅膜构成的(含栅绝缘膜)下层与上层的栅绝缘膜2。
结果，半导体层1a的厚度成为约30～150nm，最好为约35～50nm；绝缘膜2的厚度成为约20～150nm，最好为约30～100nm。
接着，为了控制像素开关用的TFT30的阈值电压Vth，在半导体层1a中的N沟道区或P沟道区中，以预先设定的量通过离子注入等方法注入硼等的掺杂剂加以掺杂。
接着，在步骤S6中，用减压CVD法等层叠多晶硅膜，进而将磷(P)热扩散，使该多晶硅膜具有导电能力。或者，也可以采用在该多晶硅膜成膜的同时导入了P离子的经掺杂的硅膜。该多晶硅膜的膜厚约为100～500nm、最好为约350nm左右。然后，通过光刻和蚀刻，包含TFT30的栅电极部分地形成预定图案的扫描线3a。
例如，在TFT30为具有LDD结构的n沟道型的TFT的场合，为在半导体层1a形成低浓度源区与低浓度漏区，以扫描线3a(栅电极)为掩模，以P等的V族元素为掺杂剂进行低浓度掺杂(例如，采用1～3×1013/cm2的剂量的P离子)(步骤S7)。由此，扫描线3a下的半导体层1a成为沟道区1a’。
为了形成构成像素开关用TFT30的高浓度源区域1d与高浓度漏区1e，在扫描线3a上形成具有比扫描线3a更宽的平面图案的光刻胶层。其后，高浓度地掺杂P等的V族元素的掺杂剂(例如，采用1～3×1015/cm2的剂量的P离子)(步骤58)。
这样一来，构成含有低浓度的源、漏区和高浓度的源、漏区的LDD结构的元件。再有，例如，可以不进行低浓度的掺杂，设置成偏移结构的TFT，也可以通过以扫描线3a为掩模进行P离子、B离子等的离子注入技术，设置成自调整型的TFT。通过这种杂质的掺杂，扫描线3a得以进一步低电阻化。
接着，在步骤S9中，例如，以常压或减压CVD法等用TEOS气体、TEB气体、TMOP气体等，在扫描线3a上形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第二层间绝缘膜14。该第二层间绝缘膜14的膜厚，例如设为约500～2000nm左右。这里，最好在800℃左右的高温下进行退火处理，预先使层间绝缘膜14的膜质提高。
接着，在步骤S10中，通过对第二层间绝缘膜14进行反应性离子蚀刻、反应性离子束蚀刻等的干法蚀刻，同时进行接触孔24a的开孔加工。
接着，本实施例中，后述步骤S11中，形成由第一中间导电层15、介质膜17与电容线18构成的存储电容，以及第二中间导电层15b与接触孔24a，26a等。
接着，在步骤S12中，例如，采用常压或减压CVD法和TEOS气体等，形成NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第三层间绝缘膜19。第三层间绝缘膜19的膜厚，例如为500～1500nm左右。
接着，在步骤S13中，通过对第三层间绝缘膜19进行反应性离子蚀刻、反应性离子束蚀刻等的干法蚀刻，进行接触孔24b的开孔加工。
接着，在步骤S14中，在第三层间绝缘膜19上进行全面的溅镀等将接触孔24b埋没，以遮光性的Al等的低电阻金属或金属硅化物等为金属膜，层叠到约100～500nm的厚度，最好为约300nm。然后，通过光刻与蚀刻，形成具有预定图案的数据线6a。
接着，在步骤S15中，为将数据线6a覆盖，例如，用常压或减压CVD法或TEOS气体等，形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第四层间绝缘膜25。第四层间绝缘膜25的膜厚，例如为500～1500nm左右。
接着，在步骤S16中，通过对第四层间绝缘膜25与第三层间绝缘膜19的反应性离子蚀刻、反应性离子束蚀刻等的干法蚀刻，进行接触孔26b的开孔加工。
接着，在步骤S17中，该接触孔26b的内周面与第四层间绝缘膜25上，通过溅镀处理等，将ITO膜等的透明导电性膜层叠到约50～200nm的厚度。然后，通过光刻与蚀刻形成像素电极9a。再有，在液晶装置用于反射型的液晶装置的场合，可以用以Al等的反射率高的不透明材料来形成像素电极9a。接触孔26b将第一中间导电层15和像素电极9a连接。
接着，对这样构成的TFT阵列基片10和对置基片20，进行屏装配工序。在屏装配工序中，首先，对TFT阵列基片10和对置基片20，涂敷形成配向膜16、22的聚酰亚胺(PI)。
接着，对TFT阵列基片10表面的配向膜16与对置基片20表面的配向膜22进行摩擦处理。接着，进行洗净工序。该洗净工序是为了将摩擦处理中产生的尘埃除去。洗净工序完成后，形成密封材料41与导通材料65(参照图3)。密封材料41形成后，TFT阵列基片10和对置基片20被贴合，一边对准一边压接，使密封材料41硬化。最后，从密封材41的一部分设置成的缺口处将液晶封入，然后堵塞该缺口将液晶密封。
图10是按工序步骤说明采用一般的半导体装置的制造方法的接触孔71的形成过程。
在第二层间绝缘膜14上形成第一中间导电层15。然后，在第一中间导电层15与第二层间绝缘膜14上形成介质膜17。介质膜17成膜后，在介质膜17上形成光刻胶75(图10(a))，之后用干法蚀刻加工接触孔72(图10(b))。
接着，将光刻胶75剥离后，在介质膜17上层叠多晶硅膜，例如将磷(P)热扩散而使多晶硅膜导电化，形成上部电容电极18a(图10(c))。进而，层叠形成金属或金属硅化物等的金属合金膜作为遮光层18b后，通过光刻形成预定图案的电容线18。
但是，该方法存在这样的缺点：光刻胶75的剥离会使介质膜17受损伤，而由于介质膜17的这种损伤容易造成初期耐压不良。
因此，本实施例中，采用图8所示的制造方法。图8是图9中的步骤S11的各工序的具体说明。并且，图11按图8的工序的顺序示意给出接触孔71部分的断面。
也就是，本实施例中，接触孔71开孔前，在介质膜17上形成构成电容线18的上部电容电极18a的一部分的多晶硅，保护介质膜17不受蚀刻。蚀刻时，以在介质膜17上形成的多晶硅为硬掩模，同时接触孔开孔后，进一步使多晶硅层叠到必要的厚度，构成电容线18的上部电容电极18a。
在图8的步骤S21中，首先，形成用以构成存储电容的下部电容电极的第一中间导电层15。也就是，在第二层间绝缘膜14上，用减压CVD法等层叠多晶硅膜，进而将磷(P)热扩散，使该多晶硅膜导电化。或者，也可采用在该多晶硅膜的成膜的同时导入P离子而被掺杂的硅膜。该多晶硅膜的膜厚为约100～500nm，最好为约150nm左右。然后，通过光刻与蚀刻来形成图案，形成第一中间导电层15(步骤S22)。
在接着的步骤S23中，形成介质膜17。也就是，在同时充当像素电位侧电容电极的第一中间导电层15和第二层间绝缘膜14上，用减压CVD法、等离子CVD法等将由高温氧化硅膜(HTO膜)或氮化硅膜构成的介质膜17层叠到膜厚50nm左右的较薄的厚度。
再有，和绝缘膜2的情况相同，介质膜17可以由单层膜或多层膜中的一种构成，可以采用一般用于TFT的栅绝缘膜形成的各种的公开的技术来形成。而且，由于介质膜17越薄，存储电容越大，结果，以不使膜破裂等缺陷发生为条件，以膜厚50nm以下的极薄的绝缘膜来形成介质膜17较为有利。
本实施例中，介质膜17的一端有从第一中间导电层15平面地(垂直方向)延伸的部分，在该部分中，介质膜17在第二层间绝缘膜14上直接形成(参照图1与图11(a))。
接着，在介质膜17上形成电容线18的上部电容电极18a。本实施例中，电容线18的上部电容电极18a，分为两层来形成。也就是，首先，在步骤S24中形成下层多晶硅层18a1(图11(a))。该下层多晶硅层18a1，通过用减压CVD法等进行的多晶硅膜的层叠来形成。下层多晶硅层18a1的膜厚，设置得和后述的上层多晶硅层18a2的膜厚成适当的比例。例如，如电容线18的上部电容电极18a的整体膜厚设为150nm，则下层多晶硅层18a1的膜厚设为50nm，上层多晶硅层18a2的膜厚设为100nm。
接着，在步骤S25中，形成用以形成接触孔71的光刻胶图案76(图11(b))。接着，对下层多晶硅层18a1进行有选择的蚀刻(步骤S26)(图11(c))。在下层多晶硅层18a1的接触孔形成后，将光刻胶图案76除去。在介质膜17上光刻胶图案76未形成时除去光刻胶，介质膜17不会受到损伤。
在下一步骤S27中，形成一直贯穿到下侧遮光膜12的接触孔71。也就是，以接触孔部分开孔的下层多晶硅层18a1为硬掩模，通过采用与步骤S25不同的蚀刻，将下层多晶硅层18a1的开孔部分以下的介质膜17、第二层间绝缘膜14、绝缘膜2和第一层间绝缘膜13开孔(图11(d))。
接着，在步骤S28中，形成上层多晶硅层18a2，直至电容线18所必需厚度(上例中为100nm)。也就是，用减压CVD法等层叠多晶硅膜。通过采用减压CVD法，形成对接触孔71的良好的遮护。进而，将磷(P)热扩散，将该多晶硅膜导电化而形成电容线18的上部电容电极18a。在其上进一步，通过溅镀与退火处理层叠而形成金属或金属硅化物等的金属合金膜作为遮光膜18b(步骤S29)后，用光刻与蚀刻进行对遮光膜18b的图案制作(图11(e))。
如此，在本实施例中，在上部电容电极和TFT的下方形成的下侧遮光膜之间的接触孔形成时，将电容线构成的上部电容电极分割为两层多晶硅层，通过在光刻胶图案形成前在介质膜上形成下层的多晶硅膜，保护介质膜不受光刻胶图案的影响，然后，在接触孔形成后形成上层的多晶硅层，由下层与上层的多晶硅层构成电容线。由此，在光刻胶剥离时介质膜不会受到损伤，可以防止初期耐压不良的发生。而且，不用增加接触孔形成时光刻的次数，通过简单的工序就能保证高品质的电容。
[发明的效果]
综上所述，依据本发明，使电容线的电阻进一步降低，使显示图像的质量得以改善，同时即使在电容线断线时，也将显示的恶化抑制在一个像素上而能保证高质量的图像显示，此外，具有能够抑制构成存储电容的介质的初期耐压不良的发生的效果。

Claims (12)

1.一种电光装置，其特征在于设有：
在基片上面矩阵状排列的像素电极；
由与所述像素电极电气连接的第一电容电极、与固定电位电气连接的第二电容电极以及配置在所述第一电容电极和所述第二电容电极之间的介质膜形成的，同时以所述第二电容电极为电容线的一部分对应于所述像素电极配置的存储电容；
在所述基片上面形成的遮光膜；以及
将构成所述存储电容的第二电容电极和所述遮光膜电气连接的接触孔；
所述第二电容电极分成上层电容电极和下层电容电极两层，所述上层电容电极经所述接触孔与所述遮光膜电气连接。
2.如权利要求1所述的电光装置，其特征在于：所述接触孔贯穿一个或一个以上层间绝缘膜而形成。
3.如权利要求1所述的电光装置，其特征在于：所述遮光膜与各像素的非显示区域对应地形成。
4.如权利要求1所述的电光装置，其特征在于：所述像素电极与在基片上面形成的像素晶体管电气连接；
所述遮光膜形成于所述像素晶体管的下层。
5.一种电光装置，其特征在于设有：
与各像素的非显示区域对应地在基片上面矩阵状形成的遮光膜；
含有在所述遮光膜上隔着第一层间绝缘膜由同一半导体层形成的沟道区、源区与漏区的、矩阵状排列的像素晶体管；
在所述像素晶体管上面隔着第二层间绝缘膜形成的第一电容电极；
在所述第一电容电极上形成的介质膜；
在所述介质膜上形成的、作为电容线的一部分起作用的第二电容电极；以及
电气连接所述第二电容电极和所述遮光膜的接触孔；
所述第二电容电极分成上层电容电极和下层电容电极两层，所述上层电容电极经所述接触孔与所述遮光膜电气连接。
6.一种电光装置，其特征在于设有：
与基片上的多个扫描线和多个数据线的交叉区域对应地矩阵状形成的像素电极和像素晶体管；
由与所述像素电极电气连接的第一电容电极、与固定电位电气连接的第二电容电极以及配置在所述第一电容电极和所述第二电容电极之间的介质膜形成的，同时以所述第二电容电极为电容线的一部分对应于所述像素电极配置的存储电容；
在所述像素晶体管的下层与所述晶体管平面重叠地设置、并以格子状形成的遮光膜；以及
用以电气连接构成所述存储电容的第二电容电极和所述遮光膜的接触孔；
所述电容线在所述像素晶体管的上方遮住所述像素晶体管的沟道区形成。
7.如权利要求1所述的电光装置，其特征在于：所述电容线由多晶硅和金属硅化物构成的多晶硅-硅化物形成。
8.如权利要求1所述的电光装置，其特征在于：所述电容线由钨、钼、钛、钽之一的硅化物和N型多晶硅构成的多晶硅-硅化物形成。
9.一种半导体装置的制造方法，其特征在于包括：
在基片上面形成遮光膜的工序；
在所述遮光膜上隔着一个或一个以上层间绝缘膜形成与像素电极电气连接的第一电容电极的工序；
在所述第一电容电极上形成介质膜的工序；
形成作为与所述第一电容电极和所述介质膜共同构成存储电容的第二电容电极的下层的、配置在所述介质膜上的下层电容电极的工序；
将所述下层电容电极的一部分开孔，以开了孔的下层电容电极作为掩模对所述介质膜与所述一个或一个以上层间绝缘膜开孔来形成接触孔的工序；
包含所述介质膜与所述一个或一个以上层间绝缘膜中形成的所述接触孔的所述下层电容电极上形成作为所述第二电容电极的上层的上层电容电极的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于：
所述形成接触孔的工序包括在所述下层电容电极上形成光刻胶的工序；
用所述光刻胶对所述下层电容电极的一部分开孔的工序；
将所述光刻胶剥离的工序；以及
以光刻胶剥离后开了孔的所述下层电容电极为掩模，对所述介质膜和所述一个或一个以上层间绝缘膜开孔的工序。
11.如权利要求9所述的半导体装置的制造方法，其特征在于：所述下层电容电极和上层电容电极由多晶硅形成。
12.如权利要求11所述的半导体装置的制造方法，其特征在于：在所述上层电容电极上的多晶硅上层叠金属硅化物。
CNB031313256A 2002-05-10 2003-05-09 电光装置及半导体装置的制造方法 Expired - Fee Related CN1220107C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002136237A JP3788387B2 (ja) 2002-05-10 2002-05-10 電気光学装置および電気光学装置の製造方法
JP136237/2002 2002-05-10

Publications (2)

Publication Number Publication Date
CN1456931A CN1456931A (zh) 2003-11-19
CN1220107C true CN1220107C (zh) 2005-09-21

Family

ID=29416781

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031313256A Expired - Fee Related CN1220107C (zh) 2002-05-10 2003-05-09 电光装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US7199853B2 (zh)
JP (1) JP3788387B2 (zh)
KR (1) KR100550703B1 (zh)
CN (1) CN1220107C (zh)
TW (1) TWI224708B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP4419119B2 (ja) * 2003-12-03 2010-02-24 日本電気株式会社 電気光学装置及び投射型表示装置
KR100604762B1 (ko) * 2004-04-23 2006-07-26 일진디스플레이(주) 액정 디스플레이 패널 및 그 제조 방법
KR101050899B1 (ko) * 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
CN100383648C (zh) * 2004-11-24 2008-04-23 鸿富锦精密工业（深圳）有限公司 存储电容和采用该存储电容的液晶显示器
JP2006258923A (ja) * 2005-03-15 2006-09-28 Nec Corp 液晶表示装置及びその製造方法
JP4869789B2 (ja) * 2006-05-31 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP2008065275A (ja) * 2006-09-11 2008-03-21 Infovision Optoelectronics Holdings Ltd 液晶表示装置及びその製造方法
US20080218678A1 (en) * 2007-03-09 2008-09-11 Koji Nakayama Liquid crystal display device
GB2459647A (en) * 2008-04-28 2009-11-04 Sharp Kk Photosensitive structure with a light shading layer
KR101210146B1 (ko) * 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JP2013080040A (ja) * 2011-10-03 2013-05-02 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10312374B2 (en) * 2012-10-01 2019-06-04 Sharp Kabushiki Kaisha Circuit board and display device
TWI467301B (zh) 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
CN104022126B (zh) * 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN105097838B (zh) * 2015-07-16 2018-03-02 武汉华星光电技术有限公司 显示面板及薄膜晶体管阵列基板
KR102514320B1 (ko) * 2015-12-24 2023-03-27 삼성디스플레이 주식회사 표시 장치
CN106855670A (zh) * 2017-02-28 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN107256826B (zh) * 2017-07-13 2019-09-27 中国电子科技集团公司第四十四研究所 为多层多晶硅制作层间绝缘层的方法
KR20210054113A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JPH0922024A (ja) * 1995-07-07 1997-01-21 Sony Corp 液晶表示装置
JPH0926601A (ja) * 1995-07-13 1997-01-28 Sony Corp 液晶表示装置およびその製造方法
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JP3433779B2 (ja) * 1996-06-19 2003-08-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3428321B2 (ja) * 1996-10-04 2003-07-22 セイコーエプソン株式会社 液晶表示パネル及びそれを用いた電子機器
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JP3279234B2 (ja) * 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
JP4206595B2 (ja) * 1999-01-28 2009-01-14 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP3687399B2 (ja) * 1999-03-16 2005-08-24 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP3463007B2 (ja) * 1999-08-26 2003-11-05 シャープ株式会社 液晶表示装置
JP3697964B2 (ja) * 1999-08-31 2005-09-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4193339B2 (ja) * 1999-09-29 2008-12-10 セイコーエプソン株式会社 液晶装置及び投射型表示装置並びに液晶装置の製造方法
JP3799943B2 (ja) 2000-03-17 2006-07-19 セイコーエプソン株式会社 電気光学装置およびプロジェクタ
JP3807230B2 (ja) * 2000-03-17 2006-08-09 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
WO2001073507A1 (fr) * 2000-03-27 2001-10-04 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP2001296551A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 液晶表示装置
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
JP4599655B2 (ja) * 2000-04-24 2010-12-15 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
JP4278834B2 (ja) 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
JP3888044B2 (ja) * 2000-07-18 2007-02-28 セイコーエプソン株式会社 液晶装置およびその製造方法ならびに電子機器
JP2002108248A (ja) 2000-07-26 2002-04-10 Seiko Epson Corp 電気光学装置、電気光学装置用基板及び投射型表示装置
JP3965935B2 (ja) * 2000-07-26 2007-08-29 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
JP3460706B2 (ja) 2000-08-07 2003-10-27 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。
JP3830361B2 (ja) * 2000-08-11 2006-10-04 セイコーエプソン株式会社 Ｔｆｔアレイ基板、電気光学装置及び投射型表示装置
US6636284B2 (en) * 2000-08-11 2003-10-21 Seiko Epson Corporation System and method for providing an electro-optical device having light shield layers

Also Published As

Publication number Publication date
CN1456931A (zh) 2003-11-19
KR20030087966A (ko) 2003-11-15
US20040001168A1 (en) 2004-01-01
TWI224708B (en) 2004-12-01
TW200405102A (en) 2004-04-01
KR100550703B1 (ko) 2006-02-08
US7199853B2 (en) 2007-04-03
JP3788387B2 (ja) 2006-06-21
JP2003330036A (ja) 2003-11-19

Similar Documents

Publication Publication Date Title
CN1220107C (zh) 电光装置及半导体装置的制造方法
CN1163968C (zh) 半导体器件及其制造方法
CN1199074C (zh) 电光装置、电子设备和电光装置的制造方法
CN1154012C (zh) 电光学装置及其制造方法和电子机器
CN1257428C (zh) 电光装置及其制造方法和电子设备
CN1235294C (zh) 电光装置和电子机器
CN2606374Y (zh) 半导体器件、电光装置和电子设备
CN2687713Y (zh) 电光装置和电子设备
CN101064323A (zh) 电光装置、电子设备、及电光装置的制造方法
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
CN1697128A (zh) 半导体装置及其制造方法、电光装置及其制造方法和电子设备
CN1246729C (zh) 电光装置和电子设备
CN1264060C (zh) 电光学装置和电子设备
CN2567606Y (zh) 电光装置
CN1213326C (zh) 电光装置及电子机器
CN1580921A (zh) 电光装置及其制造方法以及电子设备
CN2625930Y (zh) 电光装置和电子设备
CN1230906C (zh) 电光器件、电光器件的制造方法、液晶器件和投射型显示装置
CN1580920A (zh) 电光装置、其制造方法以及电子设备
CN1447153A (zh) 电光装置及其制造方法以及电子机器
CN1259724C (zh) 基板装置及其制造方法、电光装置以及电子设备
CN1991937A (zh) 电光装置及其制造方法以及电子设备
CN1519798A (zh) 电光装置及电子设备
CN100343746C (zh) 电光装置、其制造方法以及电子设备
CN1848433A (zh) 电光装置、其制造方法和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050921

Termination date: 20130509