KR20180034777A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180034777A
KR20180034777A KR1020160124231A KR20160124231A KR20180034777A KR 20180034777 A KR20180034777 A KR 20180034777A KR 1020160124231 A KR1020160124231 A KR 1020160124231A KR 20160124231 A KR20160124231 A KR 20160124231A KR 20180034777 A KR20180034777 A KR 20180034777A
Authority
KR
South Korea
Prior art keywords
pattern
contact hole
insulating layer
disposed
contact
Prior art date
Application number
KR1020160124231A
Other languages
English (en)
Inventor
박준홍
이정수
박정민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160124231A priority Critical patent/KR20180034777A/ko
Priority to US15/686,462 priority patent/US10631417B2/en
Publication of KR20180034777A publication Critical patent/KR20180034777A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H01L27/322—
    • H01L27/3248—
    • H01L27/3262—
    • H01L51/56—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H01L2227/323—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 베이스 기판, 제1 도전 패턴, 상기 제1 도전 패턴이 배치된 상기 베이스 기판 상에 배치되고, 제1 콘택홀이 형성된 제1 절연층, 상기 제1 절연층 상에 배치되어 상기 제1 콘택홀을 통해 상기 제1 도전 패턴과 접촉하는 제1 패턴, 상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 함몰부 내에 배치되는 제1 필링 패턴, 상기 제1 패턴 및 상기 제1 절연층 상에 배치되고, 상기 제1 콘택홀과 중첩하는 제2 콘택홀이 형성된 제2 절연층, 및 상기 제2 콘택홀을 통해 상기 제1 패턴과 전기적으로 연결되는 제2 도전 패턴을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 고해상도에 적합한 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치의 표시 품질을 높이기 위해, 상기 표시 장치의 해상도를 향상시키기 위한 노력이 있어왔다. 그러나, 상기 표시 장치의 해상도가 높아짐에 따라 하나의 화소를 이루는 구조가 복잡해 지고, 이에 따라 개구율이 떨어지는 문제가 있었다. 특히 콘택홀이 형성되는 부분은 영상을 표시하기 위한 광이 통과되는 개구로 구성하기가 어려운데, 상기 화소를 이루는 구조가 복잡해 짐에 따라, 상기 콘택홀의 개수가 늘어나, 결과적으로 개구율이 감소되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 고해상도에 적합한 구조를 갖고 개구율을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 제1 도전 패턴, 상기 제1 도전 패턴이 배치된 상기 베이스 기판 상에 배치되고, 제1 콘택홀이 형성된 제1 절연층, 상기 제1 절연층 상에 배치되어 상기 제1 콘택홀을 통해 상기 제1 도전 패턴과 접촉하는 제1 패턴, 상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 함몰부 내에 배치되는 제1 필링 패턴, 상기 제1 패턴 및 상기 제1 절연층 상에 배치되고, 상기 제1 콘택홀과 중첩하는 제2 콘택홀이 형성된 제2 절연층, 및 상기 제2 콘택홀을 통해 상기 제1 패턴과 전기적으로 연결되는 제2 도전 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 콘택홀 및 상기 제2 콘택홀은 각각 하단부가 상단부보다 좁은 원뿔대 형상을 가질 수 있다. 상기 제1 콘택홀은 하단부에서 제1 폭을 갖고, 상기 제2 콘택홀은 하단부에서 제2 폭을 갖고, 상기 제2 폭이 상기 제1 폭 보다 크거나 같을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 폭은 2um(마이크로미터) 이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 필링 패턴은 포토레지스트를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 패턴과 상기 제2 도전 패턴이 접촉하는 접촉면은 고리(ring) 형상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 필링 패턴과 상기 제2 도전 패턴 사이에 위치하고, 상기 제1 패턴, 상기 제1 필링 패턴 및 상기 제2 도전 패턴과 접촉하는 제1 캡핑 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 캡핑 패턴과 상기 제2 도전 패턴이 접촉하는 접촉면은 원형인일 수 있다.
본 발명의 일 실시예에 있어서, 상기 접촉면은 상기 제1 콘택홀의 상단부의 둘레 보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전 패턴은 박막 트랜지스터의 일부를 포함할 수 있다. 상기 제2 도전 패턴은 화소 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 화소 전극과 상기 제2 절연층 사이에 배치되는 컬러 필터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 컬러 필터와 상기 화소 전극 사이에 배치되는 공통 전극을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 제1 도전 패턴, 상기 제1 도전 패턴이 배치된 상기 베이스 기판 상에 배치되고, 제1 콘택홀이 형성된 제1 절연층, 상기 제1 절연층 상에 배치되어 상기 제1 콘택홀을 통해 상기 제1 도전 패턴과 접촉하는 제1 패턴, 상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 함몰부 내에 배치되는 제1 필링 패턴, 상기 제1 패턴 및 상기 제1 절연층 상에 배치되고, 상기 제1 콘택홀과 중첩하는 제2 콘택홀이 형성된 제2 절연층, 상기 제2 절연층 상에 배치되어 상기 제2 콘택홀을 통해 상기 제1 패턴과 접촉하는 제2 패턴, 상기 제2 콘택홀에 의해 상기 제2 패턴에 형성되는 함몰부 내에 배치되는 제2 필링 패턴, 상기 제2 패턴 및 상기 제2 절연층 상에 배치되고, 상기 제2 콘택홀과 중첩하는 제3 콘택홀이 형성된 제3 절연층, 및 상기 제3 콘택홀을 통해 상기 제2 패턴과 전기적으로 연결되는 제2 도전 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 콘택홀들은 각각 하단부가 상단부보다 좁은 원뿔대 형상을 가질 수 있다. 상기 제1 콘택홀은 하단부에서 제1 폭을 갖고, 상기 제2 콘택홀은 하단부에서 제2 폭을 갖고, 상기 제3 콘택홀은 하단부에서 제3 폭을 갖고, 상기 제2 폭이 상기 제1 폭 보다 크거나 같고, 상기 제3 폭이 상기 제2 폭보다 크거나 같을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 필링 패턴과 상기 제2 패턴 사이에 위치하고, 상기 제1 패턴, 상기 제1 필링 패턴 및 상기 제2 패턴과 접촉하는 제1 캡핑 패턴, 및 상기 제2 필링 패턴과 상기 제2 도전 패턴 사이에 위치하고, 상기 제2 패턴, 상기 제2 필링 패턴 및 상기 제2 도전 패턴과 접촉하는 제2 캡핑 패턴을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 제1 도전 패턴을 형성하는 단계, 상기 제1 도전 패턴이 형성된 상기 베이스 기판 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층에 상기 제1 도전 패턴을 노출시키는 제1 콘택홀을 형성하는 단계, 상기 제1 절연층 상에 제1 콘택홀을 통해 상기 제1 도전 패턴과 접촉하는 제1 패턴을 형성하는 단계, 상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 함몰부 내에 제1 필링 패턴을 형성하는 단계, 상기 제1 필링 패턴 및 상기 제1 패턴이 형성된 상기 제1 절연층 상에 제2 절연층을 형성하는 단계, 상기 제2 절연층에 상기 1 콘택홀과 중첩하는 제2 콘택홀을 형성하는 단계, 및 상기 제2 절연층 상에 상기 제2 콘택홀을 통해 상기 제1 패턴과 전기적으로 연결되는 제2 도전 패턴을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 콘택홀 및 상기 제2 콘택홀은 각각 하단부가 상단부보다 좁은 원뿔대 형상을 가질 수 있다. 상기 제1 콘택홀은 하단부에서 제1 폭을 갖고, 상기 제2 콘택홀은 하단부에서 제2 폭을 갖고, 상기 제2 폭이 상기 제1 폭 보다 크거나 같을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 폭은 2um(마이크로미터) 이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 필링 패턴을 형성하는 단계는, 상기 제1 패턴 및 상기 제1 절연층 상에 네거티브 타입의 포토레지스트를 도포하는 단계, 및 상기 포토레지스트를 현상하여, 상기 제1 필링 패턴을 구성하는 부분을 제외한 상기 포토레지스트의 부분을 제거하여, 상기 제1 필링 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제1 필링 패턴과 상기 제2 도전 패턴 사이에 제1 캡핑 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 제1 패턴을 형성하는 단계, 상기 제1 필링 패턴을 형성하는 단계 및 상기 제1 캡핑 패턴을 형성하는 단계는 상기 제1 절연층 상에 제1 패턴 층을 형성하는 단계, 상기 제1 콘택홀에 의해 상기 제1 패턴 층에 형성되는 함몰부 내에 상기 제1 필링 패턴을 형성하는 단계, 상기 제1 필링 패턴이 형성된 상기 제1 패턴 층 상에 제1 캡핑 층을 형성하는 단계, 및 상기 제1 패턴 층과 상기 제1 캡핑 층을 동시에 패터닝 하여 상기 제1 패턴과 상기 제1 캡핑 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 도전 패턴과 상기 제1 절연층 사이에 배치되는 컬러 필터를 형성하는 단계를 더 포함할 수 있다. 상기 제1 도전 패턴은 박막 트랜지스터의 일부를 포함할 수 있다. 상기 제2 도전 패턴은 화소 전극을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 콘택홀(CNT1) 및 상기 제2 콘택홀이 서로 중첩되도록 배치되므로, 콘택홀들이 서로 중첩하지 않는 구조에 비해, 콘택홀에 의해 영상이 표시 되지 않는 비개구부의 영역을 최소화하여, 개구율을 향상시킬 수 있다. 이에 따라, 하나의 화소의 크기가 상대적으로 작은 고해상도 표시 장치를 구현할 수 있다.
또한, 상기 제1 필링 패턴이 상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 상기 함몰부를 채우므로, 상기 제1 캡핑 패턴이 비교적 평탄하게 형성될 수 있다. 이에 따라, 상기 제2 도전 패턴이 상기 제1 콘택홀에 중첩하는 상기 제2 콘택홀(CNT2)을 통해 상기 제1 캡핑 패턴과 접촉하는 면적을 확보할 수 있다.
또한, 상기 제1 콘택홀의 상기 제1 폭은 상기 제2 콘택홀의 상기 제2 폭 보다 작거나 같고, 상기 제1 폭은 약 2um(마이크로미터)이하 일 수 있으므로, 콘택홀에 의해 영상이 표시 되지 않는 비개구부의 영역을 최소화할 수 있다.
또한, 상기 제2 콘택홀을 형성하기 위해, 상기 제2 절연층의 일부를 제거할 때, 상기 제1 필링 패턴에 의해, 상기 제1 캡핑 패턴의 상면이 충분히 높이 위치하므로, 상기 제1 필링 패턴이 존재하지 않는 구조에 비해, 상기 제1 캡핑 패턴을 노출하기 위해, 상기 제2 절연층을 식각하는 정도가 작다. 이에 따라, 상기 제2 절연층의 오버 에칭(over etching)에 의해 패턴(예를 들면, 상기 제1 캡핑 패턴 또는 상기 제1 패턴)이 손상될 염려가 낮다.
또한, 상기 제1 필링 패턴은 별도의 노광 공정 없이, 단순히 포토레지스트 층을 형성한 후, 이를 현상하여 형성할 수 있고, 상기 제1 캡핑 패턴은 상기 제1 패턴과 함께 패터닝 되므로, 별도의 추가 공정을 최소화 할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 1b는 도 1a의 표시 장치의 캡핑 패턴의 상면을 나타낸 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2b는 도 2a의 표시 장치의 제1 패턴의 상면을 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 6는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 7a 내지 도 7i는 도 1a의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8a 내지 도 8f는 도 2a의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9a 내지 도 9j는 도 5의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10a 내지 도 10i는 도 6의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 1b는 도 1a의 표시 장치의 캡핑 패턴의 상면을 나타낸 평면도이다.
도 1a를 참조하면, 상기 표시 장치는 베이스 기판(100), 제1 도전 패턴(CL1), 제1 절연층(120), 제1 패턴(PT1), 제1 필링 패턴(FP1), 제1 캡핑 패턴(CP1), 제2 절연층(130), 제2 도전 패턴(CL2)을 포함한다.
상기 베이스 기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 상기 베이스 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 이 경우, 상기 투명 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 제1 도전 패턴(CL1)이 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 도전 패턴(CL1)은 상기 표시 장치의 화소를 구동하기 위한 신호를 전달하는 회로의 구성요소일 수 있다. 예를 들면, 상기 제1 도전 패턴(CL1)은 박막 트랜지스터의 드레인 전극일 수 있다.
상기 제1 도전 패턴(CL1)이 배치된 상기 베이스 기판(100) 상에 제1 절연층(120)이 배치될 수 있다. 상기 제1 절연층(120)은 실리콘 산화물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 절연층(120)을 구성하는 금속 산화물은 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 절연층(120)은 상기 제1 도전 패턴(CL1)을 따라 상기 베이스 기판(100) 상에 실질적으로 균일한 두께로 형성될 수 있다. 이 경우, 상기 제1 절연층(120)은 상대적으로 얇은 두께를 가질 수 있으며, 상기 제1 절연층(120)에는 상기 제1 도전 패턴(CL1) 패턴에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제1 절연층(120)은 상기 제1 도전 패턴(CL1)을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다.
다른 예시적인 실시예에 있어서, 상기 제1 절연층(120)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 절연층(120)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제1 도전 패턴(CL1)을 노출 시키는 제1 콘택홀(CNT1)이 상기 제1 절연층(120)을 통해 형성될 수 있다. 상기 제1 콘택홀(CNT1)은 하단부가 상단부 보다 좁은 원뿔대 형상일 수 있다. 상기 제1 콘택홀(CNT1)은 상기 하단부에서 제1 폭을 갖는다. 상기 제1 폭은 약 2um(마이크로미터) 이하 일 수 있다.
상기 제1 패턴(PT1)이 상기 제1 콘택홀(CNT1)이 형성된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 패턴(PT1)은 상기 제1 콘택홀(CNT1)을 통해 상기 제1 도전 패턴(CL1)과 접촉할 수 있다. 상기 제1 패턴(PT1)은 상기 표시 장치의 화소를 구동하기 위한 신호를 전달하는 회로의 구성요소일 수 있다. 예를 들면, 상기 제1 패턴(PT1)은 데이터 라인을 포함하는 데이터 패턴의 일부일 수 있다.
상기 제1 필링 패턴(FP1)이 상기 제1 패턴(PT1)이 배치된 상기 제1 콘택홀(CNT1) 내부에 배치될 수 있다. 상기 제1 필링 패턴(FP1)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 필링 패턴(FP1)은 포토레지스트를 포함할 수 있다.
상기 제1 필링 패턴(FP1)은 상기 제1 콘택홀(CNT1)에 의해 상기 제1 패턴(PT1)에 형성되는 함몰부(recess)를 채워, 상기 제1 캡핑 패턴(CP1)의 하면의 상기 제1 도전 패턴(CL1)으로부터의 높이를 높일 수 있다.
상기 제1 캡핑 패턴(CP1)은 상기 제1 필링 패턴(FP1)이 배치된 상기 제1 패턴(PT1) 상에 배치될 수 있다. 상기 제1 캡핑 패턴(CP1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제1 캡핑 패턴(CP1)이 배치된 상기 제1 절연층(120) 상에 제2 절연층(130)이 배치될 수 있다. 상기 제2 절연층(130)은 상기 제2 절연층(130)은 실리콘 산화물, 금속 산화물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 절연층(130)은 상기 제1 절연층(120) 상에 실질적으로 균일한 두께로 형성될 수 있다. 이 경우, 상기 제2 절연층(130)은 상대적으로 얇은 두께를 가질 수 있으며, 상기 제2 절연층(130)에는 상기 제1 캡핑 패턴(CP1)패턴에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제2 절연층(130)은 상기 제1 캡핑 패턴(CP1)을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다.
다른 예시적인 실시예에 있어서, 상기 제2 절연층(130)은 유기 물질을 사용하여 형성될 수 있다.
상기 제1 캡핑 패턴(CP1)을 노출 시키는 제2 콘택홀(CNT2)이 상기 제2 절연층(130)을 통해 형성될 수 있다. 상기 제2 콘택홀(CNT2)은 하단부가 상단부 보다 좁은 원뿔대 형상일 수 있다. 상기 제2 콘택홀(CNT2)은 상기 하단부에서 제2 폭을 갖는다. 상기 제2 콘택홀(CP1)은 상기 제1 콘택홀(CP1)과 중첩하도록 배치될 수 있다. 또한, 상기 제2 콘택홀(CP1)의 상기 제2 폭은 상기 제1 콘택홀(CP1)의 상기 제1 폭 보다 크거나 같을 수 있다.
상기 제2 도전 패턴(CL2)이 상기 제2 콘택홀(CNT2)이 형성된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 도전 패턴(CL2)은 상기 제2 콘택홀(CNT2)을 통해 상기 제1 캡핑 패턴(CP1)과 접촉할 수 있다. 상기 제2 도전 패턴(CL2)은 상기 표시 장치의 화소를 구동하기 위한 신호를 전달하는 회로의 구성요소일 수 있다. 예를 들면, 상기 제2 도전 패턴(CL2)은 투명 도전 물질을 포함하는 화소 전극의 일부일 수 있다.
도 1b를 참조하면, 상기 제1 캡핑 패턴(CP1)이 상기 제2 도전 패턴(CL2)과 접촉하는 접촉면(도면의 빗금친 부분)이 도시된다. 상기 접촉면은 원형일 수 있다. 상기 접촉면은 상기 제1 콘택홀(CNT1)의 상기 상단부의 둘레(도면의 점선 부분) 보다 작을 수 있다. 다른 예시적인 실시예들에 따르면, 상기 접촉면은 상기 제1 콘택홀(CNT1)의 상기 상단부의 상기 둘레보다 크거나 같을 수도 있다.
도시하지 않았으나, 상기 표시 장치는 상기 베이스 기판과 대향하는 대향 기판 및 상기 대향 기판과 상기 베이스 기판 사이에 배치되는 액정층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1 콘택홀(CNT1) 및 상기 제2 콘택홀(CNT2)이 서로 중첩되도록 배치되므로, 콘택홀들이 서로 중첩하지 않는 구조에 비해, 콘택홀에 의해 영상이 표시 되지 않는 비개구부의 영역을 최소화하여, 개구율을 향상시킬 수 있다. 이에 따라, 하나의 화소의 크기가 상대적으로 작은 고해상도 표시 장치를 구현할 수 있다.
또한, 상기 제1 필링 패턴(FP1)이 상기 제1 콘택홀(CNT1)에 의해 상기 제1 패턴(PT1)에 형성되는 상기 함몰부를 채우므로, 상기 제1 캡핑 패턴(CP1)이 비교적 평탄하게 형성될 수 있다. 이에 따라, 상기 제2 도전 패턴(CP2)이 상기 제1 콘택홀(CNT1)에 중첩하는 상기 제2 콘택홀(CNT2)을 통해 상기 제1 캡핑 패턴(CP1)과 접촉하는 면적을 확보할 수 있다.
또한, 상기 제1 콘택홀(CNT1)의 상기 제1 폭은 상기 제2 콘택홀(CNT2)의 상기 제2 폭 보다 작거나 같고, 상기 제1 폭은 약 2um(마이크로미터)이하 일 수 있으므로, 콘택홀에 의해 영상이 표시 되지 않는 비개구부의 영역을 최소화할 수 있다.
또한, 상기 제2 콘택홀(CNT2)을 형성하기 위해, 상기 제2 절연층(130)의 일부를 제거할 때, 상기 제1 필링 패턴(FP1)에 의해, 상기 제1 캡핑 패턴(CP1)의 상면이 충분히 높이 위치하므로, 상기 제1 필링 패턴(FP1)이 존재하지 않는 구조에 비해, 상기 제1 캡핑 패턴(CP1)을 노출하기 위해, 상기 제2 절연층(130)을 식각하는 정도가 작다. 이에 따라, 상기 제2 절연층(130)의 오버 에칭(over etching)에 의해 패턴(예를 들면, 상기 제1 캡핑 패턴 또는 상기 제1 패턴)이 손상될 염려가 낮다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 2b는 도 2a의 표시 장치의 제1 패턴의 상면을 나타낸 평면도이다. 상기 표시 장치는 제1 캡핑 패턴을 포함하지 않는 점을 제외하고 도 1a의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 간략히 하거나 생략한다.
도 2a를 참조하면, 상기 표시 장치는 베이스 기판(100), 제1 도전 패턴(CL1), 제1 절연층(120), 제1 패턴(PT1), 제1 필링 패턴(FP1), 제2 절연층(130) 및 제2 도전 패턴(CL2)을 포함한다.
상기 제1 도전 패턴(CL1)이 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 도전 패턴(CL1)이 형성된 상기 베이스 기판(100) 상에 제1 절연층(120)이 배치될 수 있다. 상기 제1 도전 패턴(CL1)을 노출 시키는 제1 콘택홀(CNT1)이 상기 제1 절연층(120)을 통해 형성될 수 있다. 상기 제1 패턴(PT1)이 상기 제1 콘택홀(CNT1)이 형성된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 필링 패턴(FP1)이 상기 제1 패턴(PT1)이 배치된 상기 제1 콘택홀(CNT1) 내부에 배치될 수 있다.
상기 제1 패턴(PT1)이 배치된 상기 제1 절연층(120) 상에 상기 제2 절연층(130)이 배치될 수 있다. 상기 제1 패턴(PT1)을 노출 시키는 제2 콘택홀(CNT2)이 상기 제2 절연층(130)을 통해 형성될 수 있다.
상기 제2 도전 패턴(CL2)이 상기 제2 콘택홀(CNT2)이 형성된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 도전 패턴(CL2)은 상기 제2 콘택홀(CNT2)을 통해 상기 제1 패턴(PT1)과 접촉할 수 있다.
도 2b를 참조하면, 상기 제1 패턴(PT1)이 상기 제2 도전 패턴(CL2)과 접촉하는 접촉면(도면의 빗금친 부분)이 도시된다. 상기 접촉면은 고리(ring) 형상일 수 있다. 상기 접촉면의 외곽(outer boundary)은 상기 제1 콘택홀(CNT1)의 상기 상단부의 둘레(도면의 점선 부분) 보다 작을 수 있다. 다른 예시적인 실시예들에 따르면, 상기 접촉면의 외곽은 상기 제1 콘택홀(CNT1)의 상기 상단부의 상기 둘레보다 크거나 같을 수도 있다.
본 실시예에 따르면, 상기 표시 장치의 상기 제1 패턴(PT1)이 상기 제2 도전 패턴(CL2)과 접촉하는 접촉면이 상기 고리 형상을 가지므로, 도 1의 표시 장치에 비해 접촉면이 작아 전류 유지 면에서 불리한 점이 있다. 그러나, 액정 표시 장치와 같이 전류 유지 보다 전압 유지가 상대적으로 중요한 경우, 별도의 제1 캡핑 패턴을 형성하지 않으므로 구조가 단순한 이점이 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 상기 표시 장치는 제2 패턴(PT2), 제2 필링 패턴(FP2) 및 제3 절연층(140)을 더 포함하는 점을 제외하고 도 2a의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 간략히 하거나 생략한다.
도 3을 참조하면, 상기 표시 장치는 베이스 기판(100), 제1 도전 패턴(CL1), 제1 절연층(120), 제1 패턴(PT1), 제1 필링 패턴(FP1), 제2 절연층(130), 제2 패턴(PT2), 제2 필링 패턴(FP2), 제3 절연층(140) 및 제2 도전 패턴(CL2)을 포함한다.
상기 제1 도전 패턴(CL1)이 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 도전 패턴(CL1)이 형성된 상기 베이스 기판(100) 상에 제1 절연층(120)이 배치될 수 있다. 상기 제1 도전 패턴(CL1)을 노출 시키는 제1 콘택홀(CNT1)이 상기 제1 절연층(120)을 통해 형성될 수 있다. 상기 제1 패턴(PT1)이 상기 제1 콘택홀(CNT1)이 형성된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 필링 패턴(FP1)이 상기 제1 패턴(PT1)이 배치된 상기 제1 콘택홀(CNT1) 내부에 배치될 수 있다. 상기 제1 패턴(PT1) 및 상기 제1 필링 패턴(FP1)이 배치된 상기 제1 절연층(120) 상에 제2 절연층(130)이 배치될 수 있다. 상기 제1 패턴(PT1)을 노출 시키는 제2 콘택홀(CNT2)이 상기 제2 절연층(130)을 통해 형성될 수 있다.
상기 제2 패턴(PT2)이 상기 제2 콘택홀(CNT2)이 형성된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 패턴(PT2)은 상기 제2 콘택홀(CNT2)을 통해 상기 제1 패턴(PT1)과 접촉할 수 있다. 상기 제2 패턴(PT2)은 상기 표시 장치의 화소를 구동하기 위한 신호를 전달하는 회로의 구성요소일 수 있다. 예를 들면, 상기 제2 패턴(PT2)은 신호 라인을 포함하는 제2 데이터 패턴의 일부일 수 있다.
상기 제2 필링 패턴(FP2)이 상기 제2 패턴(PT2)이 배치된 상기 제2 콘택홀(CNT2) 내부에 배치될 수 있다. 상기 제2 필링 패턴(FP2)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 필링 패턴(FP2)은 포토레지스트를 포함할 수 있다.
상기 제2 패턴(PT2) 및 상기 제2 필링 패턴(FP2)이 배치된 상기 제2 절연층(130) 상에 상기 제3 절연층(140)이 배치될 수 있다. 상기 제2 패턴(PT2)을 노출 시키는 제3 콘택홀(CNT3)이 상기 제3 절연층(140)을 통해 형성될 수 있다.
상기 제2 도전 패턴(CL2)이 상기 제3 콘택홀(CNT3)이 형성된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제2 도전 패턴(CL2)은 상기 제3 콘택홀(CNT3)을 통해 상기 제2 패턴(PT2)과 접촉할 수 있다.
상기 제1 내지 제3 콘택홀들(CNT1, CNT2, CNT3)은 각각 하단부가 상단부 보다 좁은 원뿔대 형상일 수 있다. 상기 제1 콘택홀(CNT1)은 상기 하단부에서 제1 폭을 갖는다. 상기 제1 폭은 약 2um(마이크로미터) 이하 일 수 있다. 상기 제2 콘택홀(CNT2)은 상기 하단부에서 제2 폭을 갖는다. 상기 제3 콘택홀(CNT3)은 상기 하단부에서 제3 폭을 갖는다. 상기 제2 폭은 상기 제1 폭 보다 크거나 같을 수 있다. 또한, 상기 제3 폭은 상기 제2 폭 보다 크거나 같을 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 상기 표시 장치는 제2 패턴(PT2), 제2 캡핑 패턴(CP2), 제2 필링 패턴(FP2) 및 제3 절연층(140)을 더 포함하는 점을 제외하고 도 1a의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 간략히 하거나 생략한다.
도 3을 참조하면, 상기 표시 장치는 베이스 기판(100), 제1 도전 패턴(CL1), 제1 절연층(120), 제1 패턴(PT1), 제1 캡핑 패턴(CP1), 제1 필링 패턴(FP1), 제2 절연층(130), 제2 패턴(PT2), 제2 캡핑 패턴(CP2), 제2 필링 패턴(FP2), 제3 절연층(140) 및 제2 도전 패턴(CL2)을 포함한다.
상기 제1 도전 패턴(CL1)이 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 도전 패턴(CL1)이 형성된 상기 베이스 기판(100) 상에 제1 절연층(120)이 배치될 수 있다. 상기 제1 도전 패턴(CL1)을 노출 시키는 제1 콘택홀(CNT1)이 상기 제1 절연층(120)을 통해 형성될 수 있다. 상기 제1 패턴(PT1)이 상기 제1 콘택홀(CNT1)이 형성된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 필링 패턴(FP1)이 상기 제1 패턴(PT1)이 배치된 상기 제1 콘택홀(CNT1) 내부에 배치될 수 있다. 상기 제1 캡핑 패턴(CP1)은 상기 제1 필링 패턴(FP1)이 배치된 상기 제1 패턴(PT1) 상에 배치될 수 있다. 상기 제1 캡핑 패턴(CP1)이 배치된 상기 제1 절연층(120) 상에 제2 절연층(130)이 배치될 수 있다. 상기 제1 캡핑 패턴(CP1)을 노출 시키는 제2 콘택홀(CNT2)이 상기 제2 절연층(130)을 통해 형성될 수 있다.
상기 제2 패턴(PT2)이 상기 제2 콘택홀(CNT2)이 형성된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 패턴(PT2)은 상기 제2 콘택홀(CNT2)을 통해 상기 제1 캡핑 패턴(CP1)과 접촉할 수 있다. 상기 제2 패턴(PT2)은 상기 표시 장치의 화소를 구동하기 위한 신호를 전달하는 회로의 구성요소일 수 있다. 예를 들면, 상기 제2 패턴(PT2)은 신호 라인을 포함하는 제2 데이터 패턴의 일부일 수 있다.
상기 제2 필링 패턴(FP2)이 상기 제2 패턴(PT2)이 배치된 상기 제2 콘택홀(CNT2) 내부에 배치될 수 있다. 상기 제2 필링 패턴(FP2)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 필링 패턴(FP2)은 포토레지스트를 포함할 수 있다.
상기 제2 캡핑 패턴(CP2)이 상기 제2 필링 패턴(FP2)이 배치된 상기 제2 패턴(PT2) 상에 배치될 수 있다. 상기 제2 캡핑 패턴(CP2)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 캡핑 패턴(CP2)이 배치된 상기 제2 절연층(130) 상에 상기 제3 절연층(140)이 배치될 수 있다. 상기 제2 패턴(PT2)을 노출 시키는 제3 콘택홀(CNT3)이 상기 제3 절연층(140)을 통해 형성될 수 있다.
상기 제2 도전 패턴(CL2)이 상기 제3 콘택홀(CNT3)이 형성된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제2 도전 패턴(CL2)은 상기 제3 콘택홀(CNT3)을 통해 상기 제2 캡핑 패턴(CP2)과 접촉할 수 있다.
상기 제1 내지 제3 콘택홀들(CNT1, CNT2, CNT3)은 각각 하단부가 상단부 보다 좁은 원뿔대 형상일 수 있다. 상기 제1 콘택홀(CNT1)은 상기 하단부에서 제1 폭을 갖는다. 상기 제1 폭은 약 2um(마이크로미터) 이하 일 수 있다. 상기 제2 콘택홀(CNT2)은 상기 하단부에서 제2 폭을 갖는다. 상기 제3 콘택홀(CNT3)은 상기 하단부에서 제3 폭을 갖는다. 상기 제2 폭은 상기 제1 폭 보다 크거나 같을 수 있다. 또한, 상기 제3 폭은 상기 제2 폭 보다 크거나 같을 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5를 참조하면, 상기 표시 장치는 베이스 기판(200), 버퍼층(210), 액티브 패턴(ACT), 제1 절연층(220), 게이트 전극(GE)을 포함하는 게이트 패턴, 제2 절연층(230), 제1 데이터 패턴, 제3 절연층(240), 제1 패턴(PT1)을 포함하는 제2 데이터 패턴, 제1 필링 패턴(FP1), 제1 캡핑 패턴(CP1), 제4 절연층(250), 컬러 필터(CF), 제5 절연층(260), 공통 전극(CE), 제6 절연층(270), 화소 전극(PE)을 포함한다.
상기 베이스 기판(200)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 상기 베이스 기판(200)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다.
상기 버퍼층(210)은 상기 베이스 기판(200) 상에 배치될 수 있다. 상기 버퍼층(210)은 상기 베이스 기판(200)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴을 수득하게 할 수 있다. 또한, 상기 버퍼층(210)은 상기 베이스 기판(200)의 표면이 균일하지 않을 경우, 상기 베이스 기판(200)의 표면의 평탄도를 향상시키는 역할을 수행할 수도 있다. 상기 버퍼층(210)은 실리콘 화합물을 사용하여 형성될 수 있다. 또한, 상기 버퍼층(210)은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 액티브 패턴(ACT)은 상기 버퍼층(210) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 불순물들이 각기 도핑된 소스 전극과 드레인 전극을 포함할 수 있으며, 상기 소스 및 드레인 영역들 사이에 제공되는 채널을 포함할 수 있다.
상기 제1 절연층(220)은 상기 액티브 패턴(ACT)이 배치된 상기 버퍼층(210) 상에 배치될 수 있다. 상기 제1 절연층(220)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
상기 게이트 패턴이 상기 제1 절연층(220) 상에 배치될 수 있다. 상기 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 게이트 패턴은 상기 액티브 패턴(ACT)과 중첩하는 상기 게이트 전극(GE) 및 게이트 라인과 같은 화소를 구동하기 위한 신호를 전달하는 신호 라인을 포함할 수 있다.
상기 제2 절연층(230)이 상기 게이트 패턴이 배치된 상기 제1 절연층(220) 상에 배치될 수 있다. 상기 제2 절연층(230)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
상기 제1 데이터 패턴(미도시)이 상기 제2 절연층(230) 상에 배치될 수 있다. 상기 제1 데이터 패턴은 상기 화소를 구동하기 위한 신호를 전달하는 신호 라인을 포함할 수 있다.
상기 제3 절연층(240)이 상기 제1 데이터 패턴이 형성된 상기 제2 절연층(230) 상에 배치될 수 있다. 상기 제3 절연층(240)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
제1 콘택홀(CNT1)이 상기 제1 내지 제3 절연층(220, 230, 240)을 통해 형성될 수 있다. 상기 제1 콘택홀(CNT1)은 상기 액티브 패턴(ACT)의 상기 드레인 전극을 노출시킬 수 있다. 상기 제1 콘택홀(CNT1)은 하단부가 상단부 보다 좁은 원뿔대 형상일 수 있다. 상기 제1 콘택홀(CNT1)은 상기 하단부에서 제1 폭을 갖는다. 상기 제1 폭은 약 2um(마이크로미터) 이하 일 수 있다.
상기 제2 데이터 패턴이 상기 제3 절연층(240) 상에 배치될 수 있다. 상기 제2 데이터 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 제2 데이터 패턴은 상기 제1 패턴(PT1)을 포함할 수 있다.
상기 제1 패턴(PT1)은 상기 제1 콘택홀(CNT1)을 통해 상기 제1 도전 패턴(CL1)과 접촉할 수 있다.
상기 제1 필링 패턴(FP1)이 상기 제1 패턴(PT1)이 배치된 상기 제1 콘택홀(CNT1) 내부에 배치될 수 있다. 상기 제1 필링 패턴(FP1)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 필링 패턴(FP1)은 포토레지스트를 포함할 수 있다.
상기 제1 필링 패턴(FP1)은 상기 제1 콘택홀(CNT1)에 의해 상기 제1 패턴(PT1)에 형성되는 함몰부(recess)를 채워, 상기 제1 캡핑 패턴(CP1)의 하면의 상기 제1 도전 패턴(CL1)으로부터의 높이를 높일 수 있다.
상기 제1 캡핑 패턴(CP1)은 상기 제1 필링 패턴(FP1)이 배치된 상기 제1 패턴(PT1) 상에 배치될 수 있다. 상기 제1 캡핑 패턴(CP1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제4 절연층(250)이 상기 제1 캡핑 패턴(CP1)이 배치된 상기 제3 절연층(240) 상에 배치될 수 있다. 상기 제4 절연층(250)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
상기 컬러 필터(CF)가 상기 제4 절연층(250) 상에 배치될 수 있다. 상기 컬러 필터(CF)는 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(300)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(300)는 각 화소에 대응하여 제공되며, 서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩되거나, 또는 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 이격될 수 있다.
상기 제5 절연층(260)이 상기 컬러 필터(CF)가 배치된 상기 제4 절연층(240) 상에 배치될 수 있다. 상기 제5 절연층(260)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
상기 공통 전극(CE)이 상기 제5 절연층(260) 상에 상기 컬러 필터(CF)와 중첩하게 배치될 수 있다. 상기 공통 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
상기 제6 절연층(270)이 상기 공통 전극(CE)이 배치된 상기 제5 절연층(260) 상에 배치될 수 있다. 상기 제6 절연층(270)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
제2 콘택홀(CNT2)이 상기 제5 내지 제7 절연층들(250, 260, 270)을 통해 형성될 수 있다. 상기 제2 콘택홀(CNT2)은 상기 제1 캡핑 패턴(CP1)을 노출시킬 수 있다. 상기 제2 콘택홀(CNT2)은 하단부가 상단부 보다 좁은 원뿔대 형상일 수 있다. 상기 제2 콘택홀(CNT2)은 상기 하단부에서 제2 폭을 갖는다. 상기 제2 콘택홀(CP1)은 상기 제1 콘택홀(CP1)과 중첩하도록 배치될 수 있다. 또한, 상기 제2 콘택홀(CP1)의 상기 제2 폭은 상기 제1 콘택홀(CP1)의 상기 제1 폭 보다 크거나 같을 수 있다.
상기 화소 전극(PE)이 상기 제7 절연층(270) 상에 배치될 수 있다. 상기 화소 전극(PE)은 상기 제2 콘택홀(CNT2)을 통해 상기 제1 캡핑 패턴(CP1)과 전기적으로 연결될 수 있다.
도시하지 않았으나, 상기 표시 장치는 상기 베이스 기판과 대향하는 대향 기판 및 상기 대향 기판과 상기 베이스 기판 사이에 배치되는 액정층을 더 포함할 수 있다.
도 6는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 상기 표시 장치는 제1 캡핑 패턴을 포함하지 않는 점을 제외하고 도 6의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 간략히 하거나 생략한다.
도 6을 참조하면, 상기 표시 장치는 베이스 기판(200), 버퍼층(210), 액티브 패턴(ACT), 제1 절연층(220), 게이트 전극(GE)을 포함하는 게이트 패턴, 제2 절연층(230), 제1 데이터 패턴, 제3 절연층(240), 제1 패턴(PT1)을 포함하는 제2 데이터 패턴, 제1 필링 패턴(FP1), 제4 절연층(250), 컬러 필터(CF), 제5 절연층(260), 공통 전극(CE), 제6 절연층(270), 화소 전극(PE)을 포함한다.
상기 버퍼층(210)은 상기 베이스 기판(200) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 상기 버퍼층(210) 상에 배치될 수 있다. 상기 제1 절연층(220)은 상기 액티브 패턴(ACT)이 배치된 상기 버퍼층(210) 상에 배치될 수 있다. 상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴이 상기 제1 절연층(220) 상에 배치될 수 있다. 상기 제2 절연층(230)이 상기 게이트 패턴이 배치된 상기 제1 절연층(220) 상에 배치될 수 있다. 상기 제1 데이터 패턴(미도시)이 상기 제2 절연층(230) 상에 배치될 수 있다. 상기 제3 절연층(240)이 상기 제1 데이터 패턴이 형성된 상기 제2 절연층(230) 상에 배치될 수 있다. 제1 콘택홀(CNT1)이 상기 제1 내지 제3 절연층(220, 230, 240)을 통해 형성될 수 있다.
상기 제1 패턴(PT1)을 포함하는 상기 제2 데이터 패턴이 상기 제3 절연층(240) 상에 배치될 수 있다. 상기 제1 패턴(PT1)은 상기 제1 콘택홀(CNT1)을 통해 상기 제1 도전 패턴(CL1)과 접촉할 수 있다. 상기 제1 필링 패턴(FP1)이 상기 제1 패턴(PT1)이 배치된 상기 제1 콘택홀(CNT1) 내부에 배치될 수 있다.
상기 제4 절연층(250)이 상기 제1 패턴(PT1)이 배치된 상기 제3 절연층(240) 상에 배치될 수 있다. 상기 컬러 필터(CF)가 상기 제4 절연층(250) 상에 배치될 수 있다. 상기 제5 절연층(260)이 상기 컬러 필터(CF)가 배치된 상기 제4 절연층(240) 상에 배치될 수 있다. 상기 공통 전극(CE)이 상기 제5 절연층(260) 상에 배치될 수 있다. 상기 제6 절연층(270)이 상기 공통 전극(CE)이 배치된 상기 제5 절연층(260) 상에 배치될 수 있다.
제2 콘택홀(CNT2)이 상기 제5 내지 제7 절연층들(250, 260, 270)을 통해 형성될 수 있다. 상기 제2 콘택홀(CNT2)은 상기 제1 패턴(PT1)을 노출시킬 수 있다. 상기 제2 콘택홀(CNT2)은 하단부가 상단부 보다 좁은 원뿔대 형상일 수 있다. 상기 제2 콘택홀(CNT2)은 상기 하단부에서 제2 폭을 갖는다. 상기 제2 콘택홀(CP1)은 상기 제1 콘택홀(CP1)과 중첩하도록 배치될 수 있다. 또한, 상기 제2 콘택홀(CP1)의 상기 제2 폭은 상기 제1 콘택홀(CP1)의 상기 제1 폭 보다 크거나 같을 수 있다.
상기 화소 전극(PE)이 상기 제7 절연층(270) 상에 배치될 수 있다. 상기 화소 전극(PE)은 상기 제2 콘택홀(CNT2)을 통해 상기 제1 패턴(PT1)과 전기적으로 연결될 수 있다.
도시하지 않았으나, 상기 표시 장치는 상기 베이스 기판과 대향하는 대향 기판 및 상기 대향 기판과 상기 베이스 기판 사이에 배치되는 액정층을 더 포함할 수 있다.
도 7a 내지 도 7i는 도 1a의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 베이스 기판(100) 상에 제1 도전 패턴(CL1)을 형성할 수 있다. 상기 제1 도전 패턴(CL1)이 형성된 상기 베이스 기판(100) 상에 제1 절연층(120)이 형성될 수 있다.
제1 콘택홀(CNT1)이 상기 제1 절연층(120)을 통해 형성될 수 있다. 상기 제1 콘택홀(CNT1)은 상기 제1 절연층(120) 상에 포토레지스트 층을 형성한 후, 마스크를 이용하여 상기 포토레지스트 층을 노광 및 현상한 후, 상기 제1 절연층(120)을 부분적으로 식각하여 형성될 수 있다.
도 7b를 참조하면, 상기 제1 콘택홀(CNT1)이 형성된 상기 제1 절연층(120) 상에 제1 패턴 층(PT1a)을 형성할 수 있다.
도 7c를 참조하면, 상기 제1 패턴 층(PT1a) 상에 제1 필링 패턴 층(FP1a)을 형성할 수 있다. 상기 제1 필링 패턴 층(FP1a)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 필링 패턴 층(FP1a)은 네거티브 타입의 포토레지스트를 상기 제1 패턴 층(PT1a) 상에 도포하여 형성할 수 있다. 상기 제1 필링 패턴 층(FP1a)은 상기 제1 콘택홀(CNT1)에 의해 상기 제1 패턴 층(PT1a)에 형성되는 함몰부(recess)를 채울 수 있을 정도의 두께로 형성하면 충분하다.
도 7d를 참조하면, 상기 제1 필링 패턴 층(FP1a)의 일부를 제거하여, 제1 필링 패턴(FP1)을 형성할 수 있다. 상기 제1 필링 패턴 층(FP1a)이 네거티브 타입의 포토레지스트를 포함하는 경우, 별도의 노광 공정을 거치지 않고, 현상 공정을 진행하여, 상기 제1 필링 패턴(FP1)을 제외한 상기 제1 필링 패턴 층(FP1a)의 상부를 제거할 수 있다.
한편, 다른 예시적인 실시예들에 따르면, 상기 제1 필링 패턴 층(FP1a)에 대해 마스크를 이용하여 별도의 노광 공정을 거친 후, 현상 공정을 진행하여 상기 제1 필링 패턴(FP1)을 형성하는 것도 가능하다.
도 7e를 참조하면, 상기 제1 필링 패턴(FP1)이 형성된 상기 제1 패턴 층(PT1a) 상에 제1 캡핑 패턴 층(CP1a)을 형성할 수 있다.
도 7f를 참조하면, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여, 제1 캡핑 패턴 층(CP1a) 및 상기 제1 패턴 층(PT1a)을 동시에 패터닝하여, 상기 제1 캡핑 패턴(CP1) 및 상기 제1 패턴(PT1)을 수득할 수 있다.
도 7g를 참조하면, 상기 제1 캡핑 패턴(CP1)이 형성된 상기 제1 절연층(120) 상에 제2 절연층(130)을 형성할 수 있다. 상기 제2 절연층(130) 상에 포토레지스트 층(PR)을 형성할 수 있다. 이후, 마스크를 이용하여 상기 포토레지스트 층(PR)을 노광 및 현상하여, 제2 콘택홀이 형성될 상기 제2 절연층(130)의 부분을 노출시킬 수 있다. 이때 상기 제2 콘택홀(CNT2)을 형성하기 위한 상기 마스크의 패턴 형상의 크기는 상기 제1 콘택홀(CNT1)을 형성하기 위한 마스크의 패턴 형상의 크기보다 크거나 같을 수 있다.
도 7h를 참조하면, 상기 포토레지스트 층(PR)을 이용하여 상기 제2 절연층(130)의 일부를 식각하여 제2 콘택홀(CNT2)을 형성할 수 있다.
도 7i를 참조하면, 상기 제2 콘택홀(CNT2)이 형성된 상기 제2 절연층(130) 상에 제2 도전 패턴(CL2)을 형성할 수 있다. 이후, 상기 베이스 기판(100)에 대향하는 대향 기판과 상기 베이스 기판(100) 사이에 액정층을 형성하여, 상기 표시 장치를 제조할 수 있다.
도 8a 내지 도 8f는 도 2a의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 상기 제조 방법은 제1 캡핑 패턴을 형성하지 않는 것을 제외하고, 도 7a 내지 도 7i의 제조 방법과 실질적으로 동일할 수 있다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
도 8a를 참조하면, 베이스 기판(100) 상에 제1 도전 패턴(CL1)을 형성할 수 있다. 상기 제1 도전 패턴(CL1)이 형성된 상기 베이스 기판(100) 상에 제1 절연층(120)이 형성될 수 있다. 제1 콘택홀(CNT1)이 상기 제1 절연층(120)을 통해 형성될 수 있다. 상기 제1 콘택홀(CNT1)이 형성된 상기 제1 절연층(120) 상에 제1 패턴(PT1)을 형성할 수 있다.
상기 제1 패턴(PT1)은 상기 제1 절연층(120) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝함으로써, 상기 제1 패턴(PT1)을 수득할 수 있다.
도 8b를 참조하면, 상기 제1 패턴 층(PT1a) 상에 제1 필링 패턴 층(FP1a)을 형성할 수 있다.
도 8c를 참조하면, 상기 제1 필링 패턴 층(FP1a)의 일부를 제거하여, 제1 필링 패턴(FP1)을 형성할 수 있다.
도 8d를 참조하면, 상기 제1 필링 패턴(FP1)이 형성된 상기 제1 절연층(120) 상에 제2 절연층(130)을 형성할 수 있다. 상기 제2 절연층(130) 상에 포토레지스트 층(PR)을 형성할 수 있다. 이후, 마스크를 이용하여 상기 포토레지스트 층(PR)을 노광 및 현상하여, 제2 콘택홀이 형성될 상기 제2 절연층(130)의 부분을 노출시킬 수 있다.
도 8e를 참조하면, 상기 포토레지스트 층(PR)을 이용하여 상기 제2 절연층(130)의 일부를 식각하여 제2 콘택홀(CNT2)을 형성할 수 있다.
도 8f를 참조하면, 상기 제2 콘택홀(CNT2)이 형성된 상기 제2 절연층(130) 상에 제2 도전 패턴(CL2)을 형성할 수 있다. 이후, 상기 베이스 기판(100)에 대향하는 대향 기판과 상기 베이스 기판(100) 상이에 액정층을 형성하여, 상기 표시 장치를 제조할 수 있다.
도 9a 내지 도 9j는 도 5의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9a를 참조하면, 베이스 기판(200) 상에 버퍼층(210)이 형성될 수 있다. 상기 버퍼층(210)은 스핀 코팅(spin coating) 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 프린팅(printing) 공정 등을 이용하여 수득될 수 있다.
이후, 액티브 패턴(ACT)이 상기 버퍼층(210) 상에 형성될 수 있다.
상기 액티브 패턴(ACT)은 상기 버퍼층(210) 상에 반도체층(도시되지 않음)을 형성한 후, 상기 반도체층을 패터닝하여 상기 버퍼층(210) 상에 예비 액티브 패턴(도시되지 않음)을 형성할 수 있다. 후속하여, 상기 예비 액티브 패턴에 대해 결정화 공정을 수행함으로써, 상기 버퍼층(210) 상에 액티브 패턴을 형성할 수 있다. 여기서, 상기 반도체층은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다. 상기 반도체층이 아몰퍼스 실리콘을 포함할 경우, 상기 액티브 패턴은 폴리실리콘으로 구성될 수 있다. 또한, 상기 예비 액티브 패턴으로부터 상기 액티브 패턴을 수득하기 위한 결정화 공정은 레이저 조사 공정, 열처리 공정, 촉매를 이용하는 열처리 공정 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 반도체층 및/또는 상기 예비 액티브 패턴을 형성한 다음, 상기 반도체층 및/또는 상기 예비 액티브 패턴에 대하여 탈수소 공정을 수행할 수 있다. 이러한 탈수소 공정에 따라 상기 반도체층 및/또는 상기 예비 액티브 패턴 내의 수소 원자들의 농도를 감소시킬 수 있으므로, 결과적으로 액티브 패턴의 전기적인 특성을 향상시킬 수 있다.
상기 액티브 패턴(ACT)이 형성된 상기 버퍼층(210) 상에 제1 절연층(220)을 형성할 수 있다. 상기 제1 절연층(220)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
이후, 게이트 전극(GE)을 포함하는 게이트 패턴이 상기 제1 절연층(220) 상에 형성될 수 있다. 상기 제1 절연층(220) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝함으로써, 상기 게이트 패턴을 수득할 수 있다. 여기서, 상기 도전막은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다.
제2 절연층(230)이 상기 게이트 패턴이 형성된 상기 제1 절연층(220) 상에 형성될 수 있다. 제1 데이터 패턴(미도시)이 상기 제2 절연층(230) 상에 형성될 수 있다. 제3 절연층(240)이 상기 제1 데이터 패턴이 형성된 상기 제2 절연층(230) 상에 배치될 수 있다. 제1 콘택홀(CNT1)이 상기 제1 내지 제3 절연층(220, 230, 240)을 통해 형성될 수 있다.
도 9b를 참조하면, 상기 제1 콘택홀(CNT1)이 형성된 상기 제3 절연층(240) 상에 제1 패턴 층(PT1a)을 형성할 수 있다.
도 9c를 참조하면, 상기 제1 패턴 층(PT1a) 상에 제1 필링 패턴 층(FP1a)을 형성할 수 있다. 상기 제1 필링 패턴 층(FP1a)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 필링 패턴 층(FP1a)은 네거티브 타입의 포토레지스트를 상기 제1 패턴 층(PT1a) 상에 도포하여 형성할 수 있다. 상기 제1 필링 패턴 층(FP1a)은 상기 제1 콘택홀(CNT1)에 의해 상기 제1 패턴 층(PT1a)에 형성되는 함몰부(recess)를 채울 수 있을 정도의 두께로 형성하면 충분하다.
도 9d를 참조하면, 상기 제1 필링 패턴 층(FP1a)의 일부를 제거하여, 제1 필링 패턴(FP1)을 형성할 수 있다. 상기 제1 필링 패턴 층(FP1a)이 네거티브 타입의 포토레지스트를 포함하는 경우, 별도의 노광 공정을 거치지 않고, 현상 공정을 진행하여, 상기 제1 필링 패턴(FP1)을 제외한 상기 제1 필링 패턴 층(FP1a)의 상부를 제거할 수 있다.
한편, 다른 예시적인 실시예들에 따르면, 상기 제1 필링 패턴 층(FP1a)에 대해 마스크를 이용하여 별도의 노광 공정을 거친 후, 현상 공정을 진행하여 상기 제1 필링 패턴(FP1)을 형성하는 것도 가능하다.
도 9e를 참조하면, 상기 제1 필링 패턴(FP1)이 형성된 상기 제1 패턴 층(PT1a) 상에 제1 캡핑 패턴 층(CP1a)을 형성할 수 있다.
도 9f를 참조하면, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여, 제1 캡핑 패턴 층(CP1a) 및 상기 제1 패턴 층(PT1a)을 동시에 패터닝하여, 상기 제1 캡핑 패턴(CP1) 및 상기 제1 패턴(PT1)을 수득할 수 있다.
도 9g를 참조하면, 상기 제1 캡핑 패턴(CP1)이 형성된 상기 제3 절연층(240) 상에 제4 절연층(250)을 형성할 수 있다. 컬러 필터(CF)가 상기 제4 절연층(250) 상에 형성될 수 있다. 제5 절연층(260)이 상기 컬러 필터(CF)가 형성된 상기 제4 절연층(240) 상에 형성될 수 있다. 공통 전극(CE)이 상기 제5 절연층(260) 상에 상기 컬러 필터(CF)와 중첩하게 형성될 수 있다. 제6 절연층(270)이 상기 공통 전극(CE)이 형성된 상기 제5 절연층(260) 상에 형성될 수 있다.
도 9h를 참조하면, 상기 제6 절연층(270) 상에 포토레지스트 층(PR)을 형성할 수 있다. 이후, 마스크를 이용하여 상기 포토레지스트 층(PR)을 노광 및 현상하여, 제2 콘택홀이 형성될 상기 제5 절연층(270)의 부분을 노출시킬 수 있다. 이때 상기 제2 콘택홀(CNT2)을 형성하기 위한 상기 마스크의 패턴 형상의 크기는 상기 제1 콘택홀(CNT1)을 형성하기 위한 마스크의 패턴 형상의 크기보다 크거나 같을 수 있다.
도 9i를 참조하면, 상기 포토레지스트 층(PR)을 이용하여 상기 제4 내지 6 절연층들(250, 260, 270)의 일부를 식각하여 제2 콘택홀(CNT2)을 형성할 수 있다.
도 9j를 참조하면, 상기 제2 콘택홀(CNT2)이 형성된 상기 제7 절연층(270) 상에 화소 전극(PE)을 형성할 수 있다. 이후, 상기 베이스 기판(200)에 대향하는 대향 기판과 상기 베이스 기판(200) 사이에 액정층을 형성하여, 상기 표시 장치를 제조할 수 있다.
본 실시예에 따르면, 상기 제1 필링 패턴(FP1)은 별도의 노광 공정 없이, 단순히 포토레지스트 층을 형성한 후, 이를 현상하여 형성할 수 있고, 상기 제1 캡핑 패턴(CP1)은 상기 제1 패턴(PT1)과 함께 패터닝 되므로, 별도의 추가 공정을 최소화 할 수 있다.
도 10a 내지 도 10i는 도 6의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 상기 제조 방법은 제1 캡핑 패턴을 형성하지 않는 것을 제외하고, 도 9a 내지 도 9j의 제조 방법과 실질적으로 동일할 수 있다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
도 10a를 참조하면, 베이스 기판(200) 상에 버퍼층(210)이 형성될 수 있다. 액티브 패턴(ACT)이 상기 버퍼층(210) 상에 형성될 수 있다. 상기 액티브 패턴(ACT)이 형성된 상기 버퍼층(210) 상에 제1 절연층(220)을 형성할 수 있다. 게이트 전극(GE)을 포함하는 게이트 패턴이 상기 제1 절연층(220) 상에 형성될 수 있다. 제2 절연층(230)이 상기 게이트 패턴이 형성된 상기 제1 절연층(220) 상에 형성될 수 있다. 제1 데이터 패턴(미도시)이 상기 제2 절연층(230) 상에 형성될 수 있다. 제3 절연층(240)이 상기 제1 데이터 패턴이 형성된 상기 제2 절연층(230) 상에 배치될 수 있다. 제1 콘택홀(CNT1)이 상기 제1 내지 제3 절연층(220, 230, 240)을 통해 형성될 수 있다.
도 10b를 참조하면, 상기 제1 콘택홀(CNT1)이 형성된 상기 제3 절연층(240) 상에 제1 패턴(PT1)을 형성할 수 있다. 상기 제1 패턴(PT1)은 상기 제3 절연층(240) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝함으로써, 상기 제1 패턴(PT1)을 수득할 수 있다.
도 10c를 참조하면, 상기 제1 패턴 층(PT1a) 상에 제1 필링 패턴 층(FP1a)을 형성할 수 있다.
도 10d를 참조하면, 상기 제1 필링 패턴 층(FP1a)의 일부를 제거하여, 제1 필링 패턴(FP1)을 형성할 수 있다.
도 10e를 참조하면, 상기 제1 필링 패턴(FP1)이 형성된 상기 제3 절연층(240) 상에 제4 절연층(250)을 형성할 수 있다. 컬러 필터(CF)가 상기 제4 절연층(250) 상에 형성될 수 있다. 제5 절연층(260)이 상기 컬러 필터(CF)가 형성된 상기 제4 절연층(240) 상에 형성될 수 있다. 공통 전극(CE)이 상기 제5 절연층(260) 상에 상기 컬러 필터(CF)와 중첩하게 형성될 수 있다. 제6 절연층(270)이 상기 공통 전극(CE)이 형성된 상기 제5 절연층(260) 상에 형성될 수 있다.
도 10f를 참조하면, 상기 제6 절연층(270) 상에 포토레지스트 층(PR)을 형성할 수 있다. 이후, 마스크를 이용하여 상기 포토레지스트 층(PR)을 노광 및 현상하여, 제2 콘택홀이 형성될 상기 제5 절연층(270)의 부분을 노출시킬 수 있다. 이때 상기 제2 콘택홀(CNT2)을 형성하기 위한 상기 마스크의 패턴 형상의 크기는 상기 제1 콘택홀(CNT1)을 형성하기 위한 마스크의 패턴 형상의 크기보다 크거나 같을 수 있다.
도 10g를 참조하면, 상기 포토레지스트 층(PR)을 이용하여 상기 제4 내지 6 절연층들(250, 260, 270)의 일부를 식각하여 제2 콘택홀(CNT2)을 형성할 수 있다.
도 10h를 참조하면, 잔류하는 상기 포토레지스트 층(PR)을 제거할 수 있다.
도 10i를 참조하면, 상기 제2 콘택홀(CNT2)이 형성된 상기 제7 절연층(270) 상에 화소 전극(PE)을 형성할 수 있다. 이후, 상기 베이스 기판(200)에 대향하는 대향 기판과 상기 베이스 기판(200) 사이에 액정층을 형성하여, 상기 표시 장치를 제조할 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 콘택홀(CNT1) 및 상기 제2 콘택홀이 서로 중첩되도록 배치되므로, 콘택홀들이 서로 중첩하지 않는 구조에 비해, 콘택홀에 의해 영상이 표시 되지 않는 비개구부의 영역을 최소화하여, 개구율을 향상시킬 수 있다. 이에 따라, 하나의 화소의 크기가 상대적으로 작은 고해상도 표시 장치를 구현할 수 있다.
또한, 상기 제1 필링 패턴이 상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 상기 함몰부를 채우므로, 상기 제1 캡핑 패턴이 비교적 평탄하게 형성될 수 있다. 이에 따라, 상기 제2 도전 패턴이 상기 제1 콘택홀에 중첩하는 상기 제2 콘택홀(CNT2)을 통해 상기 제1 캡핑 패턴과 접촉하는 면적을 확보할 수 있다.
또한, 상기 제1 콘택홀의 상기 제1 폭은 상기 제2 콘택홀의 상기 제2 폭 보다 작거나 같고, 상기 제1 폭은 약 2um(마이크로미터)이하 일 수 있으므로, 콘택홀에 의해 영상이 표시 되지 않는 비개구부의 영역을 최소화할 수 있다.
또한, 상기 제2 콘택홀을 형성하기 위해, 상기 제2 절연층의 일부를 제거할 때, 상기 제1 필링 패턴에 의해, 상기 제1 캡핑 패턴의 상면이 충분히 높이 위치하므로, 상기 제1 필링 패턴이 존재하지 않는 구조에 비해, 상기 제1 캡핑 패턴을 노출하기 위해, 상기 제2 절연층을 식각하는 정도가 작다. 이에 따라, 상기 제2 절연층의 오버 에칭(over etching)에 의해 패턴(예를 들면, 상기 제1 캡핑 패턴 또는 상기 제1 패턴)이 손상될 염려가 낮다.
또한, 상기 제1 필링 패턴은 별도의 노광 공정 없이, 단순히 포토레지스트 층을 형성한 후, 이를 현상하여 형성할 수 있고, 상기 제1 캡핑 패턴은 상기 제1 패턴과 함께 패터닝 되므로, 별도의 추가 공정을 최소화 할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 120: 제1 절연층
130: 제2 절연층 130: 제2 절연층
CL1: 제1 도전 패턴 PT1: 제1 패턴
FP1: 제1 필링 패턴 CP1: 제1 캡핑 패턴

Claims (20)

  1. 베이스 기판;
    제1 도전 패턴;
    상기 제1 도전 패턴이 배치된 상기 베이스 기판 상에 배치되고, 제1 콘택홀이 형성된 제1 절연층;
    상기 제1 절연층 상에 배치되어 상기 제1 콘택홀을 통해 상기 제1 도전 패턴과 접촉하는 제1 패턴;
    상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 함몰부 내에 배치되는 제1 필링 패턴;
    상기 제1 패턴 및 상기 제1 절연층 상에 배치되고, 상기 제1 콘택홀과 중첩하는 제2 콘택홀이 형성된 제2 절연층; 및
    상기 제2 콘택홀을 통해 상기 제1 패턴과 전기적으로 연결되는 제2 도전 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 콘택홀 및 상기 제2 콘택홀은 각각 하단부가 상단부보다 좁은 원뿔대 형상을 갖고, 상기 제1 콘택홀은 하단부에서 제1 폭을 갖고, 상기 제2 콘택홀은 하단부에서 제2 폭을 갖고,
    상기 제2 폭이 상기 제1 폭 보다 크거나 같은 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 폭은 2um(마이크로미터) 이하인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 필링 패턴은 포토레지스트를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 패턴과 상기 제2 도전 패턴이 접촉하는 접촉면은 고리(ring) 형상인 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 필링 패턴과 상기 제2 도전 패턴 사이에 위치하고, 상기 제1 패턴, 상기 제1 필링 패턴 및 상기 제2 도전 패턴과 접촉하는 제1 캡핑 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 캡핑 패턴과 상기 제2 도전 패턴이 접촉하는 접촉면은 원형인 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 접촉면은 상기 제1 콘택홀의 상단부의 둘레 보다 작은 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 도전 패턴은 박막 트랜지스터의 일부를 포함하고,
    상기 제2 도전 패턴은 화소 전극을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서,
    상기 화소 전극과 상기 제2 절연층 사이에 배치되는 컬러 필터를 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 컬러 필터와 상기 화소 전극 사이에 배치되는 공통 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 베이스 기판;
    제1 도전 패턴;
    상기 제1 도전 패턴이 배치된 상기 베이스 기판 상에 배치되고, 제1 콘택홀이 형성된 제1 절연층;
    상기 제1 절연층 상에 배치되어 상기 제1 콘택홀을 통해 상기 제1 도전 패턴과 접촉하는 제1 패턴;
    상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 함몰부 내에 배치되는 제1 필링 패턴;
    상기 제1 패턴 및 상기 제1 절연층 상에 배치되고, 상기 제1 콘택홀과 중첩하는 제2 콘택홀이 형성된 제2 절연층;
    상기 제2 절연층 상에 배치되어 상기 제2 콘택홀을 통해 상기 제1 패턴과 접촉하는 제2 패턴;
    상기 제2 콘택홀에 의해 상기 제2 패턴에 형성되는 함몰부 내에 배치되는 제2 필링 패턴;
    상기 제2 패턴 및 상기 제2 절연층 상에 배치되고, 상기 제2 콘택홀과 중첩하는 제3 콘택홀이 형성된 제3 절연층; 및
    상기 제3 콘택홀을 통해 상기 제2 패턴과 전기적으로 연결되는 제2 도전 패턴을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 내지 제3 콘택홀들은 각각 하단부가 상단부보다 좁은 원뿔대 형상을 갖고, 상기 제1 콘택홀은 하단부에서 제1 폭을 갖고, 상기 제2 콘택홀은 하단부에서 제2 폭을 갖고, 상기 제3 콘택홀은 하단부에서 제3 폭을 갖고,
    상기 제2 폭이 상기 제1 폭 보다 크거나 같고, 상기 제3 폭이 상기 제2 폭보다 크거나 같은 것을 특징으로 하는 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 필링 패턴과 상기 제2 패턴 사이에 위치하고, 상기 제1 패턴, 상기 제1 필링 패턴 및 상기 제2 패턴과 접촉하는 제1 캡핑 패턴; 및
    상기 제2 필링 패턴과 상기 제2 도전 패턴 사이에 위치하고, 상기 제2 패턴, 상기 제2 필링 패턴 및 상기 제2 도전 패턴과 접촉하는 제2 캡핑 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 베이스 기판 상에 제1 도전 패턴을 형성하는 단계;
    상기 제1 도전 패턴이 형성된 상기 베이스 기판 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층에 상기 제1 도전 패턴을 노출시키는 제1 콘택홀을 형성하는 단계;
    상기 제1 절연층 상에 제1 콘택홀을 통해 상기 제1 도전 패턴과 접촉하는 제1 패턴을 형성하는 단계;
    상기 제1 콘택홀에 의해 상기 제1 패턴에 형성되는 함몰부 내에 제1 필링 패턴을 형성하는 단계;
    상기 제1 필링 패턴 및 상기 제1 패턴이 형성된 상기 제1 절연층 상에 제2 절연층을 형성하는 단계;
    상기 제2 절연층에 상기 1 콘택홀과 중첩하는 제2 콘택홀을 형성하는 단계; 및
    상기 제2 절연층 상에 상기 제2 콘택홀을 통해 상기 제1 패턴과 전기적으로 연결되는 제2 도전 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 콘택홀 및 상기 제2 콘택홀은 각각 하단부가 상단부보다 좁은 원뿔대 형상을 갖고, 상기 제1 콘택홀은 하단부에서 제1 폭을 갖고, 상기 제2 콘택홀은 하단부에서 제2 폭을 갖고,
    상기 제2 폭이 상기 제1 폭 보다 크거나 같은 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제1 폭은 2um(마이크로미터) 이하인 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제15 항에 있어서,
    상기 제1 필링 패턴을 형성하는 단계는,
    상기 제1 패턴 및 상기 제1 절연층 상에 네거티브 타입의 포토레지스트를 도포하는 단계; 및
    상기 포토레지스트를 현상하여, 상기 제1 필링 패턴을 구성하는 부분을 제외한 상기 포토레지스트의 부분을 제거하여, 상기 제1 필링 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 제1 필링 패턴과 상기 제2 도전 패턴 사이에 제1 캡핑 패턴을 형성하는 단계를 더 포함하고,
    상기 제1 패턴을 형성하는 단계, 상기 제1 필링 패턴을 형성하는 단계 및 상기 제1 캡핑 패턴을 형성하는 단계는
    상기 제1 절연층 상에 제1 패턴 층을 형성하는 단계;
    상기 제1 콘택홀에 의해 상기 제1 패턴 층에 형성되는 함몰부 내에 상기 제1 필링 패턴을 형성하는 단계;
    상기 제1 필링 패턴이 형성된 상기 제1 패턴 층 상에 제1 캡핑 층을 형성하는 단계; 및
    상기 제1 패턴 층과 상기 제1 캡핑 층을 동시에 패터닝 하여 상기 제1 패턴과 상기 제1 캡핑 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제15 항에 있어서,
    상기 제2 도전 패턴과 상기 제1 절연층 사이에 배치되는 컬러 필터를 형성하는 단계를 더 포함하고,
    상기 제1 도전 패턴은 박막 트랜지스터의 일부를 포함하고,
    상기 제2 도전 패턴은 화소 전극을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020160124231A 2016-09-27 2016-09-27 표시 장치 및 이의 제조 방법 KR20180034777A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160124231A KR20180034777A (ko) 2016-09-27 2016-09-27 표시 장치 및 이의 제조 방법
US15/686,462 US10631417B2 (en) 2016-09-27 2017-08-25 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160124231A KR20180034777A (ko) 2016-09-27 2016-09-27 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180034777A true KR20180034777A (ko) 2018-04-05

Family

ID=61685991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160124231A KR20180034777A (ko) 2016-09-27 2016-09-27 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10631417B2 (ko)
KR (1) KR20180034777A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036126A (ko) * 2018-09-27 2020-04-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060594A (ko) 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 패널
KR20200067284A (ko) 2018-12-03 2020-06-12 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329781A (ja) 2001-04-27 2002-11-15 Tokyo Ohka Kogyo Co Ltd 微細ホールの埋込方法
TWI278696B (en) * 2002-09-10 2007-04-11 Obayashiseikou Co Ltd Active matrix type vertically aligned mode liquid crystal display and driving method thereof
KR20150018728A (ko) * 2013-08-09 2015-02-24 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20150037105A (ko) * 2013-09-30 2015-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN104880871B (zh) * 2015-06-23 2018-05-11 合肥鑫晟光电科技有限公司 显示面板和显示装置
JP2017044915A (ja) * 2015-08-27 2017-03-02 株式会社ジャパンディスプレイ 液晶表示装置
CN105161505B (zh) * 2015-09-28 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
TWI599023B (zh) * 2016-03-14 2017-09-11 友達光電股份有限公司 畫素結構與其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036126A (ko) * 2018-09-27 2020-04-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10756152B2 (en) 2018-09-27 2020-08-25 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
US10631417B2 (en) 2020-04-21
US20180092225A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
JP5129228B2 (ja) アレイ基板及びこれの製造方法
US9274368B2 (en) COA substrate, method for fabricating the same and display device
US8735916B2 (en) Pixel structure and manufacturing method thereof
JP4740203B2 (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
EP3054483B1 (en) Array substrate, manufacturing method therefor, and display apparatus
US9613986B2 (en) Array substrate and its manufacturing method, display device
US9865623B2 (en) Array substrate and manufacturing method thereof, and display device
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
US10204928B2 (en) Display substrate, liquid crystal display panel and display apparatus having the same, and fabricating method thereof
WO2017024640A1 (zh) 阵列基板及其制造方法
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
JP2011070194A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
KR20180034777A (ko) 표시 장치 및 이의 제조 방법
US9494837B2 (en) Manufacturing method of TFT array substrate, TFT array substrate and display device
TWI390311B (zh) 顯示裝置及其製造方法
US20090135347A1 (en) Display device and manufacturing method thereof
WO2022222404A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
JP2013092613A (ja) 液晶表示装置及びその製造方法
TWI471672B (zh) 顯示面板的畫素結構及其製造方法
WO2015096393A1 (zh) 阵列基板及其制造方法、显示装置
TWI540645B (zh) 畫素結構與其製造方法
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置
TW201017302A (en) Thin film transistor substrate, display panel, display apparatus and manufacturing methods thereof