CN105374881A - 氧化物半导体薄膜晶体管及其制造方法 - Google Patents

氧化物半导体薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN105374881A
CN105374881A CN201410682479.1A CN201410682479A CN105374881A CN 105374881 A CN105374881 A CN 105374881A CN 201410682479 A CN201410682479 A CN 201410682479A CN 105374881 A CN105374881 A CN 105374881A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
drain electrode
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410682479.1A
Other languages
English (en)
Other versions
CN105374881B (zh
Inventor
吕雅茹
吴国伟
曹文光
苏正芳
高金字
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chunghwa Picture Tubes Ltd
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Publication of CN105374881A publication Critical patent/CN105374881A/zh
Application granted granted Critical
Publication of CN105374881B publication Critical patent/CN105374881B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种氧化物半导体薄膜晶体管及其制造方法,该氧化物半导体薄膜晶体管的制造方法,包含于一基材上依序提供第一氧化物半导体层及导体层,导体层位于第一氧化物半导体层上。形成图案化光阻于导体层上。移除暴露于图案化光阻外的导体层及其下方的第一氧化物半导体层,以形成源极、漏极及图案化第一氧化物半导体层于源极及漏极的下方。形成图案化第二氧化物半导体层于源极与漏极之间,以接触图案化第一氧化物半导体层、源极及漏极。提供栅极。提供位于图案化第一氧化物半导体层及图案化第二氧化物半导体层与栅极之间的栅介电层。

Description

氧化物半导体薄膜晶体管及其制造方法
技术领域
本发明是有关于一种氧化物半导体薄膜晶体管及其制造方法。
背景技术
氧化物半导体薄膜晶体管的制造方法通常为共平面(coplanar)、背通道蚀刻(backchanneletch,BCE)或蚀刻阻障层(etchstoplayer,ESL)等方式。共平面方式是先形成源极和漏极,再形成氧化物半导体层于源极和漏极的上方。但因源极和漏极的金属遮蔽效应,使位于源极和漏极正上方的氧化物半导体层不易产生电场,导致开电流较低且电性稳定度较差。
背信道蚀刻方式是先形成氧化物半导体层,再形成源极和漏极于氧化物半导体层的上方。但在蚀刻导体层以形成源极和漏极时,蚀刻液容易腐蚀暴露出的氧化物半导体层,导致通道受损,或甚至无法形成通道。
蚀刻阻障层方式是先形成氧化物半导体层,再形成蚀刻阻障层于氧化物半导体层上。如此一来,在蚀刻导体层以形成源极和漏极时,因蚀刻阻障层的存在,使氧化物半导体层不会被腐蚀。于实际应用中,蚀刻阻障层必须具有一定的宽度,以与欲形成的源极和漏极部分重叠,避免蚀刻液渗入而腐蚀氧化物半导体层。由于蚀刻阻障层须具有一定的宽度,故通道长度无法再缩短。因此,以蚀刻阻障层方式所形成的像素结构的面积通常比较大,对开口率十分不利。
综上所述,共平面、背信道蚀刻或蚀刻阻障层方式各有缺点,因此目前亟需一种新颖的氧化物半导体薄膜晶体管的制造方法,以期能够完全克服上述方式的所有缺点。
发明内容
本发明提供一种氧化物半导体薄膜晶体管的制造方法,包含下列步骤:于一基材上依序提供一第一氧化物半导体层及一导体层,导体层位于第一氧化物半导体层上;形成一图案化光阻于导体层上;移除暴露于图案化光阻外的导体层及其下方的第一氧化物半导体层,以形成一源极、一漏极及一图案化第一氧化物半导体层于源极及漏极的下方;形成一图案化第二氧化物半导体层于源极与漏极之间,以接触图案化第一氧化物半导体层、源极及漏极;提供一栅极;提供位于图案化第一氧化物半导体层及图案化第二氧化物半导体层与栅极之间的一栅介电层。本制造方法所形成的氧化物半导体薄膜晶体管的开电流高且电性稳定度佳。此外,氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层,特别的是,本制造方法不必增加额外的图案化工艺或使用额外的光罩。
本发明提供另一种氧化物半导体薄膜晶体管的制造方法,包含下列步骤:于一基材上依序提供一第一氧化物半导体层及一导体层,导体层位于第一氧化物半导体层上;形成一图案化光阻于导体层上;移除暴露于图案化光阻外的导体层及其下方的第一氧化物半导体层,以形成一源极及一图案化第一氧化物半导体层于源极的下方;形成一图案化第二氧化物半导体层于源极及图案化第一氧化物半导体层上,并接触源极及图案化第一氧化物半导体层;形成一绝缘层于图案化第二氧化物半导体层及源极上,其中绝缘层具有一开口暴露出图案化第二氧化物半导体层的一部分;形成一漏极于绝缘层上,以使漏极通过开口与图案化第二氧化物半导体层的部分电性连接;提供一栅极;提供位于图案化第一氧化物半导体层及图案化第二氧化物半导体层与栅极之间的一栅介电层。本制造方法所形成的氧化物半导体薄膜晶体管的开电流高且电性稳定度佳。此外,氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层,特别的是,本制造方法中的源极和漏极是分开制作的,因此源极和漏极之间的距离不受限于曝光工艺的精度,更可缩短通道长度,进而达到超高分辨率的目标。
本发明提供一种氧化物半导体薄膜晶体管,包含:一源极及一漏极、一氧化物半导体结构、一栅极及一栅介电层。氧化物半导体结构具有一第一部分、一第二部分及一第三部分,第一部分接触源极并位于源极的下方,第二部分接触漏极并位于漏极的下方,第三部分设置于源极与漏极之间,并连接第一部分及第二部分,且延伸覆盖源极的侧表面及漏极的侧表面,源极的侧表面及漏极的侧表面彼此相对;栅介电层设置于氧化物半导体结构与栅极之间。
本发明提供另一种氧化物半导体薄膜晶体管,包含一源极、一氧化物半导体结构、一绝缘层、一漏极、一栅极及一栅介电层。氧化物半导体结构具有一第一部分及一第四部分,第一部分接触源极并位于源极的下方,第四部分连接第一部分,且延伸覆盖源极的侧表面;绝缘层设置于氧化物半导体结构上,绝缘层具有一开口暴露出第四部分的一部分;漏极设置于开口内,以与第四部分的该部分电性连接,源极的侧表面与漏极彼此相对;栅介电层设置于氧化物半导体结构与栅极之间。
附图说明
图1为本发明的一实施例的氧化物半导体薄膜晶体管的制造方法的流程图;
图2A-2D为本发明的一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图;
图3A-3C为本发明的另一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图;
图4为本发明的另一实施例的氧化物半导体薄膜晶体管的制造方法的流程图;
图5A-5E为本发明的又一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图;
图6A-6D为本发明的再一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图;
其中,附图标记:
102、104、106、108、110、112、114、116、118:步骤
210:基材
220:栅极
230:栅介电层
240:第一氧化物半导体层
240':第一氧化物半导体层
240a、240b:图案化第一氧化物半导体层
250:导体层
250a:源极
250b:漏极
260a:图案化第二氧化物半导体层
270:保护层
270a:接触窗
280:像素电极
290:绝缘层
290a:开口
402、404、406、408、410、412、414、416、418、420、422:步骤
S1、S2、S3、S4:侧表面
SE:氧化物半导体结构
SE1:第一部分
SE2:第二部分
SE3:第三部分
SE4:第四部分
PR:图案化光阻
具体实施方式
兹有关本发明的技术内容及详细说明,配合附图说明如下:
一般而言,薄膜晶体管的类型例如为顶栅型或底栅型。在底栅型薄膜晶体管的类型中,栅极是位于半导体层的下方;在顶栅型薄膜晶体管的类型中,栅极是位于半导体层的上方。以下提供一种底栅型氧化物半导体薄膜晶体管的制造方法,但不限于此。请参照图1,图1为本发明的一实施例的氧化物半导体薄膜晶体管的制造方法的流程图,在步骤102中,提供一基材210,如图2A所示,基材210需具有足够的机械强度,其可为玻璃、石英、透明高分子材料或其他合适的材质。
在步骤104中,形成一栅极220于基材210上,如图2A所示,例如可利用溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术先形成一层导体层(未绘示)于基材210上,再图案化导体层,以形成栅极220。图案化工艺例如为微影蚀刻工艺。导体层的材料可为金属或金属化合物。金属可包含钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)、其他合适的材料或上述的组合。金属化合物可包含金属合金、金属氧化物、金属氮化物、金属氮氧化物、其他合适的材料或上述的组合。
在步骤106中,形成栅介电层230覆盖栅极220,如图2A所示,可利用溅镀、物理气相沉积、化学气相沉积或其他合适的薄膜沉积技术形成栅介电层230。栅介电层230可为单层或多层结构,其材料可包含有机介电材、无机介电材或上述的组合。有机介电材例如为聚亚酰胺(Polyimide,PI)、其他适合的材料或上述的组合;无机介电材例如为氧化硅、氮化硅、氮氧化硅、其他适合的材料或上述的组合。
在步骤108中,依序提供第一氧化物半导体层240及导体层250于栅介电层230上,导体层250位于第一氧化物半导体层240上,如图2A所示,可使用溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术先形成第一氧化物半导体层240于栅介电层230上,再以溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术形成导体层250于第一氧化物半导体层240上。第一氧化物半导体层240可为单层或多层结构,其材质可例如为氧化锌(ZnO)、氧化锌锡(ZnSnO)、氧化铬锡(CdSnO)、氧化镓锡(GaSnO)、氧化钛锡(TiSnO)、氧化铟镓锌(InGaZnO)、氧化铟锌(InZnO)、氧化铜铝(CuAlO)、氧化锶铜(SrCuO)、硫氧化镧铜(LaCuOS)、其他适合的材料或上述的组合。导体层250的材料可为金属或金属化合物。
在步骤110中,形成图案化光阻PR于导体层250上,其用以定义源极及漏极的位置,如图2A所示,例如可先在导体层250上涂布一层感旋光性的光阻材料,然后进行烘烤,接着进行曝光及显影工艺,以形成图案化光阻PR于导体层250上。
在步骤112中,如图2A-2B所示,移除暴露于图案化光阻PR外的导体层250及其下方的第一氧化物半导体层240,以形成源极250a、漏极250b及图案化第一氧化物半导体层240a、240b于源极250a及漏极250b的下方。所形成的源极250a与图案化第一氧化物半导体层240a可具有大致相同的上视轮廓,漏极250b与图案化第一氧化物半导体层240b可具有大致相同的上视轮廓。例如可利用湿式蚀刻方式移除暴露于图案化光阻PR外的导体层250及其下方的第一氧化物半导体层240。在完成步骤112后,移除图案化光阻PR。
在步骤114中,如图2C所示,形成图案化第二氧化物半导体层260a于源极250a及漏极250b上,以及源极250a与漏极250b之间,使图案化第二氧化物半导体层260a接触图案化第一氧化物半导体层240a、240b、源极250a的侧表面S1及漏极250b的侧表面S2。栅介电层230位于图案化第一氧化物半导体层240a、240b及图案化第二氧化物半导体层260a与栅极220之间。例如可使用溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术先形成第二氧化物半导体层(未绘示)覆盖源极250a、漏极250b与门介电层230,然后再图案化第二氧化物半导体层,以形成图案化第二氧化物半导体层260a。图案化第二氧化物半导体层260a与图案化第一氧化物半导体层240a、240b的材质可相同或不同。
值得注意的是,由于图案化第一氧化物半导体层240a、240b设置于栅介电层230上,而源极250a及漏极250b设置于图案化第一氧化物半导体层240a、240b上,因此第一氧化物半导体层240a、240b不会受到源极250a及漏极250b的金属遮蔽效应影响。并且图案化第一氧化物半导体层240a、240b及图案化第二氧化物半导体层260a构成完整的通道,因此不会有开路电流较低且电性稳定度较差的问题。换言之,相较于共平面方式,本发明的制造方法所形成的氧化物半导体薄膜晶体管的开路电流较高且电性稳定度较佳。此外,相较于蚀刻阻障层方式,本发明的制造方法所形成的氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层,故依此方法形成的像素结构的面积较小,开口率较高。特别的是,源极250a、漏极250b和图案化第一氧化物半导体层240a、240b在同一道工艺中形成,故本制造方法不必增加额外的图案化工艺或使用额外的光罩。
在步骤116中,如图2D所示,形成保护层270于图案化第二氧化物半导体层260a、源极250a及漏极250b上。保护层270具有接触窗270a露出漏极250b的一部分。例如可利用溅镀、物理气相沉积、化学气相沉积或其他合适的薄膜沉积技术形成保护材料层(未绘示),再图案化保护材料层,以形成保护层270及接触窗270a。保护层270为单层或多层结构,其材料可包含有机介电材或无机介电材。
在步骤118中,如图2D所示,形成像素电极280于保护层270上,以使像素电极280通过接触窗270a与漏极250b的该部分电性连接。例如可先以溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术形成一层透明导电层(未绘示)于保护层270上,再图案化透明导电层,以形成像素电极280。像素电极280可为单层或多层结构,其材料可例如为氧化铟锡(ITO)、氧化铪(HfOx)、氧化铝锌(AZO)、氧化铝锡(ATO)、氧化镓锌(GZO)、氧化铟钛(ITiO)、氧化铟钼(IMO)或其他透明导电材料。
图3A-3C是依照本发明的另一实施例的底栅型氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图。请参照图1及图3A,在步骤102、104及106中,提供基材210,再依序形成栅极220与门介电层230于基材210上。然后,在步骤108中,如图3A所示,依序提供第一氧化物半导体层(未绘示)及导体层250,但在提供第一氧化物半导体层之后及提供导体层250之前,先图案化第一氧化物半导体层,而形成第一氧化物半导体层240'。换言之,图3A的实施例与图2A的实施例的差异在于,图3A的实施例更包含图案化第一氧化物半导体层,以形成第一氧化物半导体层240'。但第一氧化物半导体层240'需与欲形成的源极和漏极部分重叠。随后,在步骤110中,形成图案化光阻PR于导体层250上。图案化光阻PR用以定义源极和漏极的位置。至于后续图3B-3C的实施例,可参照上述图2B-2C的实施例。
以下提供另一种底栅型氧化物半导体薄膜晶体管的制造方法。请参照图4,在步骤402中,提供基材210,如图5A所示,在步骤404中,形成栅极220于基材210上。在步骤406中,形成栅介电层230覆盖栅极220。在步骤408中,依序提供第一氧化物半导体层240及导体层250于栅介电层230上,导体层250位于第一氧化物半导体层240上。在步骤410中,形成图案化光阻PR于导体层250上,以定义源极的位置,如图5A所示。在图4所示的流程中,源极和漏极是分开制作的。
在步骤412中,如图5B所示,移除暴露于图案化光阻PR外的导体层250及其下方的第一氧化物半导体层240,以形成源极250a及图案化第一氧化物半导体层240a于源极250a的下方。所形成的源极250a与图案化第一氧化物半导体层240a可具有大致相同的上视轮廓。在完成步骤412后,移除图案化光阻PR。
在步骤414中,如图5C所示,形成图案化第二氧化物半导体层260a于源极250a、图案化第一氧化物半导体层240a与栅介电层230上。图案化第二氧化物半导体层260a接触源极250a的侧表面S1、图案化第一氧化物半导体层240a与栅介电层230。栅介电层230位于图案化第一氧化物半导体层240a及图案化第二氧化物半导体层260a与栅极220之间。图案化第二氧化物半导体层260a与图案化第一氧化物半导体层240a的材质可相同或不同。
在步骤416中,如图5D所示,形成绝缘层290于图案化第二氧化物半导体层260a及源极250a上。绝缘层290具有一开口290a暴露出图案化第二氧化物半导体层260a的一部分。例如可利用溅镀、物理气相沉积、化学气相沉积或其他合适的薄膜沉积技术形成绝缘材料层(未绘示),再图案化绝缘材料层,以形成绝缘层290及开口290a。绝缘层290为单层或多层结构,其材料可包含有机介电材或无机介电材。
在步骤418中,如图5D所示,形成漏极250b于绝缘层290上,使漏极250b通过开口290a与图案化第二氧化物半导体层260a的该部分电性连接。在形成漏极250b时,绝缘层290具有蚀刻阻障的功能,可保护其下方的图案化第二氧化物半导体层260a不被腐蚀。
值得注意的是,由于图案化第一氧化物半导体层240a设置在栅介电层230上,而源极250a设置在第一氧化物半导体层240a上,因此第一氧化物半导体层240a不会被源极250a的金属遮蔽效应影响。并且图案化第一氧化物半导体层240a及图案化第二氧化物半导体层260a构成完整的通道,因此不会有开路电流较低且电性稳定度较差的问题。换言之,相较于共平面方式,本发明的制造方法所形成的氧化物半导体薄膜晶体管的开路电流较高且电性稳定度较佳。此外,相较于蚀刻阻障层方式,本发明的制造方法所形成的氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层,故依此方法形成的像素结构的面积较小,开口率较高。特别的是,源极和漏极分开制作,因此源极和漏极之间的距离不受限于曝光工艺的精度,更可缩短通道长度,进而达到超高分辨率的目标。
在步骤420中,如图5E所示,形成保护层270于绝缘层290及漏极250b上。保护层270具有接触窗270a露出漏极250b的一部分。在步骤422中,形成像素电极280于保护层270上,以使像素电极280通过接触窗270a与漏极250b的该部分电性连接。
图6A-6D为依照本发明的又一实施例的底栅型氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图。请参照图4及图6A,在步骤402、404及406中,提供基材210,再依序形成栅极220与门介电层230于基材210上。然后,在步骤408中,如图6A所示,依序提供第一氧化物半导体层(未绘示)及导体层250,但在提供第一氧化物半导体层之后及提供导体层250之前,先图案化第一氧化物半导体层,而形成第一氧化物半导体层240'。换言之,图6A的实施例与图5A的实施例的差异在于,图6A的实施例更包含图案化第一氧化物半导体层,以形成第一氧化物半导体层240'。但第一氧化物半导体层240'需与欲形成的源极部分重叠。之后在步骤410中,形成图案化光阻PR于导体层250上。图案化光阻PR用以定义源极的位置。至于后续的图6B-6D的实施例,可参照上述图5B-5D的实施例。
以下提供一种氧化物半导体薄膜晶体管。请参照图2C,氧化物半导体薄膜晶体管包含源极250a及漏极250b、氧化物半导体结构SE、栅极220与门介电层230。如图2C所示,栅极220位于基材210上。栅介电层230位于氧化物半导体结构SE与栅极220之间。氧化物半导体结构SE具有第一部分SE1、第二部分SE2及第三部分SE3。第一部分SE1接触源极250a并位于源极250a的下方。第二部分SE2接触漏极250b并位于漏极250b的下方。第三部分SE3设置于源极250a与漏极250b之间的栅介电层230上,并直接连接第一部分SE1及第二部分SE2,且延伸覆盖源极250a的侧表面S1及漏极250b的侧表面S2。源极250a的侧表面S1及漏极250b的侧表面S2彼此相对。在一实施例中,第三部分SE3更延伸覆盖源极250a的上表面与漏极250b的上表面。在一实施例中,第一部分SE1与第二部分SE2由同一氧化物半导体层制成,但第一部分SE1与第三部分SE3由不同的氧化物半导体层制成。
在另一实施例中,如图2D所示,氧化物半导体薄膜晶体管更包含保护层270及像素电极280。保护层270设置于氧化物半导体结构SE、源极250a及漏极250b上。保护层270具有一接触窗270a露出漏极250b的一部分。像素电极280设置于保护层270上并通过接触窗270a以与漏极250b的该部分电性连接。
在又一实施例中,如图3C所示,源极250a除了接触第一部分SE1的上表面之外,更接触第一部分SE1之中远离漏极250b一端的侧表面S3。漏极250b除了接触第二部分SE2的上表面之外,更接触第二部分SE2之中远离源极250a一端的侧表面S4。
以下提供另一种氧化物半导体薄膜晶体管。请参照图5D,氧化物半导体薄膜晶体管包含源极250a、氧化物半导体结构SE、绝缘层290、漏极250b、栅极220与门介电层230。如图5D所示,栅极220位于基材210上。栅介电层230位于氧化物半导体结构SE与栅极220之间。氧化物半导体结构SE具有第一部分SE1及第四部分SE4。第一部分SE1接触源极250a并位于源极250a的下方。第四部分SE4直接连接第一部分SE1,且延伸覆盖源极250a的侧表面S1。绝缘层290设置于氧化物半导体结构SE上。绝缘层290具有一开口290a暴露出第四部分SE4的一部分。漏极250b设置于绝缘层290上并通过开口290a以与第四部分SE4的该部分电性连接。源极250a的侧表面S1与漏极250b彼此相对。在一实施例中,第四部分SE4更延伸覆盖源极250a的上表面。在一实施例中,第一部分SE1与第四部分SE4由不同的氧化物半导体层制成。
在另一实施例中,如图5E所示,氧化物半导体薄膜晶体管更包含保护层270及像素电极280。保护层270设置于设置于绝缘层290及漏极250b上。保护层270具有一接触窗270a露出漏极250b的一部分。像素电极280设置于保护层270上并通过接触窗270a以与漏极250b的该部分电性连接。
在又一实施例中,如图6D所示,源极250a除了接触第一部分SE1的上表面之外,更接触第一部分SE1之中远离漏极250b一端的侧表面S3。
综上所述,依照本发明的制造方法所制得的氧化物半导体薄膜晶体管具有完整的通道,而使氧化物半导体薄膜晶体管的开路电流高且电性稳定度佳。此外,由于通道长度不受限于蚀刻阻障层,故依此方法所形成的像素结构的面积较小,开口率较高。由此可知,本发明的制造方法确实可克服共平面、背信道蚀刻及蚀刻阻障层方式的所有缺点。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉本领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,但这些相应的更动与润饰都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种氧化物半导体薄膜晶体管的制造方法,其特征在于,包含下列步骤:
于一基材上依序提供一第一氧化物半导体层及一导体层,该导体层位于该第一氧化物半导体层上;
形成一图案化光阻于该导体层上;
移除暴露于该图案化光阻外的该导体层及其下方的该第一氧化物半导体层,以形成一源极、一漏极及一图案化第一氧化物半导体层于该源极及该漏极的下方;
形成一图案化第二氧化物半导体层于该源极与该漏极之间,以接触该图案化第一氧化物半导体层、该源极及该漏极;
提供一栅极;以及
提供位于该图案化第一氧化物半导体层及该图案化第二氧化物半导体层与该栅极之间的一栅介电层。
2.如权利要求1所述的方法,其特征在于,提供该栅介电层步骤是于依序提供该第一氧化物半导体层及该导体层步骤前进行,且于形成该图案化第二氧化物半导体层步骤之后,更包含:
形成一保护层于该图案化第二氧化物半导体层、该源极及该漏极上,其中该保护层具有一接触窗露出该漏极的一部分;以及
形成一像素像素电极于该保护层上,以使该像素电极通过该接触窗与该漏极的该部分电性连接。
3.如权利要求1所述的方法,其特征在于,依序提供该第一氧化物半导体层及该导体层步骤更包含图案化该第一氧化物半导体层于提供该导体层之前。
4.一种氧化物半导体薄膜晶体管的制造方法,其特征在于,包含下列步骤:
于一基材上依序提供一第一氧化物半导体层及一导体层,该导体层位于该第一氧化物半导体层上;
形成一图案化光阻于该导体层上;
移除暴露于该图案化光阻外的该导体层及其下方的该第一氧化物半导体层,以形成一源极及一图案化第一氧化物半导体层于该源极的下方;
形成一图案化第二氧化物半导体层于该源极及该图案化第一氧化物半导体层上,并接触该源极及该图案化第一氧化物半导体层;
形成一绝缘层于该图案化第二氧化物半导体层及该源极上,其中该绝缘层具有一开口暴露出该图案化第二氧化物半导体层的一部分;
形成一漏极于该绝缘层上,以使该漏极通过该开口与该图案化第二氧化物半导体层的该部分电性连接;
提供一栅极;以及
提供位于该图案化第一氧化物半导体层及该图案化第二氧化物半导体层与该栅极之间的一栅介电层。
5.如权利要求4所述的方法,其特征在于,提供该栅介电层步骤是于依序提供该第一氧化物半导体层及该导体层步骤前进行,且于形成该漏极步骤之后,更包含:
形成一保护层于该绝缘层及该漏极上,其中该保护层具有一接触窗露出该漏极的一部分;以及
形成一像素电极于该保护层上,以使该像素电极通过该接触窗与该漏极的该部分电性连接。
6.如权利要求4所述的方法,其特征在于,依序提供该第一氧化物半导体层及该导体层步骤更包含图案化该第一氧化物半导体层于提供该导体层之前。
7.一种氧化物半导体薄膜晶体管,其特征在于,包含:
一源极及一漏极;
一氧化物半导体结构,该氧化物半导体结构具有一第一部分、一第二部分及一第三部分,该第一部分接触该源极并位于该源极的下方,该第二部分接触该漏极并位于该漏极的下方,该第三部分设置于该源极与该漏极之间,并连接该第一部分及该第二部分,且延伸覆盖该源极的侧表面及该漏极的侧表面,该源极的该侧表面及该漏极的该侧表面彼此相对;
一栅极;以及
一栅介电层,设置于该氧化物半导体结构与该栅极之间。
8.如权利要求7所述的氧化物半导体薄膜晶体管,其特征在于,更包含:
一保护层,设置于该氧化物半导体结构、该源极及该漏极上,其中该保护层具有一接触窗露出该漏极的一部分;以及
一像素电极,设置于该保护层上且通过该接触窗以与该漏极的该部分电性连接。
9.一种氧化物半导体薄膜晶体管,其特征在于,包含:
一源极;
一氧化物半导体结构,该氧化物半导体结构具有一第一部分及一第四部分,该第一部分接触该源极并位于该源极的下方,该第四部分连接该第一部分,且延伸覆盖该源极的侧表面;
一绝缘层,设置于该氧化物半导体结构上,该绝缘层具有一开口暴露出该第四部分的一部分;
一漏极,设置于该开口内,以与该第四部分的该部分电性连接,该源极的该侧表面与该漏极彼此相对;
一栅极;以及
一栅介电层,设置于该氧化物半导体结构与该栅极之间。
10.如权利要求9所述的氧化物半导体薄膜晶体管,其特征在于,更包含:
一保护层,设置于该绝缘层及该漏极上,其中该保护层具有一接触窗露出该漏极的一部分;以及
一像素电极,设置于该保护层上且通过该接触窗以与该漏极的该部分电性连接。
CN201410682479.1A 2014-08-29 2014-11-24 氧化物半导体薄膜晶体管及其制造方法 Expired - Fee Related CN105374881B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103129957 2014-08-29
TW103129957A TW201608642A (zh) 2014-08-29 2014-08-29 氧化物半導體薄膜電晶體及其製造方法

Publications (2)

Publication Number Publication Date
CN105374881A true CN105374881A (zh) 2016-03-02
CN105374881B CN105374881B (zh) 2018-05-25

Family

ID=55376877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410682479.1A Expired - Fee Related CN105374881B (zh) 2014-08-29 2014-11-24 氧化物半导体薄膜晶体管及其制造方法

Country Status (2)

Country Link
CN (1) CN105374881B (zh)
TW (1) TW201608642A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380897A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 晶体管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135584A (ja) * 2008-12-05 2010-06-17 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
CN102254938A (zh) * 2010-10-21 2011-11-23 友达光电股份有限公司 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构
CN103021944A (zh) * 2012-12-21 2013-04-03 北京京东方光电科技有限公司 Tft阵列基板及制作方法、显示装置
CN103337521A (zh) * 2011-08-30 2013-10-02 友达光电股份有限公司 显示面板的薄膜晶体管及其制作方法
CN103633147A (zh) * 2013-09-13 2014-03-12 友达光电股份有限公司 薄膜晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135584A (ja) * 2008-12-05 2010-06-17 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
CN102254938A (zh) * 2010-10-21 2011-11-23 友达光电股份有限公司 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构
CN103337521A (zh) * 2011-08-30 2013-10-02 友达光电股份有限公司 显示面板的薄膜晶体管及其制作方法
CN103021944A (zh) * 2012-12-21 2013-04-03 北京京东方光电科技有限公司 Tft阵列基板及制作方法、显示装置
CN103633147A (zh) * 2013-09-13 2014-03-12 友达光电股份有限公司 薄膜晶体管及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380897A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 晶体管及其制造方法

Also Published As

Publication number Publication date
CN105374881B (zh) 2018-05-25
TW201608642A (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
US7981708B1 (en) Method of fabricating pixel structure and method of fabricating organic light emitting device
US20140239290A1 (en) Thin-film transistor substrate and method of manufacturing the same
CN111129104B (zh) 一种显示面板及显示面板制程方法
US9117768B2 (en) Display substrate having a thin film transistor and method of manufacturing the same
CN102468340A (zh) 薄膜晶体管与其形成方法
US9831350B2 (en) Thin film transistor and method of manufacturing the same
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
CN105720056A (zh) 双薄膜晶体管及其制造方法
CN103578984B (zh) 半导体元件及其制造方法
CN103594521B (zh) 半导体元件
US20120286259A1 (en) Display substrate and method of manufacturing the same
CN102903674A (zh) 显示面板及其制作方法
CN111293153A (zh) 一种显示面板及显示面板制程方法
CN108538725B (zh) 薄膜晶体管及其制造方法
CN108878515B (zh) 薄膜晶体管及其制备方法、阵列基板
US20180040736A1 (en) Thin film transistor substrate and method for making same
CN108447916A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105374881A (zh) 氧化物半导体薄膜晶体管及其制造方法
CN105845555B (zh) 半导体装置及其制造方法
US9660094B2 (en) Thin film transistor and method of manufacturing the same
US8835236B2 (en) Oxide semiconductor thin film transistor and method for manufacturing the same
CN103871903A (zh) 晶体管及其制造方法
CN108886042A (zh) 阵列基板及其制造方法、显示面板和显示设备
US20160197190A1 (en) Thin film transistor panel and manufacturing method thereof
CN103151389B (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180525

Termination date: 20191124

CF01 Termination of patent right due to non-payment of annual fee