CN108701432B - 显示面板用基板的制造方法 - Google Patents

显示面板用基板的制造方法 Download PDF

Info

Publication number
CN108701432B
CN108701432B CN201780013382.3A CN201780013382A CN108701432B CN 108701432 B CN108701432 B CN 108701432B CN 201780013382 A CN201780013382 A CN 201780013382A CN 108701432 B CN108701432 B CN 108701432B
Authority
CN
China
Prior art keywords
conductive film
film
resist
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780013382.3A
Other languages
English (en)
Other versions
CN108701432A (zh
Inventor
齐藤贵翁
神崎庸辅
伊东一笃
金子诚二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108701432A publication Critical patent/CN108701432A/zh
Application granted granted Critical
Publication of CN108701432B publication Critical patent/CN108701432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的特征在于，包括：以覆盖栅极绝缘膜(45)及半导体膜(42)二者的形式形成导电膜(51)的导电膜形成工序，其中，栅极绝缘膜(45)覆盖在玻璃基板(32)上形成的栅极电极(37G)及栅极布线(35G)，半导体膜(42)在栅极绝缘膜(45)上形成在与栅极电极(37G)重叠的位置；第一蚀刻工序，通过对导电膜(51)进行蚀刻，从而形成与半导体膜(42)连接的源极用导电膜(46S)、及与半导体膜(42)连接的漏极用导电膜(46D)；抗蚀剂形成工序，其在第一蚀刻工序之后实行，形成覆盖半导体膜(42)、源极用导电膜(46S)、漏极用导电膜(46D的抗蚀剂(53R)；以及第二蚀刻工序，其在抗蚀剂形成工序之后实行，以抗蚀剂(53R)为掩模，实行可去除导电膜(51)的蚀刻。

Description

显示面板用基板的制造方法
技术领域
本发明涉及显示面板用基板的制造方法。
背景技术
以往，作为用于液晶显示装置的显示基板的一个例子，已知有下述专利文献1所记载的显示基板。就专利文献1所记载的显示基板而言，在透明基板上按栅极布线、栅极绝缘膜、半导体膜、源极布线(及漏极布线)的顺序进行层叠。
现有技术文献
专利文献
专利文献1：日本特开2011-151194号公报
发明内容
本发明所要解决的技术问题
在上述结构中，在栅极布线的上层配置栅极绝缘膜，因此在栅极绝缘膜上以栅极布线厚度的份量产生阶梯部。在这样的阶梯部，容易产生在通过蚀刻形成源极布线及漏极布线时的导电膜的残渣，从而成为短路的原因。特别是近年来，为了实现高分辨率的显示装置，使布线的宽度变小，并谋求低电阻化。因此，为了低电阻化，有栅极布线的厚度变大的倾向，阶梯部的高度也变大，因此存在蚀刻时的导电膜的残渣更容易残留的问题。
本发明是基于如上述那样的情况而完成的，其目的在于去除导电膜的残渣。
解决问题的手段
为了解决上述问题，本发明的显示面板用基板的制造方法的特征在于，包括：以覆盖栅极绝缘膜及半导体膜二者的形式形成导电膜的导电膜形成工序，其中，所述栅极绝缘膜覆盖在基板上形成的栅极电极及栅极布线，所述半导体膜在所述栅极绝缘膜上形成在与所述栅极电极重叠的位置；第一蚀刻工序，其在所述导电膜形成工序之后实行，通过对所述导电膜进行蚀刻，从而形成具有与所述半导体膜连接的源极电极的源极用导电膜、及具有与所述半导体膜连接的漏极电极的漏极用导电膜；抗蚀剂形成工序，其在所述第一蚀刻工序之后实行，形成覆盖所述半导体膜、所述源极用导电膜、所述漏极用导电膜的抗蚀剂；以及第二蚀刻工序，其在所述抗蚀剂形成工序之后实行，以所述抗蚀剂为掩模，实行可去除所述导电膜的蚀刻。
在栅极绝缘膜上与栅极电极的周端部重合的位置、及与栅极布线的周端部重合的位置，产生因栅极电极及栅极布线的厚度而导致的阶梯部。通过蚀刻在栅极绝缘膜上形成源极用导电膜及漏极用导电膜的情况下，有可能导致在栅极绝缘膜的阶梯部，难以去除导电膜，产生导电膜的残渣。在上述结构中，在第一蚀刻工序中，形成了栅极用导电膜及漏极用导电膜后，形成覆盖半导体膜、源极用导电膜及漏极用导电膜的抗蚀剂，实行可去除导电膜的蚀刻(第二蚀刻工序)。因此，即使在栅极绝缘膜的阶梯部上残留有导电膜的情况下，也能够去除它。此外，在第二蚀刻工序中，因为半导体膜被抗蚀剂覆盖，所以能够保护半导体膜免受蚀刻。
在上述结构中，可设为：在所述抗蚀剂形成工序中，避开所述栅极绝缘膜上形成的阶梯部中的、跨及所述源极用导电膜和所述漏极用导电膜二者而延伸的延伸部的至少一部分，而形成所述抗蚀剂。
如果在栅极绝缘膜上形成的阶梯部中的、从源极用导电膜跨到漏极用导电膜而延伸的延伸部上产生导电膜的残渣，则有可能导致经由导电膜的残渣而电连接源极电极及漏极电极。本发明中，避开延伸部的至少一部分来形成抗蚀剂。由此，即使在作为阶梯部的一部分的延伸部上产生了将源极用导电膜及漏极用导电膜相连的残渣的情况下，也能够在第二蚀刻工序中去除该残渣，能够抑制经由导电膜的残渣而电连接源极电极及漏极电极的情况。
此外，可设为：在所述第一蚀刻工序中，将所述源极用导电膜及所述漏极用导电膜以沿所述栅极布线的延伸方向排列有多个的形式形成，在所述抗蚀剂形成工序中，避开所述栅极绝缘膜上形成的阶梯部中的、跨及相邻的两个所述源极用导电膜二者而延伸的源极间延伸部的至少一部分，而形成所述抗蚀剂。
在第二蚀刻工序中，能够去除在相邻的两个源极用导电膜间产生的导电膜的残渣，能够抑制相邻的两个源极用导电膜彼此经由导电膜的残渣而电连接的情况。
此外，可设为：在所述第一蚀刻工序中，将所述源极用导电膜及所述漏极用导电膜以沿所述栅极布线的延伸方向排列有多个的形式形成，将以夹着所述漏极用导电膜的形式配置的两个所述源极用导电膜中的、在经由所述半导体膜连接到所述漏极用半导体膜的所述源极用导电膜的相反侧配置的所述源极用导电膜作为相反侧源极用导电膜的情况下，在所述抗蚀剂形成工序中，避开所述栅极绝缘膜上形成的阶梯部中的、跨及所述漏极用导电膜和所述相反侧源极用导电膜二者而延伸的相反侧延伸部的至少一部分，而形成所述抗蚀剂。
即使产生了将漏极用导电膜和相反侧源极用导电膜相连的残渣的情况下，也能够在第二蚀刻工序中去除该残渣，能够抑制漏极用导电膜和相反侧源极用导电膜经由导电膜的残渣而电连接的情况。
此外，可设为：在所述抗蚀剂形成工序中，形成所述抗蚀剂，其中，所述抗蚀剂成仿照所述源极用导电膜及所述漏极用导电膜的形状。这样一来，在第二蚀刻工序中，对于源极用导电膜及漏极用导电膜，能够去除与第一蚀刻工序中去除的位置大体相同的位置。因此，能够减少第一蚀刻工序的蚀刻时间，在第一蚀刻工序中，能够抑制半导体膜受到蚀刻的影响的情况。
此外，可设为：在所述抗蚀剂形成工序中，以覆盖所述栅极绝缘膜的形式形成所述抗蚀剂。通过用抗蚀剂覆盖栅极绝缘膜，能够抑制栅极绝缘膜在第二蚀刻工序中被去除的情况。
此外，可设为：所述栅极电极及所述栅极布线包含铝。通过将铝用作为栅极电极及栅极布线，例如与使用铜的情况相比，能够降低成本。然而，与铜相比，铝的电阻大。因此，将铝用作为栅极电极及栅极布线的情况下，为了减小电阻，与使用铜的情况相比，优选使栅极电极及栅极布线更厚。如果栅极电极及栅极布线变厚，则因栅极电极及栅极布线的厚度而导致产生的栅极绝缘膜的阶梯部的高度也变大，因此容易产生导电膜的残渣。本发明中，通过实行第二蚀刻工序，能够去除导电膜的残渣，因此在将铝用作为栅极电极及栅极布线的情况中，是特别合适的。
发明效果
根据本发明，能够去除导电膜的残渣。
附图说明
图1是构成本发明的第一实施方式所涉及的液晶显示装置的液晶面板的俯视图。
图2是概略地示出液晶面板的显示区域中的结构的剖视图。
图3是概略地示出构成液晶面板的CF基板的显示区域中的结构的俯视图。
图4是概略地示出构成液晶面板的阵列基板的显示区域中的结构的俯视图。
图5是在图4中放大示出TFT附近的放大图。
图6是TFT附近的剖视图(对应于以图5的VI-VI线切断的图)。
图7是TFT附近的剖视图(对应于以图5的VII-VII线切断的图)。
图8是示出导电膜形成工序的剖视图。
图9是示出第一抗蚀剂形成工序的剖视图。
图10是示出第一蚀刻工序的剖视图。
图11是第一蚀刻工序结束的状态的半导体膜附近的剖视图(对应于以图5的VII-VII线切断的图)。
图12是示出第二抗蚀剂形成工序的剖视图。
图13是示出第二蚀刻工序的剖视图。
图14是第二蚀刻工序结束的状态的半导体膜附近的剖视图。
图15是本发明的第二实施方式所涉及的抗蚀剂。
具体实施方式
＜第一实施方式＞
通过图1到图14对本发明的第一实施方式进行说明。本实施方式中，对液晶显示装置所具备的液晶面板11(显示面板)进行例示。另外，各附图中示出X轴、Y轴及Z轴，并以各轴方向成为各附图中示出的方向的方式来进行描绘。此外，将图2、图6及图7等的上侧设为表侧，将该图下侧设为里侧。液晶显示装置具备：图1所示的液晶面板11、对液晶面板11照射用于显示的光的外部光源即背光装置(照明装置、未图示)等。以下的说明中，关于液晶显示装置的构成部件，对液晶面板11进行详细说明，但因为关于背光装置等的其他构成部件是众所周知的，所以省略详细的说明。
如图1所示，液晶面板11整体上呈纵长的方形状(矩形状)，在其长边方向的偏靠一侧(图1的上侧)的位置配置有可显示图像的显示区域A1(有源区域)，并且在其长边方向的偏靠另一侧(图1的下侧)的位置分别安装有用于供给各种信号等的驱动器12及柔性基板13。在液晶面板11中，显示区域A1外的区域被设为不显示图像的非显示区域A2(非有源区域)，该非显示区域A2由围绕显示区域A1的大致框状的区域(后述的CF基板20中的边框部分)、和在长边方向的另一方的端部侧被确保的区域(后述的阵列基板30中的与CF基板20不重叠而露出的部分)构成，在这之中的长边方向的另一方的端部侧被确保的区域中，包含驱动器12及柔性基板13的安装区域(安装区域)。
就液晶面板11而言，其短边方向与X轴方向一致，长边方向与Y轴方向一致，而且板面(显示面)的法线方向与Z轴方向一致。此外，在柔性基板13的与液晶面板11相反一侧的端部，连接有作为信号供给源的控制基板14(控制电路基板)。另外，图1中，框状的点划线表示显示区域A1的外形，比该点划线更外侧的区域为非显示区域A2。驱动器12被设为由在内部具有驱动电路的LSI芯片构成，且通过基于从控制基板14供给的信号而运作，从而生成输出信号，将该输出信号向液晶显示面板11的显示区域A1输出。驱动器12在俯视时成横长的方形状(沿液晶面板11的短边而呈细长形状)，并且被直接安装于液晶面板11(阵列基板30)的非显示区域A2，即被COG(Chip On Glass：玻璃衬底芯片)安装。
柔性基板13具备由具有绝缘性及可挠性的合成树脂材料(例如聚酰亚胺系树脂等)构成的基材，在该基材上具有多条布线图线(未图示)，与长度方向上的一端侧连接到控制基板14，相对应，另一端侧连接到液晶面板11(阵列基板30)。另外，柔性基板13在液晶显示装置内以截面形状成为大致U型的方式呈折返状地弯曲。在柔性基板13的长度方向上的两端部，布线图案露出到外部并构成端子部(未图示)，这些端子部分别相对于控制基板14及液晶面板11而电连接。由此，设为可将从控制基板14侧供给的信号传输到液晶面板11侧。
控制基板14配置于背光装置的里侧。控制基板14在由纸苯酚或者玻璃环氧树脂制的基板上，安装有用于向驱动器12供给各种信号的电子部件，并且布线形成有未图示的规定的图案的布线(导电路)。该控制基板14经由未图示的ACF(Anisotropic ConductiveFilm：各向异性导电膜)，电性且机械性连接到柔性基板13的一方的端部。
如图2所示，液晶面板11具有：一对基板20、30；和配置于两个基板20、30间的内部空间并包含随着电场施加而光学特性改变的物质即液晶分子的液晶层16(介质层)。液晶层16通过被介于两个基板20、30间的密封部(未图示)围绕而被封装。一对基板20、30之中的表侧(正面侧)被设为CF基板20(对置基板、彩色滤光片基板)，里侧(背面侧)被设为阵列基板30(显示基板、有源矩阵基板、元件基板)。在两个基板20、30的外表面侧，分别粘贴有偏光片17A、17B。此外，作为两个基板20、30中的位于最内侧并与液晶层16相接的层，分别形成用于使液晶层16中包含的液晶分子取向的取向膜18A、18B。
CF基板20在玻璃制的玻璃基板21的内表面侧层叠形成各种膜而成。如图2及图3所示，在CF基板20中的显示区域A1的内表面侧，在与阵列基板30侧的像素电极31(后述)成对置状的位置设有彩色滤光片22。彩色滤光片22呈矩阵状地重复并排排列有R(红色)、G(绿色)、B(蓝色)这三色的着色部而成。呈矩阵状排列的彩色滤光片22的各着色部(各像素19)间被遮光部23(黑矩阵)隔开。通过遮光部23而成为防止透过各着色部的各色的光彼此混合的情况(混色)的结构。
如图2所示，在彩色滤光片22及遮光部23的表面，与内侧重叠地设有外涂膜24(平坦化膜)。在液晶面板11中，由彩色滤光片22中的着色部、和与其对置的像素电极31的组而构成一个像素19。更具体而言，液晶面板11具备：彩色滤光片22中的具有红色的着色部的像素19(红色像素)、彩色滤光片22中的具有绿色的着色部的像素19(绿色像素)、彩色滤光片22中的具有蓝色的着色部的像素19(蓝色像素)。三色的像素19在液晶面板11的板面上沿行方向(X轴方向)重复排列而配置，由此构成像素组，该像素组沿列方向(Y轴方向)而多个排列地配置。也就是说，像素19在液晶面板11的显示区域A1内呈矩阵状地排列有多个。
接下来，对阵列基板30(显示面板用基板)的结构进行说明。阵列基板30在玻璃制的玻璃基板32的内表面侧利用光刻法层叠形成各种膜而成。如图4所示，在阵列基板30的内表面侧(液晶层16侧、与CF基板20对置的面一侧)的显示区域A1中，呈多个矩阵状(行列状)排列并设有作为开关元件的TFT34(Thin Film Transistor：显示元件)及像素电极31(图4的双点划线)，并且在这些TFT34及像素电极31的周围，以成格子状地形式配置有栅极布线35G(扫描线)及源极布线36S(数据线、信号线、元件布线部)。
如图4及图5所示，TFT34具有栅极电极37G、源极电极38S、漏极电极39D。栅极布线35G与栅极电极37G连接，源极布线36S与源极电极38S连接。此外，在漏极电极39D连接有漏极布线40D的一端部。在漏极布线40D的另一端部，同像素电极31连接的元件连接部41D与漏极布线40D一体地形成。此外，TFT34具有将漏极电极39D和源极电极38S相连的沟道部42A。TFT34基于分别供给到栅极布线35G及源极布线36S的各种信号而被驱动，随着其驱动而控制对像素电极31的电位供给。另外，本实施方式中，在各附图中栅极布线35G的延伸方向被设为与X轴方向一致，源极布线36S的延伸方向被设为与Y轴方向一致。
如图4所示，像素电极31配置于由栅极布线35G及源极布线36S围成的方形的区域，并形成有多个狭缝(未图示)。此外，在阵列基板30，在像素电极31的里侧，如图2所示设有公共电极33。如果在像素电极31和公共电极33之间产生电位差，则对于液晶层16，在沿阵列基板30的板面的成分的基础上包含与阵列基板30的板面相对的法线方向的成分的边缘电场(斜电场)被施加。也就是说，液晶面板11的动作模式被设为FFS(Fringe Field Switching：边缘电场开关)模式。
接下来，对阵列基板30中在玻璃基板32(基板)上层叠的各种薄膜进行详细的说明。如图6及图7所示，在玻璃基板32上，从下层侧(靠近玻璃基板32一侧)开始依次层叠有栅极用导电膜43G、栅极绝缘膜45、半导体膜42、源极用导电膜46S(及漏极用导电膜46D)、第一层间绝缘膜47、平坦化膜48、公共电极33(透明电极膜)、第二层间绝缘膜49、像素电极31(透明电极膜)。另外，图6及图7中，省略了在像素电极31的更上层侧层叠的取向膜18A的图示。
栅极用导电膜43G构成栅极电极37G及栅极布线35G。栅极用导电膜43G例如通过钛(Ti)层/铝(Al)层/钛层的三层的层叠膜而形成。栅极绝缘膜45例如由作为无机材料的氧化硅(SiO2)构成。栅极绝缘膜45介于栅极用导电膜43G和源极用导电膜46S(或漏极用导电膜46D)之间，并相互绝缘。
半导体膜42在栅极绝缘膜45上形成于与栅极电极37G重叠的位置，并由将氧化物半导体用作为材料的薄膜构成。半导体膜42主要构成TFT34的沟道部42A。另外，在本实施方式的TFT34中，在沟道部42A上未形成有蚀刻阻挡层，源极电极38S及漏极电极39D的下表面分别与半导体膜42的上表面直接连接。
半导体膜42所包含的氧化物半导体可以是非晶氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，列举多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。半导体膜42也可以具有两层以上的层叠结构。在半导体膜42具有层叠结构的情况下，半导体膜42也可以包含非晶质氧化物半导体层与结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。此外，也可以包含多个非晶质氧化物半导体层。在半导体膜42具有包含上层与下层的两层结构的情况下，优选地，上层所含的氧化物半导体的能隙大于下层所含的氧化物半导体的能隙。但是，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体以及上述各结晶质氧化物半导体的材料、构造、成膜方法、具有层叠构造的半导体膜42的结构等，被记载于例如日本特开2014-007399号公报中。作为参考，将日本特开2014-007399号公报的公开内容全部引用到本说明书中。半导体膜42也可以包含例如In、Ga以及Zn中的至少一种金属元素。本实施方式中，半导体膜42包含例如In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。此处，In-Ga-Zn-O系的半导体为In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)并无特别限定，包含例如In：Ga：Zn＝2∶2∶1、In：Ga：Zn＝1∶1∶1、In：Ga：Zn＝1：1：2等。这种半导体膜42可由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。In-Ga-Zn-O系半导体可以为非晶，也可以为结晶质。作为结晶质In-Ga-Zn-O系半导体，优选为c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系半导体。
另外，结晶质In-Ga-Zn-O系半导体的结晶构造被公开于例如上述的日本特开2014-007399号公报、日本特开2012-134475号公报、日本特开2014-209727号公报等。作为参考，将日本特开2012-134475号公报以及日本特开2014-209727号公报的公开内容全部引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT由于具有高的迁移率(与a-SiTFT相比超过20倍)以及低的漏电流(与a-SiTFT相比不足一百分之一)，因此适合用作为未图示的驱动TFT(例如，在包含多个像素的显示区域的周边，在与显示区域相同的基板上设置的驱动电路中包含的TFT)以及TFT(设置于像素的TFT)。
此外，半导体膜42也可以包含其他氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体为In(铟)、Sn(锡)及Zn(锌)的三元系氧化物。或者，半导体膜42也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。
源极用导电膜46S及漏极用导电膜46D在栅极绝缘膜45上形成。源极用导电膜46S构成源极布线36S及源极电极38S。漏极用导电膜46D构成漏极电极39D、漏极布线40D、元件连接部41D。源极用导电膜46S及漏极用导电膜46D用相同的材质形成，例如利用钛层/铝层/钛层的三层层叠膜来形成。
第一层间绝缘膜47至少配置于源极用导电膜46S(及漏极用导电膜46D)上，例如由作为无机材料的氧化硅(SIO2)构成。平坦化膜48配置于第一层间绝缘膜47上，例如由作为有机树脂材料的丙烯酸类树脂材料(例如聚甲基丙烯酸甲酯树脂(PMMA))构成。第一层间绝缘膜47及平坦化膜48介于公共电极33、和配置于其下层的各薄膜(源极用导电膜46S、漏极用导电膜46D及半导体膜42)之间并相互绝缘。另外，平坦化膜48为有机绝缘膜，其膜厚与其他无机绝缘膜(第一层间绝缘膜47及第二层间绝缘膜49)相比更厚，具有使表面平坦化的功能。
公共电极33被配置于平坦化膜48上，例如由ITO(Indium Tin Oxide)或者ZnO(Zinc Oxide)这样的透明电极材料构成。第二层间绝缘膜49至少配置于公共电极33上，例如由作为无机材料的氮化硅(SiNx)构成。第二层间绝缘膜49介于公共电极33和像素电极31之间并相互绝缘。像素电极31被配置于第二层间绝缘膜49上，例如由ITO(Indium TinOxide)或者ZnO(Zinc Oxide)这样的透明电极材料构成。此外，在第一层间绝缘膜47及平坦化膜48上，在与元件连接部41D重叠的位置，形成有接触孔CH1(参照图6的虚线)，像素电极31通过接触孔CH1，与元件连接部41D连接。另外，在玻璃基板32上层叠的各种薄膜的材质不限定为上述的材质而可适当变更。
(液晶面板的制造方法)
接下来，对液晶面板11的制造方法进行说明。在分别制造了CF基板20及阵列基板30之后，通过使CF基板20及阵列基板30贴合来制造本实施方式所涉及的液晶面板11。下面，对构成液晶面板11的阵列基板30的制造方法进行详细说明。阵列基板30的制造方法至少具备：形成栅极用导电膜43G的栅极用导电膜形成工序、形成栅极绝缘膜45的栅极绝缘膜形成工序、形成半导体膜42的半导体膜形成工序、形成源极用导电膜46S及漏极用导电膜46D的源极漏极形成工序、形成第一层间绝缘膜47的第一层间绝缘膜形成工序、形成平坦化膜48的平坦化膜形成工序、形成公共电极33的公共电极形成工序、形成第二层间绝缘膜49的第二层间绝缘膜形成工序、以及形成像素电极31的像素电极形成工序。
在上述的各工序中，利用光刻法，分别形成薄膜图案。具体而言，上述的各工序包括：将成为薄膜图案的基础的薄膜进行成膜的成膜工序；通过对抗蚀剂进行曝光处理及显影处理等来形成与薄膜图案对应的形状的抗蚀剂图案的抗蚀剂形成工序；以及通过进行以抗蚀剂图案为掩模的蚀刻来形成薄膜图案的蚀刻工序。另外，成膜工序中，根据薄膜的种类，适当使用等离子体CVD、溅射法、真空蒸镀法等。此外，蚀刻工序中，根据进行蚀刻的薄膜的种类，适当使用湿蚀刻、干蚀刻。而且，在本实施方式的源极漏极形成工序中，将抗蚀剂形成工序及蚀刻工序各实行两次这点与其他的薄膜形成工序不同。下面，对源极漏极形成工序进行详细说明。
(源极漏极形成工序)
源极漏极形成工序包括：将成为源极用导电膜46S及漏极用导电膜46D的基础的导电膜51形成的导电膜形成工序；将仿照源极用导电膜46S及漏极用导电膜46D的形状的抗蚀剂52R形成的第一抗蚀剂形成工序；通过以抗蚀剂52R为掩模来蚀刻导电膜51，从而形成源极用导电膜46S及漏极用导电膜46D的第一蚀刻工序；将覆盖半导体膜42、源极用导电膜46S、漏极用导电膜46D的抗蚀剂53R形成的第二抗蚀剂形成工序；以及以抗蚀剂53R为掩模来实行可去除导电膜51的蚀刻的第二蚀刻工序。
导电膜形成工序中，如图8所示，以覆盖栅极绝缘膜45及半导体膜42二者的形式形成导电膜51(成膜)。导电膜51跨及阵列基板30上的显示区域A1的全区域而被整面状地成膜。在导电膜形成工序后实行的第一抗蚀剂形成工序中，将抗蚀剂(光刻胶)涂布到导电膜51的上层侧，经由规定的光掩模将该抗蚀剂曝光，其后将曝光了的抗蚀剂显影，由此形成被图案化了的抗蚀剂52R(抗蚀剂图案)。抗蚀剂52R的形成范围与源极用导电膜46S及漏极用导电膜46D的形成范围大体一致。
第一抗蚀剂形成工序后实行的第一蚀刻工序中，以抗蚀剂52R为掩模，对导电膜51进行蚀刻。由此，对于导电膜51中的、被抗蚀剂52R覆盖的部分而言，没有被蚀刻而残存下来，但没有被抗蚀剂52R覆盖的部分被去除(参照图9及图10)。也就是说，抗蚀剂52R的平面形状被转印到蚀刻了的导电膜51上，形成源极用导电膜46S及漏极用导电膜46D。另外，在完成了第一蚀刻工序后，抗蚀剂52R经抗蚀剂剥离工序而被剥离。另外，在此实行的蚀刻的种类只要是能够去除导电膜51的蚀刻即可，例如实行干蚀刻，但不限定于此。蚀刻的种类可根据导电膜51的种类、所要求的尺寸精度等而适当变更，也可以实行湿蚀刻。此外，在导电膜51由多个薄膜构成的情况下，也可以根据各薄膜的种类分别使用干蚀刻及湿蚀刻。
另外，本实施方式中，栅极绝缘膜45以覆盖栅极用导电膜43G的形式配置。因此，如图11所示，在栅极绝缘膜45上产生因栅极用绝缘膜43G的厚度而导致的阶梯部45A。在这样的阶梯部45A上，抗蚀剂52R的厚度与其他地方相比容易变大，因此在实行抗蚀剂52R的图案化时，本来理应被去除的抗蚀剂52R容易残留。如果残留抗蚀剂52R，则在该部分没有通过蚀刻去除导电膜51，其结果是，有可能导致在阶梯部45A产生导电膜51的残渣51A。另外，阶梯部45A的高度越大，就越容易产生这样的残渣51A。此外，如图11所示，阶梯部45A成具有相对于玻璃基板32的板面倾斜的倾斜面的锥形状，倾斜面的倾斜角度越大，就越容易产生残渣51A。
阶梯部45A形成于与栅极用导电膜43G的周端部对应的位置，具体而言在俯视时形成于与栅极绝缘膜43G的周端部重叠的位置(或者为周端部的稍微外侧的位置)。在此，在图4及图5的俯视图中，用深阴影表示可产生残渣51A的位置(阶梯部45A)。如图5所示，假定在产生了残渣51A的情况下，有可能导致相邻的源极用导电膜46S及漏极用导电膜46D通过残渣51A而被连接。此外，第一蚀刻工序中，一对源极用导电膜46S及漏极用导电膜46D以沿栅极布线35G的延伸方向(图4的X轴方向)而排列有多个的方式形成。因此，如图4所示，有可能导致相邻的两个源极用导电膜46S通过残渣51A而被连接。
为了防止这样的残渣51A的发生，考虑例如使形成源极用导电膜46S及漏极用导电膜46D的蚀刻工序(参照上述第一蚀刻工序)中的蚀刻时间延长。然而，在这样的蚀刻工序中，如图10所示，通过去除位于半导体膜42的上侧的导电膜51来形成源极用导电膜46S及漏极用导电膜46D。因此，如果使蚀刻时间延长，则有可能导致对半导体膜42产生蚀刻的影响，半导体膜42的特性发生变化。因此，本实施方式中，以保护半导体膜42，并且去除导电膜51的残渣51A为目的，在第一蚀刻工序后，实行第二抗蚀剂形成工序及第二蚀刻工序。
第二抗蚀剂形成工序(抗蚀剂形成工序的一例)中，将抗蚀剂(光刻胶)涂布到半导体膜42、源极用导电膜46S、漏极用导电膜46D的上层侧，经由规定的光掩模将该抗蚀剂曝光，其后将曝光了的抗蚀剂显影，由此，如图5及图12所示，形成被图案化了的抗蚀剂53R(抗蚀剂图案)。如图5所示，抗蚀剂53R覆盖半导体膜42、源极用导电膜46S、漏极用导电膜46D。在图5的俯视图中，用浅阴影表示被图案化了的抗蚀剂53R，用两点划线表示抗蚀剂53R的周端。具体而言，在图5所示的俯视时，抗蚀剂53R仿照半导体膜42、源极用导电膜46S、漏极用导电膜46D的形状。此外，抗蚀剂53R在俯视时成比源极用导电膜46S、漏极用导电膜46D大一圈的形状。另外，从源极用导电膜46S(及漏极用导电膜46D)的周端到抗蚀剂53R的周端的距离L1例如按1μm而被设定，但不限定于该值而可适当变更。
此外，抗蚀剂53R以避开沿栅极用导电膜43G的周端延伸的阶梯部45A中的、由于产生残渣51A而有可能发生短路的位置的形式来设置。具体而言，如图4及图5所示，抗蚀剂53R以避开阶梯部45A中的三个延伸部45B、45D、45E的形式来形成。如图5所示，延伸部45B是阶梯部45A中的、跨及经由半导体膜42连接的源极用导电膜46S和漏极用导电膜46D二者而延伸的部分(成L字状的部分)。
此外，延伸部45D(源极间延伸部)是阶梯部45A中的、跨及相邻的两个源极用导电膜46S二者而延伸的部分。而且，延伸部45E(相反侧延伸部)是阶梯部45A中的、跨及漏极用导电膜46D、和与该漏极用导电膜46D(例如，图4中的附图标记46D1)未经由半导体膜42连接的一侧的源极用导电膜46S(例如，图4中的附图标记46S1)二者而延伸的部分。也就是说，源极用导电膜46S1(相反侧源极用导电膜的一例)是，以隔着漏极用导电膜46D的形式配置的两个源极用导电膜46S中的、在经由半导体膜42连接到该漏极用半导体膜46D的源极用导电膜46S的相反侧配置的源极用导电膜46S。另外，抗蚀剂53R以避开延伸部45B的延伸方向上的至少一部分的形式配置即可。换言之，抗蚀剂53R的周端部的一部分以与延伸部45B交叉的形式配置即可。这样一来，即使在产生了沿延伸部45B而细长形状地延伸的残渣51A的情况下，也能够在后述的第二蚀刻工序中切断该残渣51A。此外，对于延伸部45D、45E，也与延伸部45B同样地，抗蚀剂53R以分别避开延伸部45D、45E的延伸方向上的至少一部分的形式配置即可。
第二蚀刻工序中，如图13所示，以抗蚀剂53R为掩模，实行可去除导电膜51的蚀刻。具体而言，例如实行与第一蚀刻工序中实行的蚀刻相同种类的蚀刻，但不限定于此。由此，如图14所示，阶梯部45A的残渣51A被去除。另外，在完成第二蚀刻工序后，抗蚀剂53R经抗蚀剂剥离工序而被剥离。此外，第二蚀刻工序中，例如实行蚀刻直到栅极绝缘膜45的一部分45F(图13中用两点划线表示)被去除为止，由此能够更可靠地去除导电膜51的残渣51A。
接下来，对本实施方式的效果进行说明。如上所述，本实施方式中，包括：以覆盖栅极绝缘膜45及半导体膜42二者的形式形成导电膜51的导电膜形成工序，其中，栅极绝缘膜45覆盖在玻璃基板32上形成的栅极电极37G及栅极布线35G，半导体膜42在栅极绝缘膜45上在与栅极电极37G重叠的位置上形成；第一蚀刻工序，其在导电膜形成工序之后实行，通过对导电膜51进行蚀刻，从而形成具有与半导体膜42连接的源极电极38S的源极用导电膜46S、及具有与半导体膜42连接的漏极电极39D的漏极用导电膜46D；抗蚀剂形成工序，其在第一蚀刻工序之后实行，形成覆盖半导体膜42、源极用导电膜46S、漏极用导电膜46D的抗蚀剂53R；以及第二蚀刻工序，其在抗蚀剂形成工序之后实行，以抗蚀剂53R为掩模，实行可去除导电膜51的蚀刻。
在栅极绝缘膜45上与栅极电极37G的周端部重合的位置、及与栅极布线35G的周端部重合的位置，产生因栅极电极37G及栅极布线35G的厚度而导致的阶梯部45A。通过蚀刻在栅极绝缘膜45上形成源极用导电膜46S及漏极用导电膜46D的情况下，有可能导致在栅极绝缘膜45的阶梯部45A，难以去除导电膜51，产生导电膜51的残渣51A。本实施方式中，在第一蚀刻工序中，形成了栅极用导电膜46S及漏极用导电膜46D后，形成覆盖半导体膜42、源极用导电膜46S及漏极用导电膜46D的抗蚀剂53R，实行可去除导电膜51的蚀刻(第二蚀刻工序)。因此，即使在栅极绝缘膜45的阶梯部45A上残留有导电膜51的情况下，也能够去除它。此外，在第二蚀刻工序中，因为半导体膜42被抗蚀剂53R覆盖，所以能够保护半导体膜42免受蚀刻。
此外，抗蚀剂形成工序中，避开栅极绝缘膜45上形成的阶梯部45A中的、跨及源极用导电膜46S和漏极用导电膜46D二者而延伸的延伸部45B的至少一部分，形成抗蚀剂53R。
如果在延伸部45B上产生导电膜51的残渣51A，则有可能导致经由导电膜51的残渣51A而电连接源极电极38S及漏极电极39D。本实施方式中，避开延伸部45B的至少一部分来形成抗蚀剂53R。由此，即使在延伸部45B上产生了将源极用导电膜46S及漏极用导电膜46D相连的残渣51A的情况下，也能够在第二蚀刻工序中去除(切断)该残渣51A，能够抑制经由残渣51A而电连接源极电极38S及漏极电极39D的情况。
此外，可设为：在第一蚀刻工序中，将源极用导电膜46S及漏极用导电膜46D以沿栅极布线35G的延伸方向排列有多个的形式形成，在抗蚀剂形成工序中，避开栅极绝缘膜45上形成的阶梯部45A中的、跨及相邻的两个源极用导电膜46S二者而延伸的延伸部45D的至少一部分，形成抗蚀剂53R。
在第二蚀刻工序中，能够去除在相邻的两个源极用导电膜46S间产生的导电膜51的残渣51A，能够抑制相邻的两个源极用导电膜46S彼此经由导电膜51的残渣51A而电连接的情况。
此外，可设为：在第一蚀刻工序中，将源极用导电膜46S及漏极用导电膜46D以沿栅极布线35G的延伸方向排列有多个的形式形成，将以隔着漏极用导电膜46D的形式配置的两个源极用导电膜46S中的、在经由半导体膜42连接到漏极用半导体膜46D的源极用导电膜46S的相反侧配置的源极用导电膜46S作为源极用导电膜46S1的情况下，在抗蚀剂形成工序中，避开栅极绝缘膜45上形成的阶梯部45A中的、跨及漏极用导电膜46D和源极用导电膜46S1二者而延伸的延伸部45E的至少一部分，形成抗蚀剂53R。
即使产生了将漏极用导电膜46D和源极用导电膜46S1相连的残渣51A的情况下，也能够在第二蚀刻工序中去除该残渣51A，能够抑制漏极用导电膜46D和源极用导电膜46S1经由导电膜51的残渣51A而电连接的情况。
此外，可设为：在抗蚀剂形成工序中，形成抗蚀剂53R，其中，抗蚀剂53R成仿照源极用导电膜46S及漏极用导电膜46D的形状。这样一来，在第二蚀刻工序中，对于源极用导电膜46S及漏极用导电膜46D，能够去除与第一蚀刻工序中去除的位置大体相同的位置。在利用蚀刻形成源极用导电膜46S及漏极用导电膜46D的情况下，为了可靠地去除不需要的导电膜，一般会实行过蚀刻。根据本实施方式，减少第一蚀刻工序中的蚀刻时间(更详细而言，实施过蚀刻的时间)，也可将所减少的时间分量的蚀刻在第二蚀刻工序中实行。这样一来，在半导体膜42没有被抗蚀剂覆盖的第一蚀刻工序中，能够抑制半导体膜42受到过蚀刻的影响的情况，在半导体膜42被抗蚀剂覆盖的第二蚀刻工序中，能够保护半导体膜42并实行充分的蚀刻。
此外，可设为：栅极电极37G及栅极布线35G包含铝。通过将铝用作为栅极电极37G及栅极布线35G，例如与使用铜的情况相比，能够降低成本。然而，与铜相比，铝的电阻大。因此，将铝用作为栅极电极37G及栅极布线35G的情况下，为了减小电阻，与使用铜的情况相比，优选使栅极电极37G及栅极布线35G更厚。如果栅极电极37G及栅极布线35G变厚，则因栅极电极37G及栅极布线35G的厚度而导致产生的栅极绝缘膜45的阶梯部45A的高度也变大，因此容易产生导电膜51的残渣51A。本实施方式中，因为在第二蚀刻工序中能够去除导电膜51的残渣51A，所以在将铝用作为栅极电极37G及栅极布线35G的情况中，是特别合适的。
＜第二实施方式＞
接下来，利用图15对本发明的第二实施方式进行说明。第二实施方式中，第二抗蚀剂形成工序中形成的抗蚀剂的形成范围与上述实施方式不同。另外，对于与上述实施方式相同的部分，赋予相同附图标记并省略重复的说明。如图15所示，本实施方式的第二抗蚀剂形成工序中形成的抗蚀剂153R(抗蚀剂图案、图15的浅阴影部分)跨及阵列基板30上的显示区域A1的全区域而形成，并具有两种开口部154、155。另外，开口部154、155例如相对于一个像素19而分别一个个地设置，但不限定于此。
开口部154在俯视时成长方形状，并且以与阶梯部45A的延伸部45B交叉的形式配置。开口部154为了去除在延伸部45B产生的导电膜51的残渣51A而被形成。此外，开口部155在俯视时成长方形状，并且以与阶梯部45A的延伸部45D、45E这两方交叉的形式配置。开口部155为了去除在延伸部45D、45E产生的导电膜51的残渣51A而被形成。开口部154、155的形状不限定为长方形而可适当变更。
抗蚀剂153R成为在显示区域A1中覆盖开口部154、155以外的部分的结构。换言之，抗蚀剂153R覆盖栅极绝缘膜45、源极用导电膜46S、栅极用导电膜43G、漏极用导电膜46D、半导体膜42，构成为不覆盖有可能发生因残渣51A而导致的导电膜间的短路的部分。通过将这样的抗蚀剂153R作为掩模来实行第二蚀刻工序，能够去除在各延伸部45B、45D、45E产生的残渣51A的一部分。也就是说，能够切断在导电膜间延伸的残渣51A。而且，栅极绝缘膜45因为被抗蚀剂153R覆盖，所以能够抑制在第二蚀刻工序中被除去的情况。
＜其他实施方式＞
本发明不限定为通过以上记述及附图而说明的实施方式，例如如下的实施方式也包含于本发明的技术范围中。
(1)在上述的各实施方式中，例示了平面形状被设为长方形的液晶面板，但本发明也能够适用于平面形状被设为正方形、圆形、椭圆形等的液晶面板。
(2)在上述的各实施方式中，示出了驱动器被COG安装于液晶面板的阵列基板的情况，但也可以为驱动器被COF(Chip On Film：薄膜基芯片)安装于柔性基板的结构。
(3)在上述的各实施方式中，例示了构成TFT的沟道部的半导体膜由氧化物半导体材料构成的情况，但除此以外，例如也可以将多晶硅(作为多结晶化的硅(多结晶硅)的一种的连续晶粒硅(Continuous Grain Silicon))、非晶硅用作为半导体膜的材料。
(4)在上述的各实施方式中，对动作模式被设为FFS模式的液晶面板进行了例示，但除此以外，本发明也能够适用于被设为IPS(In-Plane Switching：平面转换)模式、VA(Vertical Alignment：垂直取向)模式等的其他的动作模式的液晶面板。
(5)在上述的各实施方式中，例示了液晶面板的彩色滤光片被设为红色、绿色及蓝色的三色构成，但本发明也能够适用于具备了在红色、绿色及蓝色的各着色部中加入黄色的着色部而成为四色构成的彩色滤光片的液晶面板。
(6)导电膜51的材质不被限定为上述的材质而能够适当变更。例如，作为导电膜51，除了铝、钛以外，能够使用铬(Cr)、钽(Ta)、铜(Cu)等的金属膜，也可以层叠这些金属膜。
(7)在上述第一实施方式中，例示了第二抗蚀剂形成工序中形成的抗蚀剂53R在俯视时成比源极用导电膜46S、漏极用导电膜46D大一圈的形状的结构，但不限定于此。抗蚀剂53R在俯视时也可以成与源极用导电膜46S、漏极用导电膜46D的形状完全一致的形状。
(8)栅极用导电膜43G、源极用导电膜46S及漏极用导电膜46D的形状(形成范围)不限定为在上述实施方式中例示的形状而可适当变更。
附图标记说明
30…阵列基板(显示面板用基板)；32…玻璃基板(基板)；35G…栅极布线；37G…栅极电极；38S…源极电极；39D…漏极电极；42…半导体膜；45…栅极绝缘膜；45A…阶梯部；45B…延伸部(跨及源极用导电膜和漏极用导电膜二者而延伸的延伸部)；45D…延伸部(跨及相邻的两个源极用导电膜二者而延伸的源极间延伸部)；45E…延伸部(跨及漏极用导电膜和相反侧源极用导电膜二者而延伸的相反侧延伸部)；46D…漏极用导电膜；46S…源极用导电膜、46S1…源极用导电膜(相反侧源极用导电膜)；51…导电膜(在导电膜形成工序中形成的导电膜)；53R、153R…抗蚀剂(覆盖半导体膜、源极用导电膜、漏极用导电膜的抗蚀剂)

Claims (6)

1.一种显示面板用基板的制造方法，其特征在于，包括：
以覆盖栅极绝缘膜及半导体膜二者的形式形成导电膜的导电膜形成工序，其中，所述栅极绝缘膜覆盖在基板上形成的栅极电极及栅极布线，所述半导体膜在所述栅极绝缘膜上形成在与所述栅极电极重叠的位置；
第一抗蚀剂形成工序，其在所述导电膜形成工序之后实行，所述第一抗蚀剂形成工序仿照具有与所述半导体膜连接的源极电极的源极用导电膜及具有与所述半导体膜连接的漏极电极的漏极用导电膜的形状形成第一抗蚀剂；
第一蚀刻工序，其在所述第一抗蚀剂形成工序之后实行，通过以所述第一抗蚀剂为掩膜对所述导电膜进行蚀刻，从而形成所述源极用导电膜及所述漏极用导电膜；
第二抗蚀剂形成工序，其在所述第一蚀刻工序之后实行，形成覆盖所述半导体膜、所述源极用导电膜、所述漏极用导电膜的第二抗蚀剂；以及
第二蚀刻工序，其在所述第二抗蚀剂形成工序之后实行，以所述第二抗蚀剂为掩模，实行可去除所述导电膜的蚀刻，
所述第二蚀刻工序中，实行蚀刻直到所述栅极绝缘膜的一部分被去除为止。
2.如权利要求1所述的显示面板用基板的制造方法，其特征在于，
在所述第二抗蚀剂形成工序中，避开所述栅极绝缘膜上形成的阶梯部中的、跨及所述源极用导电膜和所述漏极用导电膜二者而延伸的延伸部的至少一部分，而形成所述第二抗蚀剂。
3.如权利要求1或2所述的显示面板用基板的制造方法，其特征在于，
在所述第一蚀刻工序中，将所述源极用导电膜及所述漏极用导电膜以沿所述栅极布线的延伸方向排列有多个的形式形成，
在所述第二抗蚀剂形成工序中，避开所述栅极绝缘膜上形成的阶梯部中的、跨及相邻的两个所述源极用导电膜二者而延伸的源极间延伸部的至少一部分，而形成所述第二抗蚀剂。
4.如权利要求1或2所述的显示面板用基板的制造方法，其特征在于，
在所述第一蚀刻工序中，将所述源极用导电膜及所述漏极用导电膜以沿所述栅极布线的延伸方向排列有多个的形式形成，
将以夹着所述漏极用导电膜的形式配置的两个所述源极用导电膜中的、在经由所述半导体膜连接到所述漏极用半导体膜的所述源极用导电膜的相反侧配置的所述源极用导电膜作为相反侧源极用导电膜的情况下，
在所述第二抗蚀剂形成工序中，避开所述栅极绝缘膜上形成的阶梯部中的、跨及所述漏极用导电膜和所述相反侧源极用导电膜二者而延伸的相反侧延伸部的至少一部分，而形成所述第二抗蚀剂。
5.一种显示面板用基板的制造方法，其特征在于，包括：
以覆盖栅极绝缘膜及半导体膜二者的形式形成导电膜的导电膜形成工序，其中，所述栅极绝缘膜覆盖在基板上形成的栅极电极及栅极布线，所述半导体膜在所述栅极绝缘膜上形成在与所述栅极电极重叠的位置；
第一抗蚀剂形成工序，其在所述导电膜形成工序之后实行，所述第一抗蚀剂形成工序仿照具有与所述半导体膜连接的源极电极的源极用导电膜及具有与所述半导体膜连接的漏极电极的漏极用导电膜的形状形成第一抗蚀剂；
第一蚀刻工序，其在所述第一抗蚀剂形成工序之后实行，通过以所述第一抗蚀剂为掩膜对所述导电膜进行蚀刻，从而形成所述源极用导电膜及所述漏极用导电膜；
第二抗蚀剂形成工序，其在所述第一蚀刻工序之后实行，形成覆盖所述栅极绝缘膜、所述半导体膜、所述源极用导电膜、所述漏极用导电膜的第二抗蚀剂，所述第二抗蚀剂避开所述栅极绝缘膜上形成的阶梯部中的、跨及所述源极用导电膜和所述漏极用导电膜两者而延伸的延伸部的至少一部分、跨及相邻的两个所述源极用导电膜两者而延伸的源极间延伸部的至少一部分以及跨及所述漏极用导电膜和与所述漏极用导电膜未经由所述半导体膜连接的一侧的源极用导电膜两者而延伸的相反侧延伸部的至少一部分配置；以及
第二蚀刻工序，其在所述第二抗蚀剂形成工序之后实行，以所述第二抗蚀剂为掩模，实行可去除所述导电膜的蚀刻，
所述第二蚀刻工序中，实行蚀刻直到所述栅极绝缘膜的一部分被去除为止。
6.如权利要求1、2和5中任一项所述的显示面板用基板的制造方法，其特征在于，
所述栅极电极及所述栅极布线包含铝。
CN201780013382.3A 2016-02-26 2017-02-17 显示面板用基板的制造方法 Active CN108701432B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016035388 2016-02-26
JP2016-035388 2016-02-26
PCT/JP2017/005941 WO2017145941A1 (ja) 2016-02-26 2017-02-17 表示パネル用基板の製造方法

Publications (2)

Publication Number Publication Date
CN108701432A CN108701432A (zh) 2018-10-23
CN108701432B true CN108701432B (zh) 2021-02-26

Family

ID=59686112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780013382.3A Active CN108701432B (zh) 2016-02-26 2017-02-17 显示面板用基板的制造方法

Country Status (3)

Country Link
US (1) US10497725B2 (zh)
CN (1) CN108701432B (zh)
WO (1) WO2017145941A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106134B (zh) * 2018-10-29 2023-08-08 夏普株式会社 有源矩阵基板以及具备其的x射线拍摄面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW428256B (en) * 1999-01-25 2001-04-01 United Microelectronics Corp Structure of conducting-wire layer and its fabricating method
CN1468050A (zh) * 2002-06-10 2004-01-14 ���������kҵ��ʽ���� 印刷线路板的制造方法及利用该制造方法所制成的印刷线路板
CN101833204A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
JP2011151194A (ja) * 2010-01-21 2011-08-04 Hitachi Displays Ltd 液晶表示装置及びその製造方法
CN102160105A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置及其制造方法
CN102696112A (zh) * 2009-12-21 2012-09-26 夏普株式会社 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
CN104347772A (zh) * 2014-09-30 2015-02-11 山东成林光电技术有限责任公司 Ito的完整蚀刻方法及led芯片制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251091B1 (ko) * 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
TW202420563A (zh) * 2009-08-07 2024-05-16 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW428256B (en) * 1999-01-25 2001-04-01 United Microelectronics Corp Structure of conducting-wire layer and its fabricating method
CN1468050A (zh) * 2002-06-10 2004-01-14 ���������kҵ��ʽ���� 印刷线路板的制造方法及利用该制造方法所制成的印刷线路板
CN102160105A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置及其制造方法
CN101833204A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
CN102696112A (zh) * 2009-12-21 2012-09-26 夏普株式会社 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
JP2011151194A (ja) * 2010-01-21 2011-08-04 Hitachi Displays Ltd 液晶表示装置及びその製造方法
CN104347772A (zh) * 2014-09-30 2015-02-11 山东成林光电技术有限责任公司 Ito的完整蚀刻方法及led芯片制作方法

Also Published As

Publication number Publication date
US20190051678A1 (en) 2019-02-14
US10497725B2 (en) 2019-12-03
WO2017145941A1 (ja) 2017-08-31
CN108701432A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US9612493B2 (en) Liquid crystal panel, liquid crystal display device, and manufacturing method thereof
CN108352138B (zh) 显示基板以及显示装置
KR100475442B1 (ko) 컬러액정표시장치 및 그 제조방법
JP5280988B2 (ja) 液晶表示装置の製造方法
US8908117B2 (en) Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
JP6510067B2 (ja) 表示基板、表示装置及び表示基板の製造方法
KR20150078248A (ko) 표시소자
CN109599362B (zh) 薄膜晶体管基板的制造方法和薄膜晶体管基板
JP5940163B2 (ja) 半導体装置及び表示装置
WO2017077997A1 (ja) 表示基板及び表示装置
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP5306369B2 (ja) 表示パネル用の基板、表示パネル
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
JP2005018082A (ja) 薄膜トランジスタ表示板の製造方法
CN108701432B (zh) 显示面板用基板的制造方法
KR20100069432A (ko) 액정표시장치 및 그 제조방법
CN107436517B (zh) 液晶显示设备及其制造方法
US20190081076A1 (en) Thin film transistor substrate and display panel
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
KR102516634B1 (ko) 박막 트랜지스터 기판
KR20050068843A (ko) 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR102093903B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100113937A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant