WO2017077997A1 - 表示基板及び表示装置 - Google Patents
表示基板及び表示装置 Download PDFInfo
- Publication number
- WO2017077997A1 WO2017077997A1 PCT/JP2016/082383 JP2016082383W WO2017077997A1 WO 2017077997 A1 WO2017077997 A1 WO 2017077997A1 JP 2016082383 W JP2016082383 W JP 2016082383W WO 2017077997 A1 WO2017077997 A1 WO 2017077997A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- insulating film
- display
- rising portion
- film
- rising
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 165
- 230000000630 rising effect Effects 0.000 claims abstract description 227
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 230000002093 peripheral effect Effects 0.000 claims description 71
- 239000011229 interlayer Substances 0.000 abstract description 154
- 239000011521 glass Substances 0.000 abstract description 25
- 238000009413 insulation Methods 0.000 abstract description 19
- 239000010408 film Substances 0.000 description 641
- 239000010410 layer Substances 0.000 description 90
- 239000004973 liquid crystal related substance Substances 0.000 description 87
- 238000001514 detection method Methods 0.000 description 53
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 52
- 239000004065 semiconductor Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000011701 zinc Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910007541 Zn O Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000012905 input function Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 125000002066 L-histidyl group Chemical group [H]N1C([H])=NC(C([H])([H])[C@](C(=O)[*])([H])N([H])[H])=C1[H] 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/501—Blocking layers, e.g. against migration of ions
Definitions
- the present invention relates to a display substrate and a display device.
- Patent Document 1 As an example of a liquid crystal panel used in a conventional liquid crystal display device, one described in Patent Document 1 below is known.
- a convex portion is provided between adjacent mounting terminals at an end portion of the interlayer insulating film, thereby forming a thick interlayer insulating film. Even in such a case, resist residues in the subsequent process are eliminated.
- the active element array substrate described in Patent Document 1 described above has a configuration in which an end portion of the interlayer insulating film in the interlayer insulating film rises while being inclined with respect to the plate surface of the substrate. For this reason, water tends to stay in a region straddling the portion of the substrate where the interlayer insulating film is not disposed and the end portion of the interlayer insulating film. If the accumulated water permeates into the interlayer insulating film or the interface with other films, there is a risk that bubbles are generated in the liquid crystal and display defects occur.
- the present invention has been completed based on the above-described circumstances, and an object thereof is to suppress the occurrence of display defects due to retention of water or the like.
- the display substrate of the present invention straddles the substrate divided into a display region capable of displaying an image and a non-display region arranged on the outer peripheral side so as to surround the display region, and the display region and the non-display region.
- An insulating film which is arranged in a shape and is an insulating film non-arrangement region at least partially opened in the non-display region, and a part of the insulating film, rising from a boundary position between the insulating film non-arrangement region And a rising portion that is inclined with respect to the plate surface of the substrate, and at least a part of the rising portion that is arranged on the upper layer side of the insulating film and straddles the insulating film non-arrangement region and the rising portion.
- a superimposing unit is arranged in a shape and is an insulating film non-arrangement region at least partially opened in the non-display region, and a part of the insulating film, rising from a boundary position between the insulating film non-arrangement region And a rising portion that is inclined with respect to the plate surface of the substrate, and at least a part of the rising portion that is arranged on the upper layer side of the insulating film and straddles the insulating film non-ar
- the insulating film is arranged so as to straddle the display area and the non-display area of the substrate, and is an insulating film non-arrangement area in which a part of the non-display area is opened. Since the insulating film non-arrangement region where the insulating film is not arranged is arranged in the non-display region in the substrate, the image displayed in the display region is hardly affected.
- a part of the insulating film is a rising portion that rises from the boundary position with the insulating film non-arrangement region and rises in an inclined shape with respect to the plate surface of the substrate.
- the rising portion in the insulating film has an inclined shape as described above, water or the like is likely to stay in the vicinity thereof, and the display substrate has a structure that is caused by the remaining water or the like. Display performance may be impaired.
- the display performance in the said display substrate can be kept favorable.
- the following configuration is preferable as an embodiment of the present invention.
- (1) The overlapping portion is inclined with respect to the plate surface of the substrate, and the inclination angle thereof is smaller than the inclination angle of the rising portion. In this way, a situation in which water or the like stays in the vicinity of the overlapping portion is unlikely to occur.
- the inclination angle of the rising portion is changed. If it becomes larger than the inclination angle of the second rising portion, there is a concern that stagnation of water or the like may occur near the rising portion.
- the overlapping portion overlaps at least a part of each of the overlapping portions so as to straddle at least the insulating film non-arrangement region and the rising portion, it is difficult for water or the like to stay near the rising portion. It is supposed to be.
- the superimposing portion is arranged so as not to overlap with the second rising portion or to overlap with a part of the second rising portion.
- the superimposing part is arranged so as to overlap the entire area of the second rising part in addition to the rising part, the superimposing part is likely to be configured in parallel with the rising part and the second rising part. In such a case, water or the like may easily stay in the vicinity of the overlapping portion.
- the overlapping part is arranged so as not to overlap with the second rising part or to overlap with a part of the second rising part. It becomes difficult to have a configuration parallel to the second rising portion, and thus water or the like hardly stays in the vicinity of the overlapping portion.
- a terminal portion made of a lower-layer metal film disposed on the lower layer side of the insulating film in the non-display region is provided, and the insulating film has the insulating film non-arranged region at a central side in the terminal portion.
- the rising portion is arranged so as to overlap the terminal outer peripheral portion on the outer peripheral side of the terminal portion over the entire circumference, and the overlapping portion is not disposed on the insulating film.
- the region and the rising portion are overlapped over the entire circumference.
- the rising portion is arranged so as to overlap the outer peripheral portion of the terminal portion over the entire circumference. ing.
- the superimposition part has overlapped with respect to the insulating film non-arrangement region and the rising part over the entire circumference, it is difficult to cause a situation in which water or the like stays over the entire circumference in the vicinity of the rising part.
- the overlapping portion is made of an upper metal film disposed on the upper layer side of the insulating film in the non-display area. If it does in this way, the electrical performance of a terminal part can be secured by the superposition part which consists of an upper layer side metal film.
- the rising portion is arranged to cross the plurality of terminal wiring portions, and the overlapping portion includes a part of the second insulating film and a plurality of the terminals. It is arranged so as to cross the wiring section.
- the rising portion is arranged so as to cross the plurality of terminal wiring portions.
- the overlapping portion is formed of a part of the second insulating film disposed on the upper layer side of the insulating film and is disposed so as to cross the plurality of terminal wiring portions, so that the adjacent terminal wiring portions are not short-circuited.
- a display driving unit that is mounted in the non-display area and connected to the terminal unit is provided.
- the terminal portion connected to the display driving portion is exposed to the outside before the display driving portion is mounted, but the rising edge of the insulating film disposed near the terminal portion is raised. In the vicinity of the portion, water or the like is unlikely to stay due to the overlapping portion.
- the insulating film is divided into a central insulating film central portion and an outer peripheral insulating film outer peripheral portion by forming the insulating film non-arrangement region in a frame shape so as to surround the display region.
- the rising portion is arranged over the entire circumference in the central portion of the insulating film and the outer peripheral portion of the insulating film, and the overlapping portion overlaps the entire circumference of the insulating film non-arranged region and the rising portion. In this way, even if water or the like enters the outer periphery of the insulating film from the outside, the insulating film central portion and the insulating film outer peripheral portion are formed by the insulating film non-arrangement region formed in a frame shape so as to surround the display region.
- a display device of the present invention includes the above-described display substrate and a counter substrate arranged to face the display substrate. According to the display device having such a configuration, the occurrence of display defects due to the retention of water or the like on the display substrate is suppressed, so that the display reliability is excellent.
- FIG. 1 is a plan view of a liquid crystal panel constituting a liquid crystal display device according to Embodiment 1 of the present invention.
- a plan view showing a planar arrangement of common electrodes on an array substrate constituting a liquid crystal panel Schematic cross-sectional view showing the cross-sectional configuration in the display area of the liquid crystal panel.
- substrate which comprises a liquid crystal panel The top view which shows roughly the wiring structure in the display area of CF board
- FIG. 9 is an enlarged cross-sectional view near the overlapping portion
- the enlarged plan view which shows schematically the wiring structure in the non-display area
- the top view of the array substrate concerning Embodiment 3 of the present invention Xvi-xvi sectional view of FIG.
- region of the array substrate which comprises the liquid crystal panel which concerns on Embodiment 4 of this invention Sectional view along the X-axis direction near the input terminal in the non-display area of the array substrate constituting the liquid crystal panel
- region of the array substrate which comprises the liquid crystal panel which concerns on other embodiment (1) of this invention Sectional view along the X-axis direction near the input terminal in the non-display area of the array substrate constituting the liquid crystal panel
- region of the array substrate which comprises the liquid crystal panel which concerns on other embodiment (2) of this invention Sectional drawing along the Y-axis direction of the vicinity of the part between terminal wiring parts in the non-display area
- FIGS. 1 A first embodiment of the present invention will be described with reference to FIGS.
- a liquid crystal panel (display device, display panel) 11 provided in the liquid crystal display device 10 having a position input function is illustrated.
- a part of each drawing shows an X axis, a Y axis, and a Z axis, and each axis direction is drawn to be a direction shown in each drawing.
- the upper side of FIGS. 3, 6 and 7 is the front side
- the lower side is the back side.
- the liquid crystal display device 10 has a rectangular shape as a whole. As shown in FIG. 1, the liquid crystal display device 10 includes a liquid crystal panel 11 capable of displaying an image, and is disposed on the back side of the liquid crystal panel 11 and displayed on the liquid crystal panel 11. And a backlight device (illumination device) that is an external light source that emits light for the purpose.
- a backlight device illumination device
- the liquid crystal panel 11 will be described in detail with respect to the components of the liquid crystal display device 10, but other components such as the backlight device are well-known and will not be described in detail.
- the liquid crystal panel 11 has a vertically long rectangular shape (rectangular shape) as a whole, and an image is located at a position offset toward one end side (upper side in FIG. 1) in the long side direction.
- a display area (active area) AA is displayed, and a driver for supplying various signals and the like to a position offset toward the other end side (the lower side in FIG. 1) in the long side direction (
- a display drive unit) 12 and a flexible substrate 13 are respectively attached.
- An area outside the display area AA in the liquid crystal panel 11 is a non-display area (non-active area) NAA in which an image is not displayed.
- the non-display area NAA is a substantially frame-shaped area (CF described later) surrounding the display area AA.
- a frame-shaped one-dot chain line represents the outer shape of the display area AA, and an area outside the one-dot chain line is a non-display area NAA.
- the driver (display drive unit) 12 is composed of an LSI chip having a drive circuit inside, and generates an output signal by operating based on a signal supplied from the control board 14.
- the output signal is output toward the display area AA of the liquid crystal panel 11.
- the driver 12 has a laterally long rectangular shape when viewed in a plan view (longitudinal along the short side of the liquid crystal panel 11) and a non-display area NAA of the liquid crystal panel 11 (array substrate 11b described later). It is mounted directly, that is, COG (Chip On Glass).
- the long side direction of the driver 12 matches the X-axis direction (the short side direction of the liquid crystal panel 11), and the short side direction matches the Y-axis direction (the long side direction of the liquid crystal panel 11).
- the flexible substrate 13 includes a base material made of a synthetic resin material having insulation and flexibility (for example, a polyimide resin), and a large number of wiring patterns (not shown) are formed on the base material. And one end in the length direction is connected to the control board 14 as described above, whereas the other end (the other end) is connected to the liquid crystal panel 11 (an array described later). Connected to the substrate 11b). At both ends of the flexible substrate 13 in the length direction, the wiring pattern is exposed to the outside to form terminal portions (not shown), and these terminal portions are respectively connected to the control substrate 14 and the liquid crystal panel 11. Are electrically connected. As a result, a signal supplied from the control board 14 side can be transmitted to the liquid crystal panel 11 side.
- a synthetic resin material having insulation and flexibility for example, a polyimide resin
- the control board 14 is disposed on the back side of the backlight device.
- the control board 14 is mounted with electronic parts for supplying various signals to the driver 12 on a board made of paper phenol or glass epoxy resin, and wiring (conductive path) of a predetermined pattern (not shown) is routed. Is formed.
- One end (one end side) of the flexible substrate 13 is electrically and mechanically connected to the control substrate 14 via an ACF (Anisotropic Conductive Film) (not shown).
- the liquid crystal panel 11 includes a pair of substrates 11 a and 11 b and liquid crystal molecules that are disposed in an internal space between the substrates 11 a and 11 b and change in optical properties when an electric field is applied.
- the liquid crystal layer (medium layer) 11c is included, and the liquid crystal layer 11c is surrounded by a seal portion (not shown) interposed between the substrates 11a and 11b for sealing.
- the front side (front side) of the pair of substrates 11a and 11b is a CF substrate (counter substrate) 11a
- the back side (back side) is an array substrate (display substrate, active matrix substrate, element substrate) 11b.
- Each of the CF substrate 11a and the array substrate 11b is formed by laminating various films on the inner surface side of a glass substrate GS made of glass. Note that polarizing plates 11d and 11e are attached to the outer surface sides of both the substrates 11a and 11b, respectively.
- the display area AA on the inner surface side of the array substrate 11b is a TFT (Thin Film Transistor: display element) as a switching element.
- TFT Thin Film Transistor: display element
- a plurality of pixel electrodes 11g are provided side by side in a matrix (matrix), and a gate wiring (scanning line) 11i and a source wiring (data line) that form a grid around the TFT 11f and the pixel electrode 11g.
- Signal lines, element wiring portions) 11j are disposed so as to surround them.
- the gate wiring 11i and the source wiring 11j are connected to the gate electrode 11f1 and the source electrode 11f2 of the TFT 11f, respectively, and the pixel electrode 11g is connected to the drain electrode 11f3 of the TFT 11f.
- the TFT 11f is driven based on various signals respectively supplied to the gate wiring 11i and the source wiring 11j, and the supply of the potential to the pixel electrode 11g is controlled in accordance with the driving.
- the TFT 11f has a channel portion 11f4 that connects the drain electrode 11f3 and the source electrode 11f2.
- the extending direction of the gate wiring 11i coincides with the X-axis direction
- the extending direction of the source wiring 11j coincides with the Y-axis direction.
- the pixel electrode 11g is arranged in a rectangular region surrounded by the gate wiring 11i and the source wiring 11j, and a plurality of slits are formed.
- the pixel electrode 11g is connected to the drain electrode 11f3 of the TFT 11f via a TFT connection portion (element connection portion) 11p.
- a common electrode 11h is provided on the inner surface side of the array substrate 11b.
- the liquid crystal layer 11c has a plate surface of the array substrate 11b.
- a fringe electric field (an oblique electric field) including a component in a normal direction with respect to the plate surface of the array substrate 11b is applied in addition to the component along the line. That is, the operation mode of the liquid crystal panel 11 is an FFS (Fringe Field Switching) mode in which the IPS (In-Plane Switching) mode is further improved.
- the array substrate 11b includes a first metal film (gate metal film, lower metal film) 15, a gate insulating film (lower insulating film, lower glass film GS) sequentially from the lower layer (glass substrate GS) side.
- first metal film gate metal film, lower metal film
- gate insulating film lower insulating film, lower glass film GS
- Insulating film 16 16, semiconductor film 17, second metal film (source metal film, upper layer side metal film) 18, first interlayer insulating film (upper layer side insulating film, insulating film) 19, first planarization film (second layer) Insulating film) 20, third metal film 21, second planarizing film 22, fourth metal film 23, first transparent electrode film (lower transparent electrode film) 24, second interlayer insulating film 25, second transparent electrode film (Upper layer side transparent electrode film) 26 is laminated. 6 and 7, the illustration of the alignment film 11o laminated on the upper layer side of the second transparent electrode film 26 is omitted.
- the first metal film 15 is formed of, for example, a laminated film of three layers of titanium (Ti) layer / aluminum (Al) layer / titanium layer.
- the first metal film 15 mainly constitutes the gate wiring 11i.
- the gate insulating film 16 is laminated at least on the upper layer side of the first metal film 15, and is made of, for example, silicon oxide (SiO 2 ) that is an inorganic material.
- the gate insulating film 16 is interposed between the first metal film 15 (gate wiring 11i) and the second metal film 18 (source wiring 11j) to insulate each other.
- the semiconductor film 17 is laminated on the upper layer side of the gate insulating film 16 and is made of a thin film using an oxide semiconductor as a material.
- the semiconductor film 17 mainly constitutes the channel portion 11f4 of the TFT 11f.
- a specific oxide semiconductor forming the semiconductor film 17 for example, an In—Ga—Zn—O-based semiconductor (indium gallium oxide) containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O) is used. Zinc) is used.
- crystalline oxide semiconductor for example, a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is aligned substantially perpendicular to the layer surface is preferable.
- the crystal structure of such an oxide semiconductor is disclosed in, for example, Japanese Patent Application Laid-Open No. 2012-134475.
- Japanese Patent Application Laid-Open No. 2012-134475 the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
- the second metal film 18 is laminated at least on the upper layer side of the semiconductor film 17.
- the first metal film 15 for example, titanium layer / aluminum layer / titanium layer. These three layers are formed.
- the second metal film 18 mainly constitutes the source wiring 11j, the source electrode 11f2, and the drain electrode 11f3.
- the first interlayer insulating film 19 is laminated at least on the upper layer side of the second metal film 18 and is made of, for example, silicon oxide (SiO 2 ) that is an inorganic material.
- the first planarization film 20 is laminated on the upper layer side of the first interlayer insulating film 19 and is made of, for example, an acrylic resin material (for example, polymethyl methacrylate resin (PMMA)) that is an organic resin material.
- the first interlayer insulating film 19 and the first planarizing film 20 are interposed between the second metal film 18 and the semiconductor film 17 and the third metal film 21 to insulate each other.
- the third metal film 21 is stacked at least on the upper layer side of the first planarization film 20, and similarly to the first metal film 15 and the second metal film 18, for example, titanium layer / aluminum layer / titanium layer. It is formed by a laminated film of three layers.
- the third metal film 21 mainly constitutes the TFT connection portion 11p in the display area AA, but constitutes an input terminal portion 28 and a terminal wiring portion 29 described later in the non-display area NAA.
- the second planarizing film 22 is laminated on the upper side of the third metal film 21 and the first planarizing film 20, and is similar to the first planarizing film 20.
- an acrylic resin material for example, polymethyl methacrylate resin (PMMA)
- PMMA polymethyl methacrylate resin
- the second planarizing film 22 is interposed between the third metal film 21, the fourth metal film 23, and the first transparent electrode film 24 to insulate each other.
- the fourth metal film 23 is stacked at least on the upper layer side of the second planarization film 22, and similarly to the first metal film 15, the second metal film 18, and the third metal film 21, for example, a titanium layer / It is formed by a laminated film of three layers of an aluminum layer / titanium layer.
- the fourth metal film 23 mainly constitutes a position detection wiring 11q described later.
- the first transparent electrode film 24 is laminated on the upper side of the fourth metal film 23 and the first planarizing film 20, and is made of a transparent electrode material such as ITO (Indium Tin Oxide) or ZnO (Zinc Oxide).
- the first transparent electrode film 24 constitutes the common electrode 11h.
- the second interlayer insulating film 25 is laminated at least on the upper layer side of the first transparent electrode film 24 and is made of silicon nitride (SiN x ) that is an inorganic material.
- the second interlayer insulating film 25 is interposed between the first transparent electrode film 24 and the second transparent electrode film 26 to insulate each other.
- the second transparent electrode film 26 is laminated on the upper layer side of the second interlayer insulating film 25 and, like the first transparent electrode film 24, a transparent electrode such as ITO (Indium Tin Oxide) or ZnO (Zinc Oxide). Made of material.
- the second transparent electrode film 26 mainly constitutes the pixel electrode 11g.
- the first planarizing film 20 and the second planarizing film 22 are both organic insulating films, and the thickness thereof is another insulating film (inorganic
- the insulating film is thicker than 16, 19, 25, and has a function of flattening the surface.
- the gate insulating film 16, the first interlayer insulating film 19, and the second interlayer insulating film excluding the first planarizing film 20 and the second planarizing film 22 are used.
- Reference numeral 25 denotes an inorganic insulating film, which is thinner than the first planarizing film 20 and the second planarizing film 22 which are organic insulating films.
- the TFT connection portion (element connection portion) 11p has a vertically long rectangular shape and a planar arrangement that overlaps both the drain electrode 11f3 and the pixel electrode 11g of the TFT 11f in a plan view.
- the first TFT contact hole (first element) is formed at a position overlapping with both the TFT connection portion 11p and the drain electrode 11f3 as shown in FIG.
- a contact hole CH1 is formed in an opening, and the upper TFT connecting portion 11p is connected to the lower drain electrode 11f3 through the first TFT contact hole CH1.
- the position overlapping with both the TFT connection portion 11p and the drain electrode 11f3 and not overlapping with the first TFT contact hole CH1 is shown in FIG.
- a second TFT contact hole (second element contact hole, element contact hole) CH2 is formed.
- the upper pixel electrode 11g is connected to the lower TFT connection part 11p.
- the four insulating films 19, 20, 22, 25 are interposed between the pixel electrode 11g and the drain electrode 11f3, the pixel electrode 11g and the drain electrode 11f3 are connected to each other via the TFT connection portion 11p disposed between them. It has been.
- an opening OP for preventing a short circuit with the pixel electrode 11g is formed at a position overlapping the second TFT contact hole CH2 (a part of the TFT connection portion 11p) in the common electrode 11h.
- the insulating films 16, 19, 20, 22, 25 are formed in a solid shape over almost the entire display area AA of the array substrate 11b except for the contact holes CH1, CH2.
- a color filter 11k is provided at a position facing each pixel electrode 11g on the array substrate 11b side.
- the color filter 11k is formed by repeatedly arranging three colored portions of R (red), G (green), and B (blue) in a matrix.
- the colored portions (each pixel PX) of the color filter 11k arranged in a matrix are partitioned by a light shielding portion (black matrix) 11l.
- the light shielding portion 11l prevents color mixing in which light of each color transmitted through each colored portion is mixed.
- the light-shielding portion 11l has a lattice shape when viewed from the plane and partitions the colored portions, and a frame that forms a frame shape (frame shape) when viewed from the plane and surrounds the lattice portion from the outer peripheral side. And a shape portion.
- the grid-like portion in the light shielding portion 11l is arranged so as to overlap with the above-described gate wiring 11i and source wiring 11j in a plan view.
- the frame-shaped portion in the light shielding portion 11l extends following the seal portion, and has a vertically long rectangular frame shape when seen in a plan view.
- An overcoat film (planarizing film) 11m is provided on the inner surface of the color filter 11k and the light shielding part 11l.
- one pixel PX is configured by a set of a colored portion in the color filter 11k and a pixel electrode 11g opposed to the colored portion.
- the pixel PX includes a red pixel having an R colored portion of the color filter 11k, a green pixel having a G colored portion of the color filter 11k, and a blue pixel having a B colored portion of the color filter 11k, and It is included.
- These three-color pixels PX are arranged repeatedly along the row direction (X-axis direction) on the plate surface of the liquid crystal panel 11 to form a pixel group, and this pixel group is arranged in the column direction (Y-axis). Many are arranged along the direction.
- a large number of pixels PX are arranged in a matrix within the display area AA of the liquid crystal panel 11.
- alignment layers 11n and 11o for aligning liquid crystal molecules contained in the liquid crystal layer 11c are formed as the innermost layers of both the substrates 11a and 11b and in contact with the liquid crystal layer 11c.
- the liquid crystal panel 11 has a display function for displaying an image and a position input function (position) for detecting a position (input position) input by the user based on the displayed image.
- Detection function a position input function for detecting a position (input position) input by the user based on the displayed image.
- Detection function a touch panel pattern for implementing the position input function is built in (in-cell).
- This touch panel pattern is a so-called projected capacitance method, and its detection method is a self-capacitance method.
- the touch panel pattern is provided on the array substrate 11b of the pair of substrates 11a and 11b, and a plurality of position detection electrodes arranged in a matrix on the surface of the array substrate 11b. 27.
- the position detection electrode 27 is arranged in the display area AA of the array substrate 11b. Therefore, the display area AA in the liquid crystal panel 11 substantially coincides with the touch area where the input position can be detected, and the non-display area NAA substantially coincides with the non-touch area where the input position cannot be detected.
- a finger position detecting body
- An electrostatic capacitance is formed between the detection electrode 27 and the detection electrode 27.
- the capacitance detected by the position detection electrode 27 near the finger changes from the state before the finger approaches, and is different from the position detection electrode 27 far from the finger. Based on this, the input position can be detected.
- the position detection electrode 27 may form a parasitic capacitance for a conductor other than the finger.
- the position detection electrode 27 is composed of a common electrode 11h provided on the array substrate 11b.
- the common electrode 11h includes a plurality of divided common electrodes 11hS divided in a grid pattern in the plane of the array substrate 11b.
- Each of the plurality of divided common electrodes 11hS serves as the position detection electrode 27. It is composed.
- a plurality of position detection electrodes 27 are arranged in a matrix (matrix) along the X-axis direction (row direction) and the Y-axis direction (column direction).
- the position detection electrode 27 has a square shape when seen in a plane, and the dimension of each side is about several mm. Therefore, the position detection electrode 27 is larger in size in plan view than the pixel PX (pixel electrode 11g), and is arranged in a range that spans a plurality of pixels PX in the X-axis direction and the Y-axis direction. .
- FIG. 2 schematically shows the arrangement of the position detection electrodes 27, and the specific number and arrangement of the position detection electrodes 27 can be changed as appropriate other than the illustration.
- a plurality of position detection wires 11q are connected to the plurality of position detection electrodes (divided common electrode 11hS) 27 as shown in FIG.
- the position detection wiring 11q extends linearly along the Y-axis direction, that is, the extending direction (column direction) of the source wiring 11j in the display area AA, and has a length corresponding to the position detection electrode 27 to be connected. It has a size. That is, the position detection wiring 11q is arranged so that one end portion arranged in the display area AA overlaps with the position detection electrode 27 to be connected and is connected to the position detection electrode 27, whereas The other end arranged in the display area NAA is connected to the driver 12.
- the driver 12 drives the TFT 11f when displaying an image, but drives the position detection electrode 27 when detecting the position, and has both a display function and a position detection function.
- the position detection wiring 11q is composed of the fourth metal film 23, whereas the position detection electrode 27 is also the common electrode 11h and is composed of the first transparent electrode film 24.
- the position detection electrode 27 is directly connected without a contact hole. Therefore, in addition to the position detection electrode 27 to be connected, the position detection wiring 11q is also connected to another position detection electrode 27 existing between the position detection electrode 27 and the driver 12.
- the plurality of position detection wirings 11q are connected to the plurality of position detection electrodes 27 belonging to the same column (the plurality of position detection electrodes 27 arranged along the extending direction of the position detection wiring 11q).
- the position detection wiring 11q is arranged at a position where it overlaps with a predetermined source wiring 11j (light shielding portion 11l) in a plan view and does not overlap with the pixel PX.
- the configuration of the non-display area NAA in the array substrate 11b will be described.
- the end portion of the flexible substrate 13 and the driver 12 are respectively attached to the non-overlapping portion of the non-display area NAA in the array substrate 11 b that does not overlap with the CF substrate 11 a.
- the driver 12 is disposed on the display substrate AA side of the flexible substrate 13 in the array substrate 11b. Has been.
- an output terminal portion for outputting a signal to the driver 12
- a flexible substrate terminal portion (not shown) connected to the flexible substrate 13 is provided in the mounting area of the flexible substrate 13 on the array substrate 11b.
- the input terminal portion 28 is disposed closer to the display area AA in the Y-axis direction than the other terminal portions (output terminal portion and flexible substrate terminal portion).
- a plurality of input terminal portions 28 are arranged in a zigzag pattern in the mounting region of the driver 12 and are connected to a terminal wiring portion 29 described below.
- a plurality of terminal wiring portions 29 are arranged in the non-display area NAA of the array substrate 11b along the X-axis direction at a predetermined interval and extend along the Y-axis direction, and one end portion of each terminal wiring portion 29 is input to each non-display area NAA.
- the other end (display area AA side) end portion is connected to the terminal portion 28 to the end portion of each source line 11j.
- the input terminal portion 28 and the terminal wiring portion 29 are both made of the same first metal film 15 as the gate wiring 11i and the gate electrode 11f1. Accordingly, the terminal wiring portion 29 is located on the lower layer side through the gate insulating film 16 with respect to the source wiring 11j to be connected. An end portion of the terminal wiring portion 29 opposite to the input terminal portion 28 side and an end portion of the source wiring 11j opposite to the TFT 11f side are mutually viewed in plan in the non-display area NAA of the array substrate 11b.
- the wiring overlapping portions 11j1 and 29a are arranged so as to overlap with each other, and are designated as wiring overlapping portions 11j1 and 29a, respectively.
- the wiring overlapping portion is located at a position overlapping the wiring overlapping portions 11j1 and 29a of the terminal wiring portion 29 and the source wiring 11j in a plan view.
- a wiring contact hole CH3 for connecting the terminals 11j1 and 29a is provided. Thereby, the signal output from the driver 12 is supplied to the source electrode 11f2 of the TFT 11f via the input terminal portion 28, the terminal wiring portion 29, and the source wiring 11j.
- insulating films 16, 19, 20, 22, 25 are solid in the vicinity of the mounting area of the driver 12 and the flexible board 13 in the non-display area NAA of the array substrate 11b. Although it remains in the shape, island-shaped ranges overlapping each of the terminal portions (including the output terminal portion and the flexible substrate terminal portion in addition to the input terminal portion 28) are locally removed in an open form. Each of the opened regions is an insulating film non-arrangement region (including insulating film non-arrangement regions NLA1 to NLA3 described below).
- the insulating film non-arrangement regions NLA1 to NLA3 are arranged so as to overlap with the input terminal central portion (terminal central portion) 28a on the center side.
- the gate insulating film non-arranged region NLA1 in the gate insulating film 16, the first interlayer insulating film non-arranged region NLA2 in the first interlayer insulating film 19, and the first planarizing film in the first planarizing film 20 are used. Only the non-arrangement region NLA3 will be described with reference numerals.
- the input terminal central portion 28a and the insulating film non-arrangement regions NLA1 to NLA3 each have a vertically long rectangular shape when viewed in a plane, and are similar to the outer shape of the input terminal portion 28.
- each of the insulating films 16, 19, 20, 22, 25 is separated from the boundary position with the insulating film non-arrangement region (including the insulating film non-arrangement regions NLA1 to NLA3).
- the rising portions including the rising portions 16a, 19a, and 20a described below
- the gate insulating film rising portion (rising portion, lower layer rising portion) 16a in the gate insulating film 16 and the first interlayer insulating film rising portion 19a (rising portion, upper layer rising) in the first interlayer insulating film 19 are used.
- the rising portions 16 a, 19 a, and 20 a are on the outer peripheral side of the input terminal portion 28, and the frame-like input terminal outer peripheral portion (terminal outer peripheral portion) 28 b surrounding the input terminal central portion 28 a. On the other hand, they are arranged so as to overlap all around.
- Each of the rising portions 16a, 19a, 20a has an acute angle with respect to the plate surface of the glass substrate GS. Specifically, as shown in FIG.
- the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a have the inclination angles ⁇ 1 substantially equal to each other and the inclination angle ⁇ 2 of the first planarization film rising portion 20a.
- the first planarization film rising portion 20a has an inclination angle ⁇ 2 smaller than the inclination angle ⁇ 1 of the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a. .
- the reason why the inclination angles ⁇ 1 and ⁇ 2 are different between the rising portions 16a, 19a, and 20a in this way is that the gate insulating film 16 and the first interlayer insulating film 19 that are relatively thin in manufacturing the array substrate 11b.
- the gate insulating film 16 and the first interlayer insulating film 19 are patterned (gate insulating) by etching using the first planarizing film 20 that is relatively thick and patterned in advance as a mask. This is because the film rising portion 16a and the first interlayer insulating film rising portion 19a are formed).
- the input terminal outer peripheral portion 28b and the rising portions 16a, 19a, and 20a each have a vertically long frame shape when seen in a plan view, and are similar to the outer shape of the input terminal portion 28.
- the input terminal outer peripheral portion 28b is selectively covered with the insulating films 16, 19, 20, 22, 25 (each rising portion 16a, 19a, 20a) over the entire circumference, and the input terminal portion 28 is input.
- the terminal center portion 28a is exposed without being covered with the insulating films 16, 19, 20, 22, 25.
- the rising portions 16a, 19a, and 20a in the insulating films 16, 19, 20, 22, and 25 are inclined with respect to the plate surface of the glass substrate GS, the insulating films 16, 19, and 20 are provided. , 22 and 25, the insulating film non-arrangement regions NLA1 to NLA3 are narrower toward the lower layer side and wider toward the upper layer side.
- the rising portions 16a, 19a, and 20a in the insulating films 16, 19, 20, 22, and 25 are inclined as described above. It is said that water adhering due to condensation is likely to stay.
- the gate insulating film rising portion 16 a in the gate insulating film 16 and the first interlayer insulating film rising portion 19 a in the first interlayer insulating film 19 are more glass substrates than the first planarizing film rising portion 20 a in the first planarizing film 20.
- the gate insulating film 16 is disposed on the upper layer side, and the gate insulating film non-arrangement region NLA1 and the gate insulating film rising portion 16a are formed.
- An overlapping portion 30 is provided that overlaps at least a part of each of them in a straddling manner.
- the overlapping portion 30 is a gate insulator that is closest to the glass substrate GS among the rising portions 16a, 19a, and 20a and has a larger inclination angle ⁇ 1 with respect to the plate surface of the glass substrate GS than the inclination angle ⁇ 2 of the first planarizing film rising portion 20a.
- the overlapping portion 30 includes an outer peripheral end portion in the gate insulating film non-arrangement region NLA1 and an inner peripheral side in the gate insulating film rising portion 16a (on the gate insulating film non-arrangement region NLA1 side). ) And most of it.
- the overlapping portion 30 is arranged so as to overlap the entire periphery of the gate insulating film non-arrangement region NLA1 and the gate insulating film rising portion 16a, and the planar shape thereof is vertically long following the planar shape of the gate insulating film rising portion 16a. It has a frame shape. As shown in FIG.
- the overlapping portion 30 is inclined with respect to the plate surface of the glass substrate GS, and the inclination angle ⁇ 3 is smaller than the inclination angle ⁇ 1 of the gate insulating film rising portion 16a. .
- Most of the overlapping portion 30 is overlapped with the outer peripheral end portion (the outer peripheral end portion of the input terminal central portion 28a of the input terminal portion 28) of the gate insulating film non-arrangement region NLA1. It overlaps with most of the inner peripheral side (portion excluding the outer peripheral end) of the gate insulating film rising portion 16a.
- the overlapping portion 30 is arranged so as not to overlap the first interlayer insulating film rising portion 19a and the first planarizing film rising portion 20a.
- the overlapping portion is arranged so as to overlap the entire area of the first interlayer insulating film rising portion 19a and the first planarization film rising portion 20a in addition to the gate insulating film rising portion 16a.
- the inclined shapes of the same inclination angles [theta] 1 and [theta] 2 are likely to be formed.
- the overlapping portion 30 is arranged so as not to overlap the first interlayer insulating film rising portion 19a and the first planarizing film rising portion 20a.
- the overlapping portion 30 is made of a part of the second metal film 18 disposed on the upper layer side with respect to the gate insulating film 16.
- the overlapping portion is configured by any of the insulating films 16, 19, 20, 22, 25, an outer peripheral end portion covered by the overlapping portion of the input terminal central portion 28a of the input terminal portion 28.
- connection reliability to the driver 12 may be impaired.
- the overlapping portion 30 is configured by a part of the conductive second metal film 18, so that the entire area of the input terminal central portion 28 a of the input terminal portion 28 can be made to the terminal portion on the driver 12 side. Therefore, the connection reliability with respect to the driver 12, that is, the electrical performance of the input terminal portion 28 can be ensured.
- the array substrate (display substrate) 11b of the present embodiment is divided into the display area AA capable of displaying an image and the non-display area NAA arranged on the outer peripheral side so as to surround the display area AA.
- the gate insulating film 16 and the first interlayer insulating film 19 (insulating film) which are NLA2 (insulating film non-arrangement region), and part of the gate insulating film 16 and the first interlayer insulating film 19,
- the gate insulating film rising portion 16a and the first interlayer rise from the boundary position between the arrangement region NLA1 and the first interlayer insulating film non-arrangement region NLA2 and are inclined with respect to the plate surface of the
- the edge film rising portion 19a (rising portion), the gate insulating film 16 and the first interlayer insulating film 19, and the gate insulating film non-arranged region NLA1 and the first interlayer insulating film non-arranged region NLA2 and the gate insulating film And an overlapping portion 30 that overlaps at least a part of each of the rising portion 16a and the first interlayer insulating film rising portion 19a.
- the gate insulating film 16 and the first interlayer insulating film 19 are arranged so as to straddle the display area AA and the non-display area NAA of the glass substrate GS, and a gate partially opened in the non-display area NAA.
- the insulating film non-arrangement region NLA1 and the first interlayer insulating film non-arrangement region NLA2 are used.
- the gate insulating film non-arranged region NLA1 and the first interlayer insulating film non-arranged region NLA2 in which the gate insulating film 16 and the first interlayer insulating film 19 are not disposed are disposed in the non-display region NAA in the glass substrate GS. Therefore, it is difficult to influence the image displayed in the display area AA.
- Part of the gate insulating film 16 and the first interlayer insulating film 19 rises from the boundary position between the gate insulating film non-arranged region NLA1 and the first interlayer insulating film non-arranged region NLA2 and is inclined with respect to the plate surface of the glass substrate GS.
- the rising gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a are formed.
- the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a in the gate insulating film 16 and the first interlayer insulating film 19 are inclined as described above. Is likely to stay, and the display performance of the array substrate 11b may be impaired due to residual water or the like.
- the gate insulating film non-arranged region NLA1, the first interlayer insulating film non-arranged region NLA2, the gate insulating film rising portion 16a, and the first interlayer insulating film Since the overlapping portion 30 that overlaps at least a part of each of the rising portions 19a and the rising portion 19a is disposed, the gate insulating film rising portions 16a and the first interlayer insulation of the gate insulating film 16 and the first interlayer insulating film 19 are disposed. It is difficult for water to stay in the vicinity of the film rising portion 19a. Thereby, the display performance in the said array substrate 11b can be kept favorable.
- the overlapping portion 30 is inclined with respect to the plate surface of the glass substrate GS, and the inclination angle ⁇ 3 is smaller than the inclination angle ⁇ 1 of the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a. In this way, a situation in which water or the like stays in the vicinity of the overlapping portion 30 is unlikely to occur.
- the gate insulating film non-arrangement region NLA1, the first interlayer insulating film non-arrangement region NLA2, the gate insulating film rising portion 16a, and the first interlayer insulating film are arranged on the upper layer side of the gate insulating film 16 and the first interlayer insulating film 19.
- a first planarization film (second insulation film) 20 which is a first planarization film non-arrangement region (second insulation film non-arrangement region) NLA3 having an opening overlapping with the rising portion 19a; Which is a part of the oxide film 20 and rises from the boundary position with the first planarization film non-arrangement region NLA3 and forms an inclination with respect to the plate surface of the glass substrate GS, and the inclination angle ⁇ 2 rises from the gate insulating film.
- a first planarizing film rising portion (second rising portion) 20a smaller than the inclination angle ⁇ 1 of the portion 16a and the first interlayer insulating film rising portion 19a.
- the gate insulating film 16 and the first interlayer insulating film 19 are first planarized.
- the inclination angle ⁇ 1 of the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a becomes larger than the inclination angle ⁇ 2 of the first planarization film rising portion 20a. Then, there is a concern that water or the like may stay in the vicinity of the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a.
- the overlapping portion 30 extends over at least the gate insulating film non-arrangement region NLA1 and the first interlayer insulating film non-arrangement region NLA2, the gate insulating film rising portion 16a, and the first interlayer insulating film rising portion 19a. In this case, it is difficult to cause a situation where water or the like stays in the vicinity of the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a.
- the overlapping part 30 is arranged so as not to overlap the first planarizing film rising part 20a or to overlap with a part of the first planarizing film rising part 20a.
- the overlapping portion is arranged so as to overlap with the entire area of the first planarization film rising portion 20a in addition to the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a, the overlapping is performed.
- the portion tends to be parallel to the gate insulating film rising portion 16a, the first interlayer insulating film rising portion 19a, and the first planarization film rising portion 20a, and there is a possibility that water or the like may easily stay in the vicinity of the overlapping portion.
- the overlapping portion 30 is arranged so as not to overlap with the first planarizing film rising portion 20a or to overlap with a part of the first planarizing film rising portion 20a.
- the overlapping portion 30 is unlikely to be parallel to the gate insulating film rising portion 16a, the first interlayer insulating film rising portion 19a, and the first planarization film rising portion 20a, so that water or the like stays in the vicinity of the overlapping portion 30. It is considered difficult.
- an input terminal portion (terminal portion) 28 including a first metal film (lower layer side metal film) 15 disposed on the lower layer side of the gate insulating film 16 and the first interlayer insulating film 19 in the non-display area NAA is provided.
- the gate insulating film 16 and the first interlayer insulating film 19 are configured such that the gate insulating film non-arrangement region NLA1 and the first interlayer insulating film non-arrangement region NLA2 are in the input terminal central portion (terminal central portion) on the center side of the input terminal portion 28.
- the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a are configured to overlap with the input terminal outer peripheral portion (terminal outer peripheral portion) 28b on the outer peripheral side of the input terminal portion 28.
- the overlapping portion 30 includes a gate insulating film non-arrangement region NLA1, a first interlayer insulating film non-arrangement region NLA2, a gate insulating film rising portion 16a, and a first interlayer. Superimposed over the entire circumference to the edge membrane rising portion 19a.
- the gate insulating film 16 and the first interlayer insulating film are configured such that the gate insulating film non-arranged region NLA1 and the first interlayer insulating film non-arranged region NLA2 overlap the input terminal central portion 28a of the input terminal portion 28.
- the gate insulating film rising portion 16 a and the first interlayer insulating film rising portion 19 a are arranged to overlap the input terminal outer peripheral portion 28 b of the input terminal portion 28 over the entire periphery.
- the overlapping portion 30 overlaps the entire circumference of the gate insulating film non-arrangement region NLA1 and the first interlayer insulating film non-arrangement region NLA2, and the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a. Therefore, it is difficult to cause a situation in which water or the like stays around the entire periphery in the vicinity of the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a.
- the overlapping portion 30 includes a second metal film (upper layer side metal film) 18 disposed on the upper layer side of the gate insulating film 16 and the first interlayer insulating film 19 in the non-display area NAA. In this way, the electrical performance of the input terminal portion 28 can be ensured by the overlapping portion 30 made of the second metal film 18.
- a driver (display drive unit) 12 that is mounted in the non-display area NAA and connected to the input terminal unit 28 is provided.
- the input terminal portion 28 connected to the driver 12 is exposed to the outside before the driver 12 is mounted, but the gate insulation disposed near the input terminal portion 28 is provided.
- the gate insulating film rising portion 16a and the first interlayer insulating film rising portion 19a in the film 16 and the first interlayer insulating film 19 water or the like is hardly retained by the overlapping portion 30.
- the liquid crystal panel (display device) 11 of the present embodiment includes the above-described array substrate 11b and a CF substrate (counter substrate) 11a arranged in a form facing the array substrate 11b. According to the liquid crystal panel 11 having such a configuration, the occurrence of display defects due to retention of water or the like in the array substrate 11b is suppressed, and thus the display reliability is excellent.
- the array substrate 111b is the entire region of the insulating films 116, 119, 120, 122, and 125 that overlaps with the driver and flexible substrate mounting regions in the non-display region NAA. Are removed in a form that opens in a lump. Accordingly, the insulating film non-arranged regions NLA1 to NLA3 include regions outside the terminal portions including regions between the terminal portions in addition to regions overlapping with the terminal portions (including the input terminal portion 128) in the non-display region. And an overlapping area are included.
- the insulating films 116, 119, 120, 122, and 125 overlap with the plurality of input terminal portions 128 in which the insulating film non-arranged regions NLA1 to NLA3 are arranged along the plate surface of the glass substrate GS. It is configured as follows. For this reason, the entire area of the input terminal portion 128 is exposed without being covered with the insulating films 116, 119, 120, 122, and 125.
- the terminal wiring portion 129 connected to the input terminal portion 128 has portions that overlap with the insulating film non-arrangement regions NLA1 to NLA3 (portions on the input terminal portion 128 side) by the insulating films 116, 119, 120, 122, and 125. The configuration is not covered.
- the terminal wiring portion 129 is provided so as to cover the portions overlapping the insulating film non-arrangement regions NLA1 to NLA3, as shown in FIGS.
- the protection part 31 is made of the same first transparent electrode film 124 as the common electrode (see FIGS. 9 and 10), and covers the input terminal part 128 in addition to the above-described part of the terminal wiring part 129.
- the first transparent electrode film 124 is formed and exposed to wet etching after manufacturing the array substrate 111b, a part of the terminal wiring portion 129 formed of the third metal film 121 having the three-layer structure and the input terminal portion 128 are used.
- the aluminum layer is more easily etched by the etchant than the titanium layer, there is a concern that a defect in which the aluminum layer in part of the terminal wiring portion 129 and the input terminal portion 128 becomes thinner than the titanium layer, that is, a side shift occurs.
- the terminal wiring part 129 and the input terminal part 128 are covered with the protective part 31 as described above, the terminal is formed when the first transparent electrode film 124 formed and exposed is wet-etched. Since a part of the wiring part 129 and the input terminal part 128 are protected from the etching solution by the protection part 31, it is possible to avoid a side shift in the terminal wiring part 129 and the input terminal part 128.
- Each rising portion 116a, 119a, 120a is arranged so as to cross a plurality of terminal wiring portions 129 arranged along the X-axis direction, as shown in FIGS.
- Each of the rising portions 116a, 119a, 120a is arranged in a straight line along the X-axis direction when seen in a plan view, and each terminal wiring portion 129 and a protection layer are provided on the upper layer side in a portion overlapping each terminal wiring portion 129.
- the portion 31 is stacked (FIG. 13), the terminal wiring portion 129 and the protection portion 31 are not stacked in a portion that does not overlap with each terminal wiring portion 129 (FIG. 14). .
- the overlapping portion 130 includes a part of the second interlayer insulating film (second insulating film) 125 disposed on the gate insulating film 116 and the first interlayer insulating film 119 and includes a plurality of terminal wiring portions 129. It is arranged in the form that crosses. Although the overlapping portion 130 crosses the plurality of terminal wiring portions 129, it is composed of a part of the second interlayer insulating film 125, so that short circuit between adjacent terminal wiring portions 129 is avoided.
- the overlapping part 130 is arranged in a straight line along the X-axis direction in a plan view following the rising parts 116a, 119a, and 120a, and a part overlapping with each terminal wiring part 129 and each terminal wiring part 129.
- the overlapping portion 130 the portion overlapping with each terminal wiring portion 129 is stacked on the upper layer side of the protection portion 31 (FIG. 13), but the portion not overlapping with each terminal wiring portion 129 is a gate insulating film. It is laminated on the upper layer side of the rising portion 116a (FIG. 14).
- the boundary between the gate insulating film non-arrangement region NLA1 and the gate insulating film rising portion 116a is sandwiched between both NLA1 and 116a.
- the plurality of input terminal portions 128 including the first metal film 115 disposed on the lower layer side of the gate insulating film 116 and the first interlayer insulating film 119 in the non-display area NAA, and A plurality of terminal wiring portions 129 made of the first metal film 115 and connected to the plurality of input terminal portions 128 at least in the non-display area NAA, and arranged on the upper layer side of the gate insulating film 116 and the first interlayer insulating film 119.
- a second interlayer insulating film (second insulating film) 125, and the gate insulating film 116 and the first interlayer insulating film 119 include a gate insulating film non-arrangement region NLA1 and a first interlayer insulating film non-arrangement region.
- the NLA2 is configured to overlap across the plurality of input terminal portions 128, and the gate insulating film rising portion 116a and the first interlayer insulating film rising portion 119a cross the plurality of terminal wiring portions 129.
- superimposing unit 130 is arranged in a manner across the plurality of terminal wiring portion 129 from the result and some of the second interlayer insulating film 125.
- the gate insulating film 116 and the first interlayer insulating film 119 configured such that the gate insulating film non-arranged region NLA1 and the first interlayer insulating film non-arranged region NLA2 are overlapped across the plurality of input terminal portions 128.
- the gate insulating film rising portion 116a and the first interlayer insulating film rising portion 119a are arranged across the plurality of terminal wiring portions 129.
- the overlapping portion 130 is formed of a part of the second interlayer insulating film 125 disposed on the upper side of the gate insulating film 116 and the first interlayer insulating film 119 and is disposed so as to cross the plurality of terminal wiring portions 129.
- the array substrate 211b has a frame-like region surrounding the display region AA in the non-display region NAA among the insulating films 216, 219, 220, 222, and 225.
- the openings are removed so as to be open, and the open areas are respectively insulating film non-arrangement areas (including the respective insulating film non-arrangement areas NLA1 to NLA3).
- the insulating film non-arrangement region has a vertically long frame shape in which the planar shape is similar to the display region AA in each insulating film 216, 219, 220, 222, 225, and each insulating film 216, 219, 220, 222 is formed.
- the insulating film non-arrangement region is arranged on the outer peripheral side (the side opposite to the display region AA side) with respect to the seal portion 32 that seals the liquid crystal layer 211c, and surrounds the seal portion 32 from the outer peripheral side over the entire periphery. Yes. Therefore, the seal portion 32 is provided at the central portion of the insulating film.
- the gate insulating film central part 216CP and the gate insulating film outer peripheral part 216EP in the gate insulating film 216, and the first interlayer insulating film central part 219CP and the first interlayer insulating film outer peripheral part in the first interlayer insulating film 219 are used. Only 219EP and the first planarizing film central part 220CP and the first planarizing film outer peripheral part 220EP in the first planarizing film 220 will be described with reference numerals.
- the rising portions 216a, 219a, and 220a are disposed over the entire circumference of the insulating film central portions 216CP, 219CP, and 220CP and the insulating film outer peripheral portions 216EP, 219EP, and 220EP, respectively.
- Each rising portion 216a, 219a, 220a on the inner peripheral side arranged in each insulating film central portion 216CP, 219CP, 220CP rises inward from the boundary position with each insulating film non-arrangement region NLA1 to NLA3, and glass substrate It is inclined with respect to the GS plate surface.
- the rising portions 216a, 219a, and 220a on the outer peripheral side arranged in the outer peripheral portions 216EP, 219EP, and 220EP of the insulating films rise outward from the boundary positions with the insulating film non-arrangement regions NLA1 to NLA3, and rise to the outside. It is inclined with respect to the plate surface.
- Each of the rising portions 216a, 219a, and 220a has a vertically long frame shape that is similar to the display area AA in a plan view.
- the overlapping portion 230 is arranged so as to overlap the entire circumference of the insulating film non-arrangement regions NLA1 to NLA3 and the rising portions 216a, 219a, and 220a.
- the overlapping portion 230 disposed on the inner peripheral side is disposed so as to overlap with the insulating film non-arrangement regions NLA1 to NLA3 and the rising portions 216a, 219a, and 220a on the inner peripheral side.
- the overlapping portion 230 disposed on the outer peripheral side is disposed so as to overlap the insulating film non-arrangement regions NLA1 to NLA3 and the rising portions 216a, 219a, and 220a on the outer peripheral side.
- Each overlapping portion 230 has a vertically long frame shape that is similar to the display area AA when seen in a plan view.
- the gate insulating film 216 and the first interlayer insulating film 219 are formed such that the gate insulating film non-arrangement region NLA1 and the first interlayer insulating film non-arrangement region NLA2 surround the display area AA.
- the central gate insulating film central part 216CP and the first interlayer insulating film central part 219CP (insulating film central part) and the outer peripheral gate insulating film outer peripheral part 216EP and the first interlayer insulating film outer peripheral part are formed.
- the gate insulating film rising portion 216a and the first interlayer insulating film rising portion 219a are divided into a gate insulating film central portion 216CP, a first interlayer insulating film central portion 219CP, and a gate insulating film.
- the outer peripheral portion 216EP and the first interlayer insulating film outer peripheral portion 219EP are arranged over the entire periphery, respectively, and the overlapping portion 230 is formed on the non-gate insulating film.
- the gate insulating film is formed in a frame shape so as to surround the display area AA.
- the non-arranged region NLA1 and the first interlayer insulating film non-arranged region NLA2 divide the gate insulating film central portion 216CP, the first interlayer insulating film central portion 219CP, the gate insulating film outer peripheral portion 216EP, and the first interlayer insulating film outer peripheral portion 219EP.
- the gate insulating film rising portion 216a and the first interlayer insulation are arranged over the entire circumference in the gate insulating film central portion 216CP, the first interlayer insulating film central portion 219CP, the gate insulating film outer peripheral portion 216EP, and the first interlayer insulating film outer peripheral portion 219EP, respectively.
- Embodiment 4 A fourth embodiment of the present invention will be described with reference to FIG. 17 or FIG. In this Embodiment 4, what changed the formation range of the superimposition part 330 from above-mentioned Embodiment 1 is shown. In addition, the overlapping description about the same structure, an effect
- the overlapping portion 330 includes a part of the first interlayer insulating film rising portion 319a in addition to the entire area of the gate insulating film rising portion 316a (the gate insulating film non-arrangement region NLA1). It is arranged so as to overlap with the portion on the side. With such a configuration, the overlapping portion 330 extends from the outer peripheral edge of the gate insulating film non-arrangement region NLA1 to the portion of the first interlayer insulating film rising portion 319a across the gate insulating film rising portion 316a. It is difficult for water to stay.
- the present invention is not limited to the embodiments described with reference to the above description and drawings.
- the following embodiments are also included in the technical scope of the present invention.
- the first interlayer insulating film may be omitted.
- the first planarizing film 20-1 is laminated on the upper layer side of the gate insulating film 16-1 and the second metal film 18-1. It becomes the composition to be done.
- the overlapping portion 30-1 overlaps with a part of the gate insulating film rising portion 16a-1, it is arranged so as not to overlap with the first planarizing film rising portion 20a-1 on the upper layer side.
- the first interlayer insulating film may be omitted.
- the first planarizing film 20-2 is laminated on the upper layer side of the gate insulating film 16-2 and the second metal film 18-2. It becomes the composition to be done.
- the overlapping portion 30-2 overlaps with a part of the protective portion 31-2 and a part of the gate insulating film rising portion 16a-2, but is non-overlapping with the first planarizing film rising portion 20a-2. Is done.
- the first interlayer insulating film may be omitted.
- the array substrate 11b-3 in such a case has a configuration in which the first planarization film 20-3 is laminated on the upper layer side of the gate insulating film 16-3.
- the overlapping portion 30-3 overlaps with a part of the gate insulating film rising portion 16a-3, the overlapping portion 30-3 is arranged so as not to overlap with the first planarizing film rising portion 20a-3 on the upper layer side.
- the overlapping portion is made of the second interlayer insulating film
- the overlapping portion may be made of another insulating film such as a second planarizing film.
- the overlapping portion has a cross-sectional shape that is inclined with respect to the plate surface of the glass substrate is illustrated, but the cross-sectional shape of the overlapping portion is a curved surface shape such as an arc shape. It does not matter.
- the overlapping portion overlaps with only a part of the rising portion of the gate insulating film (the boundary side portion with the gate insulating film non-arrangement region) is exemplified.
- the specific overlapping range with respect to the rising portion can be changed as appropriate.
- the overlapping portion may overlap the entire area of the rising portion of the gate insulating film.
- the overlapping portion is exemplified to overlap with the entire area of the gate insulating film rising portion and a part of the first interlayer insulating film rising portion.
- the entire region of the rising portion of the gate insulating film may overlap with the entire region of the rising portion of the first interlayer insulating film.
- the overlapping portion includes the gate insulating film rising portion and the first insulating film rising portion.
- a part of the first flattening film rising portion may be overlapped.
- the overlapping portion may be configured to overlap the entire area of the first planarizing film rising portion in addition to the gate insulating film rising portion and the first interlayer insulating film rising portion.
- the overlapping portion overlaps a part of the second planarizing film rising portion in addition to the gate insulating film rising portion, the first interlayer insulating film rising portion, and the first planarizing film rising portion. It doesn't matter.
- the configuration in which the overlapping portion selectively overlaps with the outer peripheral end portion in the gate insulating film non-arrangement region is exemplified.
- the overlapping range can be changed as appropriate.
- the overlapping portion may overlap the entire region in the gate insulating film non-arrangement region.
- the overlapping portion is made of a conductive film (metal film or transparent electrode film) having conductivity.
- the terminal wiring portion is made of the same first metal film as the gate wiring.
- the terminal wiring portion is the same as the second metal film and the TFT connection portion same as the source wiring.
- the third metal film or the same fourth metal film as the position detection wiring may be used.
- a contact hole may be formed in the insulating film interposed between the terminal wiring portion and the input terminal portion to achieve mutual connection. .
- the input terminal portion is made of the same first metal film as the gate wiring.
- the input terminal portion is the same as the second metal film and the TFT connection portion same as the source wiring.
- the third metal film or the same fourth metal film as the position detection wiring may be used.
- a contact hole may be formed in the insulating film interposed between the terminal wiring portion and the input terminal portion to achieve mutual connection. .
- the terminal wiring portion is connected to the source wiring.
- the terminal wiring portion is configured to be connected to wiring other than the source wiring such as the gate wiring and the position detection wiring. It doesn't matter.
- the in-cell type in which the touch panel pattern (position detection electrode, position detection wiring, etc.) is built in the liquid crystal panel is shown.
- the on-cell type or out-cell type liquid crystal panel It doesn't matter.
- the liquid crystal panel does not have a position detection function (touch panel pattern).
- the liquid crystal display device having the position detection function has been described.
- the present invention can also be applied to a liquid crystal display device having no position detection function.
- liquid crystal panel whose planar shape is rectangular has been described.
- present invention can also be applied to a liquid crystal panel whose planar shape is square, circular, elliptical, or the like.
- the driver is COG-mounted on the array substrate of the liquid crystal panel.
- the driver is configured to be mounted on the flexible substrate with COF (Chip-On-Film). Also good.
- the semiconductor film constituting the channel portion of the TFT is made of an oxide semiconductor material
- polysilicon polycrystallized silicon (polycrystal It is also possible to use CG silicon (ContinuousconGrain Silicon), which is a kind of silicon), or amorphous silicon as a material for the semiconductor film.
- CG silicon ContinuousconGrain Silicon
- the liquid crystal panel in which the operation mode is set to the FFS mode is illustrated.
- modes such as an IPS (In-Plane Switching) mode and a VA (Vertical Alignment) mode.
- the present invention can also be applied to a liquid crystal panel in the operation mode.
- the color filter of the liquid crystal panel is exemplified as a three-color configuration of red, green, and blue.
- a yellow colored portion is added to each colored portion of red, green, and blue.
- the present invention can also be applied to a color filter having a four-color configuration.
- the liquid crystal panel having a configuration in which the liquid crystal layer is sandwiched between the pair of substrates has been exemplified.
- the present invention is also applicable to.
- a TFT is used as a switching element of a liquid crystal panel.
- the present invention can also be applied to a liquid crystal panel using a switching element other than TFT (for example, a thin film diode (TFD)), and performs color display.
- a switching element other than TFT for example, a thin film diode (TFD)
- TFT thin film diode
- the present invention can also be applied to a liquid crystal panel that displays black and white.
- the liquid crystal panel is exemplified, but other types of display panels (PDP (plasma display panel), organic EL panel, EPD (electrophoretic display panel), MEMS (Micro Electro Electro Mechanical Systems)
- PDP plasma display panel
- organic EL panel organic EL panel
- EPD electrotrophoretic display panel
- MEMS Micro Electro Electro Mechanical Systems
- first interlayer insulating film (insulating film), 19a, 119a, 219a, 319a ... first interlayer insulating film rising portion (rising portion), 20, 20-1, 20-2, 20-3, 120, 220 ... first planarization film (first Insulating film), 20a, 20a-1, 20a-2, 20a-3, 120a, 220a ... first planarization film rising portion (second rising portion), 25, 125, 225 ... second Interlayer insulating film (second insulating film), 28, 128 ... input terminal portion (terminal portion), 28a ... input terminal central portion (terminal central portion), 28b ... input terminal outer peripheral portion (terminal outer periphery) Part), 29, 129 ...
- terminal wiring part 30, 30-1, 30-2, 30-3, 130, 230, 330 ... overlapping part, 216CP ... gate insulating film central part (insulating film) Central portion), 216EP ... Gate insulating film outer peripheral portion (insulating film outer peripheral portion), 219CP ... First interlayer insulating film central portion (insulating film central portion), 219EP ... First interlayer insulating film outer peripheral portion ( Insulating film outer periphery), AA ... display area, NAA ... non-display area, NLA1 ... gate insulating film non-arrangement area (insulation film non-arrangement area) ), NLA2 ... first interlayer insulating film blank region (insulating film blank region), NLA3 ... first planarizing film blank region (second insulating film blank region)
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
アレイ基板(11b)は、表示領域(AA)と非表示領域(NAA)とに区分されるガラス基板(GS)と、非表示領域(NAA)において一部が開口したゲート絶縁膜非配置領域(NLA1)及び第1層間絶縁膜非配置領域(NLA2)とされるゲート絶縁膜(16)及び第1層間絶縁膜(19)と、ゲート絶縁膜非配置領域(NLA1)及び第1層間絶縁膜非配置領域(NLA2)との境界位置から立ち上がってガラス基板(GS)の板面に対して傾斜状をなすゲート絶縁膜立ち上がり部(16a)及び第1層間絶縁膜立ち上がり部(19a)と、ゲート絶縁膜非配置領域(NLA1)及び第1層間絶縁膜非配置領域(NLA2)とゲート絶縁膜立ち上がり部(16a)及び第1層間絶縁膜立ち上がり部(19a)とに跨る形でこれらの少なくとも一部ずつと重畳する重畳部(30)と、を備える。
Description
本発明は、表示基板及び表示装置に関する。
従来の液晶表示装置に用いられる液晶パネルの一例として下記特許文献1に記載されたものが知られている。この特許文献1に記載された液晶パネルを構成するアクティブ素子アレイ基板は、層間絶縁膜端部に、隣り合う実装端子の間に凸部を設けるようにしており、それにより層間絶縁膜が厚く形成されている場合であっても後工程でのレジスト残渣を無くすようにしている。
(発明が解決しようとする課題)
上記した特許文献1に記載されたアクティブ素子アレイ基板においては、層間絶縁膜における層間絶縁膜端部が基板の板面に対して傾斜状をなしつつ立ち上がる構成とされている。このため、基板のうち層間絶縁膜が配置されない部分と、層間絶縁膜端部と、に跨る領域に水が滞留し易くなっていた。滞留した水が層間絶縁膜内や他の膜との界面に浸入すると、液晶内に気泡を生じさせて表示不良を発生させるおそれがあった。
上記した特許文献1に記載されたアクティブ素子アレイ基板においては、層間絶縁膜における層間絶縁膜端部が基板の板面に対して傾斜状をなしつつ立ち上がる構成とされている。このため、基板のうち層間絶縁膜が配置されない部分と、層間絶縁膜端部と、に跨る領域に水が滞留し易くなっていた。滞留した水が層間絶縁膜内や他の膜との界面に浸入すると、液晶内に気泡を生じさせて表示不良を発生させるおそれがあった。
本発明は上記のような事情に基づいて完成されたものであって、水などの滞留に起因する表示不良の発生を抑制することを目的とする。
(課題を解決するための手段)
本発明の表示基板は、画像を表示可能な表示領域と前記表示領域を取り囲む形で外周側に配される非表示領域とに区分される基板と、前記表示領域と前記非表示領域とに跨る形で配されて少なくとも前記非表示領域において一部が開口した絶縁膜非配置領域とされる絶縁膜と、前記絶縁膜の一部であって、前記絶縁膜非配置領域との境界位置から立ち上がって前記基板の板面に対して傾斜状をなす立ち上がり部と、前記絶縁膜の上層側に配されて前記絶縁膜非配置領域と前記立ち上がり部とに跨る形でこれらの少なくとも一部ずつと重畳する重畳部と、を備える。
本発明の表示基板は、画像を表示可能な表示領域と前記表示領域を取り囲む形で外周側に配される非表示領域とに区分される基板と、前記表示領域と前記非表示領域とに跨る形で配されて少なくとも前記非表示領域において一部が開口した絶縁膜非配置領域とされる絶縁膜と、前記絶縁膜の一部であって、前記絶縁膜非配置領域との境界位置から立ち上がって前記基板の板面に対して傾斜状をなす立ち上がり部と、前記絶縁膜の上層側に配されて前記絶縁膜非配置領域と前記立ち上がり部とに跨る形でこれらの少なくとも一部ずつと重畳する重畳部と、を備える。
このように、絶縁膜は、基板の表示領域と非表示領域とに跨る形で配されるとともに、非表示領域において一部が開口した絶縁膜非配置領域とされている。絶縁膜が配置されることがない絶縁膜非配置領域は、基板における非表示領域に配されているので、表示領域に表示される画像に影響を及ぼし難いものとされる。絶縁膜の一部は、絶縁膜非配置領域との境界位置から立ち上がって基板の板面に対して傾斜状をなす立ち上がる立ち上がり部とされる。ここで、絶縁膜における立ち上がり部は、上記のように傾斜状をなしているため、その付近には水などが滞留し易いものとされており、残留した水などに起因して当該表示基板における表示性能が損なわれるおそれがある。その点、絶縁膜の上層側には、絶縁膜非配置領域と立ち上がり部とに跨る形でこれらの少なくとも一部ずつと重畳する重畳部が配されているから、絶縁膜の立ち上がり部付近に水などが滞留する事態が生じ難いものとされる。これにより、当該表示基板における表示性能を良好に保つことができる。
本発明の実施態様として、次の構成が好ましい。
(1)前記重畳部は、前記基板の板面に対して傾斜状をなしていてその傾斜角度が前記立ち上がり部の傾斜角度よりも小さい。このようにすれば、重畳部付近に水などが滞留する事態が生じ難いものとなる。
(1)前記重畳部は、前記基板の板面に対して傾斜状をなしていてその傾斜角度が前記立ち上がり部の傾斜角度よりも小さい。このようにすれば、重畳部付近に水などが滞留する事態が生じ難いものとなる。
(2)前記絶縁膜の上層側に配されて前記絶縁膜非配置領域及び前記立ち上がり部と重畳する領域が開口した第2の絶縁膜非配置領域とされる第2の絶縁膜と、前記第2の絶縁膜の一部であって、前記第2の絶縁膜非配置領域との境界位置から立ち上がって前記基板の板面に対して傾斜状をなしていてその傾斜角度が前記立ち上がり部の傾斜角度よりも小さい第2の立ち上がり部と、を備えている。このように、絶縁膜の上層側に第2の絶縁膜が配される構成においては、例えば絶縁膜が第2の絶縁膜をマスクとして利用してパターニングされるなどすると、立ち上がり部の傾斜角度が第2の立ち上がり部の傾斜角度よりも大きくなり、そうなると立ち上がり部付近に水などの滞留が発生することが懸念される。その点、上記のように重畳部が、少なくとも絶縁膜非配置領域と立ち上がり部とに跨る形でこれらの少なくとも一部ずつと重畳することで、立ち上がり部付近に水などが滞留する事態が生じ難いものとされる。
(3)前記重畳部は、前記第2の立ち上がり部とは非重畳となるか、若しくは前記第2の立ち上がり部の一部と重畳する形で配される。このようにすれば、仮に重畳部が立ち上がり部に加えて第2の立ち上がり部の全域とも重畳するよう配された場合には、重畳部が立ち上がり部及び第2の立ち上がり部に並行する構成となり易く、そうなると重畳部付近に水などが滞留し易くなるおそれがある。その点、上記のように重畳部は、第2の立ち上がり部とは非重畳となるか、若しくは第2の立ち上がり部の一部と重畳する形で配されているので、重畳部が立ち上がり部や第2の立ち上がり部に並行する構成とはなり難くなり、もって重畳部付近に水などが滞留し難いものとされる。
(4)前記非表示領域にて前記絶縁膜の下層側に配される下層側金属膜からなる端子部を備えており、前記絶縁膜は、前記絶縁膜非配置領域が前記端子部における中央側の端子中央部と重畳するよう構成されており、前記立ち上がり部は、前記端子部における外周側の端子外周部に対して全周にわたって重畳するよう配され、前記重畳部は、前記絶縁膜非配置領域及び前記立ち上がり部に対して全周にわたって重畳する。このようにすれば、絶縁膜非配置領域が端子部の端子中央部と重畳するよう構成される絶縁膜において、立ち上がり部は、端子部の端子外周部に対して全周にわたって重畳するよう配されている。そして、重畳部は、絶縁膜非配置領域及び立ち上がり部に対して全周にわたって重畳しているから、立ち上がり部付近の全周にわたって水などが滞留する事態が生じ難いものとされる。
(5)前記重畳部は、前記非表示領域にて前記絶縁膜の上層側に配される上層側金属膜からなる。このようにすれば、上層側金属膜からなる重畳部によって端子部の電気的性能を担保することができる。
(6)前記非表示領域にて前記絶縁膜の下層側に配される下層側金属膜からなる複数の端子部と、少なくとも前記非表示領域にて前記下層側金属膜からなり複数の前記端子部に接続される複数の端子配線部と、前記絶縁膜の上層側に配される第2の絶縁膜と、を備えており、前記絶縁膜は、前記絶縁膜非配置領域が複数の前記端子部に跨って重畳するよう構成され、前記立ち上がり部は、複数の前記端子配線部を横切る形で配されており、前記重畳部は、前記第2の絶縁膜の一部からなり且つ複数の前記端子配線部を横切る形で配されている。このように、絶縁膜非配置領域が複数の端子部に跨って重畳するよう構成される絶縁膜においては、立ち上がり部は、複数の端子配線部を横切る形で配されている。重畳部は、絶縁膜の上層側に配される第2の絶縁膜の一部からなり且つ複数の端子配線部を横切る形で配されているから、隣り合う端子配線部間を短絡することなく、立ち上がり部付近に水などが滞留する事態を生じ難くすることができる。
(7)前記非表示領域に実装されて前記端子部に接続される表示駆動部を備える。このようにすれば、表示駆動部に接続される端子部は、表示駆動部が実装される前の段階では外部に露出した状態となるものの、その端子部の近くに配される絶縁膜における立ち上がり部付近には、重畳部により水などが滞留し難いものとされる。
(8)前記絶縁膜は、前記絶縁膜非配置領域が前記表示領域を取り囲む形で枠状に形成されることで中央側の絶縁膜中央部と外周側の絶縁膜外周部とに分断されており、前記立ち上がり部は、前記絶縁膜中央部及び前記絶縁膜外周部においてそれぞれ全周にわたって配され、前記重畳部は、前記絶縁膜非配置領域及び前記立ち上がり部に対して全周にわたって重畳する。このようにすれば、絶縁膜外周部に対して外部から水などが浸入した場合でも、表示領域を取り囲む形で枠状に形成される絶縁膜非配置領域によって絶縁膜中央部と絶縁膜外周部とが分断されているので、絶縁膜外周部に浸入した水などが絶縁膜中央部に浸入する事態が生じ難いものとされる。絶縁膜中央部及び絶縁膜外周部においてそれぞれ全周にわたって配される立ち上がり部付近には、重畳部によって水などが滞留し難いものとされるので、絶縁膜中央部に水などが浸入する事態をより好適に生じ難くすることができる。
次に、上記課題を解決するために、本発明の表示装置は、上記記載の表示基板と、前記表示基板と対向する形で配される対向基板と、を備える。このような構成の表示装置によれば、表示基板において水などの滞留に起因する表示不良の発生を抑制されているから、表示信頼性などに優れる。
(発明の効果)
本発明によれば、水などの滞留に起因する表示不良の発生を抑制することができる。
本発明によれば、水などの滞留に起因する表示不良の発生を抑制することができる。
<実施形態1>
本発明の実施形態1を図1から図11によって説明する。本実施形態では、位置入力機能を備えた液晶表示装置10に備えられる液晶パネル(表示装置、表示パネル)11について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図3,図6及び図7などの上側を表側とし、同図下側を裏側とする。
本発明の実施形態1を図1から図11によって説明する。本実施形態では、位置入力機能を備えた液晶表示装置10に備えられる液晶パネル(表示装置、表示パネル)11について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図3,図6及び図7などの上側を表側とし、同図下側を裏側とする。
液晶表示装置10は、全体として長方形状をなしており、図1に示すように、画像を表示可能な液晶パネル11を備えるとともに、液晶パネル11に対して裏側に配されて液晶パネル11に表示のための光を照射する外部光源であるバックライト装置(照明装置)などを備える。以下では、液晶表示装置10の構成部品に関して、液晶パネル11に関して詳しく説明するものの、バックライト装置などの他の構成部品に関しては周知の通りであるから、詳しい説明は割愛する。
液晶パネル11は、図1に示すように、全体として縦長な方形状(矩形状)をなしており、その長辺方向における一方の端部側(図1に示す上側)に片寄った位置に画像が表示される表示領域(アクティブエリア)AAが配されるとともに、長辺方向における他方の端部側(図1に示す下側)に片寄った位置に、各種信号などを供給するためのドライバ(表示駆動部)12及びフレキシブル基板13がそれぞれ取り付けられている。この液晶パネル11において表示領域AA外の領域が、画像が表示されない非表示領域(ノンアクティブエリア)NAAとされ、この非表示領域NAAは、表示領域AAを取り囲む略枠状の領域(後述するCF基板11aにおける額縁部分)と、長辺方向の他方の端部側に確保された領域(後述するアレイ基板11bのうちCF基板11aとは重畳せずに露出する部分)と、からなり、このうちの長辺方向の他方の端部側に確保された領域にドライバ12及びフレキシブル基板13の実装領域(取付領域)が含まれている。液晶パネル11は、その短辺方向がX軸方向と一致し、長辺方向がY軸方向と一致し、さらには板面(表示面)の法線方向がZ軸方向と一致している。また、フレキシブル基板13における液晶パネル11側とは反対側の端部には、信号供給源であるコントロール基板(制御回路基板)14が接続されている。なお、図1では、枠状の一点鎖線が表示領域AAの外形を表しており、当該一点鎖線よりも外側の領域が非表示領域NAAとなっている。
続いて、液晶パネル11に実装または接続される部材(ドライバ12、フレキシブル基板13及びコントロール基板14)について順次に説明する。ドライバ(表示駆動部)12は、図1に示すように、内部に駆動回路を有するLSIチップからなるものとされ、コントロール基板14から供給される信号に基づいて作動することで、出力信号を生成し、その出力信号を液晶パネル11の表示領域AAへ向けて出力するものとされる。このドライバ12は、平面に視て横長の方形状をなす(液晶パネル11の短辺に沿って長手状をなす)とともに、液晶パネル11(後述するアレイ基板11b)の非表示領域NAAに対して直接実装され、つまりCOG(Chip On Glass)実装されている。なお、ドライバ12の長辺方向がX軸方向(液晶パネル11の短辺方向)と一致し、同短辺方向がY軸方向(液晶パネル11の長辺方向)と一致している。
フレキシブル基板13は、図1に示すように、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材を備え、その基材上に多数本の配線パターン(図示せず)を有しており、長さ方向についての一方の端部が既述した通りコントロール基板14に接続されるのに対し、他方の端部(他端側)が液晶パネル11(後述するアレイ基板11b)に接続されている。フレキシブル基板13における長さ方向についての両端部においては、配線パターンが外部に露出して端子部(図示せず)を構成しており、これらの端子部がそれぞれコントロール基板14及び液晶パネル11に対して電気的に接続されている。これにより、コントロール基板14側から供給される信号を液晶パネル11側に伝送することが可能とされている。コントロール基板14は、バックライト装置における裏側に配置される。このコントロール基板14は、紙フェノールないしはガラスエポキシ樹脂製の基板上に、ドライバ12に各種信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線(導電路)が配索形成されている。このコントロール基板14には、フレキシブル基板13の一方の端部(一端側)が図示しないACF(Anisotropic Conductive Film)を介して電気的に且つ機械的に接続されている。
改めて、液晶パネル11について説明する。液晶パネル11は、図3に示すように、一対の基板11a,11bと、両基板11a,11b間の内部空間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層(媒質層)11cと、を有しており、液晶層11cが両基板11a,11b間に介在する図示しないシール部によって取り囲まれて封止が図られている。一対の基板11a,11bのうち表側(正面側)がCF基板(対向基板)11aとされ、裏側(背面側)がアレイ基板(表示基板、アクティブマトリクス基板、素子基板)11bとされる。CF基板11a及びアレイ基板11bは、いずれもガラス製のガラス基板GSの内面側に各種の膜が積層形成されてなるものとされる。なお、両基板11a,11bの外面側には、それぞれ偏光板11d,11eが貼り付けられている。
アレイ基板11bの内面側(液晶層11c側、CF基板11aとの対向面側)における表示領域AAには、図4及び図6に示すように、スイッチング素子であるTFT(Thin Film Transistor:表示素子)11f及び画素電極11gが多数個マトリクス状(行列状)に並んで設けられるとともに、これらTFT11f及び画素電極11gの周りには、格子状をなすゲート配線(走査線)11i及びソース配線(データ線、信号線、素子配線部)11jが取り囲むようにして配設されている。ゲート配線11iとソース配線11jとがそれぞれTFT11fのゲート電極11f1とソース電極11f2とに接続され、画素電極11gがTFT11fのドレイン電極11f3に接続されている。そして、TFT11fは、ゲート配線11i及びソース配線11jにそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極11gへの電位の供給が制御されるようになっている。このTFT11fは、ドレイン電極11f3とソース電極11f2とを繋ぐチャネル部11f4を有している。なお、本実施形態では、各図面においてゲート配線11iの延在方向がX軸方向と、ソース配線11jの延在方向がY軸方向と、それぞれ一致するものとされている。画素電極11gは、ゲート配線11i及びソース配線11jにより囲まれた方形の領域に配されており、複数本のスリットが形成されている。この画素電極11gは、TFT11fのドレイン電極11f3に対してTFT接続部(素子接続部)11pを介して接続されている。また、アレイ基板11bの内面側には、画素電極11gに加えて共通電極11hが設けられており、両電極11g,11h間に電位差が生じると、液晶層11cには、アレイ基板11bの板面に沿う成分に加えて、アレイ基板11bの板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が印加されるようになっている。つまり、この液晶パネル11は、動作モードがIPS(In-Plane Switching)モードをさらに改良したFFS(Fringe Field Switching)モードとされている。
アレイ基板11bの内面側には、既知のフォトリソグラフィ法によって各種の膜が積層形成されており、これらの膜について説明する。アレイ基板11bには、図6及び図7に示すように、下層(ガラス基板GS)側から順に第1金属膜(ゲート金属膜、下層側金属膜)15、ゲート絶縁膜(下層側絶縁膜、絶縁膜)16、半導体膜17、第2金属膜(ソース金属膜、上層側金属膜)18、第1層間絶縁膜(上層側絶縁膜、絶縁膜)19、第1平坦化膜(第2の絶縁膜)20、第3金属膜21、第2平坦化膜22、第4金属膜23、第1透明電極膜(下層側透明電極膜)24、第2層間絶縁膜25、第2透明電極膜(上層側透明電極膜)26が積層形成されている。なお、図6及び図7では、第2透明電極膜26のさらに上層側に積層される配向膜11oの図示を省略している。
第1金属膜15は、例えばチタン(Ti)層/アルミニウム(Al)層/チタン層の3層の積層膜により形成されている。第1金属膜15は、主にゲート配線11iを構成している。ゲート絶縁膜16は、図6及び図7に示すように、少なくとも第1金属膜15の上層側に積層されるものであり、例えば無機材料である酸化珪素(SiO2)からなる。ゲート絶縁膜16は、第1金属膜15(ゲート配線11i)と第2金属膜18(ソース配線11j)との間に介在して相互を絶縁している。半導体膜17は、ゲート絶縁膜16の上層側に積層されるものであり、材料として酸化物半導体を用いた薄膜からなるものとされる。半導体膜17は、主にTFT11fのチャネル部11f4を構成している。半導体膜17をなす具体的な酸化物半導体としては、例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、酸素(O)を含むIn-Ga-Zn-O系半導体(酸化インジウムガリウム亜鉛)が用いられている。ここで、In-Ga-Zn-O系半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、Ga及びZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。本実施形態では、In、GaおよびZnを1:1:1の割合で含むIn-Ga-Zn-O系半導体を用いる。このような酸化物半導体(In-Ga-Zn-O系半導体)は、アモルファスでもよいが、好ましくは結晶質部分を含む結晶性を有するものとされる。結晶性を有する酸化物半導体としては、例えば、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系半導体が好ましい。このような酸化物半導体(In-Ga-Zn-O系半導体)の結晶構造は、例えば、特開2012-134475号公報に開示されている。参考のために、特開2012-134475号公報の開示内容の全てを本明細書に援用する。
第2金属膜18は、図6及び図7に示すように、少なくとも半導体膜17の上層側に積層されるものであり、第1金属膜15と同様に、例えばチタン層/アルミニウム層/チタン層の3層の積層膜により形成されている。第2金属膜18は、主にソース配線11j、ソース電極11f2及びドレイン電極11f3を構成している。第1層間絶縁膜19は、少なくとも第2金属膜18の上層側に積層されるものであり、例えば無機材料である酸化シリコン(SiO2)からなる。第1平坦化膜20は、第1層間絶縁膜19の上層側に積層されるものであり、例えば有機樹脂材料であるアクリル系樹脂材料(例えばポリメタクリル酸メチル樹脂(PMMA))からなる。第1層間絶縁膜19及び第1平坦化膜20は、第2金属膜18及び半導体膜17と第3金属膜21との間に介在して相互を絶縁している。第3金属膜21は、少なくとも第1平坦化膜20の上層側に積層されるものであり、第1金属膜15及び第2金属膜18と同様に、例えばチタン層/アルミニウム層/チタン層の3層の積層膜により形成されている。第3金属膜21は、表示領域AAでは主にTFT接続部11pを構成しているが、非表示領域NAAでは後述する入力端子部28及び端子配線部29を構成している。
第2平坦化膜22は、図6及び図7に示すように、第3金属膜21及び第1平坦化膜20の上層側に積層されるものであり、第1平坦化膜20と同様に、例えば有機樹脂材料であるアクリル系樹脂材料(例えばポリメタクリル酸メチル樹脂(PMMA))からなる。第2平坦化膜22は、第3金属膜21と第4金属膜23及び第1透明電極膜24との間に介在して相互を絶縁している。第4金属膜23は、少なくとも第2平坦化膜22の上層側に積層されるものであり、第1金属膜15、第2金属膜18及び第3金属膜21と同様に、例えばチタン層/アルミニウム層/チタン層の3層の積層膜により形成されている。第4金属膜23は、主に後述する位置検出配線11qを構成している。第1透明電極膜24は、第4金属膜23及び第1平坦化膜20の上層側に積層されるものであり、ITO(Indium Tin Oxide)或いはZnO(Zinc Oxide)といった透明電極材料からなる。第1透明電極膜24は、共通電極11hを構成している。第2層間絶縁膜25は、少なくとも第1透明電極膜24の上層側に積層されるものであり、無機材料である窒化シリコン(SiNx)からなる。第2層間絶縁膜25は、第1透明電極膜24と第2透明電極膜26との間に介在して相互を絶縁している。第2透明電極膜26は、第2層間絶縁膜25の上層側に積層されるものであり、第1透明電極膜24と同様に、ITO(Indium Tin Oxide)或いはZnO(Zinc Oxide)といった透明電極材料からなる。第2透明電極膜26は、主に画素電極11gを構成している。上記した各絶縁膜16,19,20,22,25のうち、第1平坦化膜20及び第2平坦化膜22は、共に有機絶縁膜とされていてその膜厚が他の絶縁膜(無機絶縁膜)16,19,25に比べて厚いものとされ、表面を平坦化する機能を有する。上記した各絶縁膜16,19,20,22,25のうち、第1平坦化膜20及び第2平坦化膜22を除いたゲート絶縁膜16、第1層間絶縁膜19及び第2層間絶縁膜25は、それぞれ無機絶縁膜であり、その膜厚が有機絶縁膜である第1平坦化膜20及び第2平坦化膜22よりも薄いものとされる。
TFT接続部(素子接続部)11pは、図4に示すように、縦長の方形状をなすとともに、TFT11fのドレイン電極11f3と画素電極11gとの双方に対して平面に視て重畳する平面配置とされている。そして、第1層間絶縁膜19及び第1平坦化膜20のうち、TFT接続部11p及びドレイン電極11f3の双方と重畳する位置には、図7に示すように、第1TFTコンタクトホール(第1素子コンタクトホール)CH1が開口形成されており、この第1TFTコンタクトホールCH1を通して上層側のTFT接続部11pが下層側のドレイン電極11f3に対して接続されている。一方、第2平坦化膜22及び第2層間絶縁膜25のうち、TFT接続部11p及びドレイン電極11f3の双方と重畳し且つ第1TFTコンタクトホールCH1とは非重畳となる位置には、図6に示すように、第2TFTコンタクトホール(第2素子コンタクトホール、素子コンタクトホール)CH2が開口形成されており、この第2TFTコンタクトホールCH2を通して上層側の画素電極11gが下層側のTFT接続部11pに対して接続されている。このように、画素電極11g及びドレイン電極11f3は、その間に4枚の絶縁膜19,20,22,25が介在するものの、その中間に配されるTFT接続部11pを介して相互の接続が図られている。また、共通電極11hのうち、第2TFTコンタクトホールCH2(TFT接続部11pの一部)と重畳する位置には、画素電極11gとの短絡を防止するための開口部OPが形成されている。なお、各絶縁膜16,19,20,22,25は、上記した各コンタクトホールCH1,CH2を除いては、アレイ基板11bの表示領域AAにおけるほぼ全域にわたってベタ状に形成されている。
一方、CF基板11aのうちの表示領域AAの内面側には、図3及び図5に示すように、アレイ基板11b側の各画素電極11gと対向状をなす位置にカラーフィルタ11kが設けられている。カラーフィルタ11kは、R(赤色),G(緑色),B(青色)の三色の着色部がマトリクス状に繰り返し並んで配列されてなる。マトリクス状に配列されるカラーフィルタ11kの各着色部(各画素PX)の間は、遮光部(ブラックマトリクス)11lによって仕切られている。この遮光部11lによって各着色部を透過する各色の光同士が混ざり合う混色が防がれるようになっている。遮光部11lは、平面に視て格子状をなしていて各着色部の間を仕切る格子状部と、平面に視て枠状(額縁状)をなしていて格子状部を外周側から取り囲む枠状部と、から構成されている。遮光部11lにおける格子状部は、上記したゲート配線11i及びソース配線11jと平面に視て重畳する配置とされる。遮光部11lにおける枠状部は、シール部に倣って延在しており、平面に視て縦長の方形の枠状をなしている。カラーフィルタ11k及び遮光部11lの表面には、オーバーコート膜(平坦化膜)11mが内側に重なって設けられている。なお、当該液晶パネル11においては、カラーフィルタ11kにおける着色部と、それと対向する画素電極11gと、の組によって1つの画素PXが構成されている。画素PXには、カラーフィルタ11kのうちRの着色部を有する赤色画素と、カラーフィルタ11kのうちGの着色部を有する緑色画素と、カラーフィルタ11kのうちBの着色部を有する青色画素と、が含まれている。これら3色の画素PXは、液晶パネル11の板面において行方向(X軸方向)に沿って繰り返し並べて配されることで、画素群を構成しており、この画素群が列方向(Y軸方向)に沿って多数並んで配されている。このように画素PXは、液晶パネル11の表示領域AA内においてマトリクス状に多数が配列されている。また、両基板11a,11bのうち最も内側にあって液晶層11cに接する層としては、液晶層11cに含まれる液晶分子を配向させるための配向膜11n,11oがそれぞれ形成されている。
ところで、本実施形態に係る液晶パネル11は、既述した通り、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置(入力位置)を検出する位置入力機能(位置検出機能)と、を併有しており、このうちの位置入力機能を発揮するためのタッチパネルパターンを内蔵(インセル化)している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされるものである。タッチパネルパターンは、図2に示すように、一対の基板11a,11bのうちのアレイ基板11bに設けられており、アレイ基板11bにおいてその面内にマトリクス状に並んで配される複数の位置検出電極27から構成されている。位置検出電極27は、アレイ基板11bの表示領域AAに配されている。従って、液晶パネル11における表示領域AAは、入力位置を検出可能なタッチ領域とほぼ一致しており、非表示領域NAAが入力位置を検出不能な非タッチ領域とほぼ一致していることになる。ここで、液晶パネル11の表示領域AAに表示される画像に基づいて使用者が位置入力をしようと液晶パネル11の表面に導電体である指(位置検出体)を近づけると、その指と位置検出電極27との間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極27にて検出される静電容量には指が近づく前の状態から変化が生じ、指から遠くにある位置検出電極27とは異なるものとなるので、それに基づいて入力位置を検出することが可能となる。なお、位置検出電極27は、指以外の導電体に対しても寄生容量を形成する場合もあり得る。
そして、この位置検出電極27は、アレイ基板11bに設けられた共通電極11hにより構成されている。共通電極11hは、図2に示すように、アレイ基板11bの面内において碁盤目状に分割された複数の分割共通電極11hSからなり、これら複数の分割共通電極11hSの個々が位置検出電極27を構成している。これにより、仮に共通電極11hとは別途に位置検出電極を設けた場合に比べると、構造の簡素化及び低コスト化などを図る上で好適となる。位置検出電極27(分割共通電極11hS)は、X軸方向(行方向)及びY軸方向(列方向)に沿って複数ずつがマトリクス状(行列状)に並んで配されている。位置検出電極27は、平面に視て方形状をなしており、各辺の寸法が数mm程度とされている。従って、位置検出電極27は、平面に視た大きさが画素PX(画素電極11g)よりも大きくなっており、X軸方向及びY軸方向について複数ずつの画素PXに跨る範囲に配置されている。なお、図2は、位置検出電極27の配列を模式的に表したものであり、位置検出電極27の具体的な設置数や配置については図示以外にも適宜に変更可能である。
複数の位置検出電極(分割共通電極11hS)27には、図2に示すように、複数の位置検出配線11qが接続されている。位置検出配線11qは、表示領域AAにおいてY軸方向、つまりソース配線11jの延在方向(列方向)に沿って直線的に延在しており、接続対象となる位置検出電極27に応じた長さ寸法を有している。つまり、位置検出配線11qは、表示領域AA内に配された一方の端部が接続対象となる位置検出電極27と重畳する配置とされて当該位置検出電極27に接続されるのに対し、非表示領域NAAに配された他方の端部がドライバ12に接続されている。従って、ドライバ12は、画像表示に際してはTFT11fを駆動するのに対し、位置検出に際しては位置検出電極27を駆動するものとされており、表示機能と位置検出機能とを併有している。位置検出配線11qは、既述した通り、第4金属膜23からなるのに対し、位置検出電極27は、共通電極11hでもあり、第1透明電極膜24からなることから、位置検出電極11qは位置検出電極27に対してコンタクトホールを介することなく直接的に接続されている。従って、位置検出配線11qは、接続対象となる位置検出電極27に加えて、その位置検出電極27とドライバ12との間に存在する他の位置検出電極27に対しても接続されている。このように同じ列に属する複数の位置検出電極27(位置検出配線11qの延在方向に沿って並ぶ複数の位置検出電極27)に対して複数の位置検出配線11qが接続される接続態様であっても、同じ列に属する複数の位置検出配線11qの中から位置検出した位置検出配線11qの組み合わせを抽出することで、実際に位置入力された位置検出電極27を特定することができる。また、位置検出配線11qは、図4に示すように、平面に視て所定のソース配線11j(遮光部11l)と重畳し、画素PXとは非重畳となる位置に配されている。これにより、位置検出配線11qによって画素PXの開口率が低下する事態が避けられている。
続いて、アレイ基板11bにおける非表示領域NAAの構成について説明する。アレイ基板11bにおける非表示領域NAAのうちCF基板11aとは重畳しない非重畳部分には、図1に示すように、フレキシブル基板13の端部及びドライバ12がそれぞれ取り付けられており、フレキシブル基板13の端部がアレイ基板11bにおける短辺方向(X軸方向)に沿った端部に配されるのに対して、ドライバ12がアレイ基板11bにおいてフレキシブル基板13よりも表示領域AA側に位置して配されている。アレイ基板11bにおけるドライバ12の実装領域には、ドライバ12に信号を出力するための出力端子部(図示せず)と、ドライバ12からの信号が入力される入力端子部(端子部)28と、が設けられている。アレイ基板11bにおけるフレキシブル基板13の実装領域には、フレキシブル基板13に接続されるフレキシブル基板用端子部(図示せず)が設けられている。入力端子部28は、他の端子部(出力端子部及びフレキシブル基板用端子部)に比べてY軸方向について表示領域AAに近い配置とされる。
入力端子部28は、図8に示すように、ドライバ12の実装領域において複数が千鳥状に平面配置されており、次述する端子配線部29に接続されている。端子配線部29は、アレイ基板11bの非表示領域NAAにおいてX軸方向に沿って複数が所定の間隔を空けて並ぶとともにY軸方向に沿って延在しており、一方の端部が各入力端子部28に、他方(表示領域AA側)の端部が各ソース配線11jの端部に、それぞれ接続されている。なお、ソース配線11jは、その大部分が表示領域AAに配されているが、一部(配線重畳部11j1を含む)が非表示領域NAAに至るまで延長されている。入力端子部28及び端子配線部29は、図9に示すように、共にゲート配線11iやゲート電極11f1と同じ第1金属膜15からなる。従って、端子配線部29は、接続対象であるソース配線11jに対してゲート絶縁膜16を介して下層側に位置している。端子配線部29における入力端子部28側とは反対側の端部と、ソース配線11jにおけるTFT11f側とは反対側の端部と、は、アレイ基板11bの非表示領域NAAにおいて互いに平面に視て重畳する配置とされており、そこがそれぞれ配線重畳部11j1,29aとされる。端子配線部29とソース配線11jとの間に介在すゲート絶縁膜16のうち、端子配線部29及びソース配線11jの配線重畳部11j1,29aと平面に視て重畳する位置には、配線重畳部11j1,29a同士を接続する配線コンタクトホールCH3が設けられている。これにより、ドライバ12から出力された信号が、入力端子部28、端子配線部29及びソース配線11jを介してTFT11fのソース電極11f2に供給されるようになっている。
これに対し、各絶縁膜16,19,20,22,25は、図8に示すように、アレイ基板11bの非表示領域NAAにおけるドライバ12及びフレキシブル基板13の実装領域近傍では、大部分がベタ状のまま残されるものの、各端子部(入力端子部28に加えて出力端子部及びフレキシブル基板用端子部を含む)の個々と重畳する島状の範囲がそれぞれ開口する形で局所的に除去されており、その開口した領域がそれぞれ絶縁膜非配置領域(次述する各絶縁膜非配置領域NLA1~NLA3を含む)とされている。入力端子部28に関しては、その中央側の入力端子中央部(端子中央部)28aと重畳する形で各絶縁膜非配置領域NLA1~NLA3が配されている。なお、本実施形態では、ゲート絶縁膜16におけるゲート絶縁膜非配置領域NLA1、第1層間絶縁膜19における第1層間絶縁膜非配置領域NLA2、及び第1平坦化膜20における第1平坦化膜非配置領域NLA3に関してのみ符号を付して説明する。入力端子中央部28a及び各絶縁膜非配置領域NLA1~NLA3は、それぞれ平面に視て縦長の方形状をなしており、入力端子部28の外形と相似形をなしている。
各絶縁膜16,19,20,22,25の一部は、図9及び図10に示すように、絶縁膜非配置領域(各絶縁膜非配置領域NLA1~NLA3を含む)との境界位置から立ち上がってガラス基板GSの板面に対して傾斜状をなす立ち上がり部(次述する各立ち上がり部16a,19a,20aを含む)をそれぞれ構成している。なお、本実施形態では、ゲート絶縁膜16におけるゲート絶縁膜立ち上がり部(立ち上がり部、下層側立ち上がり部)16a、第1層間絶縁膜19における第1層間絶縁膜立ち上がり部19a(立ち上がり部、上層側立ち上がり部)、及び第1平坦化膜20における第1平坦化膜立ち上がり部(第2の立ち上がり部)20aに関してのみ符号を付して説明する。入力端子部28においては、各立ち上がり部16a,19a,20aは、入力端子部28のうちの外周側にあって入力端子中央部28aを取り囲む枠状の入力端子外周部(端子外周部)28bに対して全周にわたって重畳する形で配されている。各立ち上がり部16a,19a,20aは、ガラス基板GSの板面に対する傾斜角度がいずれも鋭角とされている。詳しくは、ゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aは、図11に示すように、その傾斜角度θ1が互いにほぼ等しく且つ第1平坦化膜立ち上がり部20aの傾斜角度θ2よりも大きなものとされるのに対し、第1平坦化膜立ち上がり部20aは、その傾斜角度θ2がゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aの傾斜角度θ1よりも小さなものとされる。このように各立ち上がり部16a,19a,20a間に傾斜角度θ1,θ2の差が生じる理由は、アレイ基板11bの製造に際して、相対的に膜厚が薄いゲート絶縁膜16及び第1層間絶縁膜19が、相対的に膜厚が厚くて先行してパターニングされた第1平坦化膜20をマスクとして利用してエッチングされることで、ゲート絶縁膜16及び第1層間絶縁膜19のパターニング(ゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aの形成)がなされるためである。入力端子外周部28b及び各立ち上がり部16a,19a,20aは、それぞれ平面に視て縦長の枠状をなしており、入力端子部28の外形と相似形をなしている。
以上のように、入力端子部28は、入力端子外周部28bが全周にわたって各絶縁膜16,19,20,22,25(各立ち上がり部16a,19a,20a)によって選択的に覆われ、入力端子中央部28aが各絶縁膜16,19,20,22,25により覆われることがなく露出している。また、各絶縁膜16,19,20,22,25における各立ち上がり部16a,19a,20aがガラス基板GSの板面に対してそれぞれ傾斜状をなしているので、各絶縁膜16,19,20,22,25における絶縁膜非配置領域NLA1~NLA3は、下層側ほど狭く、上層側ほど広くなっている。
ところで、本実施形態に係るアレイ基板11bにおいては、各絶縁膜16,19,20,22,25における各立ち上がり部16a,19a,20aが上記のように傾斜状をなしているため、その付近には結露などに起因して付着した水などが滞留し易いものとされている。特に、ゲート絶縁膜16におけるゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜19における第1層間絶縁膜立ち上がり部19aは、第1平坦化膜20における第1平坦化膜立ち上がり部20aよりもガラス基板GSの板面に対する傾斜角度θ1が相対的に大きくなっているため、ゲート絶縁膜非配置領域NLA1とゲート絶縁膜立ち上がり部16aとに跨る範囲には水などがより滞留し易くなっており、それに伴って第1層間絶縁膜立ち上がり部19a付近にも水などが滞留し易くなっている。このようにゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a付近に滞留した水などは、ゲート絶縁膜16及び第1層間絶縁膜19内に浸透したり、ゲート絶縁膜16とガラス基板GSとの間の界面、ゲート絶縁膜16と第1層間絶縁膜19との間の界面、及び第1層間絶縁膜19と第1平坦化膜20との間の界面などに浸入することで、表示領域AA内の各コンタクトホールCH1,CH2から液晶層11c内に気泡として発生し、表示領域AAに表示される画像に係る表示品位を著しく劣化させるおそれがあった。
そこで、本実施形態に係るアレイ基板11bには、図8から図10に示すように、ゲート絶縁膜16の上層側に配されてゲート絶縁膜非配置領域NLA1とゲート絶縁膜立ち上がり部16aとに跨る形でこれらの少なくとも一部ずつと重畳する重畳部30が備えられている。重畳部30は、各立ち上がり部16a,19a,20aのうちガラス基板GSに最も近く且つ第1平坦化膜立ち上がり部20aの傾斜角度θ2よりもガラス基板GSの板面に対する傾斜角度θ1が大きなゲート絶縁膜立ち上がり部16aとそれに隣接するゲート絶縁膜非配置領域NLA1とに跨る形でこれらと重畳している。このような構成によれば、ゲート絶縁膜非配置領域NLA1とゲート絶縁膜立ち上がり部16aとの境界を挟んで両者NLA1,16aに跨る範囲が重畳部30により覆われているので、当該範囲に水などが滞留する事態が生じ難いものとされる。ゲート絶縁膜立ち上がり部16a付近に水が滞留し難くなれば、その上層側にあって傾斜角度θ1がゲート絶縁膜立ち上がり部16aと同じ第1層間絶縁膜立ち上がり部19aにも水が滞留し難いものとなる。これにより、水などの滞留に起因する表示不良の発生を抑制され、アレイ基板11b及び液晶パネル11における表示性能を良好に保つことができる。
詳しくは、重畳部30は、図8から図10に示すように、ゲート絶縁膜非配置領域NLA1における外周端部と、ゲート絶縁膜立ち上がり部16aにおける内周側(ゲート絶縁膜非配置領域NLA1側)の大部分と、に対して重畳している。重畳部30は、ゲート絶縁膜非配置領域NLA1及びゲート絶縁膜立ち上がり部16aに対して全周にわたって重畳するよう配されており、その平面形状がゲート絶縁膜立ち上がり部16aの平面形状に倣って縦長の枠状をなしている。重畳部30は、図11に示すように、ガラス基板GSの板面に対して傾斜状をなしており、その傾斜角度θ3がゲート絶縁膜立ち上がり部16aの傾斜角度θ1よりも小さなものとされる。これにより、重畳部30付近に水などが滞留する事態がより生じ難いものとなる。重畳部30は、その内周側の大部分がゲート絶縁膜非配置領域NLA1の外周端部(入力端子部28の入力端子中央部28aにおける外周端部)と重畳していて、外周端部がゲート絶縁膜立ち上がり部16aにおける内周側の大部分(外周端部を除いた部分)と重畳している。従って、重畳部30は、第1層間絶縁膜立ち上がり部19a及び第1平坦化膜立ち上がり部20aとは非重畳の配置とされている。ここで、仮に重畳部がゲート絶縁膜立ち上がり部16aに加えて第1層間絶縁膜立ち上がり部19a及び第1平坦化膜立ち上がり部20aの全域とも重畳するよう配された場合には、重畳部が各立ち上がり部16a,19a,20aに並行してそれらと同じ傾斜角度θ1,θ2の傾斜形状となり易く、そうなると重畳部付近に水などが滞留し易くなるおそれがある。その点、上記のように重畳部30は、第1層間絶縁膜立ち上がり部19a及び第1平坦化膜立ち上がり部20aとは非重畳となる形で配されているので、重畳部30が各立ち上がり部16a,19a,20aに並行してそれらと同じ傾斜角度θ1,θ2の傾斜形状とはなり難くなる。これにより、重畳部30付近に水などが滞留し難いものとされる。
そして、重畳部30は、図9及び図10に示すように、ゲート絶縁膜16に対して上層側に配される第2金属膜18の一部からなるものとされる。ここで、仮に重畳部をいずれかの絶縁膜16,19,20,22,25からなる構成とした場合には、入力端子部28の入力端子中央部28aのうち重畳部により覆われる外周端部がドライバ12側の端子部に対して接触不能となるため、ドライバ12に対する接続信頼性が損なわれるおそれがある。その点、上記のように重畳部30を導電性を有する第2金属膜18の一部により構成することで、入力端子部28の入力端子中央部28aにおける全域をドライバ12側の端子部に対して接触させることが可能となり、もってドライバ12に対する接続信頼性、つまり入力端子部28の電気的性能を担保することができる。
以上説明したように本実施形態のアレイ基板(表示基板)11bは、画像を表示可能な表示領域AAと表示領域AAを取り囲む形で外周側に配される非表示領域NAAとに区分されるガラス基板(基板)GSと、表示領域AAと非表示領域NAAとに跨る形で配されて少なくとも非表示領域NAAにおいて一部が開口したゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2(絶縁膜非配置領域)とされるゲート絶縁膜16及び第1層間絶縁膜19(絶縁膜)と、ゲート絶縁膜16及び第1層間絶縁膜19の一部であって、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2との境界位置から立ち上がってガラス基板GSの板面に対して傾斜状をなすゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a(立ち上がり部)と、ゲート絶縁膜16及び第1層間絶縁膜19の上層側に配されてゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2とゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aとに跨る形でこれらの少なくとも一部ずつと重畳する重畳部30と、を備える。
このように、ゲート絶縁膜16及び第1層間絶縁膜19は、ガラス基板GSの表示領域AAと非表示領域NAAとに跨る形で配されるとともに、非表示領域NAAにおいて一部が開口したゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2とされている。ゲート絶縁膜16及び第1層間絶縁膜19が配置されることがないゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2は、ガラス基板GSにおける非表示領域NAAに配されているので、表示領域AAに表示される画像に影響を及ぼし難いものとされる。ゲート絶縁膜16及び第1層間絶縁膜19の一部は、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2との境界位置から立ち上がってガラス基板GSの板面に対して傾斜状をなす立ち上がるゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aとされる。ここで、ゲート絶縁膜16及び第1層間絶縁膜19におけるゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aは、上記のように傾斜状をなしているため、その付近には水などが滞留し易いものとされており、残留した水などに起因して当該アレイ基板11bにおける表示性能が損なわれるおそれがある。その点、ゲート絶縁膜16及び第1層間絶縁膜19の上層側には、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2とゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aとに跨る形でこれらの少なくとも一部ずつと重畳する重畳部30が配されているから、ゲート絶縁膜16及び第1層間絶縁膜19のゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a付近に水などが滞留する事態が生じ難いものとされる。これにより、当該アレイ基板11bにおける表示性能を良好に保つことができる。
また、重畳部30は、ガラス基板GSの板面に対して傾斜状をなしていてその傾斜角度θ3がゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aの傾斜角度θ1よりも小さい。このようにすれば、重畳部30付近に水などが滞留する事態が生じ難いものとなる。
また、ゲート絶縁膜16及び第1層間絶縁膜19の上層側に配されてゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2及びゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aと重畳する領域が開口した第1平坦化膜非配置領域(第2の絶縁膜非配置領域)NLA3とされる第1平坦化膜(第2の絶縁膜)20と、第1平坦化膜20の一部であって、第1平坦化膜非配置領域NLA3との境界位置から立ち上がってガラス基板GSの板面に対して傾斜状をなしていてその傾斜角度θ2がゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aの傾斜角度θ1よりも小さい第1平坦化膜立ち上がり部(第2の立ち上がり部)20aと、を備えている。このように、ゲート絶縁膜16及び第1層間絶縁膜19の上層側に第1平坦化膜20が配される構成においては、例えばゲート絶縁膜16及び第1層間絶縁膜19が第1平坦化膜20をマスクとして利用してパターニングされるなどすると、ゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aの傾斜角度θ1が第1平坦化膜立ち上がり部20aの傾斜角度θ2よりも大きくなり、そうなるとゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a付近に水などの滞留が発生することが懸念される。その点、上記のように重畳部30が、少なくともゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2とゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aとに跨る形でこれらの少なくとも一部ずつと重畳することで、ゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a付近に水などが滞留する事態が生じ難いものとされる。
また、重畳部30は、第1平坦化膜立ち上がり部20aとは非重畳となるか、若しくは第1平坦化膜立ち上がり部20aの一部と重畳する形で配される。このようにすれば、仮に重畳部がゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aに加えて第1平坦化膜立ち上がり部20aの全域とも重畳するよう配された場合には、重畳部がゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a及び第1平坦化膜立ち上がり部20aに並行する構成となり易く、そうなると重畳部付近に水などが滞留し易くなるおそれがある。その点、上記のように重畳部30は、第1平坦化膜立ち上がり部20aとは非重畳となるか、若しくは第1平坦化膜立ち上がり部20aの一部と重畳する形で配されているので、重畳部30がゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aや第1平坦化膜立ち上がり部20aに並行する構成とはなり難くなり、もって重畳部30付近に水などが滞留し難いものとされる。
また、非表示領域NAAにてゲート絶縁膜16及び第1層間絶縁膜19の下層側に配される第1金属膜(下層側金属膜)15からなる入力端子部(端子部)28を備えており、ゲート絶縁膜16及び第1層間絶縁膜19は、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2が入力端子部28における中央側の入力端子中央部(端子中央部)28aと重畳するよう構成されており、ゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aは、入力端子部28における外周側の入力端子外周部(端子外周部)28bに対して全周にわたって重畳するよう配され、重畳部30は、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2及びゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aに対して全周にわたって重畳する。このようにすれば、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2が入力端子部28の入力端子中央部28aと重畳するよう構成されるゲート絶縁膜16及び第1層間絶縁膜19において、ゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aは、入力端子部28の入力端子外周部28bに対して全周にわたって重畳するよう配されている。そして、重畳部30は、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2、並びにゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19aに対して全周にわたって重畳しているから、ゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a付近の全周にわたって水などが滞留する事態が生じ難いものとされる。
また、重畳部30は、非表示領域NAAにてゲート絶縁膜16及び第1層間絶縁膜19の上層側に配される第2金属膜(上層側金属膜)18からなる。このようにすれば、第2金属膜18からなる重畳部30によって入力端子部28の電気的性能を担保することができる。
また、非表示領域NAAに実装されて入力端子部28に接続されるドライバ(表示駆動部)12を備える。このようにすれば、ドライバ12に接続される入力端子部28は、ドライバ12が実装される前の段階では外部に露出した状態となるものの、その入力端子部28の近くに配されるゲート絶縁膜16及び第1層間絶縁膜19におけるゲート絶縁膜立ち上がり部16a及び第1層間絶縁膜立ち上がり部19a付近には、重畳部30により水などが滞留し難いものとされる。
また、本実施形態の液晶パネル(表示装置)11は、上記したアレイ基板11bと、アレイ基板11bと対向する形で配されるCF基板(対向基板)11aと、を備える。このような構成の液晶パネル11によれば、アレイ基板11bにおいて水などの滞留に起因する表示不良の発生を抑制されているから、表示信頼性などに優れる。
<実施形態2>
本発明の実施形態2を図12から図14によって説明する。この実施形態2では、各絶縁膜116,119,120,122,125及び重畳部130などの構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態2を図12から図14によって説明する。この実施形態2では、各絶縁膜116,119,120,122,125及び重畳部130などの構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係るアレイ基板111bは、図12に示すように、各絶縁膜116,119,120,122,125のうち、非表示領域NAAにおけるドライバ及びフレキシブル基板の実装領域と重畳する領域の全体が一括して開口する形で除去されている。従って、各絶縁膜非配置領域NLA1~NLA3には、非表示領域における各端子部(入力端子部128を含む)と重畳する領域に加えて各端子部間の領域を含む各端子部外の領域と重畳する領域が含まれている。つまり、各絶縁膜116,119,120,122,125は、各絶縁膜非配置領域NLA1~NLA3が、ガラス基板GSの板面に沿って並ぶ複数の入力端子部128に跨ってこれらと重畳するよう構成されている。このため、入力端子部128は、その全域が各絶縁膜116,119,120,122,125によって覆われることなく露出している。入力端子部128に接続された端子配線部129は、各絶縁膜非配置領域NLA1~NLA3と重畳する部分(入力端子部128側の部分)が各絶縁膜116,119,120,122,125によって覆われない構成となる。端子配線部129のうち、各絶縁膜非配置領域NLA1~NLA3と重畳する部分には、図12及び図13に示すように、保護部31が覆う形で設けられている。保護部31は、共通電極(図9及び図10を参照)と同じ第1透明電極膜124からなるものとされ、端子配線部129の上記部分に加えて入力端子部128についても覆っている。ここで、アレイ基板111bの製造に際して第1透明電極膜124を成膜・露光後にウェットエッチングするとき、三層構造の第3金属膜121からなる端子配線部129の一部及び入力端子部128におけるアルミニウム層がチタン層よりもエッチング液によってエッチングされ易いため、端子配線部129の一部及び入力端子部128におけるアルミニウム層がチタン層よりも細くなる欠陥、つまりサイドシフトが生じることが懸念される。その点、上記のように保護部31によって端子配線部129の一部及び入力端子部128が覆われていれば、成膜・露光された第1透明電極膜124をウェットエッチングするときに、端子配線部129の一部及び入力端子部128が保護部31によってエッチング液から保護されるので、端子配線部129及び入力端子部128にサイドシフトが生じることが避けられる。
各立ち上がり部116a,119a,120aは、図12から図14に示すように、X軸方向に沿って並ぶ複数の端子配線部129を横切る形で配されている。各立ち上がり部116a,119a,120aは、平面に視てX軸方向に沿って直線状に配されており、各端子配線部129と重畳する部分にはその上層側に各端子配線部129及び保護部31が積層されるものの(図13)、各端子配線部129とは非重畳となる部分には各端子配線部129及び保護部31が積層されることがないものとされる(図14)。そして、重畳部130は、ゲート絶縁膜116及び第1層間絶縁膜119の上層側に配される第2層間絶縁膜(第2の絶縁膜)125の一部からなり且つ複数の端子配線部129を横切る形で配されている。重畳部130は、複数の端子配線部129を横切るものの、第2層間絶縁膜125の一部からなるので、隣り合う端子配線部129間を短絡することが避けられている。重畳部130は、各立ち上がり部116a,119a,120aに倣って平面に視てX軸方向に沿って直線状に配されており、各端子配線部129と重畳する部分と、各端子配線部129とは非重畳となる部分と、から構成される。重畳部130のうち、各端子配線部129と重畳する部分は、保護部31の上層側に積層されるものの(図13)、各端子配線部129とは非重畳となる部分は、ゲート絶縁膜立ち上がり部116aの上層側に積層される(図14)。これにより、アレイ基板111bのうち、各端子配線部129とは非重畳となる部分においては、ゲート絶縁膜非配置領域NLA1とゲート絶縁膜立ち上がり部116aとの境界を挟んで両者NLA1,116aに跨る範囲が重畳部130により覆われることで、当該範囲に水などが滞留する事態が生じ難いものとされる。一方、アレイ基板111bのうち、各端子配線部129と重畳する部分においては、保護部31のうちゲート絶縁膜立ち上がり部116a及び第1層間絶縁膜119aに倣って立ち上がる部分付近が重畳部130により覆われることで、当該部分付近に水などが滞留する事態が生じ難いものとされる。
以上説明したように本実施形態によれば、非表示領域NAAにてゲート絶縁膜116及び第1層間絶縁膜119の下層側に配される第1金属膜115からなる複数の入力端子部128と、少なくとも非表示領域NAAにて第1金属膜115からなり複数の入力端子部128に接続される複数の端子配線部129と、ゲート絶縁膜116及び第1層間絶縁膜119の上層側に配される第2層間絶縁膜(第2の絶縁膜)125と、を備えており、ゲート絶縁膜116及び第1層間絶縁膜119は、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2が複数の入力端子部128に跨って重畳するよう構成され、ゲート絶縁膜立ち上がり部116a及び第1層間絶縁膜立ち上がり部119aは、複数の端子配線部129を横切る形で配されており、重畳部130は、第2層間絶縁膜125の一部からなり且つ複数の端子配線部129を横切る形で配されている。このように、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2が複数の入力端子部128に跨って重畳するよう構成されるゲート絶縁膜116及び第1層間絶縁膜119においては、ゲート絶縁膜立ち上がり部116a及び第1層間絶縁膜立ち上がり部119aは、複数の端子配線部129を横切る形で配されている。重畳部130は、ゲート絶縁膜116及び第1層間絶縁膜119の上層側に配される第2層間絶縁膜125の一部からなり且つ複数の端子配線部129を横切る形で配されているから、隣り合う端子配線部129間を短絡することなく、ゲート絶縁膜立ち上がり部116a及び第1層間絶縁膜立ち上がり部119a付近に水などが滞留する事態を生じ難くすることができる。
<実施形態3>
本発明の実施形態3を図15または図16によって説明する。この実施形態3では、上記した実施形態1から各絶縁膜216,219,220,222,225及び重畳部230などの構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態3を図15または図16によって説明する。この実施形態3では、上記した実施形態1から各絶縁膜216,219,220,222,225及び重畳部230などの構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係るアレイ基板211bは、図15及び図16に示すように、各絶縁膜216,219,220,222,225のうち、非表示領域NAAにおいて表示領域AAを取り囲む枠状の領域が開口する形で除去されており、その開口した領域がそれぞれ絶縁膜非配置領域(各絶縁膜非配置領域NLA1~NLA3を含む)とされている。絶縁膜非配置領域は、各絶縁膜216,219,220,222,225において平面形状が表示領域AAの相似形となる縦長の枠状をなしており、各絶縁膜216,219,220,222,225を中央側の絶縁膜中央部(各絶縁膜中央部216CP,219CP,220CPを含む)と、外周側の絶縁膜外周部(各絶縁膜外周部216EP,219EP,220EPを含む)と、に分断するものとされる。絶縁膜非配置領域は、液晶層211cを封止するシール部32に対して外周側(表示領域AA側とは反対側)に配されており、シール部32を全周にわたって外周側から取り囲んでいる。従って、シール部32は、絶縁膜中央部に設けられることになる。このような構成によれば、仮に絶縁膜外周部に対して外部から水などが浸入した場合でも、表示領域AAを取り囲む形で枠状に形成される絶縁膜非配置領域によって絶縁膜中央部と絶縁膜外周部とが分断されているので、絶縁膜外周部に浸入した水などが絶縁膜中央部に浸入する事態が生じ難いものとされる。絶縁膜中央部には、液晶層211cを封止するシール部32が設けられているので、絶縁膜中央部への浸水が防がれることで、液晶層211c内での気泡の発生が効果的に抑制される。なお、本実施形態では、ゲート絶縁膜216におけるゲート絶縁膜中央部216CP及びゲート絶縁膜外周部216EPと、第1層間絶縁膜219における第1層間絶縁膜中央部219CP及び第1層間絶縁膜外周部219EPと、第1平坦化膜220における第1平坦化膜中央部220CP及び第1平坦化膜外周部220EPと、に関してのみ符号を付して説明する。
各立ち上がり部216a,219a,220aは、各絶縁膜中央部216CP,219CP,220CPと、各絶縁膜外周部216EP,219EP,220EPと、にそれぞれ全周にわたって配されている。各絶縁膜中央部216CP,219CP,220CPに配された内周側の各立ち上がり部216a,219a,220aは、各絶縁膜非配置領域NLA1~NLA3との境界位置から内側に向けて立ち上がってガラス基板GSの板面に対して傾斜状をなしている。各絶縁膜外周部216EP,219EP,220EPに配された外周側の各立ち上がり部216a,219a,220aは、各絶縁膜非配置領域NLA1~NLA3との境界位置から外側に向けて立ち上がってガラス基板GSの板面に対して傾斜状をなしている。各立ち上がり部216a,219a,220aは、平面に視て表示領域AAの相似形となる縦長の枠状をなしている。そして、重畳部230は、各絶縁膜非配置領域NLA1~NLA3及び各立ち上がり部216a,219a,220aに対して全周にわたって重畳する形でそれぞれ配されている。内周側に配された重畳部230は、各絶縁膜非配置領域NLA1~NLA3と内周側の各立ち上がり部216a,219a,220aとに跨る形でこれらと重畳する形で配されている。外周側に配された重畳部230は、各絶縁膜非配置領域NLA1~NLA3と外周側の各立ち上がり部216a,219a,220aとに跨る形でこれらと重畳する形で配されている。各重畳部230は、平面に視て表示領域AAの相似形となる縦長の枠状をなしている。このような構成によれば、ゲート絶縁膜中央部216CP及びゲート絶縁膜外周部216EPにおいてそれぞれ全周にわたって配されるゲート絶縁膜立ち上がり部216a付近には、各重畳部230によって水などが滞留し難いものとされる。これにより、ゲート絶縁膜中央部216CPに水などが浸入する事態をより好適に生じ難くすることができる。
以上説明したように本実施形態によれば、ゲート絶縁膜216及び第1層間絶縁膜219は、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2が表示領域AAを取り囲む形で枠状に形成されることで中央側のゲート絶縁膜中央部216CP及び第1層間絶縁膜中央部219CP(絶縁膜中央部)と外周側のゲート絶縁膜外周部216EP及び第1層間絶縁膜外周部219EP(絶縁膜外周部)とに分断されており、ゲート絶縁膜立ち上がり部216a及び第1層間絶縁膜立ち上がり部219aは、ゲート絶縁膜中央部216CP及び第1層間絶縁膜中央部219CP及びゲート絶縁膜外周部216EP及び第1層間絶縁膜外周部219EPにおいてそれぞれ全周にわたって配され、重畳部230は、ゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2及びゲート絶縁膜立ち上がり部216a及び第1層間絶縁膜立ち上がり部219aに対して全周にわたって重畳する。このようにすれば、ゲート絶縁膜外周部216EP及び第1層間絶縁膜外周部219EPに対して外部から水などが浸入した場合でも、表示領域AAを取り囲む形で枠状に形成されるゲート絶縁膜非配置領域NLA1及び第1層間絶縁膜非配置領域NLA2によってゲート絶縁膜中央部216CP及び第1層間絶縁膜中央部219CPとゲート絶縁膜外周部216EP及び第1層間絶縁膜外周部219EPとが分断されているので、ゲート絶縁膜外周部216EP及び第1層間絶縁膜外周部219EPに浸入した水などがゲート絶縁膜中央部216CP及び第1層間絶縁膜中央部219CPに浸入する事態が生じ難いものとされる。ゲート絶縁膜中央部216CP及び第1層間絶縁膜中央部219CP及びゲート絶縁膜外周部216EP及び第1層間絶縁膜外周部219EPにおいてそれぞれ全周にわたって配されるゲート絶縁膜立ち上がり部216a及び第1層間絶縁膜立ち上がり部219a付近には、重畳部230によって水などが滞留し難いものとされるので、ゲート絶縁膜中央部216CP及び第1層間絶縁膜中央部219CPに水などが浸入する事態をより好適に生じ難くすることができる。
<実施形態4>
本発明の実施形態4を図17または図18によって説明する。この実施形態4では、上記した実施形態1から重畳部330の形成範囲を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態4を図17または図18によって説明する。この実施形態4では、上記した実施形態1から重畳部330の形成範囲を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る重畳部330は、図17及び図18に示すように、ゲート絶縁膜立ち上がり部316aの全域に加えて第1層間絶縁膜立ち上がり部319aの一部(ゲート絶縁膜非配置領域NLA1側の部分)に対しても重畳する形で配されている。このような構成によれば、ゲート絶縁膜非配置領域NLA1の外周端部からゲート絶縁膜立ち上がり部316aを挟んで第1層間絶縁膜立ち上がり部319aの一部に至るまでの範囲において重畳部330により水などが滞留する事態が生じ難いものとされる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した実施形態1の変形例として第1層間絶縁膜が省略されていても構わない。このような場合のアレイ基板11b-1は、図19及び図20に示すように、ゲート絶縁膜16-1及び第2金属膜18-1の上層側に第1平坦化膜20-1が積層される構成となる。重畳部30-1は、ゲート絶縁膜立ち上がり部16a-1の一部とは重畳するものの、その上層側の第1平坦化膜立ち上がり部20a-1とは非重畳の配置とされる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した実施形態1の変形例として第1層間絶縁膜が省略されていても構わない。このような場合のアレイ基板11b-1は、図19及び図20に示すように、ゲート絶縁膜16-1及び第2金属膜18-1の上層側に第1平坦化膜20-1が積層される構成となる。重畳部30-1は、ゲート絶縁膜立ち上がり部16a-1の一部とは重畳するものの、その上層側の第1平坦化膜立ち上がり部20a-1とは非重畳の配置とされる。
(2)上記した実施形態2の変形例として第1層間絶縁膜が省略されていても構わない。このような場合のアレイ基板11b-2は、図21及び図22に示すように、ゲート絶縁膜16-2及び第2金属膜18-2の上層側に第1平坦化膜20-2が積層される構成となる。重畳部30-2は、保護部31-2の一部及びゲート絶縁膜立ち上がり部16a-2の一部とは重畳するものの、第1平坦化膜立ち上がり部20a-2とは非重畳の配置とされる。
(3)上記した実施形態3の変形例として第1層間絶縁膜が省略されていても構わない。このような場合のアレイ基板11b-3は、図23に示すように、ゲート絶縁膜16-3の上層側に第1平坦化膜20-3が積層される構成となる。重畳部30-3は、ゲート絶縁膜立ち上がり部16a-3の一部とは重畳するものの、その上層側の第1平坦化膜立ち上がり部20a-3とは非重畳の配置とされる。
(4)上記した各実施形態(実施形態2を除く)では、重畳部が第2金属膜からなる場合を例示したが、重畳部が第3金属膜または第4金属膜からなる構成であっても構わない。また、重畳部が第1透明電極膜または第2透明電極膜からなる構成であっても構わない。
(5)上記した実施形態2では、重畳部が第2層間絶縁膜からなる場合を例示したが、重畳部が第2平坦化膜などの他の絶縁膜からなる構成であっても構わない。
(6)上記した各実施形態では、重畳部がガラス基板の板面に対して傾斜状をなす断面形状とされた場合を例示したが、重畳部の断面形状が円弧状などの曲面形状とされていても構わない。
(7)上記した各実施形態では、重畳部がゲート絶縁膜立ち上がり部の一部(ゲート絶縁膜非配置領域との境界側部分)のみと重畳する場合を例示したが、重畳部におけるゲート絶縁膜立ち上がり部に対する具体的な重畳範囲は適宜に変更可能である。例えば、重畳部がゲート絶縁膜立ち上がり部の全域と重畳する構成であっても構わない。
(8)上記した実施形態4では、重畳部が、ゲート絶縁膜立ち上がり部の全域と、第1層間絶縁膜立ち上がり部の一部と、に対して重畳する構成を例示したが、重畳部が、ゲート絶縁膜立ち上がり部の全域と、第1層間絶縁膜立ち上がり部の全域と、に対して重畳する構成であっても構わない。
(9)上記した実施形態4では、重畳部が、ゲート絶縁膜立ち上がり部に加えて第1層間絶縁膜立ち上がり部にも重畳する構成を例示したが、重畳部が、ゲート絶縁膜立ち上がり部及び第1層間絶縁膜立ち上がり部に加えて第1平坦化膜立ち上がり部の一部(第1平坦化膜非配置領域との境界側部分)に対しても重畳する構成であっても構わない。また、重畳部が、ゲート絶縁膜立ち上がり部及び第1層間絶縁膜立ち上がり部に加えて第1平坦化膜立ち上がり部の全域に対しても重畳する構成であっても構わない。さらには、重畳部が、ゲート絶縁膜立ち上がり部、第1層間絶縁膜立ち上がり部及び第1平坦化膜立ち上がり部に加えて第2平坦化膜立ち上がり部の一部に対しても重畳する構成であっても構わない。
(10)上記した各実施形態では、重畳部がゲート絶縁膜非配置領域における外周端部に対して選択的に重畳する構成を例示したが、重畳部におけるゲート絶縁膜非配置領域に対する具体的な重畳範囲は適宜に変更可能である。例えば、重畳部がゲート絶縁膜非配置領域における全域に対して重畳する構成であっても構わない。その場合は、重畳部が導電性を有する導電膜(金属膜または透明電極膜)からなるのが好ましい。
(11)上記した各実施形態では、端子配線部がゲート配線などと同じ第1金属膜からなる場合を示したが、端子配線部がソース配線などと同じ第2金属膜、TFT接続部と同じ第3金属膜、または位置検出配線と同じ第4金属膜などからなる構成であっても構わない。端子配線部が入力端子部とは異なる金属膜からなる場合には、端子配線部と入力端子部との間に介在する絶縁膜にコンタクトホールを形成して相互の接続を図るようにすればよい。
(12)上記した各実施形態では、入力端子部がゲート配線などと同じ第1金属膜からなる場合を示したが、入力端子部がソース配線などと同じ第2金属膜、TFT接続部と同じ第3金属膜、または位置検出配線と同じ第4金属膜などからなる構成であっても構わない。入力端子部が端子配線部とは異なる金属膜からなる場合には、端子配線部と入力端子部との間に介在する絶縁膜にコンタクトホールを形成して相互の接続を図るようにすればよい。
(13)上記した各実施形態では、端子配線部がソース配線に接続される場合を示したが、端子配線部がゲート配線や位置検出配線などのソース配線以外の配線に接続される構成であっても構わない。
(14)上記した各実施形態では、使用者が自身の指によって位置入力を行う場合を示したが、タッチペンなど指以外の位置入力体でもって位置入力することも可能である。
(15)上記した各実施形態では、位置検出電極が共通電極と共用化された場合を示したが、共通電極とは別途に位置検出電極を設けることも可能である。
(16)上記した各実施形態では、タッチパネルパターン(位置検出電極及び位置検出配線など)が液晶パネルに内蔵されたインセルタイプを示したが、いわゆるオンセルタイプやアウトセルタイプの液晶パネルであっても構わない。特に、アウトセルタイプの液晶パネルにおいては、液晶パネルが位置検出機能(タッチパネルパターン)を持つことがないものとされる。
(17)上記した各実施形態では、位置検出機能(タッチパネルパターン)を備えた液晶表示装置を示したが、位置検出機能を持たない液晶表示装置にも本発明は適用可能である。
(18)上記した各実施形態では、平面形状が長方形とされる液晶パネルについて示したが、平面形状が正方形、円形、楕円形などとされる液晶パネルにも本発明は適用可能である。
(19)上記した各実施形態では、ドライバが液晶パネルのアレイ基板に対してCOG実装される場合を示したが、ドライバがフレキシブル基板に対してCOF(Chip On Film)実装される構成であってもよい。
(20)上記した各実施形態では、TFTのチャネル部を構成する半導体膜が酸化物半導体材料からなる場合を例示したが、それ以外にも、例えばポリシリコン(多結晶化されたシリコン(多結晶シリコン)の一種であるCGシリコン(Continuous Grain Silicon))やアモルファスシリコンを半導体膜の材料として用いることも可能である。
(21)上記した各実施形態では、動作モードがFFSモードとされた液晶パネルについて例示したが、それ以外にもIPS(In-Plane Switching)モードやVA(Vertical Alignment:垂直配向)モードなどの他の動作モードとされた液晶パネルについても本発明は適用可能である。
(22)上記した各実施形態では、液晶パネルのカラーフィルタが赤色、緑色及び青色の3色構成とされたものを例示したが、赤色、緑色及び青色の各着色部に、黄色の着色部を加えて4色構成としたカラーフィルタを備えたものにも本発明は適用可能である。
(23)上記した各実施形態では、一対の基板間に液晶層が挟持された構成とされる液晶パネルについて例示したが、一対の基板間に液晶材料以外の機能性有機分子を挟持した表示パネルについても本発明は適用可能である。
(24)上記した各実施形態では、液晶パネルのスイッチング素子としてTFTを用いたが、TFT以外のスイッチング素子(例えば薄膜ダイオード(TFD))を用いた液晶パネルにも適用可能であり、カラー表示する液晶パネル以外にも、白黒表示する液晶パネルにも適用可能である。
(25)上記した各実施形態では、液晶パネルを例示したが、他の種類の表示パネル(PDP(プラズマディスプレイパネル)、有機ELパネル、EPD(電気泳動ディスプレイパネル)、MEMS(Micro Electro Mechanical Systems)表示パネルなど)にも本発明は適用可能である。
11...液晶パネル(表示装置)、11a...CF基板(対向基板)、11b,11b-1,11b-2,11b-3,111b,211b...アレイ基板(表示基板)、12...ドライバ(表示駆動部)、15,115...第1金属膜(下層側金属膜)、16,16-1,16-2,16-3,116,216...ゲート絶縁膜(絶縁膜)、16a,16a-1,16a-2,16a-3,116a,216a,316a...ゲート絶縁膜立ち上がり部(立ち上がり部)、18,18-1,18-2...第2金属膜(上層側金属膜)、19,119,219...第1層間絶縁膜(絶縁膜)、19a,119a,219a,319a...第1層間絶縁膜立ち上がり部(立ち上がり部)、20,20-1,20-2,20-3,120,220...第1平坦化膜(第2の絶縁膜)、20a,20a-1,20a-2,20a-3,120a,220a...第1平坦化膜立ち上がり部(第2の立ち上がり部)、25,125,225...第2層間絶縁膜(第2の絶縁膜)、28,128...入力端子部(端子部)、28a...入力端子中央部(端子中央部)、28b...入力端子外周部(端子外周部)、29,129...端子配線部、30,30-1,30-2,30-3,130,230,330...重畳部、216CP...ゲート絶縁膜中央部(絶縁膜中央部)、216EP...ゲート絶縁膜外周部(絶縁膜外周部)、219CP...第1層間絶縁膜中央部(絶縁膜中央部)、219EP...第1層間絶縁膜外周部(絶縁膜外周部)、AA...表示領域、NAA...非表示領域、NLA1...ゲート絶縁膜非配置領域(絶縁膜非配置領域)、NLA2...第1層間絶縁膜非配置領域(絶縁膜非配置領域)、NLA3...第1平坦化膜非配置領域(第2の絶縁膜非配置領域)
Claims (10)
- 画像を表示可能な表示領域と前記表示領域を取り囲む形で外周側に配される非表示領域とに区分される基板と、
前記表示領域と前記非表示領域とに跨る形で配されて少なくとも前記非表示領域において一部が開口した絶縁膜非配置領域とされる絶縁膜と、
前記絶縁膜の一部であって、前記絶縁膜非配置領域との境界位置から立ち上がって前記基板の板面に対して傾斜状をなす立ち上がり部と、
前記絶縁膜の上層側に配されて前記絶縁膜非配置領域と前記立ち上がり部とに跨る形でこれらの少なくとも一部ずつと重畳する重畳部と、を備える表示基板。 - 前記重畳部は、前記基板の板面に対して傾斜状をなしていてその傾斜角度が前記立ち上がり部の傾斜角度よりも小さい請求項1記載の表示基板。
- 前記絶縁膜の上層側に配されて前記絶縁膜非配置領域及び前記立ち上がり部と重畳する領域が開口した第2の絶縁膜非配置領域とされる第2の絶縁膜と、
前記第2の絶縁膜の一部であって、前記第2の絶縁膜非配置領域との境界位置から立ち上がって前記基板の板面に対して傾斜状をなしていてその傾斜角度が前記立ち上がり部の傾斜角度よりも小さい第2の立ち上がり部と、を備えている請求項1または請求項2記載の表示基板。 - 前記重畳部は、前記第2の立ち上がり部とは非重畳となるか、若しくは前記第2の立ち上がり部の一部と重畳する形で配される請求項3記載の表示基板。
- 前記非表示領域にて前記絶縁膜の下層側に配される下層側金属膜からなる端子部を備えており、
前記絶縁膜は、前記絶縁膜非配置領域が前記端子部における中央側の端子中央部と重畳するよう構成されており、
前記立ち上がり部は、前記端子部における外周側の端子外周部に対して全周にわたって重畳するよう配され、前記重畳部は、前記絶縁膜非配置領域及び前記立ち上がり部に対して全周にわたって重畳する請求項1から請求項4のいずれか1項に記載の表示基板。 - 前記重畳部は、前記非表示領域にて前記絶縁膜の上層側に配される上層側金属膜からなる請求項5記載の表示基板。
- 前記非表示領域にて前記絶縁膜の下層側に配される下層側金属膜からなる複数の端子部と、
少なくとも前記非表示領域にて前記下層側金属膜からなり複数の前記端子部に接続される複数の端子配線部と、
前記絶縁膜の上層側に配される第2の絶縁膜と、を備えており、
前記絶縁膜は、前記絶縁膜非配置領域が複数の前記端子部に跨って重畳するよう構成され、前記立ち上がり部は、複数の前記端子配線部を横切る形で配されており、
前記重畳部は、前記第2の絶縁膜の一部からなり且つ複数の前記端子配線部を横切る形で配されている請求項1から請求項4のいずれか1項に記載の表示基板。 - 前記非表示領域に実装されて前記端子部に接続される表示駆動部を備える請求項5から請求項7のいずれか1項に記載の表示基板。
- 前記絶縁膜は、前記絶縁膜非配置領域が前記表示領域を取り囲む形で枠状に形成されることで中央側の絶縁膜中央部と外周側の絶縁膜外周部とに分断されており、
前記立ち上がり部は、前記絶縁膜中央部及び前記絶縁膜外周部においてそれぞれ全周にわたって配され、前記重畳部は、前記絶縁膜非配置領域及び前記立ち上がり部に対して全周にわたって重畳する請求項1から請求項8のいずれか1項に記載の表示基板。 - 請求項1から請求項9のいずれか1項に記載された表示基板と、前記表示基板と対向する形で配される対向基板と、を備える表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/772,085 US20180314098A1 (en) | 2015-11-06 | 2016-11-01 | Display board and display device |
CN201680063187.7A CN108352140A (zh) | 2015-11-06 | 2016-11-01 | 显示基板以及显示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-218419 | 2015-11-06 | ||
JP2015218419 | 2015-11-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2017077997A1 true WO2017077997A1 (ja) | 2017-05-11 |
Family
ID=58663137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/082383 WO2017077997A1 (ja) | 2015-11-06 | 2016-11-01 | 表示基板及び表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20180314098A1 (ja) |
CN (1) | CN108352140A (ja) |
WO (1) | WO2017077997A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107748460A (zh) * | 2017-10-25 | 2018-03-02 | 昆山龙腾光电有限公司 | 基板结构及基板结构的制作方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018037354A (ja) * | 2016-09-01 | 2018-03-08 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6843710B2 (ja) * | 2017-07-12 | 2021-03-17 | 株式会社ジャパンディスプレイ | 表示装置、および表示装置の製造方法 |
KR102464252B1 (ko) * | 2018-03-06 | 2022-11-08 | 삼성디스플레이 주식회사 | 터치 센서 |
KR102538829B1 (ko) * | 2018-09-18 | 2023-06-02 | 삼성디스플레이 주식회사 | 전자 장치 |
KR20200128253A (ko) * | 2019-05-02 | 2020-11-12 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1020339A (ja) * | 1996-07-02 | 1998-01-23 | Sharp Corp | アクティブマトリクス基板 |
JP2002351354A (ja) * | 2001-05-18 | 2002-12-06 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置 |
JP2005352456A (ja) * | 2004-05-14 | 2005-12-22 | Nec Kagoshima Ltd | アクティブマトリクス基板およびその製造方法 |
JP2010048837A (ja) * | 2008-08-19 | 2010-03-04 | Canon Inc | 有機el表示装置 |
JP2010079150A (ja) * | 2008-09-29 | 2010-04-08 | Epson Imaging Devices Corp | 液晶表示装置及び電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI268616B (en) * | 2004-05-14 | 2006-12-11 | Nec Lcd Technologies Ltd | Active matrix substrate and method of manufacturing the same |
JP4487318B2 (ja) * | 2007-07-26 | 2010-06-23 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
-
2016
- 2016-11-01 CN CN201680063187.7A patent/CN108352140A/zh active Pending
- 2016-11-01 WO PCT/JP2016/082383 patent/WO2017077997A1/ja active Application Filing
- 2016-11-01 US US15/772,085 patent/US20180314098A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1020339A (ja) * | 1996-07-02 | 1998-01-23 | Sharp Corp | アクティブマトリクス基板 |
JP2002351354A (ja) * | 2001-05-18 | 2002-12-06 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置 |
JP2005352456A (ja) * | 2004-05-14 | 2005-12-22 | Nec Kagoshima Ltd | アクティブマトリクス基板およびその製造方法 |
JP2010048837A (ja) * | 2008-08-19 | 2010-03-04 | Canon Inc | 有機el表示装置 |
JP2010079150A (ja) * | 2008-09-29 | 2010-04-08 | Epson Imaging Devices Corp | 液晶表示装置及び電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107748460A (zh) * | 2017-10-25 | 2018-03-02 | 昆山龙腾光电有限公司 | 基板结构及基板结构的制作方法 |
CN107748460B (zh) * | 2017-10-25 | 2020-09-01 | 昆山龙腾光电股份有限公司 | 基板结构及基板结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108352140A (zh) | 2018-07-31 |
US20180314098A1 (en) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108352138B (zh) | 显示基板以及显示装置 | |
WO2017077997A1 (ja) | 表示基板及び表示装置 | |
JP6510067B2 (ja) | 表示基板、表示装置及び表示基板の製造方法 | |
JP4687259B2 (ja) | 液晶表示装置 | |
JP6627447B2 (ja) | 液晶表示装置 | |
WO2013105566A1 (ja) | タッチパネルおよびタッチパネル付き表示装置 | |
US11947760B2 (en) | Display device with position input function | |
JP5523864B2 (ja) | 液晶表示装置 | |
KR20150078248A (ko) | 표시소자 | |
US10527897B2 (en) | Display device with partition between color filters | |
KR20160083339A (ko) | 터치 방식 액정표시장치 | |
US10520761B2 (en) | Method of producing substrate having alignment mark | |
CN109599362B (zh) | 薄膜晶体管基板的制造方法和薄膜晶体管基板 | |
KR20090076812A (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
CN108701720B (zh) | 薄膜晶体管基板和显示面板 | |
CN110312963B (zh) | 带位置输入功能的显示装置 | |
CN109716421B (zh) | 安装基板及显示面板 | |
CN110249260B (zh) | 带位置输入功能的显示装置 | |
JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
WO2018190214A1 (ja) | 表示基板及び表示装置 | |
CN108701432B (zh) | 显示面板用基板的制造方法 | |
KR20070120234A (ko) | 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법 | |
CN111580315B (zh) | 有源矩阵基板和具备其的液晶显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16862057 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 15772085 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16862057 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |