KR20160149599A - 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치 - Google Patents

Abstract

본 발명은 내부 패널 구조를 변경하여 복수회의 폴딩 동작에도 신뢰성을 갖는 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치에 관한 것으로, 본 발명의 유기 발광 다이오드 패널은, 복수개의 서브 픽셀을 매트릭스 상으로 갖는 기재와, 상기 기재 상에, 상기 서브 픽셀마다 나뉜 제 1 전극과, 상기 서브 픽셀마다 발광 개구부를 갖고, 인접한 서브 픽셀의 경계부에 걸쳐 뱅크 홀을 갖는 뱅크와, 상기 발광 개구부 및 뱅크 상부와 뱅크 홀 내부에 위치하며, 유기 발광층을 포함한 유기층 및 상기 유기층 상부를 덮는 제 2 전극을 포함한다.

Description

유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치 {Organic Light Emitting Diode Panel and Flexible Display Device Using the Same}

본 발명은 표시 장치에 관한 것으로, 특히 내부 패널 구조를 변경하여 복수회의 폴딩 동작에도 신뢰성을 갖는 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치에 관한 것이다.

평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기 발광 표시 장치(Organic Emitting Display Device), 플라즈마 표시장치(Plasma Display Panel device: PDP), 양자점 표시 장치(Quantum Dot Display Device), 전계방출표시장치(Field Emission Display device: FED), 전기영동 표시장치(Electrophoretic Display Device : EPD) 등을 들 수 있는데, 이들은 공통적으로 화상을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광 또는 편광 혹은 그 밖의 광학 물질층을 사이에 두고 한 쌍의 투명 절연기판을 대면 합착시킨 구성을 갖는다.

최근 표시장치의 대형화에 따라 공간 점유가 적은 평면 표시 장치로서의 요구가 증대되고 있는데, 이러한 평면 표시 장치 중 하나로서 유기 발광 표시 장치에 관한 기술이 빠른 속도로 발전하고 있다.

유기 발광 표시 장치는 별도의 광원을 요구치 않고, 내부에 픽셀 단위로 자발광의 유기 발광 다이오드를 포함하여 표시가 이루어지는 것으로, 광원 및 이를 표시 패널과 조립하기 위한 구조물이 생략되는 이점이 있어 박형 경량화의 이점이 커 차세대 표시 장치로 고려되고 있다.

상기 유기 발광 다이오드는 전자 주입 전극(음극) 과 정공 주입 전극(양극) 사이에 형성된 유기막에 전하를 주입하면 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다.

한편, 상술한 유기 발광 표시 장치를 포함한 표시 장치는 최근 가요성 있는 (flexible) 형태로 이용하고자 하는 요구가 있어, 플렉서블 표시 장치로 구현되는 예가 있다.

플렉서블 표시 장치는, 두께가 점차로 얇아지며 접을 수 있는 형태로도 발전되고 있다. 그러나, 현재까지의 플렉서블 표시 장치는, 폴딩 동작이 반복되고 그 회수가 늘수록 폴딩(folding)부에서 손상이 발생하여, 폴딩부가 점등되지 않는 문제가 있다.

도 1a 및 도 1b는 표시 장치의 이너 폴딩 동작과 이너 폴딩 후 폴딩부에서 스트레스 현상을 나타낸 단면도이다.

도 1a 는 플렉서블 표시 장치의 이너 폴딩(inner folding) 동작을 나타낸 것이며, 도 1b는 특히, 반으로 접었을 때, 폴딩부에서 가장 스트레스가 심한 점을 나타내고 있다.

즉, 플렉서블 표시 장치를 반으로 접었을 때, 폴딩부는 플렉서블 표시 장치를 상하로 이분하는 영역에 발생하는데, 이러한 폴딩 동작이 수회 반복시 패널 내부 구성에 영구적인 손상이 발생하여, 플렉서블 표시 장치를 다시 펴 원 상태로 복귀하여도 폴딩부에 해당하는 영역에서 점등이 불가하여 표시에 이용되지 못하는 문제가 있는 것이다.

본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 내부 패널 구조를 변경하여 복수회의 폴딩 동작에도 신뢰성을 갖는 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치를 제공하는 데, 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 유기 발광 다이오드 패널은, 복수개의 서브 픽셀을 매트릭스 상으로 갖는 기재와, 상기 기재 상에, 상기 서브 픽셀마다 나뉜 제 1 전극과, 상기 서브 픽셀마다 발광 개구부를 갖고, 인접한 서브 픽셀의 경계부에 걸쳐 뱅크 홀을 갖는 뱅크와, 상기 발광 개구부, 상기 뱅크 상부 및 상기 뱅크 홀 내부에 위치하며, 유기 발광층을 포함한 유기층 및 상기 유기층 상부를 덮는 제 2 전극을 포함한다.

상기 뱅크 홀을 경계로 상기 제 1 전극은 인접한 서브 픽셀들에서 서로 나뉠 수 있다. 상기 제 1 전극은 상기 뱅크 홀로부터 평면적으로 이격하여 위치할 수 있으며, 또한, 상기 유기층은 상기 뱅크 홀 내부와 그 주변의 상기 뱅크 상에서 분리될 수 있다. 이 경우, 상기 유기층은 상기 뱅크 홀 내의 측벽에 구비되지 않을 수 있다.

또한, 상기 기재와 제 1 전극 사이의 층간에, 박막 트랜지스터 및 상기 박막 트랜지스터를 덮는 보호막을 더 포함할 수 있다. 이 때, 상기 발광 개구부에서, 상기 유기층은 상기 제 1 전극과 접하며, 상기 뱅크홀에서, 상기 유기층은 상기 보호막과 접하는 것이 바람직할 수 있다.

한편, 뱅크 홀은 상기 기재를 상하로 이분하는 중앙선에 위치한 복수개의 서브 픽셀들에 구비될 수도 있고, 상기 뱅크 홀은 상기 기재를 상하로 이분하는 중앙선에 대응한 서브픽셀들의 행과 인접한 10행 이내의 서브픽셀들에 선택적으로 구비될 수도 있다. 이는 이 부위에 폴딩시 외력이 가해지기 때문이며, 이 부위에서 박리 방지력을 향상시키기 위함이다.

또한, 상기 뱅크 홀은 상기 기재의 세로 방향에 따라 위치할 수 있고, 가로 방향에 따라 위치할 수도 있고, 혹은 기재의 세로와 가로 방향 모두에 해당 방향에서 긴 슬릿 상으로 위치할 수 있다. 또한, 상기 뱅크 홀은 단일 서브 픽셀에 대응하여, 인접한 서브 픽셀의 경계부에 복수개 서로 이격하여 구비될 수도 있다.

한편, 상기 유기층은, 정공 주입층, 정공 수송층, 상기 유기 발광층 및 전자 수송층이 적층된 형상일 수 있다. 이 경우, 상기 유기 발광층은 백색 발광층일 수도 있고, 각 서브 픽셀에 대응하여 발광 개구부에 대응하여 서로 다른 발광색을 갖는 색발광층일 수도 있다. 후자의 경우, 상기 뱅크 홀 내부에서 인접한 서브 픽셀들의 색발광층들이 서로 중첩되어 배치할 수 있다. 인접한 서브 픽셀들에 대응하여 서로 다른 색발광층을 갖는 경우, 각 색발광층에 대응하여 다른 FMM(Fine Metal Mask)를 적용하여 영역을 분리될 수 있으나, 고해상도로 갈수록 인접한 영역에서 색발광층이 중첩되는 부위가 발생할 수 있는 것이다. 그러나, 본 발명의 유기 발광 다이오드 패널에 있어서는, 색발광층이 서브 픽셀 경계부에서 중첩되더라도, 경계부에 구비된 뱅크 홀을 통해 뱅크 홀을 경계로 유기 발광층을 분리시켜 서브 픽셀을 경계로 유기층이 나뉘게 하여, 폴딩과 같은 외력이 가해져도 스트레스를 분산시켜 박리 문제를 해결할 수 있다.

또한, 상기 뱅크는 각 서브 픽셀에 상기 뱅크 홀을 제외한 부위에 스페이서를 더 구비할 수도 있다.

그리고, 상술한 유기 발광 다이오드 상부를 제 1, 제 2 전극과 유기층을 포함하여 이루어진 유기 발광 다이오드를 봉지하도록 무기막과 유기막이 한쌍 이상 교번된 배리어 적층체를 더 포함할 수 있다.

동일한 목적을 달성하기 위한 본 발명의 표시 장치는, 복수개의 서브 픽셀을 매트릭스 상으로 갖는 플렉서블 기재와, 상기 플렉서블 기재 상에, 각 서브 픽셀에 대응하여 한 개 이상의 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이와, 상기 각 서브 픽셀마다 나뉘며, 상기 박막 트랜지스터와 연결된 제 1전극과, 상기 서브 픽셀마다 발광 개구부를 갖고, 인접한 서브 픽셀의 경계부에 걸쳐 뱅크 홀을 갖는 뱅크, 상기 발광 개구부 및 뱅크 홀 내부에 있는 유기 발광층을 포함한 유기층 및 상기 유기층 상부를 덮는 제 2 전극을 포함한 유기 발광 다이오드 어레이와, 상기 유기 발광 다이오드 어레이를 덮으며, 무기막과 유기막이 한쌍 이상 교번된 배리어 적층체, 상기 플렉서블 기재의 일변에 상기 박막 트랜지스터 어레이와 연결된 구동부 및 상기 구동부를 가리며 상기 플렉서블 기재를 장착한 케이스를 포함하여 이루어질 수 있다.

여기서, 플렉서블 표시 장치는 배리어 적층체와 접하여 터치 전극 어레이를 더 포함할 수 있다. 또한, 상기 플렉서블 기재는, 플라스틱 필름과 그 상부면에 복수층의 무기막을 포함하며, 상기 박막 트랜지스터 어레이 및 구동부는 상기 복수층의 무기막 상에 접하여 위치할 수 있다.

본 발명의 유기 발광 다이오드 패널 및 플렉서블 표시 장치는 다음과 같은 효과가 있다.

발광 개구부를 정의하는 뱅크 형성시 서브 픽셀의 경계부에 대응하여 측벽의 테이퍼가 거의 수직한 뱅크 홀을 더 구비하여, 이후 형성되는 유기층이 뱅크 홀 주변에서 끊기게 하여, 유기층은 서브 픽셀별로 작용할 수 있다. 따라서, 폴딩 라인에서 외력이 가해질 때 외력을 분산시켜 유기층이 박리되는 점을 방지할 수 있다. 이로써, 외력의 인가시 폴딩 라인에서 발생하는 점등 불량을 방지할 수 있다. 따라서, 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치에서 신뢰성을 향상시킬 수 있다.

또한, 본 발명의 뱅크 홀은 측벽의 테이퍼가 거의 수직하여, 뱅크 홀 측벽에서 유기층이 남아있지 않기 때문에, 뱅크 홀 내부와 뱅크 상부의 유기층이 서로 나뉠 수 있는 구조를 가지게 된다. 이는 유기발광층을 포함한 유기층을 증착 과정에서 마스크 구비 여부에 관계 없이 유기층을 나누는 효과를 가지게 되며, 또한, 유기층이 없는 영역을 뱅크 홀 측벽에 두어, 뱅크 홀 측벽에서 비유기층 재료와 뱅크가 접하여 이 부위에서 계면 접착성을 개선할 수 있다. 또한, 상기 계면 접착성이 개선된 부분을 폴딩 라인을 따라 복수개의 개소에 구비하여, 전체 유기 발광 다이오드 패널의 고정력을 향상시킬 수 있다.

도 1a 및 도 1b는 표시 장치의 이너 폴딩 동작과 복수회의 이너 폴딩 후 폴딩부에서 스트레스 현상을 나타낸 단면도
도 2는 본 발명의 유기 발광 다이오드 패널의 평면도
도 3은 도 2의 각 서브픽셀의 기본 회로도
도 4는 도 2의 개략 단면도
도 5는 도 4의 박막 트랜지스터와 유기 발광 다이오드의 연결 부위를 나타낸 단면도
도 6a는 비교예에 따라 인접한 뱅크 사이에 유기층 증착 상태를 나타낸 단면도
도 6b는 도 2의 I~I' 선상에 따라 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 패널의 인접한 뱅크 사이에 유기층 증착 상태를 나타낸 단면도
도 7은 본 발명의 유기 발광 다이오드 패널의 폴딩 라인에 대응된 서브픽셀들의 뱅크를 나타낸 평면도
도 8a 및 도 8b는 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 패널의 제조 방법을 나타낸 공정 평면도
도 9는 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 패널의 인접한 뱅크 사이에 유기층 증착 상태를 나타낸 단면도
도 10a 내지 도 10c는 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 패널의 제조 방법을 나타낸 공정 평면도
도 11a 및 도 11b는 본 발명의 제 3 및 제 4 실시예에 따른 유기 발광 다이오드 패널을 나타낸 단면도
도 12a 및 도 12b는 본 발명의 제 3 및 제 4 실시예에 따른 유기 발광 다이오드 패널의 평면도
도 13a 내지 도 13e는 본 발명의 유기 발광 다이오드 패널의 뱅크 홀의 변형예를 나타낸 단면도
도 14는 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 패널을 나타낸 단면도
도 15a 내지 도 15c는 본 발명의 플렉서블 표시 장치의 여러 실시예를 나타낸 단면도

이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.

도 2는 본 발명의 유기 발광 다이오드 패널의 평면도이며, 도 3은 도 2의 각 서브픽셀의 기본 회로도이고, 도 4는 도 2의 개략 단면도이다. 또한, 도 5는 도 4의 박막 트랜지스터와 유기 발광 다이오드의 연결 부위를 나타낸 단면도이다.

본 발명의 유기 발광 다이오드 패널은 도 4와 같이, 가요성 있는(Flexible) 기재(100) 상에 박막 트랜지스터 어레이(130)와 유기 발광 다이오드 어레이(150)를 갖는 것으로, 이들 어레이(130, 150)를 포함한 전체 유기 발광 다이오드 패널(1000)의 두께는 하나의 유리 기판보다는 작은 두께로 약 300 ㎛ 이내이며, 전체 패널을 접거나(foldable) 말 수(rollable) 있는 정도이다. 또한, 유기 발광 다이오드 어레이(150)는 외부의 수분이나 공기가 들어가지 않게 상부뿐만 아니라 측면을 모두 덮도록 배리어 적층체(200)가 덮게 된다. 배리어 적층체(200)는 기재(100) 상의 구동부(250)를 포함한 패드부(미도시, 상기 구동부와 접속되어 있음)를 갖는 기재(100)의 한 변 가장자리가 노출되는 형상을 갖는다.

또한, 상기 기재(100)는 예를 들어, 플라스틱 필름이나 유리 기판을 얇은 두께로 식각화한 박막 유리 기판일 수 있으며, 플라스틱 기판일 경우에는, 폴리에스테르(polyester) 또는 폴리 에스테르를 포함하는 공중합체, 폴리이미드(polyimide) 또는 폴리 이미드를 포함하는 공중합체, 올레핀계 공중합체, 폴리아크릴산(polyacrylic acid) 또는 폴리아크릴산을 포함하는 공중합체, 폴리스티렌(polystyrene) 또는 폴리스테린을 포함하는 공중합체, 폴리설페이트(polysulfate) 또는 폴리설페이트를 포함하는 공중합체, 폴리카보네이트(polycarbonate) 또는 폴리 카보네이트를 포함하는 공중합체, 폴리아믹산(polyamic acid) 또는 폴리아믹산을 포함하는 공중합체, 폴리아민(polyamine) 및 폴리아믹산을 포함하는 공중합체, 폴리비닐 알콜(polyvinylalcohol), 폴리 알릴아민(polyallyamine)으로 이루어진 군에서 선택되는 하나 이상의 고분자 화합물을 포함할 수 있다. 이 때, 상기 기재(100)의 두께는 5㎛ 내지 150㎛이며, 바람직하게는 50㎛ 이하의 두께를 가질 수 있다. 또한, 박막 트랜지스터 어레이(130)나 유기 발광 다이오드 어레이(150)의 어레이 공정을 직접적으로 진행시 열이나 압력에 의해 기재(100)가 말리거나 손상되는 문제를 방지하기 위해, 유리 기판 상에 복수층의 버퍼층(110) 및 액티브 버퍼층(120)을 더 구비한 후, 상기 박막 트랜지스터 어레이(130) 및 유기 발광 다이오드 어레이(150)를 형성하게 된다. 이 경우, 공정 중에 이용된 유리 기판은 어레이 형성 공정을 적용 후 제거되게 되며, 전체 유기 발광 다이오드 패널의 표면에는 기재(100)가 남아있게 된다. 일부의 경우에는, 기재(100)를 유리 기판을 제거 후에 접착하는 경우도 있다. 그리고, 상기 복수개의 버퍼층(110) 및 액티브 버퍼층(120)은 일부 생략될 수 있다.

경우에 따라, 약 240℃ 이하의 저온 공정으로도 어레이 형성 공정이 가능하다면, 기재(100) 상에 직접 어레이 형성 공정을 진행할 수 있고, 이 경우, 기재 (100)와 박막 트랜지스터 어레이가 닿거나 혹은 액티브 버퍼층(120)을 제외하여 상기 복수층의 버퍼층(110)이 단일층의 버퍼층으로만으로도 형성될 수 있다.

상기 복수층의 버퍼층(110)은 실리콘 산화막, 실리콘 질화막 등의 무기막 적층체일 수 있다.

한편, 상기 기재(100)는 도 2와 같이, 복수개의 서브 픽셀(SP)을 매트릭스 상으로 가지며, 도 3과 같이, 각 서브 픽셀(SP)에 적어도 하나 이상의 박막 트랜지스터(S-Tr, D-Tr)와, 스토리지 캐패시터(Cst) 및 상기 스토리지 캐패시터(Cst)와 박막 트랜지스터(D-Tr)에 연결된 유기 발광 다이오드(OLED)를 포함한 회로부를 구비한다. 도 3에는 2개의 박막 트랜지스터로 선택 박막 트랜지스터(S-Tr)와 구동 박막 트랜지스터(D-Tr)를 구비한 예를 나타낸 것으로, 필요에 따라 박막 트랜지스터는 더 부가될 수 있다. 이 중 구동 박막 트랜지스터(D-Tr)가 유기 발광 다이오드의 제 1 전극과 전기적으로 접속되며, 상기 스토리지 캐패시터(Cst)는 상기 구동 박막 트랜지스터(D-Tr)의 게이트 전극과, 구동 박막 트랜지스터(D-Tr)이 유기 발광 다이오드(OLED)의 제 1 전극과 접속되는 접속단 사이에 접속된다. 상기 접속단은 구동 박막 트랜지스터(D-Tr)의 소오스 전극 또는 드레인 전극일 수 있으며, 만일 드레인 전극이 접속단일 때, 소오스 전극은 구동 전류 라인(VDL)과 연결되어, 구동 전압을 공급받는다. 소오스 전극이 접속단일 경우는, 드레인 전극이 구동 전류 라인(VDL)과 연결된다.

또한, 상기 회로부는 서로 교차하는 게이트 라인(GL)과 데이터 라인(DL)에 구비되며, 상기 구동 전류 라인(VDL)은 데이터 라인(DL)과 평행한다. 또한, 상기 유기 발광 다이오드(OLED)의 제 2 전극은 상기 서브픽셀들을 모두 덮도록 형성되어, 공통적으로 기재(100)의 가장자리에 구비된 접지 라인 또는 Vss 라인과 접속되어 있다. 선택 박막 트랜지스터(S-Tr)는 게이트 라인(GL)과 데이터 라인(DL)과 사이에 있으며, 상기 스토리지 캐패시터와 접속하는 구동 박막 트랜지스터(D-Tr)의 게이트 전극과 접속되어, 소정 서브 픽셀은 상기 선택 박막 트랜지스터(S-Tr)의 선택 구동에 따라, 구동 박막 트랜지스터(D-Tr)를 통해 유기 발광다이오드에 전류를 전달하여, 구비된 유기 발광 다이오드의 온/오프를 조절한다.

한편, 상기 선택 박막 트랜지스터(S-Tr)와 구동 박막 트랜지스터(D-Tr)는 각각 소오스 전극과 드레인 전극 사이의 채널을 갖는 반도체층(도 5의 131 참조)을 갖는데, 반도체층은 비정질 실리콘, 폴리 실리콘 혹은 산화물 반도체일 수 있으며, 폴리 실리콘의 경우, 결정화를 위한 약 400 ℃ 이상의 고열 공정이 요구되어, 이 경우에는 상기 액티브 버퍼층(120)이 필수적일 수 있다.

그리고, 상기 서로 교차하는 게이트 라인(GL)과 데이터 라인(DL)은 도 2의 서브 픽셀들의 경계부에 대응하여 위치하게 된다.

상술한 박막 트랜지스터 어레이(130)은 도시된 형상에 한하지 않으며, 필요에 따라 각 층의 위치가 변경되거나 그 폭의 조절이 가능하며, 서브 픽셀별로 구비되는 박막 트랜지스터의 개수도 변경할 수 있다.

도 5를 참조하여, 박막 트랜지스터와 유기 발광 다이오드의 접속을 설명하면 다음과 같다.

박막 트랜지스터 어레이(130)는 각 서브 픽셀에 대응하여, 각각 도 5에 도시된 박막 트랜지스터를 하나 이상 구비한다. 도시된 박막 트랜지스터는 유기 발광 다이오드의 제 1 전극과 연결되는 구동 박막 트랜지스터를 나타낸다.

각 박막 트랜지스터는 기재(100)의 소정 부위에 형성된 액티브층(131)과, 상기 액티브층(131)을 덮는 게이트 절연막(132)과의 사이에 소정 부위에 형성된 액티브층(131) 상부에 위치하는 게이트 전극(133) 및 상기 액티브층(131)의 양측과 접속되는 소오스 전극(135a) 및 드레인 전극(135b)을 포함한다.

그리고, 상기 게이트 전극(133)과 소오스/드레인 전극(135a, 135b) 사이의 층간에는 층간 절연막(134)이 위치하며, 상기 층간 절연막(134)과 상기 게이트 절연막(132)에는 관통하며 상기 소오스 전극(135a) 및 드레인 전극(135b)과 액티브층(131)을 연결하는 제 1, 제 2 콘택홀(134a, 134b)이 구비되어 있다.

한편, 상기 박막 트랜지스터 어레이(130)는 상기 박막 트랜지스터와 유기 발광 다이오드 사이의 접속부를 제외한 영역의 전기적 및 계면 특성 안정화를 위해, 소오스/드레인 전극(135a, 135b)이 형성된 층간 절연막(134) 상에, 무기 보호막(136) 및 유기 보호막(137)을 차례로 형성한다. 여기서, 상기 유기 보호막(137)은 표면을 평탄화할 수 있는 유기 재료로 이루어지며, 상기 유기 보호막(137) 및 상기 무기 보호막(136)은 드레인 전극(135b)을 노출시키는 제 3 콘택홀(137a)을 구비한다.

한편, 상기 무기 보호막(136)은 생략될 수도 있다.

따라서, 유기 발광 다이오드의 제 1 전극(151)은 상기 제 3 콘택홀(137a)을 통해 상기 박막 트랜지스터의 드레인 전극(135b)과 접속되며, 적어도 발광 개구부를 차지하며 상기 유기 보호막(137) 상에 위치한다.

또한, 유기 발광 다이오드(OLED)는 상기 제 1 전극(151)과, 상기 제 1 전극(151)의 상부에 발광 개구부를 노출시키는 뱅크(152)와, 적어도 상기 발광 개구부에 대응하여 유기 발광층을 포함한 유기층(153)과, 이어 상기 뱅크(152)와 제 1 전극(151) 상부에 위치한 유기층 상에 제 2 전극(154)을 포함하여 이루어진다.

유기 발광 다이오드(OLED)에서 상기 뱅크(152)는 회로적 기능을 갖는 것이 아닌, 유기 발광층이 선택적으로 제 1, 제 2 전극(151, 154) 사이에서 기능하도록 한 것으로, 발광 영역을 구분하는 의미이다.

한편, 본 발명의 유기 발광 다이오드 패널은, 뱅크(152) 또는/및 제 1 전극(151)의 형상 변경에 의해 유기층(153)이 증착하는 계면에서의 접착 특성을 개선한 것으로, 이하, 실시예에 따라 설명한다.

*제 1 실시예*

도 6a는 비교예에 따라 인접한 뱅크 사이에 유기층 증착 상태를 나타낸 단면도이며, 도 6b는 도 2의 I~I' 선상에 따라 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 패널의 인접한 뱅크 사이에 유기층 증착 상태를 나타낸 단면도이며, 도 7은 본 발명의 유기 발광 다이오드 패널의 폴딩 라인에 대응된 서브픽셀들의 뱅크를 나타낸 평면도이다.

도 6b 및 도 7과 같이, 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 패널은, 복수개의 서브 픽셀을 매트릭스 상으로 갖는 기재(도 4, 도 5의 100 참조)와, 상기 기재(100) 상에, 상기 서브 픽셀마다 나뉜 제 1 전극(151)과, 상기 서브 픽셀마다 발광 개구부(1520a)를 갖고, 인접한 서브 픽셀의 경계부에 걸쳐 뱅크 홀(1520b)을 갖는 뱅크(152)와, 상기 발광 개구부(1520a), 상기 뱅크(152) 상부 및 상기 뱅크 홀(1520b) 내부에 위치하며, 유기 발광층을 포함한 유기층(153) 및 상기 유기층(153) 상부를 덮는 제 2 전극(154)을 포함한다. 여기서, 상기 발광 개구부(1520a)와 뱅크 홀(1520b)의 일정 간격 이격하는 것으로, 발광 개구부(1520a)와 뱅크 홀 (1520b) 사이에 뱅크(152)가 존재하여, 이들 영역을 구분한다.

본 발명의 유기 발광 다이오드 패널이 뱅크(152)에 발광 개구부(1520a) 외에 뱅크 홀(1520b)을 더 구비한 점에서, 도 6a의 비교예와 상이하다.

도 6a와 같이, 비교예는, 각 서브 픽셀의 중심에 해당하는 발광 개구부(52a)만이 홈 형상으로 구비되기에, 뱅크(52) 형성 후, 유기층 증착시 뱅크(52)의 상부 및 발광 개구부(52a)뿐만 아니라 뱅크(52)의 측부의 완만한 경사에도 유기층(53)이 남아있게 된다.

실제 유기층은, 단일층으로 형성하는 경우보다 그 하부와 상부에 공통층을 구비하는 경우가 더 많다.

예를 들어, 상기 유기층(53, 153)은, 아래에서부터 차례로, 정공 주입층(HIL), 정공 수송층(HTL), 유기 발광층(EML), 전자 수송층(ETL)을 포함한다. 그리고, 상기 유기층(53, 153)은 기상 증착(evaporation)의 형성 방식으로 차례로, 기상 증착 장비에서, 기상 증착 재료를 바꾸어 연속 증착한다.

여기서, 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL)은 공통층으로 서브 픽셀을 구분하지 않고, 전 영역에 형성한다.

유기 발광층(EML)의 경우, 백색 발광층이거나 혹은 색발광층인 경우에 따라 마스크(Fine Metal Mask, 새도우 마스크의 일종) 구비 여부가 달라지며, 색발광층인 경우에는 예를 들어, 3개의 서브픽셀마다 소정 색상의 색발광층을 증착하는 새도우 마스크를 구비하여, 각 색발광층 증착이 이루어진다. 색발광층은 예를 들어, 적색, 녹색, 청색 발광층일 수 있다. 새도우 마스크의 개구부를 통해 제 1 색발광층을 형성한 후, 상기 새도우 마스크를 일 서브픽셀만큼 쉬프트시켜, 제 2 색발광층을 형성하고, 이어, 일 서브 픽셀만큼 쉬프트시켜, 제 3 색발광층을 형성할 수 있다. 백색 발광층을 유기 발광층(EML)으로 하는 경우에는, 전 서브 픽셀에 공통적으로 백색 발광층을 형성한다. 이 때, 백색 발광층은 단일의 백색 발광층일 수도 있고, 혹은 복수의 발광층을 적층하여 백색 발광을 구현할 수도 있다.

그리고, 색발광층을 형성하는 경우, 그 상하부의 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL)의 층들도 함께 선택적으로 형성하고자 하는 색 서브 픽셀에 대응된 발광 개구부를 갖는 마스크를 이용하여 각 서브 픽셀에 나누어 형성할 수도 있다.

그런데, 공정상 마스크를 구비하지 않고, 공통적으로 유기층을 형성하는 경우뿐만 아니라 마스크를 구비하여 영역을 나누어 유기층을 형성하는 경우에도, 해상도의 한계로 인접한 서브픽셀의 경계부에 증착 재료가 서로 중첩되어, 도 6a와 같이, 유기층(53)은 서브 픽셀들에 전 영역에 걸쳐 증착된 상태로 관찰된다. 즉, 뱅크(52)의 상부면과 발광 개구부(52a)뿐만 아니라 뱅크(52)의 측부에도 유기층(53)이 증착된다. 그리고, 유기층(53)은 재료를 기상화하여 0.1㎛ 이하의 얇은 두께로 형성하는 것으로, 표면 접착성이 매우 낮다. 따라서, 외부에서 표면을 휘는 외력이 가해졌을 때, 접착성이 낮은 뱅크(52)의 표면과 유기층(53)의 계면에서 박리가 일어날 수 있는 것이다.

이 경우, 유기층(53)이 증착된 상부에 제 2 전극(54)이 형성되는데, 외력에 의한 박리시 유기층(53)과 함께 제 2 전극(54)이 들뜨게 되어, 이러한 현상이 발생된 해당 서브 픽셀은 비점등하게 되는 문제가 있는 것이다.

한편, 색발광층의 경우에는 서브 픽셀별로 나누어 색발광층을 형성하도록 마스크를 이용하지만, 서브픽셀의 크기가 작아질수록 공정 마진 문제가 있어, 완벽히 발광 개구부 내로 색발광층을 형성할 수 없어, 인접한 서브픽셀의 경계부에서 인접한 색발광층이 중첩할 수 있는 문제가 있다.

앞서 플렉서블 표시 장치로 구현하는 경우, 복수회의 폴딩 실험을 하는 것과 이 실험이 반복될수록 취약한 부위의 서브 픽셀에 점등 불량이 나타남을 설명하였다.

본 발명의 발명자들은 점등 불량의 원인을 분석한 결과, 비교예의 유기층과 유기층이 증착하는 계면에서, 접착 특성이 약해 박리 현상이 발생함을 확인하였다.

그 원인은 유기층을 증착하는 재료와 증착 방식의 특성에 기인한 것으로, 예를 들어, 발광 개구부의 영역을 정의하는 뱅크의 경우, 액상의 재료를 코팅 후, 포토 마스크를 이용하여 노광 현상하는데 비해, 유기층은 기상의 재료를 표면에 증착시키는 것으로, 증착재료가 닿는 표면에서 응착성(adhesion)이 낮아 외부에서 스트레스가 가해질 경우, 쉽게 박리될 수 있다.

또한, 뱅크는 약 1㎛ 내지 3㎛의 두께로 형성하는 것으로, 유기 발광층과 공통층을 모두 포함하더라도 그 두께가 약 0.1㎛인 유기층은 뱅크 대비 두께가 1/10 이하의 수준인 것으로, 쉽게 박리될 수 있다.

그리고, 구조적으로 뱅크는 평탄한 부위보다 완만하게 경사진 측부에서, 기상 재료의 증착도가 낮은 것으로, 특히, 경사부에서 외부 스트레스가 취약함을 예상할 수 있다.

도 6b와 같이, 본 발명의 제 1 실시예에 따른 유기 발광 다이오드는, 뱅크(152) 내에 발광 영역을 정의하는 영역이 발광 개구부(1520a) 외에 뱅크 홀(1520b)을 서브픽셀의 경계부에 구비하고, 뱅크 홀(1520b)에 대응된 뱅크(152)의 측부의 경사를 거의 수직하게 하여, 이후 증착되는 유기층(153)이 뱅크홀(1520b) 을 둘러싼의 뱅크(152)의 측부에서 증착되지 않게 하여 서브 픽셀간 유기층(153)의 분리를 꾀한 것이다. 이 경우, 뱅크홀(1520b)의 구비에 의해 각 유기층(153)은 서브픽셀별로 나뉜 효과를 가져, 폴딩 라인에서 가해지는 외력이 서브 픽셀별로 분산되어, 폴딩 라인에서 유기층 박리를 방지할 수 있다.

또한, 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 패널의 상기 뱅크 홀(1520b)의 주변 뱅크(152)의 측부를 경계로 하여, 뱅크(152) 상부면과 뱅크 홀(1520b)의 내부의 유기 보호막(137) 상의 유기층(153)이 나뉘어져, 유기층(153)을 색발광층으로 형성시에도 인접한 서브 픽셀들에서 색발광층의 중첩을 방지하여, 혼색을 방지할 수도 있다. 여기서, 상기 유기층(153)은 뱅크 홀(1520b) 내부에 서로 다른 색발광층이 일부 오버랩하더라도, 뱅크 홀(1520b) 내부는 제 1 전극(151)이 없어, 서브 픽셀의 유기 발광 다이오드와 전기적으로 절연된 부분으로 표시에 전혀 영향이 없어, 서브 픽셀에 점등에 영향을 주지 못한다.

한편, 유기층(153) 상부에는 제 2 전극(154)이 위치하는 것으로, 뱅크(152)의 테이퍼가 거의 수직인 뱅크(152)의 측벽을 제외하여 상기 발광 개구부(1520a) 및 뱅크 홀(1520b) 내부의 유기층(153) 표면과, 발광 개구부(1520a)의 주변의 완만한 테이퍼를 갖는 뱅크(152)의 측벽에도 제 2 전극(154)이 형성됨을 알 수 있다. 예를 들어, 상기 제 2 전극(154)은 투명 전극 혹은 반사 전극으로 스퍼터링(sputtering) 방식으로 형성될 수 있으며, 이 경우, 제 2 전극(154)은, 그 상부에 봉지를 위하여 형성되는 배리어 적층체(200)의 재료와 응착성이 좋다. 또한, 제 2 전극(154)이 도시된 바와 같이, 뱅크 홀(1520b)의 측벽에 대응하여 선택적으로 부재하더라도 이러한 부재 영역은 일종의 홀 형상이기 때문에, 전 서브 픽셀에 대응된 제 2 전극(154)에 공통적으로 전압을 이루는데 문제는 없다.

도 8a 및 도 8b는 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 패널의 제조 방법을 나타낸 공정 평면도로, 특히, 뱅크(152)의 형상의 변화를 나타낸 평면도이다.

도 8a와 같이, 본 발명의 제 1 실시예에 따른 유기 발광 다이오드 패널의 제조 방법은, 일차로 먼저, 포토 아크릴 또는 폴리 이미드와 같은 뱅크 형성 물질을 유기 보호막(도 6b의 발광 개구부(1520a) 상에 전면 형성 후, 포토 마스크(미도시, 도 8a의 뱅크(152)를 나타내는 형상과 동일하거나 이에 반전된 형상)을 준비하여 뱅크 형성 물질 상에 대응시킨 후, 노광 및 현상 공정을 진행하여, 발광 개구부(1520a)를 구비한 뱅크(152)를 형성한다. 도 6b와 같이, 발광 개구부(1520a)를 둘러싸는 뱅크(152)의 측벽은 완만한 형상일 수 있다.

상기 뱅크 형성 물질이 광 반응성 물질인 경우, 별도의 감광막을 구비하지 않고, 직접적으로 노광 및 현상 공정에서 패터닝이 가능하나, 그렇지 않을 경우는, 감광막을 상기 뱅크 형성 물질 상부에 도포한 후, 상술한 포토 마스크에 노광 및 현상 공정으로 발광 개구부(1520a)에 대응된 영역을 제거한 감광막 패턴으로 형성한 후, 상기 감광막 패턴을 따라 뱅크 형성 물질을 식각하여 뱅크(152)를 형성할 수 있다. 패터닝 과정에서, 뱅크 형성 물질이 광 반응성 물질인 경우, 상기 뱅크 형성 물질에 직접적으로 현상액이 대응되고, 뱅크 형성 물질 상에 감광막 패턴을 형성한 후에 패터닝 과정에서는 뱅크 형성 물질에 식각액이 공급되는데, 이러한 습식각시 등방성으로 식각액 (또는 현상액)이 작용하여, 상기 발광 개구부(1520a) 주변의 뱅크(152)의 측벽은 완만한 경사를 갖게 된다.

이어, 서브 픽셀의 경계부에서 유기층의 분리를 위해, 도 8b와 같이, 선택적으로 서브 픽셀 경계부의 소정 영역을 제거하도록, 별도의 홀을 갖는 마스크(미도시)를 준비한 후, 상기 홀에 대응하여 플라즈마 가스를 공급하여 상기 뱅크(152)를 건식각하여 건식각된 부위에 뱅크 홀(1520b)을 형성한다.

도 6b와 같이, 상기 뱅크 홀(1520b)의 주위의 뱅크(152)의 측벽은 건식각되어, 거의 기재(100)의 표면에 대해 수직한 프로파일을 갖게 되며, 이로써, 이후의 유기층 증착 과정에서, 뱅크 홀(1520b) 주변의 뱅크(152)의 측벽에 잔류하지 않게 되어, 뱅크 홀(1520b)을 경계로, 유기층(153)이 분리될 수 있다. 즉, 상기 유기층(153)은 상기 뱅크 홀(1520b) 내부와 그 주변의 상기 뱅크(152) 상부에서 분리될 수 있다. 이 경우, 상기 유기층(153)은 상기 뱅크 홀(1520b) 내의 측벽에 구비되지 않게 된다. 이 경우, 상기 뱅크 홀(1520b)의 측벽에 해당하는 뱅크(152)는 이후 형성되는 배리어 적층체(200)에 접할 수 있는 것으로, 상대적으로 화학 기상 증착(CVD: Chemical Vapor Depostion))이나 원자층 증착(Atomic Layer deposition)으로 증착되는 배리어 적층체(200)는 증착 균일도가 좋고, 형성 계면에서 접착성이 우수한 것으로, 특히 노출된 뱅크(152)와의 계면 접착성이 좋다.

이 경우, 뱅크(152) 하부의 제 1 전극(151)은 상기 뱅크 홀(1520b)을 경계로 인접한 서브 픽셀들에서 서로 나뉠 수 있다.

한편, 상기 제 1 전극(151)은 앞서 설명한 바와 같이, 기재(100) 상에 형성된 박막 트랜지스터 어레이(130)의 최상면이 유기 보호막(137) 상인 것으로, 상기 뱅크 홀(1520b) 내부에 증착되는 유기층(153)은 직접적으로 그 하부의 유기 보호막(137)과 접할 수 있다. 또한, 제1 전극(151)은 주로 서브 픽셀의 중앙에 위치하며 각 서브 픽셀에서 분리되며, 적어도 발광 개구부(1520a)와 같거나 큰 형상이다.

또한, 뱅크 홀(1520b) 내의 유기층(153)은 주변의 인접한 서브 픽셀의 제 1 전극(151)들과 각각 측면으로 접속할 수 있다.

한편, 뱅크 홀(1520b)은, 일반적으로 폴딩 라인이 기재를 상하로 이분하는 중앙선에 위치하는 점을 고려하여, 기재(100)의 중앙선에 위치한 복수개의 서브 픽셀들에 구비될 수도 있다. 또는 상기 뱅크 홀(1520b)은 상기 기재를 상하로 이분하는 중앙선에 대응한 서브픽셀들의 행과 인접한 10행 이내의 서브픽셀들에 선택적으로 구비될 수도 있다. 후자의 경우는, 폴딩시의 외력이 가해지는 영역이 인접한 복수개의 서브픽셀의 행들에 함께 가해질 수 있기 때문이며, 이러한 뱅크 홀(1520b)의 배치는, 폴딩 라인의 배치와 폴딩 라인 면적을 고려하여 이루어질 수 있다. 만일 특정 영역만을 폴딩하는 구조가 아닌 롤러블 표시 장치에 있어서는, 뱅크 홀(1520b)은 전 서브 픽셀들에 구비될 수도 있다.

상기 뱅크 홀(1520b)을 더 구비하는 이유는 뱅크 홀(1520b) 대응 부위에 폴딩시 외력이 가해지기 때문이며, 이 부위에서 박리 방지력을 향상시키기 위함이다.

한편, 본 발명의 뱅크 홀(1520b) 주변의 뱅크(152) 측벽은 거의 수직한 테이퍼를 갖기 때문에, 이후 유기층 증착 공정에서, 유기층이 남지 않게 된다. 유기층에 포함된 유기 발광층이 백색 발광층이거나 혹은 색발광층이거나 관계없이, 유기층이 뱅크 홀(1520b) 경계에서 분리되는 현상을 얻을 수 있는 것으로, 이를 통해 폴딩 라인에 가해지는 외력에 대해 스트레스 대항력을 키울 수 있게 된다.

*제 2 실시예*

도 9는 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 패널의 인접한 뱅크 사이에 유기층 증착 상태를 나타낸 단면도이며, 도 10a 내지 도 10c는 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 패널의 제조 방법을 나타낸 공정 평면도이다.

도 9와 같이, 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 패널은, 제 1 전극(251)이 뱅크 홀(1520b) 주변의 측벽으로부터 평면적으로 이격하여 위치시킨 점에서, 상술한 제 1 실시예와 차이점을 갖는다. 제 2 실시예의 경우, 제 1 전극(251)은 상기 뱅크 홀(1520b) 내부에 형성될 유기층(253)과 측면 상에서 전혀 접하지 않아, 뱅크 홀(1520b) 내부의 유기층(253)의 분리 효과가 좋다. 또한, 뱅크 홀(1520b) 내부의 유기층(253)은 유기 발광 다이오드의 기능에 전혀 영향이 없는 것으로, 인접한 서브 픽셀의 전기적 절연 위치에 있다.

이 경우, 상기 제 1 전극(251)은 상기 뱅크 홀(1520b)의 주변 뱅크(152)의 측벽에서, 제 1 간격(a)만큼 이격되어 있으며, 이는 제 1 전극(251)을 형성하는 식각 과정에서, 마스크의 개구부 폭을 조절함으로써, 가능하다.

혹은 도 10a와 같이, 제 1 실시예와 동일한 형상의 제 1 전극(251)을 형성한 후, 포토 마스크를 통한 노광 및 현상 공정으로 발광 개구부(1520a)를 갖는 뱅크(152)를 형성한 후, 도 10b와 같이, 건식각으로 측벽의 테이퍼가 거의 수직한 뱅크 홀(1520b)를 형성하고, 이어, 뱅크 홀 형성용 마스크를 유지한 상태 그대로, 도 10c와 같이, 습식각을 진행하여, 노출된 뱅크 홀(1520b) 주변의 제 1 전극(251)의 제 1 간격(a)의 폭을 제거할 수 있다.

이 경우, 뱅크 홀(1520b) 내부에 들어오는 유기층(153)은 주변의 제 1 전극(151)과 이격되어, 전기적으로도 제 1 전극(151)과, 발광 물질이 포함되어 있더라도, 발광에 이용되지 않는다.

또한, 폴딩 라인에서 외력이 가해질 때, 특히 뱅크의 완만한 경사를 갖는 측부에서 유기층(153)이 박리에 취약한 문제가 있었던 점을 고려하면, 뱅크 홀을 구비하고, 뱅크 홀 내부 측벽에서 유기층(153)을 제거하여, 문제점의 원인을 제거하여 폴딩에 따른 유기층 박리로 인해 나타나는 해당 서브 픽셀의 비점등되는 불량 문제를 해결할 수 있다.

도 11a 및 도 11b는 본 발명의 제 3 및 제 4 실시예에 따른 유기 발광 다이오드 패널을 나타낸 단면도이며, 도 12a 및 도 12b는 본 발명의 제 3 및 제 4 실시예에 따른 유기 발광 다이오드 패널의 평면도이다.

*제 3 실시예*

도 11a 및 도 12a와 같이, 본 발명의 제 3 실시예는, 뱅크 홀(1520b)을 형성함에 있어, 별도의 건식각을 하지 않고, 발광 개구부(1520a) 및 뱅크 홀(1520b)을 일 회의 마스크로 공정으로 형성함을 나타낸다.

제 1 실시예와 비교하여, 즉, 도 11a와 같이, 뱅크 홀(1520b) 및 발광 개구부(1520a)에 대응하여 오픈된 마스크(미도시)를 준비하여 오픈된 부위에 건식 플라즈마를 적용하여, 모든 측벽 테이퍼의 경사가 높은 뱅크(352)를 형성한 것이 차이점이다. 이 경우, 상기 뱅크 홀(1520b)과 발광 개구부(1520a)의 뱅크(352) 측벽은 동일 경사를 가지며, 대략 기재(도 4의 100 참조)의 표면에 대해 측벽이 갖는 경사가 약 75˚내지 90°로, 뱅크 홀(1520b)과 발광 개구부(1520a)를 갖는 뱅크(352) 형성 후, 유기층(353)의 증착시 거의 수직에 가까운 뱅크(352)의 측벽에는 유기층 재료가 거의 남아있지 않고, 아주 소량 남아있을 수 있다. 따라서, 평탄한 발광 개구부(1520a) 및 뱅크 홀(1520b) 내부 및 뱅크(352)상에는 유기층(353)이 증착되며, 각 측벽에서, 유기층(153)이 분리될 수 있다.

그리고, 제 2 전극(354)은 도시된 바와 같이, 뱅크(352)의 측벽의 테이퍼가 기재(100)의 표면에 대해 완전히 수직이 아니라면, 발광 개구부(1520a)와 뱅크 홀(1520b)의 측벽에 상대적으로 평탄환 부분에 비해 얇은 두께로 남아있을 수 있다. 이 경우에도 뱅크 홀(1520b) 측벽에는, 비교예에서 뱅크 및 그 주변에 전체적으로 유기층이 형성된 바에 비해, 뱅크 홀(1520b) 주변의 측벽에는 금속 성분의 제 2 전극이 남아 있어, 뱅크 홀(1520)의 주변 측벽에 응착성이 개선될 수 있다.

*제 4 실시예*

도 11b 및 도 12b와 같이, 본 발명의 제 4 실시예는, 뱅크 홀(1520b)을 형성함에 있어, 별도의 건식각을 하지 않고, 발광 개구부(1520a) 및 뱅크 홀(1520b)을 일 회의 마스크로 공정으로 형성함을 나타낸다.

제 3 실시예와 비교하여, 즉, 도 11b와 같이, 제 1 전극(451)을 뱅크 홀(1520b)에 대해 제 1 간격(a) 이격시켜 형성한 것이 차이점으로, 이 경우에는, 도 12b와 같이, 제 1 전극(451)을 형성시 미리 뱅크홀(1520b)에 대해 이격되는 형상으로 형성한다.

상술한 제 1 내지 제 4 실시예에서 공통적으로 유기층이 뱅크홀 주변에서 끊겨지게 되어, 유기층은 서브 픽셀 단위로 증착된 효과를 갖게 되어, 폴딩 라인에 가해지는 외력이 분산되어 유기층이 계면에서 박리되지 않게 한다.

이러한 효과는 유기층에 포함된 유기 발광층을 서브 픽셀별로 서로 다른 색상의 색발광층의 형성하는 경우, 백색 발광층을 공통적으로 형성한 경우 모두 적용 가능할 수 있다. 뱅크 홀 측벽의 거의 수직한 테이퍼는 마스크의 적용없이 기상으로 증착하는 유기물이 구조적으로 남아 있지 않게 하는 것으로, 마스크 적용 여부에 따라 나뉘는 발광층의 형성 방식에 관계없이 적용 가능하다.

한편, 서브 픽셀별, 다른 색발광층을 형성하는 경우, 상기 뱅크 홀 내부에서 인접한 서브 픽셀들의 색발광층들이 서로 중첩되어 배치할 수 있다. 인접한 서브 픽셀들에 대응하여 서로 다른 색발광층을 갖는 경우, 각 색발광층에 대응하여 새도우 마스크를 적용하여 영역을 분리될 수 있으나, 고해상도로 갈수록 인접한 영역에서 색발광층이 중첩되는 부위가 발생할 수 있는 것이다. 그러나, 본 발명의 유기 발광 다이오드 패널에 있어서는, 색발광층이 서브 픽셀 경계부에서 중첩되더라도, 경계부에 구비된 뱅크 홀을 통해 뱅크 홀을 경계로 유기 발광층을 분리시켜 서브 픽셀을 경계로 유기층이 나뉘게 하여, 폴딩과 같은 외력이 가해져도 스트레스를 분산시켜 박리 문제를 해결할 수 있다.

상기 유기층(153)은 정공 주입층(HIL), 정공 수송층(HTL), 유기 발광층(EML), 전자 수송층(ETL)를 포함한다.

한편, 제 2 전극(154) 하부에 전자 주입층을 더 구비한 경우도 있지만, 전자 주입층은 유기물이라기 보다 금속을 도핑한 무기화합물인 형태로가 많아, 제 2 전극(154) 형성 과정에서, 제 2 전극(154) 형성 전 얇은 박막으로 증착하고, 바로 연속하여, 제 2 전극(154)을 증착하는 방식을 취한다.

도 13a 내지 도 13e는 본 발명의 유기 발광 다이오드 패널의 뱅크 홀의 변형예를 나타낸 단면도이다.

한편, 뱅크 홀의 형상은, 도 2 와 같이, 서브 픽셀의 경계부 소정 부위에 서브 픽셀에 대응되는 단일의 작은 홀 형상일 수 있고, 혹은 도 13a와 같이, 세로 방향으로 긴 슬릿 상으로 형성될 수도 있다.

혹은 도 13b와 같이, 단위 서브 픽셀에 세로 방향으로 서로 이격된 복수개의 뱅크홀(1520b)일 수도 있다.

경우에 따라서, 도 13c와 같이, 뱅크 홀(1520b)은 가로 방향으로 긴 슬릿 형상일 수도 있고, 도 13d와 같이, 뱅크 홀(1520b)은 발광 개구부(1520a)의 주변을 둘러싸며, 복수개의 가로, 세로 슬릿으로 구비될 수도 있다. 도 13c 및 도 13d의 경우 모두 뱅크 홀(1520b)은 각 방향에서 복수개 이격하여 위치할 수 있다.

또한, 경우에 따라 뱅크 홀(1520b)은 도 13e와 같이, 서브픽셀의 경계부를 따라 폐고리(closed loop) 형상일 수 있다. [001] 이 경우, 폐고리 형태의 뱅크홀(1520b)은 인접한 주변의 서브 픽셀들에 연결된 형상이다.

한편, 상술한 실시예들에서, 뱅크(152, 252, 352) 상부에는 유기층의 증착시 이용되는 마스크에 하중에 의해 뱅크(152, 252, 352)의 패턴 무너짐을 방지하기 위해, 돌출된 스페이서를 더 포함할 수 있다. 이러한 스페이서는 뱅크 홀(1520b)을 제외한 뱅크(152, 252, 352) 영역 상이라면 어느 곳에 위치하여도 무방하다.

도 14는 본 발명의 제 2 실시예에 따른 유기 발광 다이오드 패널을 나타낸 단면도이다.

도 14와 같이, 본 발명의 제 2 실시예에 다른 유기 발광 다이오드 패널을 구체적으로 살펴보면, 아래에서 차례로, 기재(100), 복수층의 버퍼층(110), 액티브 버퍼층(120)이 구비되며, 상기 액티브 버퍼층(20) 상에, 도 5에서 설명한 박막 트랜지스터를 포함한 박막 트랜지스터 어레이(130)이 형성되고, 상기 박막 트랜지스터 어레이(130) 상에, 상기 박막 트랜지스터의 드레인 전극(135b)과 접속하며, 각 서브 픽셀별로 분리된 제 1 전극(251)과, 상기 제 1 전극(251) 상에 발광 개구부(1520a) 및 뱅크 홀(1520b)을 갖는 뱅크(252)와, 상기 뱅크(152) 상부, 뱅크 홀(1520b) 내부 및 상기 발광 개구부(1520a)에 유기층(253)과, 상기 유기층(253) 상부에 제 2 전극(254)을 포함하는 유기 발광 다이오드(OLED)를 각 서브 픽셀별로 갖는 유기 발광 다이오드 어레이(250)가 형성된다.

여기서, 유기층(253)은 정공 주입층, 정공 수송층, 유기 발광층 및 전자 수송층이 차례로 적층된 것으로, 적어도 정공 주입층, 정공 수송층 및 전자 수송층은 전 서브픽셀에 걸쳐 공통적으로 형성될 수 있다.

상기 제 1 전극(251)은 박막 트랜지스터의 드레인 전극(135b)과의 접속부를 제외하여, (유기) 보호막(137) 상에 형성되는 것으로, 뱅크 홀(1520)은 인접한 서브 픽셀의 경계부에서, 이격된 제 1 전극(251)의 영역에 대응된다. 또한, 상기 제 1 전극(251)의 가장자리는 상기 뱅크 홀(1520)로부터 제 1 간격(a) 이격된 것으로, 뱅크 홀 형성시 뱅크 홀을 형성하는 건식각용 마스크나 혹은 감광막을 유지한 상태에서 습식각을 진행하여, 뱅크 홀 주변의 영역에서만 제 1 전극(251)의 일부 폭(a)을 제거하여, 상기 제 1 간격(a)이 정의될 수 있다.

그리고, 상술한 유기 발광 다이오드 어레이(250) 상부에, 제 1, 제 2 전극과 유기층을 포함하여 이루어진 유기 발광 다이오드(OLED)를 봉지하도록 무기막(210)과 유기막(220)이 한쌍 이상 교번된 배리어 적층체(220)를 더 포함한다.

여기서, 상기 무기막(210)은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)이나 혹은 알루미늄 산화막(Al2O3)일 수 있으며, 0.01㎛~1.5㎛의 두께로 증착하며, 원자층 증착 방식(Atomic Layer Deposition)으로 형성시 그 두께를 얇고, 계면 접합성이 좋게 형성할 수 있다. 그리고, 기능적으로 무기막(210)은 수분이나 외기가 통과하지 못하게 하는 기능을 한다.

그리고, 유기막(220)은 상기 무기막(210)보다 두껍고 평탄성이 좋게 하여 형성되는 것으로, 대략 1 내지 5㎛의 두께로 형성할 수 있다. 상기 유기막(220)은 유기 발광 다이오드 패널의 파티클이 발생하였을 때, 이 파티클이 유기 발광 다이오드나 박막 트랜지스터에 영향을 미치지 않게 해당 층에서 가두는 기능을 한다.

이 경우, 상기 배리어 적층체(120)을 상기 유기 발광 다이오드 어레이(150) 상부뿐만 아니라 측부까지 모두 덮도록 하여, 외기에 유기 발광 다이오드 어레이(150)가 노출되지 않게 봉지하는 기능을 한다.

한편, 유기 발광 다이오드 패널의 최상면은 배리어 적층체(220)의 성분 중 무기막(210)이 위치하게 하여, 외부의 수분이나 외기가 배리어 적층체(220)를 통해 내부로 들어오지 못하게 방지한다.

또한, 상기 뱅크(252) 중 일부분 상부상부를 돌출시킨 형상의 스페이서를 더 구비하며, 만일 유기 발광층을 새도우 마스크를 이용하여 형성시 새도우 마스크의 비개구부가 처지지 않게 지지하는 기능을 한다.

상기 스페이서는 선택적인 것으로, 구비 여부는 새도우 마스크의 적용 여부와 개구부의 크기를 고려하여 적용할 수 있으며, 발광 개구부(1520a)와 뱅크홀(1520b)을 제외한 영역에 모두 구비될 수도 있고, 혹은 뱅크(252) 상부의 일부 영역에만 한정하여 형성할 수도 있다.

도 15a 내지 도 15c는 본 발명의 플렉서블 표시 장치의 여러 실시예를 나타낸 단면도이다.

도 15a와 같이, 본 발명의 플렉서블 표시 장치는, 도 4와 같이, 차례로 플렉서블 기재(100), 복수층의 버퍼층(110), 액티브 버퍼층(120), 박막 트랜지스터 어레이(130) 및 상술한 실시예들의 발광 개구부(1520a) 외에 뱅크홀(1520b)을 갖는 뱅크를 포함하여 제 1, 제 2 전극과 제 1, 제 2 전극 층간 사이의 유기층을 갖는 유기 발광 다이오드 어레이(150) 및 그 상부에 배리어 적층체(200)로 이루어진 유기 발광 다이오드 패널과, 이들을 수납하는 케이스(400)를 포함한다. 여기서, 도시된 구성 중 케이스(400)를 제외한 나머지 구성들이 유기 발광 다이오드 패널에 포함되는 것이다. 그리고, 상기 플렉서블 기재(100)는 상술한 바와 같이, 플라스틱 필름일 수 있으며, 상기 복수층의 버퍼층(110) 및 액티브 버퍼층(120)은 무기막일 수 있으며, 박막 트랜지스터 어레이(130) 및 구동부(도 2의 250)는 이들 무기막 상에 접하여 형성된다.

도 15a 는 탑 에미션(top emission)인 경우를 도시한 경우로, 만일 바텀 에미션 방식인 경우, 케이스(400)는 전체 유기 발광 다이오드 패널을 반전시켜 배리어 적층체(200)를 바닥면으로 하여, 배리어 적층체(200)의 바닥면과 형성된 층들의 측부를 감싸는 형상으로 형성될 수도 있다. 그리고, 도 2의 구동부(250)는 상기 케이스(400)에 가려질 수 있으며, 케이스(400) 내부에는 타이밍 및 영상의 소스를 공급하는 시스템(미도시)를 더 포함할 수 있으며, 시스템은 상기 구동부(250)와 연결될 수 있다.

도 15b는 유기 발광 다이오드 어레이를 형성한 후, 터치 전극 어레이(350)를 형성하고, 이어 배리어 적층체(200)를 형성한 예를 나타낸다.

이 때, 터치 전극 어레이(350)는 예를 들어, 얇은 플렉서블 기재 상에 서로 교차하는 복수개의 투명한 X 전극, Y 전극을 구비한 형태로, X 전극 및 Y 전극이 유기 발광 다이오드 상에 대향하도록 하여 터치 전극 어레이(150)와 유기 발광 다이오드 사이에 접착층(미도시)을 개재하여 부착할 수 있다. 이 경우, 상기 X 전극 및 Y 전극을 이루는 투명 전극은 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin Zinc Oxide)일 수 있다.

도 15c는 터치 전극 어레이(350)를 적용한 다른 실시예로, 배리어 적층체(200) 형성 후, 그 상부에 터치 패널 어레이(200)를 형성한 구조이다. 앞서 도 15b에서 설명한 터치 패널 어레이와 동일한 형상일 수도 있고, 혹은 플렉서블 기재를 제거하여 직접적으로 배리어 적층체(200)의 표면에 복수개의 투명한 제 1, 제 2 전극을 형성할 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

1000: 유기 발광 다이오드 패널 100: 기재
110: 버퍼층 120: 액티브 버퍼층
130: 박막 트랜지스터 어레이 131: 액티브층
132: 게이트 절연막 133: 게이트 전극
134: 층간 절연막 134a, 134b: 제 1, 제 2 콘택홀
135a: 소오스 전극 135b: 드레인 전극
136: 무기 보호막 137: 유기 보호막
150: 유기 발광 다이오드 어레이 151: 제 1 전극
152: 뱅크 1520a: 발광 개구부
1520b: 뱅크 홀 153: 유기층
154: 제 2 전극 200: 배리어 적층체
210: 무기막 220: 유기막
350: 터치 전극 어레이 400: 케이스

Claims (21)

1. 복수개의 서브 픽셀을 매트릭스 상으로 갖는 기재;
   상기 기재 상에, 상기 서브 픽셀마다 나뉜 제 1 전극;
   상기 서브 픽셀마다 발광 개구부를 갖고, 상기 발광 개구부와 이격하여 인접한 서브 픽셀의 경계부에 걸쳐 뱅크 홀을 갖는 뱅크;
   상기 발광 개구부, 상기 뱅크 상부 및 상기 뱅크 홀 내부에 위치하며, 유기 발광층을 포함한 유기층; 및
   상기 유기층 상부를 덮는 제 2 전극을 포함한 유기 발광 다이오드 패널.
2. 제 1항에 있어서,
   상기 제 1 전극은 상기 뱅크 홀을 경계로 인접한 서브 픽셀들에서 서로 나뉜 유기 발광 다이오드 패널.
3. 제 1항에 있어서,
   상기 제 1 전극은 상기 뱅크 홀 주변의 측벽으로부터 평면적으로 이격하여 상기 서브 픽셀의 중심을 향해 더 들어온 유기 발광 다이오드 패널.
4. 제 1항에 있어서,
   상기 유기층은 상기 뱅크 홀 내부와 그 주변의 상기 뱅크 상에서 분리된 유기 발광 다이오드 패널.
5. 제 4항에 있어서,
   상기 뱅크 홀을 둘러싼 상기 뱅크의 측벽은 상기 기재의 표면에 대하여 수직한 테이퍼를 갖는 유기 발광 다이오드 패널.
6. 제 4항에 있어서,
   상기 유기층은 상기 뱅크 홀 주변의 측벽에 구비되지 않는 유기 발광 다이오드 패널.
7. 제 1항에 있어서,
   상기 기재와 제 1 전극 사이의 층간에, 박막 트랜지스터 및 상기 박막 트랜지스터를 덮는 보호막을 더 포함한 유기 발광 다이오드 패널.
8. 제 7항에 있어서,
   상기 발광 개구부에서, 상기 유기층은 상기 제 1 전극과 접하며,
   상기 뱅크홀에서, 상기 유기층은 상기 보호막과 접하는 유기 발광 다이오드 패널.
9. 제 1항에 있어서,
   상기 뱅크 홀은 상기 기재를 상하로 이분하는 중앙선에 위치한 복수개의 서브 픽셀들에 구비된 유기 발광 다이오드 패널.
10. 제 1항에 있어서,
    상기 뱅크 홀은 상기 기재를 상하로 이분하는 중앙선에 대응한 서브픽셀들의 행과 인접한 10행 이내의 서브픽셀들에 구비된 유기 발광 다이오드 패널.
11. 제 1항에 있어서,
    상기 뱅크 홀은 상기 기재의 세로 방향에 따라 위치한 유기 발광 다이오드 패널.
12. 제 1항에 있어서,
    상기 뱅크 홀은 상기 기재의 가로 방향에 따라 위치한 유기 발광 다이오드 패널.
13. 제 1항에 있어서,
    상기 뱅크 홀은 상기 기재의 세로, 가로 방향에 모두 위치한 유기 발광 다이오드 패널.
14. 제 11항 내지 제 13항 중 어느 한 항에 있어서,
    상기 뱅크 홀은 인접한 서브 픽셀의 경계부에 복수개 서로 이격하여 위치한 유기 발광 다이오드 패널.
15. 제 1항에 있어서,
    상기 유기층은, 정공 주입층, 정공 수송층, 상기 유기 발광층 및 전자 수송층이 차례로 적층된 유기 발광 다이오드 패널.
16. 제 15항에 있어서,
    상기 유기 발광층은 백색 발광층인 유기 발광 다이오드 패널.
17. 제 15항에 있어서,
    상기 유기 발광층은 각 서브 픽셀의 발광 개구부에 대응하여 서로 다른 발광색을 갖는 색발광층이며,
    상기 뱅크 홀 내부에서 인접한 서브 픽셀들의 색발광층들이 서로 중첩된 유기 발광 다이오드 패널.
18. 제 1항에 있어서,
    상기 뱅크는 각 서브 픽셀에 상기 뱅크 홀을 제외한 부위에 스페이서를 더 구비한 유기 발광 다이오드 패널.
19. 제 1항에 있어서,
    상기 제 2 전극을 덮으며, 무기막과 유기막이 한쌍 이상 교번된 배리어 적층체를 더 포함하는 유기 발광 다이오드 패널.
20. 복수개의 서브 픽셀을 매트릭스 상으로 갖는 플렉서블 기재;
    상기 플렉서블 기재 상에, 각 서브 픽셀에 대응하여 한 개 이상의 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이;
    상기 각 서브 픽셀마다 나뉘며, 상기 박막 트랜지스터와 연결된 제 1 전극과, 상기 서브 픽셀마다 발광 개구부를 갖고, 인접한 서브 픽셀의 경계부에 걸쳐 뱅크 홀을 갖는 뱅크, 상기 발광 개구부, 상기 뱅크 상부 및 상기 뱅크 홀 내부에 있는 유기 발광층을 포함한 유기층 및 상기 유기층 상부를 덮는 제 2 전극을 포함한 유기 발광 다이오드 어레이;
    상기 유기 발광 다이오드 어레이를 덮으며, 무기막과 유기막이 한쌍 이상 교번된 배리어 적층체;
    상기 플렉서블 기재의 일변에 상기 박막 트랜지스터 어레이와 연결된 구동부; 및
    상기 구동부를 가리며 상기 플렉서블 기재를 장착한 케이스를 포함한 플렉서블 표시 장치.
21. 제 20항에 있어서,
    상기 배리어 적층체와 접하여 터치 전극 어레이를 더 포함한 플렉서블 표시 장치.

Images