WO2015064426A1 - アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
WO2015064426A1
WO2015064426A1 PCT/JP2014/077985 JP2014077985W WO2015064426A1 WO 2015064426 A1 WO2015064426 A1 WO 2015064426A1 JP 2014077985 W JP2014077985 W JP 2014077985W WO 2015064426 A1 WO2015064426 A1 WO 2015064426A1
Authority
WO
WIPO (PCT)
Prior art keywords
matrix substrate
active matrix
insulating film
film
interlayer insulating
Prior art date
Application number
PCT/JP2014/077985
Other languages
English (en)
French (fr)
Inventor
伸武 野寺
章宏 篠塚
真司 小岩
真裕 加藤
隆夫 松本
Original Assignee
堺ディスプレイプロダクト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 堺ディスプレイプロダクト株式会社 filed Critical 堺ディスプレイプロダクト株式会社
Priority to US15/031,974 priority Critical patent/US20160276374A1/en
Publication of WO2015064426A1 publication Critical patent/WO2015064426A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Definitions

  • the present invention relates to an active matrix substrate provided in a television receiver, a personal computer, or the like, a display device including the active matrix substrate, and a method for manufacturing the active matrix substrate.
  • the liquid crystal display device is thin and has low power consumption.
  • a liquid crystal display device including an active matrix substrate including a switching element such as a thin film transistor (TFT) for each pixel has a high contrast ratio, excellent response characteristics, and high performance. It is suitably used for computers and the like.
  • TFT thin film transistor
  • a plurality of gate wirings (scanning wirings) and a plurality of source wirings (signal wirings) crossing each gate wiring through an interlayer insulating film are formed.
  • a thin film transistor for switching pixels is provided in the vicinity of the crossing portion (for example, Patent Document 1). Since the capacitance (parasitic capacitance) formed at the intersection of the gate wiring and the source wiring causes a reduction in display quality, it is preferable to reduce the capacitance.
  • FIG. 15 is a schematic cross-sectional view showing an example of the structure of the portion of the conventional active matrix substrate 60 where the TFT 61 is formed.
  • a gate electrode 11 a (which forms a part of the gate wiring 11) and a capacitor wiring 13 are formed on the glass insulating substrate 10 of the active matrix substrate 60.
  • the interlayer insulating film 14 is formed so as to cover the insulating substrate 10.
  • portions other than the respective edge portions are not covered with the interlayer insulating film 14, and a contact hole Ca and a contact hole Cb are formed.
  • a gate insulating film 15 is formed on the interlayer insulating film 14, and a semiconductor film 16 is formed in a portion corresponding to the contact hole Ca on the interlayer insulating film 14.
  • An n + film 17 is formed so as to cover the semiconductor film 16, a source region and a drain region are formed, and a source electrode 18 and a drain electrode 19 are formed on the source region and the drain region.
  • the TFT 61 is configured by the gate electrode 11 a, the gate insulating film 15, the semiconductor film 16, the n + film 17, the source electrode 18, and the drain electrode 19.
  • a passivation film 21 is formed so as to cover the source electrode 18 and the drain electrode 19, and an interlayer insulating film 22 containing an organic material is formed so as to cover the passivation film 21. Further, the capacitor electrode 20 is formed on the gate insulating film 15 in the contact hole Cb. A pixel electrode 23 is formed on the capacitor electrode 20.
  • FIG. 16 is a flowchart showing a processing procedure for forming the interlayer insulating film 14.
  • An SOG material is applied on the insulating substrate 10, the gate wiring 11, and the capacitor wiring 13 to form a coating film (S11). After forming the coating film, it is baked to adjust the film thickness (S12). After baking, a photoresist material is applied on the coating film to form a resist (S13).
  • a resist pattern is formed by exposing using a photomask (S14) and developing (S15).
  • the coating film portion not covered with the resist is subjected to etching such as dry etching using, for example, a mixed gas of carbon tetrafluoride and oxygen (S16) to form contact holes Ca and Cb. Finally, the resist is peeled off (S17).
  • the interlayer insulating film 14 including the SOG material is formed between the gate wiring 11 and the source wiring, a resist is used to form the contact holes Ca and Cb. Since the coating process, the etching process, and the resist stripping process are required, there is a problem that the manufacturing cost increases. Further, the defect occurrence rate is increased due to the by-product generated by etching, the yield is lowered, and the cost is further increased. Since this by-product causes leakage between the wirings, the interlayer insulating film 14 is left in addition to the necessary portions. That is, the opening of the interlayer insulating film 14 includes the portion where the TFT 61 is formed and the contact hole Cb. Since the opening area of the interlayer insulating film 14 is small, the transmittance of the panel is reduced. In order to compensate for this, it is necessary to use a backlight with high luminance. there were.
  • An object of the present invention is to provide an active matrix substrate which is formed and has good transmittance, a display device including the active matrix substrate, and a method for manufacturing the active matrix substrate.
  • An active matrix substrate is formed on a substrate so that a plurality of source lines and a plurality of gate lines cross three-dimensionally, and in the vicinity of a portion where the source lines and the gate lines cross each other, a thin film transistor And a pixel electrode that is electrically connected to a corresponding source wiring through the thin film transistor, and includes a spin-on glass (SOG) material at least between the source wiring and the gate wiring.
  • SOG spin-on glass
  • the manufacturing cost can be reduced. Further, by eliminating the etching step, generation of by-products is eliminated, the defect occurrence rate is reduced, and the yield is improved.
  • the active matrix substrate according to the present invention is characterized in that the interlayer insulating film has a heat resistance of 350 ° C. or higher, a light transmittance of 90% or higher, and a relative dielectric constant of 4 or lower.
  • the present invention has heat resistance against the thermal history when another film is formed in a later step.
  • the light transmittance after receiving a heat history is 90% or more.
  • the active matrix substrate according to the present invention is characterized in that the interlayer insulating film is formed at a portion where the source wiring and the gate wiring cross each other.
  • an interlayer insulating film can be formed without performing an etching process, foreign matter based on the SOG material is not generated, and occurrence of leakage between wirings is suppressed. Therefore, crossover between gate wiring and source wiring is suppressed.
  • An interlayer insulating film can be provided only in the minimum necessary part that is required to reduce the inter-wiring capacitance. Therefore, the display panel including the active matrix substrate has good transmittance by designing the pixel portion where the transmittance is to be ensured, the capacitor wiring portion where the capacitance is to be increased, and the contact hole portion so that the interlayer insulating film is not disposed. Can do.
  • the active matrix substrate according to the present invention further includes an interlayer insulating film containing a photosensitive SOG material on the thin film transistor.
  • the film material constituting the active matrix substrate and the film forming equipment can be shared.
  • a display device includes the above-described active matrix substrate, a display medium layer disposed on the active matrix substrate, and a counter substrate facing the active matrix substrate via the display medium layer.
  • the transmittance is good.
  • a plurality of source wirings and a plurality of gate wirings are three-dimensionally crossed on a substrate, and the source wiring and the gate wiring cross each other.
  • the interlayer insulating film forming step includes forming a film using a photosensitive SOG material.
  • the manufacturing cost can be reduced. Further, by eliminating the etching step, generation of by-products is eliminated, the defect occurrence rate is reduced, and the yield is improved.
  • the method for manufacturing an active matrix substrate according to the present invention is characterized in that the film forming step is formed at a portion where the source wiring and the gate wiring cross each other.
  • an interlayer insulating film can be formed without performing an etching process, foreign matter based on the SOG material is not generated, and occurrence of leakage between wirings is suppressed. Therefore, crossover between gate wiring and source wiring is suppressed.
  • An interlayer insulating film can be provided only in the minimum necessary part that is required to reduce the inter-wiring capacitance such as a part. Therefore, a display panel having an active matrix substrate has a good transmittance by designing the pixel portion for which the transmittance is to be secured, the capacitor wiring portion for which the capacitance is to be increased, and the contact hole portion so that no interlayer insulating film is provided. be able to.
  • the method for producing an active matrix substrate according to the present invention is characterized in that the SOG material contains at least two types of polysiloxanes, diazonaphthoquinone derivatives, and solvents having different dissolution rates in an aqueous tetramethylammonium hydroxide solution. .
  • the SOG material has good photosensitivity
  • the interlayer insulating film has good heat resistance, transparency and insulation.
  • the present invention since a photosensitive SOG material is used, a by-product is not generated without using a resist, the occurrence of defects is suppressed, the yield is good, and the interlayer insulating film is inexpensive. Can be formed, and the transmittance is good.
  • FIG. 3 is a schematic cross-sectional view showing a portion where a gate wiring and a source wiring of the active matrix substrate according to Embodiment 1 of the present invention intersect. It is typical sectional drawing which shows the manufacturing process of the manufacturing method of the active matrix substrate which concerns on Embodiment 1 of this invention.
  • FIG. 1 is a schematic perspective view showing a television receiver (hereinafter referred to as a TV receiver) 1 according to Embodiment 1 of the present invention
  • FIG. 2 is a schematic sectional view showing a display panel 3 according to Embodiment 1.
  • FIG. 3 is a schematic plan view showing a pixel of the active matrix substrate 30 according to Embodiment 1
  • FIG. 4 is a schematic cross-sectional view showing a portion of the active matrix substrate 30 where the TFT 25 is provided
  • FIG. 5 is an active matrix.
  • 3 is a schematic cross-sectional view showing a portion where a gate wiring 11 and a source wiring 12 cross a substrate 30.
  • FIG. 1 is a schematic perspective view showing a television receiver (hereinafter referred to as a TV receiver) 1 according to Embodiment 1 of the present invention
  • FIG. 2 is a schematic sectional view showing a display panel 3 according to Embodiment 1.
  • FIG. 3 is a schematic plan view showing a pixel of the active matrix
  • the TV receiver 1 includes a horizontally long display module 2 that displays video, a tuner 6 that receives broadcast waves from an antenna (not shown), and a decoder 7 that decodes encoded broadcast waves.
  • the TV receiver 1 decodes the broadcast wave received by the tuner 6 by the decoder 7 and displays an image on the display module 2 based on the decoded information.
  • a stand 8 that supports the TV receiver 1 is provided below the TV receiver 1.
  • the display module 2 when the display module 2 is an edge light type, the display module 2 includes a display panel 3, for example, three optical sheets (hereinafter, not shown), a light guide plate, a reflection sheet, and a chassis.
  • the display module 2 is accommodated in a vertical posture in a front cabinet 4 and a rear cabinet 5 that are arranged in a vertical posture in the front-rear direction.
  • the front cabinet 4 is a rectangular frame that covers the peripheral edge of the display module 2, and has a rectangular opening 2a in the center.
  • the front cabinet 4 is made of, for example, a plastic material.
  • the rear cabinet 5 has a rectangular tray shape with the front side open, and is made of, for example, a plastic material. In addition, you may comprise the front cabinet 4 and the back cabinet 5 from another material.
  • the vertical and horizontal dimensions of the front cabinet 4 and the rear cabinet 5 are substantially the same, and the peripheral portions of each other face each other.
  • the vertical and horizontal dimensions of the display panel 3 are slightly larger than the opening 2 a of the front cabinet 4, and the peripheral portion of the display panel 3 faces the inner edge portion of the front cabinet 4.
  • the display panel 3 includes an active matrix substrate 30 and a counter substrate (color filter substrate) 31 facing each other, a liquid crystal layer 32 provided as a display medium layer between the active matrix substrate 30 and the counter substrate 31, and an active matrix substrate 30. And a sealing material 33 provided in a frame shape for adhering the counter substrate 31 to each other and enclosing the liquid crystal layer 32 between the active matrix substrate 30 and the counter substrate 31.
  • the active matrix substrate 30 is provided between a plurality of gate wirings 11 provided on the insulating substrate 10 such as a glass substrate so as to extend in parallel with each other, and the gate wirings 11 respectively.
  • a plurality of capacitance lines 13 extending in parallel with each other; a plurality of source lines 12 provided so as to extend in parallel with each other in a direction crossing each gate line 11; and each crossing portion of each gate line 11 and each source line 12; That is, a plurality of TFTs 25 provided for each pixel, a plurality of pixel electrodes 23 provided in a matrix and connected to each TFT 25, and an alignment film (not shown) provided so as to cover each pixel electrode 23 ).
  • an interlayer insulating film is formed between the gate wiring 11 formed on the insulating substrate 10 and the source wiring 12 at the intersection of the gate wiring 11 and the source wiring 12 of the active matrix substrate 30. 14 and the gate insulating film 15 are interposed.
  • the interlayer insulating film 14 is made of a photosensitive SOG material as will be described later.
  • the SOG material having photosensitivity is a material having heat resistance with respect to the thermal history of the subsequent process.
  • a material that does not cause changes in physical properties even when subjected to the thermal history in the film forming process of the gate insulating film 15 is used.
  • the transmittance of the interlayer insulating film 14 can be ensured to be 90% or more even when receiving the above-described thermal history.
  • the dielectric constant of the interlayer insulating film 14 is preferably 4 or less.
  • a passivation film 21 is formed so as to cover the source wiring 12, and an interlayer insulating film 22 containing an organic material is formed so as to cover the passivation film 21 and be flattened.
  • a pixel electrode 23 is patterned on the interlayer insulating film 22.
  • a gate electrode 11 a (which forms part of the gate wiring 11) and a capacitor wiring 13 are formed on the insulating substrate 10 of the active matrix substrate 30.
  • the interlayer insulating film 14 is formed so as to cover the insulating substrate 10.
  • portions other than the respective edge portions are not covered with the interlayer insulating film 14, and contact holes Ca and Cb are formed.
  • a gate insulating film 15 is formed on the interlayer insulating film 14, the gate electrode 11 a, and the capacitor wiring 13, and a semiconductor film 16 is formed in a portion corresponding to the contact hole Ca on the gate insulating film 15.
  • n + film 17 is formed so as to cover the semiconductor film 16, a source region and a drain region are formed, and a source electrode 18 and a drain electrode 19 are formed on the source region and the drain region.
  • the gate electrode 11 a, the gate insulating film 15, the semiconductor film 16, the n + film 17, the source electrode 18, and the drain electrode 19 constitute a TFT 25.
  • a passivation film 21 is formed so as to cover the source electrode 18 and the drain electrode 19, and an interlayer insulating film 22 is formed so as to cover the passivation film 21.
  • a capacitor electrode 20 is formed at a position corresponding to the capacitor wiring 13 on the gate insulating film 15.
  • a pixel electrode 23 is formed on the capacitor electrode 20. The pixel electrode 23 is connected to the capacitor electrode 20 at a portion corresponding to the contact hole Cb, and the capacitor electrode 20 overlaps the capacitor wiring 13 through the gate insulating film 15 to form an auxiliary capacitor.
  • the display panel 3 in each pixel, when a gate signal is sent from a gate driver (not shown) to the gate electrode 11 a via the gate wiring 11 and the TFT 25 is turned on, from the source driver (not shown). A source signal is sent to the source electrode 18 through the source wiring 12, and a predetermined charge is written into the pixel electrode 23 through the semiconductor film 16 and the drain electrode 19. At this time, a potential difference is generated between each pixel electrode 23 of the active matrix substrate 30 and the common electrode of the counter substrate 31, and the liquid crystal layer 32, that is, the liquid crystal capacitance of each pixel, and the auxiliary connected in parallel to the liquid crystal capacitance. A predetermined voltage is applied to the capacitor. In each pixel of the display panel 3, the orientation state of the liquid crystal layer 23 changes depending on the magnitude of the voltage applied to the liquid crystal layer 32, and an image is displayed in a state where the light transmittance of the liquid crystal layer 32 is adjusted.
  • FIG. 6A are schematic cross-sectional views illustrating manufacturing steps of the method for manufacturing the active matrix substrate 30 according to the present embodiment.
  • a titanium film thickness of about 50 nm
  • an aluminum film thickness of about 200 nm
  • a titanium film thickness of about 100 nm
  • the gate wiring the portion to be the gate electrode 11a is also formed
  • the capacitor wiring 13 is formed (FIG. 6A).
  • FIG. 8 is a flowchart showing a processing procedure for forming the interlayer insulating film.
  • a photosensitive SOG material is applied onto the substrate 10 including the gate wiring 11 and the capacitor wiring 13 by spin coating to form a film 14a (S1, FIG. 6B).
  • the SOG material include a composition containing at least two kinds of polysiloxanes, diazonaphthoquinone derivatives, and solvents having different solubility in an aqueous solution of tetramethylammonium hydroxide (TMAH).
  • TMAH tetramethylammonium hydroxide
  • polysiloxanes For example, as the two types of polysiloxanes, the following mixtures of polysiloxane (I) and polysiloxane (II) can be mentioned.
  • the polysiloxane (I) is a pre-baked film obtained by hydrolysis and condensation of a silane compound represented by the following formula (1) and a silane compound represented by the following formula (2) in the presence of a basic catalyst. Is soluble in a 5% by mass TMAH solution, and its solubility is 1000 kg / sec or less.
  • RSi (OR 1 ) 3 (1) Si (OR 1 ) 4 (2) In the formula, R is a linear, branched or cyclic alkyl group having 1 to 20 carbon atoms in which arbitrary methylene may be replaced with oxygen, or an arbitrary hydrogen in which 6 to 20 carbon atoms are replaced with fluorine. R 1 represents an alkyl group having 1 to 5 carbon atoms.
  • silane compound represented by the general formula (1) examples include methyltrimethoxysilane, methyltriethoxysilane, phenyltrimethoxysilane, and phenyltriethoxysilane.
  • silane compound represented by the general formula (2) examples include tetramethoxysilane and tetraethoxysilane.
  • Polysiloxane (II) has a solubility in a 2.38 mass% TMAH aqueous solution of a pre-baked film obtained by hydrolyzing and condensing at least a silane compound of the general formula (1) in the presence of an acidic or basic catalyst. / Second or more.
  • the film thickness is adjusted by pre-baking, for example, at 100 ° C. for 90 seconds (S2).
  • pre-baking the film 14a is exposed using the photomask 26 (S3, FIG. 6C).
  • development is performed with a 2.38% TMAH aqueous solution (S4).
  • S4 TMAH aqueous solution
  • post-baking is performed at 250 ° C., for example, and the film 14a is cured to obtain the interlayer insulating film 14 (S5, FIG. 6D).
  • a gate insulating film 15 is formed by forming and patterning a film using, for example, silicon oxide or silicon nitride by a CVD (Chemical Vapor Deposition) method.
  • the interlayer insulating film 14 has a heat resistance of 350 ° C. or higher, and does not change its physical properties even when subjected to the thermal history of the gate insulating film 15 deposition process.
  • a film made of amorphous silicon or the like or a film made of n + amorphous silicon or the like is formed by, for example, CVD, and patterned to form a semiconductor film 16 and an n + film 17 corresponding to the source region and the drain region.
  • a film made of amorphous silicon or the like or a film made of n + amorphous silicon or the like is formed by, for example, CVD, and patterned to form a semiconductor film 16 and an n + film 17 corresponding to the source region and the drain region.
  • Mo or the like is deposited by sputtering and patterned to form the source electrode 18 and the drain electrode 19 on the source region and the drain region.
  • the capacitor electrode 20 is formed in a portion corresponding to the contact hole Cb of the gate insulating film 15 (not shown).
  • a film of silicon nitride or the like is formed on the source electrode 18 and the drain electrode 19 by, for example, a CVD method, and a passivation film 21 is formed by patterning.
  • the passivation film 21 is made of, for example, JAS made of acrylic resin or the like.
  • a film is formed and patterned to form an interlayer insulating film 22 (FIG. 7G).
  • An ITO film is formed on the interlayer insulating film 22 by, for example, sputtering, and patterned to form the pixel electrode 23 (FIG. 7H).
  • the resist coating process, the etching process, and the resist stripping process are not required when the pattern including the contact holes Ca and Cb is formed after the film 14a including the photosensitive SOG material is formed.
  • the manufacturing cost can be reduced.
  • by eliminating the etching process no by-product (foreign matter) is generated, no inter-wiring leakage occurs, the defect rate decreases, and the yield is improved.
  • the transmittance of the interlayer insulating film 14 is 90% or more, and the transmittance of the display panel 3 including the active matrix substrate 30 having the interlayer insulating film 14 is good.
  • FIG. The display module according to Embodiment 2 of the present invention is the same as the display module 2 according to Embodiment 1 except that the order of film formation of the interlayer insulating film 14 and the gate insulating film 15 of the active matrix substrate 34 is different. It has the composition of. 9 is a schematic cross-sectional view showing a portion of the active matrix substrate 34 where the TFT 35 is provided, and FIG. 10 is a schematic cross-sectional view showing a portion where the gate wiring 11 and the source wiring 12 of the active matrix substrate 34 intersect. . 9 and 10, the same parts as those in FIGS. 4 and 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • a gate insulating film is formed between the gate wiring 11 formed on the insulating substrate 10 and the source wiring 12 at the intersection of the gate wiring 11 and the source wiring 12 of the active matrix substrate 34.
  • 15 and the interlayer insulating film edge film 14 are interposed in this order from the insulating substrate 10 side.
  • the interlayer insulating film 14 is made of an SOG material having the same photosensitivity as described above.
  • the gate electrode 11 a and the capacitor wiring 13 are formed on the insulating substrate 10 of the active matrix substrate 34.
  • the gate insulating film 15 is formed so as to cover the insulating substrate 10, the gate wiring 11 including the gate electrode 11 a, and the capacitor wiring 13.
  • the interlayer insulating film 14 is formed so as to cover the gate insulating film 15.
  • Contact holes Ca and Cb are formed in portions of the interlayer insulating film 14 corresponding to the gate electrodes 11 a and the capacitor wirings 13.
  • a semiconductor film 16 and an n + film 17 are formed in this order in the contact hole Ca of the interlayer insulating film 14.
  • the resist coating step, the etching step, and the resist stripping step are not required when patterning after forming the film 14a containing the photosensitive SOG material, thereby reducing the manufacturing cost. it can. Further, by eliminating the etching process, generation of by-products is eliminated, no inter-wiring leakage occurs, the defect occurrence rate is reduced, and the yield is improved.
  • the transmittance of the interlayer insulating film 14 is 90% or more, and the transmittance of the display panel 3 is good.
  • FIG. 11 is a schematic cross-sectional view showing a portion of the active matrix substrate 36 where the TFT 37 is provided.
  • the configuration of the portion where the gate wiring 11 and the source wiring 12 intersect is the same as the configuration of the portion where the gate wiring 11 and the source wiring 12 according to the second embodiment intersect.
  • the same parts as those in FIG. 11 are the same parts as those in FIG.
  • the gate electrode 11 a and the capacitor wiring 13 are formed on the insulating substrate 10 of the active matrix substrate 36.
  • the gate insulating film 15 is formed so as to cover the insulating substrate 10, the gate wiring 11 including the gate electrode 11 a, and the capacitor wiring 13.
  • a semiconductor film 16 and an n + film 17 are formed in this order on a portion of the gate insulating film 15 corresponding to the gate electrode 11a.
  • the interlayer insulating film 14 is formed so as to cover the gate insulating film 15.
  • Contact holes Ca and Cb are formed in portions of the interlayer insulating film 14 corresponding to the gate electrodes 11 a and the capacitor wirings 13.
  • the resist coating step, the etching step, and the resist stripping step are not required when patterning after forming the film 14a containing the photosensitive SOG material, thereby reducing the manufacturing cost. it can. Further, by eliminating the etching process, generation of by-products is eliminated, no inter-wiring leakage occurs, the defect occurrence rate is reduced, and the yield is improved.
  • the transmittance of the interlayer insulating film 14 is 90% or more, and the transmittance of the display panel 3 is good.
  • FIG. 12 is a schematic cross-sectional view showing a portion of the active matrix substrate 38 where the TFT 39 is provided.
  • the configuration of the portion where the gate wiring 11 and the source wiring 12 intersect is the same as the configuration of the portion where the gate wiring 11 and the source wiring 12 according to the first embodiment intersect.
  • the interlayer insulating film 22 is formed using an SOG material having the same photosensitivity as that of the interlayer insulating film 14 instead of an acrylic resin. Therefore, in the present embodiment, the material of the film constituting the active matrix substrate 38 and the film forming equipment can be shared, the manufacturing cost can be reduced, and the management of the material is facilitated. be able to.
  • FIG. 5 The display device according to the fifth embodiment of the present invention has the same configuration as the display device according to the second embodiment, except that the formation pattern of the interlayer insulating film 14 is different in the active matrix substrate 40.
  • 13 is a schematic cross-sectional view showing a portion of the active matrix substrate 40 where the TFT 41 is provided
  • FIG. 14 is a schematic cross-sectional view showing a portion where the gate wiring 11 and the source wiring 12 of the active matrix substrate 40 intersect.
  • 13 and 14 the same parts as those in FIGS. 9 and 10 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • a gate insulating film is formed between the gate wiring 11 formed on the insulating substrate 10 and the source wiring 12 at the intersection of the gate wiring 11 and the source wiring 12 of the active matrix substrate 40.
  • 15 and the interlayer insulating film edge film 14 are interposed in this order from the insulating substrate 10 side.
  • the interlayer insulating film 14 is made of an SOG material having the same photosensitivity as described above.
  • the interlayer insulating film 14 is not formed on the gate insulating film 15 corresponding to between the gate wirings 11 and 11. Further, as will be described later, the interlayer insulating film 14 is not formed above the portion of the gate wiring 11 where the gate electrode 11a is formed.
  • the gate electrode 11 a and the capacitor wiring 13 are formed on the insulating substrate 10 of the active matrix substrate 40.
  • the interlayer insulating film 14 is not formed above the portion of the gate wiring 11 where the gate electrode 11a is formed. Further, the interlayer insulating film 14 is not formed on the upper side of the capacitor wiring 13 and between the gate wiring 11 and the capacitor wiring 13.
  • the interlayer insulating film 14 can be formed without performing an etching process, foreign matter based on the SOG material is not generated, and generation of leakage between wirings is suppressed.
  • the interlayer insulating film 14 can be provided only in the minimum necessary part where the inter-wiring capacitance is required to be reduced, such as the crossing part of the gate wiring 11 and the source wiring 12. Therefore, the display having the active matrix substrate 40 is designed by not designing the interlayer insulating film 14 in the pixel portion where the transmittance is to be ensured, the capacitance wiring portion 13 where the capacitance is to be increased, and the contact holes Ca, Cb.
  • the panel 3 can have good transmittance.
  • Embodiments 1 to 5 described above, and various modifications can be made within the scope indicated in the claims.
  • embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.
  • Display module (display device) 3.
  • Display panel (display device) 30, 34, 36, 38, 40 Active matrix substrate 10
  • Insulating substrate 11
  • Gate wiring 11a
  • Source wiring 13
  • Capacitance wiring 14
  • Interlayer insulating film 15
  • Gate insulating film 16
  • Semiconductor film 17
  • n + film 18
  • Drain electrode 20
  • Capacity Electrode 21
  • Passivation film 22
  • Interlayer insulation film 23
  • Pixel electrode 25 35, 37, 39, 41 TFT Ca, Cb contact hole 31 counter substrate 32 liquid crystal layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　レジストを用いずに、副生成物が生じることなく、不良の発生が抑制され、歩留りが良好な状態で、安価に層間絶縁膜が形成されており、透過率が良好であるアクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法を提供する。　アクティブマトリクス基板３０の絶縁基板１０上に、ゲート電極１１ａ及び容量配線１３が形成され、絶縁基板１０を覆うように層間絶縁膜１４が形成されている。ゲート電極１１ａ上及び容量配線１３上にはコンタクトホールＣａ及びＣｂが形成されている。層間絶縁膜１４上にゲート絶縁膜１５が形成され、ゲート絶縁膜１５のコンタクトホールＣａに対応する部分に半導体膜１６及びｎ+ 膜１７が形成され、ソース電極１８及びドレイン電極１９が夫々形成されている。層間絶縁膜１４は感光性を有するＳＯＧ材料を用いており、レジストを用いずに形成される。

Description

アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法
　本発明は、テレビジョン受信機、パーソナルコンピュータ等に備えられるアクティブマトリクス基板、該アクティブマトリクス基板を備える表示装置、及び該アクティブマトリクス基板の製造方法に関する。
　表示装置の中で、液晶表示装置は薄型であり、消費電力が低いという特徴を有する。特に、画素毎に薄膜トランジスタ（ＴＦＴ）等のスイッチング素子を備えるアクティブマトリクス基板を備える液晶表示装置は、高いコントラスト比、及び優れた応答特性を有し、高性能であるため、テレビジョン受信機、パーソナルコンピュータ等に好適に用いられている。
　アクティブマトリクス基板上には、複数のゲート配線（走査配線）と、各ゲート配線に層間絶縁膜を介して交叉する複数のソース配線（信号配線）とが形成されており、ゲート配線とソース配線との交叉部分の近傍に、画素をスイッチングする薄膜トランジスタが設けられている（例えば特許文献１等）。
　ゲート配線とソース配線との交叉部分に形成される容量（寄生容量）は、表示品位の低下の原因となるため、小さくすることが好ましい。
　図１５は、従来のアクティブマトリクス基板６０のＴＦＴ６１が形成されている部分の構造の一例を示す模式的断面図である。
　図１５に示すように、アクティブマトリクス基板６０のガラス製の絶縁基板１０上に、ゲート電極１１ａ（ゲート配線１１の一部をなす）、及び容量配線１３が形成されている。
　層間絶縁膜１４は絶縁基板１０を覆うように形成されている。ゲート電極１１ａ上、及び容量配線１３上で、夫々の端縁部を除く部分は層間絶縁膜１４により覆われず、コンタクトホールＣａ、及びコンタクトホールＣｂが形成されている。層間絶縁膜１４上にはゲート絶縁膜１５が形成され、層間絶縁膜１４上のコンタクトホールＣａに対応する部分に半導体膜１６が形成されている。そして、半導体膜１６を覆うようにｎ+ 膜１７が形成され、ソース領域及びドレイン領域が形成されており、ソース領域上及びドレイン領域上にソース電極１８及びドレイン電極１９が形成されている。ゲート電極１１ａ、ゲート絶縁膜１５、半導体膜１６、ｎ+ 膜１７、ソース電極１８、及びドレイン電極１９によりＴＦＴ６１が構成される。
　そして、ソース電極１８及びドレイン電極１９を覆うようにパッシベーション膜２１が形成され、パッシベーション膜２１を覆うように有機材料を含む層間絶縁膜２２が形成されている。
　また、コンタクトホールＣｂにおいて、ゲート絶縁膜１５上には、容量電極２０が形成されている。容量電極２０上には画素電極２３が形成されている。
　図１６は、層間絶縁膜１４の形成の処理手順を示すフローチャートである。
　絶縁基板１０、ゲート配線１１、及び容量配線１３上に、ＳＯＧ材料を塗布し、塗膜を形成する（Ｓ１１）。
　塗膜を形成した後、ベークし、膜厚を調整する（Ｓ１２）。
　ベーク後、塗膜上にフォトレジスト材料を塗布し、レジストを形成する（Ｓ１３）。
　フォトマスクを用いて露光し（Ｓ１４）、現像（Ｓ１５）することにより、レジストパターンを形成する。
　次に、レジストで覆われていない塗膜の部分について、例えば四フッ化炭素と酸素との混合ガスを用いてドライエッチング等のエッチングを行い（Ｓ１６）、コンタクトホールＣａ及びＣｂを形成する。
　最後に、レジストを剥離する（Ｓ１７）。
特開２００８－１５３６８８号公報
　以上のような特許文献１等のアクティブマトリクス基板において、ゲート配線１１とソース配線との間にＳＯＧ材料を含んでなる層間絶縁膜１４を形成する場合、コンタクトホールＣａ，Ｃｂを形成するためにレジスト塗布工程、エッチング工程、及びレジスト剥離工程を要するので、製造原価が高くなるという問題があった。
　また、エッチングにより生じた副生成物に起因して不良発生率が高くなり、歩留りが低下して、さらに原価が高くなる。この副生成物により配線間にリークが生じるので、必要箇所以外にも層間絶縁膜１４を残存させており、すなわち層間絶縁膜１４の開口部分は、ＴＦＴ６１が形成されている部分、及びコンタクトホールＣｂが形成されている部分等の一部に限られ、層間絶縁膜１４の開口面積が小さいので、パネル透過率の低下の要因となり、これを補償するために輝度が高いバックライトを使用する必要があった。
　本発明は斯かる事情に鑑みてなされたものであり、レジストを用いないため、副生成物が生じることがなく、不良の発生が抑制され、歩留りが良好な状態で、安価に層間絶縁膜が形成されており、透過率が良好であるアクティブマトリクス基板、該アクティブマトリクス基板を備える表示装置、及び該アクティブマトリクス基板の製造方法を提供することを目的とする。
　本発明に係るアクティブマトリクス基板は、基板上に、複数のソース配線と複数のゲート配線とを立体的に交叉するように形成し、前記ソース配線と前記ゲート配線とが交叉する部分の近傍に薄膜トランジスタを形成し、該薄膜トランジスタを介して対応するソース配線に電気的に接続される画素電極を形成してあり、少なくとも前記ソース配線と前記ゲート配線との間に、スピンオンガラス（ＳＯＧ）材料を含んでなる層間絶縁膜が介在するアクティブマトリクス基板において、前記ＳＯＧ材料は、感光性を有することを特徴とする。
　本発明においては、感光性を有するＳＯＧ材料を含む膜を形成した後、パターニングするときに、レジスト塗布工程、エッチング工程、及びレジスト剥離工程が不要であるので、製造コストを下げることができる。またエッチング工程がなくなることにより、副生成物の発生もなくなり、不良発生率が低下し、歩留りが良好になる。
　本発明に係るアクティブマトリクス基板は、前記層間絶縁膜は、３５０℃以上の耐熱性を有し、光透過率が９０％以上であり、比誘電率が４以下であることを特徴とする。
　本発明においては、後工程で他の膜を形成するときの熱履歴に対して耐熱性を有する。そして、熱履歴を受けた後の光透過率が９０％以上である。
　本発明に係るアクティブマトリクス基板は、前記層間絶縁膜は、前記ソース配線と前記ゲート配線とが交叉する部分に形成してあることを特徴とする。
　本発明においては、エッチング工程を行わずに層間絶縁膜を形成することができ、ＳＯＧ材料に基づく異物が発生せず、配線間リークの発生が抑制されるので、ゲート配線とソース配線との交叉部分の配線間容量を下げることが要求される必要最低限の部分のみに、層間絶縁膜を設けることができる。従って、透過率を確保したい画素部分、容量を大きくしたい容量配線部分、コンタクトホール部分に層間絶縁膜を配しないように設計することにより、アクティブマトリクス基板を備える表示パネルが良好な透過率を有することができる。
　本発明に係るアクティブマトリクス基板は、前記薄膜トランジスタの上側に、感光性を有するＳＯＧ材料を含んでなる層間絶縁膜をさらに有することを特徴とする。
　本発明においては、アクティブマトリクス基板を構成する膜の材料、及び成膜の設備を共通化することができる。
　本発明に係る表示装置は、前述のアクティブマトリクス基板と、該アクティブマトリクス基板上に配置された表示媒体層と、前記アクティブマトリクス基板に前記表示媒体層を介して対向する対向基板とを備えることを特徴とする。
　本発明においては、前述のアクティブマトリクス基板を備えるので、透過率が良好である。
　本発明に係るアクティブマトリクス基板の製造方法は、基板上に、複数のソース配線と複数のゲート配線とを立体的に交叉するように形成し、前記ソース配線と前記ゲート配線とが交叉する部分の近傍に薄膜トランジスタを形成し、該薄膜トランジスタを介して対応するソース配線に電気的に接続される画素電極を形成する工程を有し、少なくとも前記ソース配線と前記ゲート配線との間に、スピンオンガラス（ＳＯＧ）材料を含んでなる層間絶縁膜を形成する層間絶縁膜形成工程を有するアクティブマトリクス基板の製造方法において、前記層間絶縁膜形成工程は、感光性を有するＳＯＧ材料を用いて膜を形成する膜形成工程と、形成した膜をプリベークする工程と、プリベークした膜を露光する工程と、露光した膜を現像する工程と、現像した膜を焼成する工程とを有することを特徴とする。
　本発明においては、感光性を有するＳＯＧ材料を含む膜を形成した後、パターニングするときに、レジスト塗布工程、エッチング工程、及びレジスト剥離工程が不要であるので、製造コストを下げることができる。またエッチング工程がなくなることにより、副生成物の発生もなくなり、不良発生率が低下し、歩留りが良好になる。
　本発明に係るアクティブマトリクス基板の製造方法は、前記膜形成工程は、前記ソース配線と前記ゲート配線とが交叉する部分に形成することを特徴とする。
　本発明においては、エッチング工程を行わずに層間絶縁膜を形成することができ、ＳＯＧ材料に基づく異物が発生せず、配線間リークの発生が抑制されるので、ゲート配線とソース配線との交叉部分等の配線間容量を下げることが要求される必要最低限の部分のみに、層間絶縁膜を設けることができる。従って、透過率を確保したい画素部分、容量を大きくしたい容量配線部分、コンタクトホール部分には層間絶縁膜を配しないように設計することにより、アクティブマトリクス基板を備える表示パネルが良好な透過率を有することができる。
　本発明に係るアクティブマトリクス基板の製造方法は、前記ＳＯＧ材料は、テトラメチルアンモニウムヒドロキシド水溶液に対する溶解速度が異なる少なくとも２種類以上のポリシロキサン、ジアゾナフトキノン誘導体、及び溶剤を含有することを特徴とする。
　本発明においては、ＳＯＧ材料が良好な感光性を有し、層間絶縁膜は良好な耐熱性、透明性、絶縁性を有する。
　本発明によれば、感光性を有するＳＯＧ材料を用いるので、レジストを用いずに、副生成物が生じることがなく、不良の発生が抑制され、歩留りが良好な状態で、安価に層間絶縁膜を形成することができ、透過率が良好である。
本発明の実施の形態１に係るテレビジョン受信機を示す模式的斜視図である。 本発明の実施の形態１に係る表示パネルを示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の画素を示す模式的平面図である。 本発明の実施の形態１に係るアクティブマトリクス基板のＴＦＴが設けられている部分を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板のゲート配線とソース配線とが交叉する部分を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係るアクティブマトリクス基板の製造方法の製造工程を示す模式的断面図である。 本発明の実施の形態１に係る層間絶縁膜形成の処理手順を示すフローチャートである。 本発明の実施の形態２に係るアクティブマトリクス基板のＴＦＴが設けられている部分を示す模式的断面図である。 本発明の実施の形態２に係るアクティブマトリクス基板のゲート配線とソース配線とが交叉する部分を示す模式的断面図である。 本発明の実施の形態３に係るアクティブマトリクス基板のＴＦＴが設けられている部分を示す模式的断面図である。 本発明の実施の形態４に係るアクティブマトリクス基板のＴＦＴが設けられている部分を示す模式的断面図である。 本発明の実施の形態５に係るアクティブマトリクス基板のＴＦＴが設けられている部分を示す模式的断面図である。 本発明の実施の形態５に係るアクティブマトリクス基板のゲート配線とソース配線とが交叉する部分を示す模式的断面図である。 従来のアクティブマトリクス基板のＴＦＴが形成されている部分の構造の一例を示す模式的断面図である。 従来の層間絶縁膜の形成の処理手順を示すフローチャートである。
　以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
　図１は本発明の実施の形態１に係るテレビジョン受信機（以下、ＴＶ受信機という）１を示す模式的斜視図、図２は実施の形態１に係る表示パネル３を示す模式的断面図、図３は実施の形態１に係るアクティブマトリクス基板３０の画素を示す模式的平面図、図４はアクティブマトリクス基板３０のＴＦＴ２５が設けられている部分を示す模式的断面図、図５はアクティブマトリクス基板３０のゲート配線１１とソース配線１２とが交叉する部分を示す模式的断面図である。
　ＴＶ受信機１は、映像を表示する横長の表示モジュール２と、アンテナ（不図示）から放送波を受信するチューナ６と、符号化された放送波を復号するデコーダ７とを備える。ＴＶ受信機１は、チューナ６にて受信した放送波をデコーダ７で復号し、復号した情報に基づいて表示モジュール２に映像を表示する。ＴＶ受信機１の下部には、ＴＶ受信機１を支持するスタンド８を設けてある。
　表示モジュール２は例えばエッジライト型である場合、表示パネル３と、例えば３枚の光学シート（以下、不図示）と、導光板と、反射シートと、シャーシとを備える。
　表示モジュール２は、前後に縦姿勢で配置された前キャビネット４及び後キャビネット５に縦姿勢で収容されている。前キャビネット４は表示モジュール２の周縁部を覆う矩形状の枠体であり、中央に矩形の開口２ａを有する。前キャビネット４は例えばプラスチック材からなる。後キャビネット５は、前側が開放された矩形のトレイ状をなし、例えばプラスチック材からなる。尚、前キャビネット４及び後キャビネット５は他の材料から構成してもよい。
　前キャビネット４及び後キャビネット５の上下及び左右寸法は略同一であり、互いの周縁部分が対向する。表示パネル３の上下及び左右寸法は、前キャビネット４の開口２ａよりも若干大きく、表示パネル３の周縁部分は前キャビネット４の内縁部分と対向している。
　表示パネル３は、互いに対向するアクティブマトリクス基板３０、及び対向基板（カラーフィルタ基板）３１と、アクティブマトリクス基板３０及び対向基板３１間に表示媒体層として設けられた液晶層３２と、アクティブマトリクス基板３０及び対向基板３１を互いに接着するとともにアクティブマトリクス基板３０及び対向基板３１間に液晶層３２を封入するために枠状に設けられたシール材３３とを備える。
　アクティブマトリクス基板３０は、図３に示すように、例えばガラス基板等の絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート配線１１と、各ゲート配線１１の間に夫々設けられ、互いに平行に延びる複数の容量配線１３と、各ゲート配線１１と交叉する方向に互いに平行に延びるように設けられた複数のソース配線１２と、各ゲート配線１１及び各ソース配線１２の交叉部分毎、すなわち、画素毎に夫々設けられた複数のＴＦＴ２５と、マトリクス状に設けられ、各ＴＦＴ２５に夫々接続された複数の画素電極２３と、各画素電極２３を覆うように設けられた配向膜（不図示）とを備えている。
　図５に示すように、アクティブマトリクス基板３０のゲート配線１１とソース配線１２との交叉部分において、絶縁基板１０上に形成されたゲート配線１１と、ソース配線１２との間には、層間絶縁膜１４及びゲート絶縁膜１５が介在している。
　層間絶縁膜１４は、後述するように感光性を有するＳＯＧ材料を用いてなる。
　感光性を有するＳＯＧ材料は、後工程の熱履歴に対して耐熱性を有する材料であり、例えばゲート絶縁膜１５の成膜工程において熱履歴を受けても物性変化を起こさないものを用いる。ゲート絶縁膜１５の成膜工程の熱履歴に耐えるためには、３５０℃の耐熱性を有するのが好ましい。また、上述の熱履歴を受けても、層間絶縁膜１４の透過率が９０％以上を確保できることが好ましい。さらに、層間絶縁膜１４の誘電率は４以下であるのが好ましい。
　そして、ソース配線１２を覆うようにパッシベーション膜２１が形成され、パッシベーション膜２１を覆うとともに平坦化するように有機材料を含む層間絶縁膜２２が形成されている。層間絶縁膜２２上には、画素電極２３がパターン形成されている。
　図４に示すように、アクティブマトリクス基板３０の絶縁基板１０上に、ゲート電極１１ａ（ゲート配線１１の一部をなす）、及び容量配線１３が形成されている。
　層間絶縁膜１４は絶縁基板１０を覆うように形成されている。ゲート電極１１ａ上及び容量配線１３上で、夫々の端縁部を除く部分は層間絶縁膜１４により覆われず、コンタクトホールＣａ、及びＣｂが形成されている。層間絶縁膜１４上、ゲート電極１１ａ上、及び容量配線１３上にはゲート絶縁膜１５が形成され、ゲート絶縁膜１５上のコンタクトホールＣａに対応する部分に半導体膜１６が形成されている。そして、半導体膜１６を覆うようにｎ+ 膜１７が形成され、ソース領域及びドレイン領域が形成されており、ソース領域上及びドレイン領域上にソース電極１８及びドレイン電極１９が形成されている。ゲート電極１１ａ、ゲート絶縁膜１５、半導体膜１６、ｎ+ 膜１７、ソース電極１８、及びドレイン電極１９によりＴＦＴ２５が構成される。
　そして、ソース電極１８及びドレイン電極１９を覆うようにパッシベーション膜２１が形成され、パッシベーション膜２１を覆うように層間絶縁膜２２が形成されている。
　ゲート絶縁膜１５上の容量配線１３に対応する位置には、容量電極２０が形成されている。容量電極２０上には画素電極２３が形成されている。
　画素電極２３は、コンタクトホールＣｂに対応する部分において容量電極２０に接続され、容量電極２０がゲート絶縁膜１５を介して容量配線１３に重なることにより、補助容量が構成されている。
　表示パネル３においては、各画素において、ゲートドライバ（不図示）からゲート信号がゲート配線１１を介してゲート電極１１ａに送られ、ＴＦＴ２５がオン状態になったときに、ソースドライバ（不図示）からソース信号がソース配線１２を介してソース電極１８に送られ、半導体膜１６、及びドレイン電極１９を介して、画素電極２３に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板３０の各画素電極２３と対向基板３１の共通電極との間に電位差が生じ、液晶層３２、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。そして、表示パネル３の各画素において、液晶層３２に印加する電圧の大きさによって液晶層２３の配向状態が変わり、液晶層３２の光透過率が調整された状態で画像が表示される。
　図６及び図７は、本実施の形態に係るアクティブマトリクス基板３０の製造方法の製造工程を示す模式的断面図である。
　まず、ガラス基板などの絶縁基板１０の基板全体に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した金属膜を成膜し、その後、フォトマスクを用いたフォトリソグラフィ、金属膜のドライエッチング、レジストの剥離、及び洗浄を行うことにより、ゲート配線（ゲート電極１１ａとなる部分も形成される）１１、容量配線１３を形成する（図６Ａ）。
　次いで、層間絶縁膜１４を形成する（図６Ｂ～Ｄ）。図８は、この層間絶縁膜形成の処理手順を示すフローチャートである。
　まず、感光性を有するＳＯＧ材料をスピンコートにより、ゲート配線１１、及び容量配線１３を含む基板１０上に塗布し、膜１４ａを形成する（Ｓ１、図６Ｂ）。
　ここで、ＳＯＧ材料としては、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）水溶液に対する溶解度が異なる少なくとも２種類以上のポリシロキサン、ジアゾナフトキノン誘導体、及び溶剤を含有する組成物が挙げられる。
　そして、例えば２種のポリシロキサンとして、以下のポリシロキサン（Ｉ）とポリシロキサン（II）との混合物が挙げられる。
　ポリシロキサン（Ｉ）は、下記式（１）で表わされるシラン化合物と、下記式（２）で表わされるシラン化合物とを塩基性触媒の存在下で加水分解及び縮合して得られるプリベーク後の膜が５質量％ＴＭＡＨ溶液に可溶であり、その溶解度が１０００Å／秒以下である。
　ＲＳｉ（ＯＲ1 ）3 ・・・（１）
　Ｓｉ（ＯＲ1 ）4 ・・・（２）
（式中、Ｒは任意のメチレンが酸素で置き換えられてもよい炭素数１～２０の直鎖状、分岐状若しくは環状アルキル基、又は炭素数６～２０で任意の水素がフッ素で置き換えられてもよいアリール基を表し、Ｒ1 は炭素数１～５のアルキル基を表す。）
　一般式（１）で表わされるシラン化合物の具体例としては、例えばメチルトリメトキシシラン、メチルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン等が挙げられる。
　一般式（２）で表わされるシラン化合物の具体例としては、例えばテトラメトキシシラン、テトラエトキシシラン等が挙げられる。
　ポリシロキサン（II）は、少なくとも一般式（１）のシラン化合物を酸性若しくは塩基性触媒の存在下で加水分解及び縮合して得られるプリベーク後の膜の２．３８質量％ＴＭＡＨ水溶液に対する溶解度が１００Å／秒以上である。
　膜１４ａを形成した後、例えば１００℃で９０秒間プリベークし、膜厚を調整する（Ｓ２）。
　プリベーク後、フォトマスク２６を用いて膜１４ａに露光する（Ｓ３、図６Ｃ）。
　露光後、２．３８％ＴＭＡＨ水溶液により現像する（Ｓ４）。これにより、コンタクトホールＣａ，Ｃｂ等が、残渣等なく抜けたパターンが形成される。
　最後に、例えば２５０℃でポストベークし、膜１４ａを硬化させて層間絶縁膜１４を得る（Ｓ５、図６Ｄ）。
　層間絶縁膜１４上に、ＣＶＤ（Chemical Vapor Deposition）法により、例えば酸化シリコン又は窒化シリコン等を用いて膜を形成し、パターニングすることにより、ゲート絶縁膜１５を形成する。
　層間絶縁膜１４は、上述したように、３５０℃以上の耐熱性を有しており、ゲート絶縁膜１５の成膜工程の熱履歴を受けても物性変化を起こさない。
　次いで、例えばＣＶＤ法によりアモルファスシリコン等からなる膜、ｎ+ アモルファスシリコン等からなる膜を形成し、パターニングすることにより、ソース領域、及びドレイン領域に対応する半導体膜１６、及びｎ+ 膜１７を形成する（図６Ｅ）。
　そして、例えばスパッタリング法によりＭｏ等を堆積し、パターニングすることにより、ソース領域、及びドレイン領域上にソース電極１８、及びドレイン電極１９を形成する（図７Ｆ）。このとき、ゲート絶縁膜１５のコンタクトホールＣｂに対応する部分に容量電極２０を形成する（不図示）。
　ソース電極１８、及びドレイン電極１９上に、例えばＣＶＤ法により窒化シリコン等の膜を形成し、パターニングすることによりパッシベーション膜２１を形成し、パッシベーション膜２１上に例えばアクリル系の樹脂からなるＪＡＳ等の膜を形成し、パターニングすることにより層間絶縁膜２２を形成する（図７Ｇ）。
　層間絶縁膜２２上に、例えばスパッタリング法によりＩＴＯ膜を形成し、パターニングすることにより画素電極２３を形成する（図７Ｈ）。
　本実施の形態においては、感光性を有するＳＯＧ材料を含む膜１４ａを形成した後、コンタクトホールＣａ及びＣｂを含むパターンを形成するときに、レジスト塗布工程、エッチング工程、及びレジスト剥離工程が不要であるので、製造コストを下げることができる。またエッチング工程がなくなることにより、副生成物（異物）の発生もなくなり、配線間リークが発生せず、不良発生率が低下し、歩留りが良好になる。
　層間絶縁膜１４の透過率は９０％以上であり、該層間絶縁膜１４を有するアクティブマトリクス基板３０を備える表示パネル３の透過率は良好である。
実施の形態２．
　本発明の実施の形態２に係る表示モジュールは、アクティブマトリクス基板３４の層間絶縁膜１４とゲート絶縁膜１５との成膜の順序が異なること以外は、実施の形態１に係る表示モジュール２と同一の構成を有する。図９はアクティブマトリクス基板３４のＴＦＴ３５が設けられている部分を示す模式的断面図、図１０はアクティブマトリクス基板３４のゲート配線１１とソース配線１２とが交叉する部分を示す模式的断面図である。図９及び図１０中、図４及び図５と同一部分は同一符号を付して詳細な説明を省略する。
　図１０に示すように、アクティブマトリクス基板３４のゲート配線１１とソース配線１２との交叉部分において、絶縁基板１０上に形成されたゲート配線１１と、ソース配線１２との間には、ゲート絶縁膜１５及び層間絶縁膜縁膜１４が、絶縁基板１０側からこの順に介在している。
　層間絶縁膜１４は、上記と同様の感光性を有するＳＯＧ材料を用いてなる。
　図９に示すように、アクティブマトリクス基板３４の絶縁基板１０上に、ゲート電極１１ａ、及び容量配線１３が形成されている。
　ゲート絶縁膜１５は、絶縁基板１０、ゲート電極１１ａを含むゲート配線１１、及び容量配線１３を覆うように形成されている。層間絶縁膜１４はゲート絶縁膜１５を覆うように形成されている。そして、層間絶縁膜１４のゲート電極１１ａ上、及び容量配線１３上に対応する部分には、コンタクトホールＣａ、及びＣｂが形成されている。層間絶縁膜１４のコンタクトホールＣａには半導体膜１６及びｎ+ 膜１７がこの順に形成されている。
　本実施の形態においては、感光性を有するＳＯＧ材料を含む膜１４ａを形成した後、パターニングするときに、レジスト塗布工程、エッチング工程、及びレジスト剥離工程が不要であるので、製造コストを下げることができる。またエッチング工程がなくなることにより、副生成物の発生もなくなり、配線間リークが発生せず、不良発生率が低下し、歩留りが良好になる。
　層間絶縁膜１４の透過率は９０％以上であり、表示パネル３の透過率は良好である。
実施の形態３．
　本発明の実施の形態３に係る表示装置は、アクティブマトリクス基板３６において、半導体膜１６及びｎ+ 膜１７を形成した後に層間絶縁膜１４を形成してあること以外は、実施の形態２に係る表示装置と同一の構成を有する。図１１はアクティブマトリクス基板３６のＴＦＴ３７が設けられている部分を示す模式的断面図である。アクティブマトリクス基板３６において、ゲート配線１１とソース配線１２とが交叉する部分の構成は、実施の形態２に係るゲート配線１１とソース配線１２とが交叉する部分の構成と同一である。図１１中、図９と同一部分は同一符号を付して詳細な説明を省略する。
　図１１に示すように、アクティブマトリクス基板３６の絶縁基板１０上に、ゲート電極１１ａ、及び容量配線１３が形成されている。
　ゲート絶縁膜１５は、絶縁基板１０、ゲート電極１１ａを含むゲート配線１１、及び容量配線１３を覆うように形成されている。ゲート絶縁膜１５のゲート電極１１ａ上に対応する部分には半導体膜１６及びｎ+ 膜１７がこの順に形成されている。層間絶縁膜１４はゲート絶縁膜１５を覆うように形成されている。層間絶縁膜１４のゲート電極１１ａ上、及び容量配線１３上に対応する部分には、コンタクトホールＣａ、及びＣｂが形成されている。
　本実施の形態においては、感光性を有するＳＯＧ材料を含む膜１４ａを形成した後、パターニングするときに、レジスト塗布工程、エッチング工程、及びレジスト剥離工程が不要であるので、製造コストを下げることができる。またエッチング工程がなくなることにより、副生成物の発生もなくなり、配線間リークが発生せず、不良発生率が低下し、歩留りが良好になる。
　層間絶縁膜１４の透過率は９０％以上であり、表示パネル３の透過率は良好である。
実施の形態４．
　本発明の実施の形態４に係る表示装置は、アクティブマトリクス基板３８の層間絶縁膜２２の材料が層間絶縁膜１４と同様の感光性を有するＳＯＧ材料からなること以外は、実施の形態１に係る表示モジュール２と同一の構成を有する。図１２はアクティブマトリクス基板３８のＴＦＴ３９が設けられている部分を示す模式的断面図である。アクティブマトリクス基板３８において、ゲート配線１１とソース配線１２とが交叉する部分の構成は、実施の形態１に係るゲート配線１１とソース配線１２とが交叉する部分の構成と同一である。図１２中、図４と同一部分は同一符号を付して詳細な説明を省略する。
　上述したように、層間絶縁膜２２は、アクリル系の樹脂ではなく、層間絶縁膜１４と同様の感光性を有するＳＯＧ材料を用いて形成されている。
　従って、本実施の形態においては、アクティブマトリクス基板３８を構成する膜の材料、及び成膜の設備を共通化することができ、製造コストを低減化させることができ、材料の管理を容易にすることができる。
実施の形態５．
　本発明の実施の形態５に係る表示装置は、アクティブマトリクス基板４０において、層間絶縁膜１４の形成パターンが異なること以外は、実施の形態２に係る表示装置と同様の構成を有する。図１３はアクティブマトリクス基板４０のＴＦＴ４１が設けられている部分を示す模式的断面図、図１４はアクティブマトリクス基板４０のゲート配線１１とソース配線１２とが交叉する部分を示す模式的断面図である。図１３及び図１４中、図９及び図１０と同一部分は同一符号を付して詳細な説明を省略する。
　図１４に示すように、アクティブマトリクス基板４０のゲート配線１１とソース配線１２との交叉部分において、絶縁基板１０上に形成されたゲート配線１１と、ソース配線１２との間には、ゲート絶縁膜１５及び層間絶縁膜縁膜１４が、絶縁基板１０側からこの順に介在している。
　層間絶縁膜１４は、上記と同様の感光性を有するＳＯＧ材料を用いてなる。
　アクティブマトリクス基板４０においては、実施の形態２に係るアクティブマトリクス基板３４と異なり、ゲート配線１１，１１間に対応するゲート絶縁膜１５上には、層間絶縁膜１４が形成されていない。また、後述するように、ゲート配線１１のゲート電極１１ａが形成されている部分の上側には層間絶縁膜１４は形成されていない。
　図１３に示すように、アクティブマトリクス基板４０の絶縁基板１０上に、ゲート電極１１ａ、及び容量配線１３が形成されている。
　上述したように、ゲート配線１１のゲート電極１１ａが形成されている部分の上側には層間絶縁膜１４は形成されていない。また、容量配線１３の上側、及びゲート配線１１と容量配線１３との間にも層間絶縁膜１４は形成されていない。
　本発明のアクティブマトリクス基板の製造方法によれば、エッチング工程を行わずに層間絶縁膜１４を形成することができ、ＳＯＧ材料に基づく異物が発生せず、配線間リークの発生が抑制されるので、ゲート配線１１とソース配線１２との交叉部分等の、配線間容量を下げることが要求される必要最低限の部分のみに、層間絶縁膜１４を設けることができる。従って、透過率を確保したい画素部分、容量を大きくしたい容量配線１３の部分、コンタクトホールＣａ、Ｃｂの部分には層間絶縁膜１４を配しないように設計することで、アクティブマトリクス基板４０を備える表示パネル３が良好な透過率を有することができる。
　なお、本発明は上述した実施の形態１～５の内容に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態も本発明の技術的範囲に含まれる。
　１　テレビジョン受信機
　２　表示モジュール（表示装置）
　３　表示パネル（表示装置）
　３０、３４、３６、３８、４０　アクティブマトリクス基板
　１０　絶縁基板
　１１　ゲート配線
　１１ａ　ゲート電極
　１２　ソース配線
　１３　容量配線
　１４　層間絶縁膜
　１５　ゲート絶縁膜
　１６　半導体膜
　１７　ｎ+ 膜
　１８　ソース電極
　１９　ドレイン電極
　２０　容量電極
　２１　パッシベーション膜
　２２　層間絶縁膜
　２３　画素電極
　２５、３５、３７、３９、４１　ＴＦＴ
　Ｃａ、Ｃｂ　コンタクトホール
　３１　対向基板
　３２　液晶層

Claims (8)

  1. 　基板上に、複数のソース配線と複数のゲート配線とを立体的に交叉するように形成し、前記ソース配線と前記ゲート配線とが交叉する部分の近傍に薄膜トランジスタを形成し、該薄膜トランジスタを介して対応するソース配線に電気的に接続される画素電極を形成してあり、少なくとも前記ソース配線と前記ゲート配線との間に、スピンオンガラス（ＳＯＧ）材料を含んでなる層間絶縁膜が介在するアクティブマトリクス基板において、
    　前記ＳＯＧ材料は、感光性を有することを特徴とするアクティブマトリクス基板。
  2. 　前記層間絶縁膜は、
    　３５０℃以上の耐熱性を有し、
    　光透過率が９０％以上であり、
    　比誘電率が４以下であることを特徴とする請求項１に記載のアクティブマトリクス基板。
  3. 　前記層間絶縁膜は、前記ソース配線と前記ゲート配線とが交叉する部分に形成してあることを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
  4. 　前記薄膜トランジスタの上側に、感光性を有するＳＯＧ材料を含んでなる層間絶縁膜をさらに有することを特徴とする請求項１から３までのいずれか１項に記載のアクティブマトリクス基板。
  5. 　請求項１から４までのいずれか１項に記載のアクティブマトリクス基板と、
    　該アクティブマトリクス基板上に配置された表示媒体層と、
    　前記アクティブマトリクス基板に前記表示媒体層を介して対向する対向基板と
    　を備えることを特徴とする表示装置。
  6. 　基板上に、複数のソース配線と複数のゲート配線とを立体的に交叉するように形成し、前記ソース配線と前記ゲート配線とが交叉する部分の近傍に薄膜トランジスタを形成し、該薄膜トランジスタを介して対応するソース配線に電気的に接続される画素電極を形成する工程を有し、少なくとも前記ソース配線と前記ゲート配線との間に、スピンオンガラス（ＳＯＧ）材料を含んでなる層間絶縁膜を形成する層間絶縁膜形成工程を有するアクティブマトリクス基板の製造方法において、
    　前記層間絶縁膜形成工程は、
    　感光性を有するＳＯＧ材料を用いて膜を形成する膜形成工程と、
    　形成した膜をプリベークする工程と、
    　プリベークした膜を露光する工程と、
    　露光した膜を現像する工程と、
    　現像した膜を焼成する工程と
    　を有することを特徴とするアクティブマトリクス基板の製造方法。
  7. 　前記膜形成工程は、前記ソース配線と前記ゲート配線とが交叉する部分に形成することを特徴とする請求項６に記載のアクティブマトリクス基板の製造方法。
  8. 　前記ＳＯＧ材料は、
    　テトラメチルアンモニウムヒドロキシド水溶液に対する溶解速度が異なる少なくとも２種類以上のポリシロキサン、ジアゾナフトキノン誘導体、及び溶剤を含有することを特徴とする請求項６又は７に記載のアクティブマトリクス基板の製造方法。
PCT/JP2014/077985 2013-10-31 2014-10-21 アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法 WO2015064426A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/031,974 US20160276374A1 (en) 2013-10-31 2014-10-21 Active Matrix Substrate, Display Apparatus and Manufacturing Method for Active Matrix Substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-226246 2013-10-31
JP2013226246 2013-10-31

Publications (1)

Publication Number Publication Date
WO2015064426A1 true WO2015064426A1 (ja) 2015-05-07

Family

ID=53004034

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/077985 WO2015064426A1 (ja) 2013-10-31 2014-10-21 アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法

Country Status (2)

Country Link
US (1) US20160276374A1 (ja)
WO (1) WO2015064426A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102571610B1 (ko) * 2017-02-13 2023-08-30 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN107665896B (zh) * 2017-10-27 2021-02-23 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置
CN110071145A (zh) * 2019-04-08 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
USD900220S1 (en) * 2019-07-18 2020-10-27 Todd T. Buckner Sign stand

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264798A (ja) * 2000-03-22 2001-09-26 Hitachi Ltd アクティブマトリックス基板及びそれを用いた光学変調素子
WO2006022259A1 (ja) * 2004-08-24 2006-03-02 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP2007194297A (ja) * 2006-01-17 2007-08-02 Seiko Epson Corp 半導体装置、半導体装置の製造方法および電子機器
JP2008016802A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd Ｔｆｔアレイ基板及びその製造方法
WO2010073425A1 (ja) * 2008-12-24 2010-07-01 シャープ株式会社 半導体装置及びその製造方法
WO2011080879A1 (ja) * 2009-12-29 2011-07-07 シャープ株式会社 アクティブマトリクス基板及びその製造方法
WO2011148424A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置及び表示装置用薄膜半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
JP5707407B2 (ja) * 2010-08-24 2015-04-30 メルクパフォーマンスマテリアルズＩｐ合同会社 ポジ型感光性シロキサン組成物
US9087749B2 (en) * 2010-12-27 2015-07-21 Sharp Kabushiki Kaisha Active matrix substrate, and display panel

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264798A (ja) * 2000-03-22 2001-09-26 Hitachi Ltd アクティブマトリックス基板及びそれを用いた光学変調素子
WO2006022259A1 (ja) * 2004-08-24 2006-03-02 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP2007194297A (ja) * 2006-01-17 2007-08-02 Seiko Epson Corp 半導体装置、半導体装置の製造方法および電子機器
JP2008016802A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd Ｔｆｔアレイ基板及びその製造方法
WO2010073425A1 (ja) * 2008-12-24 2010-07-01 シャープ株式会社 半導体装置及びその製造方法
WO2011080879A1 (ja) * 2009-12-29 2011-07-07 シャープ株式会社 アクティブマトリクス基板及びその製造方法
WO2011148424A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置及び表示装置用薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
US20160276374A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP4118484B2 (ja) 半導体装置の作製方法
KR101446249B1 (ko) 반도체장치 제조방법
US6998283B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
US20180149900A1 (en) Manufacturing method for tft substrate and tft substrate manufactured by the manufacturing method thereof
US20120280239A1 (en) Thin film transistor array substrate and method for fabricating the thin film transistor array substrate
US20150227013A1 (en) Display substrate and method of manufacturing the same, and display device
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
WO2013071800A1 (zh) 显示装置、薄膜晶体管、阵列基板及其制造方法
WO2018036027A1 (zh) Ips型阵列基板的制作方法及ips型阵列基板
WO2015064426A1 (ja) アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
WO2016125836A1 (ja) ポジ型感光性シロキサン組成物、アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法
US6717631B2 (en) Array substrate for use in LCD device
US20130161612A1 (en) Display device and image display system employing the same
CN103137555B (zh) 薄膜晶体管液晶显示器件及其制造方法
US8681307B2 (en) Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same
WO2015021720A1 (zh) 一种阵列基板及其制备方法及显示装置
US11112643B2 (en) Method for manufacturing electro-optical device, electro-optical device, and electronic apparatus
US6261880B1 (en) Process for manufacturing thin film transistors
JP6006889B2 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、及び表示装置
JP2000243834A (ja) 半導体装置及びその製造方法並びに電気光学装置
CN107479291B (zh) 液晶显示面板的制作方法及液晶显示面板
JP4118704B2 (ja) 液晶表示装置の作製方法
WO2012005198A1 (ja) アクティブマトリクス基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14857128

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15031974

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14857128

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP