JP2008016802A - Tftアレイ基板及びその製造方法 - Google Patents

Tftアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2008016802A
JP2008016802A JP2006338218A JP2006338218A JP2008016802A JP 2008016802 A JP2008016802 A JP 2008016802A JP 2006338218 A JP2006338218 A JP 2006338218A JP 2006338218 A JP2006338218 A JP 2006338218A JP 2008016802 A JP2008016802 A JP 2008016802A
Authority
JP
Japan
Prior art keywords
tft array
array substrate
group
protective film
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006338218A
Other languages
English (en)
Other versions
JP4772653B2 (ja
Inventor
Bo Hyun Lee
寶 鉉 李
Jae Seok Heo
宰 碩 許
Woong Gi Jun
雄 基 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2008016802A publication Critical patent/JP2008016802A/ja
Application granted granted Critical
Publication of JP4772653B2 publication Critical patent/JP4772653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】フォトレジストを用いることなく保護膜を直接露光及びパターニングすることによって工程を簡素化し工程単価を節減することができるTFTアレイ基板及びその製造方法を提供する。
【解決手段】基板上にゲート電極及びゲート配線を形成する段階と、前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップする半導体層を形成する段階と、前記半導体層の両側にソース/ドレイン電極をそれぞれ形成し、これと同時に前記ゲート配線に直交するデータ配線を形成する段階と、前記ソース/ドレイン電極を含む全面に、感光性基Xを含むシリコンアルコキシドと感光性基Yを含む金属アルコキシドのゾル化合物で保護膜を形成する段階と、前記保護膜を露光及び現像し、前記ドレイン電極が露出されるコンタクトボールを形成する段階と、前記コンタクトボールを介して前記ドレイン電極とコンタクトする画素電極を形成する段階と、を含む構成とした。
【選択図】図2A

Description

本発明は、液晶表示素子(LCD)に係り、特に、フォトレジストを用いることなく保護膜を直接露光及びパターニングすることによって工程を簡素化し工程単価を節減することができるTFTアレイ基板及びその製造方法に関する。
平板表示素子として最近脚光を浴びている液晶表示素子は、コントラスト比が大きく、階調表示や動画像表示に適合しており、且つ、電力消費が小さいというメリットがあり、活発な研究が行われている。
特に、薄い厚さに作製可能なため、今後、壁掛けTVのような超薄形の表示装置に用いられる他、軽量で、電力消費もCRT(ブラウン管)に比べて格段に少ないため、バッテリーで動作するノートブックコンピュータのディスプレイ、個人携帯電話端末機、TV、航空用モニタに用いられる等、次世代表示装置として脚光を浴びている。
かかる液晶表示素子は、一般に、ゲート配線及びデータ配線によって定義された各画素領域に、薄膜トランジスタ、画素電極、ストレージキャパシタが形成されたTFTアレイ基板と、カラーフィルタ層と共通電極が形成されたカラーフィルタ層アレイ基板と、これら両基板間に介在された液晶層と、で構成され、電極に電圧を印加して液晶層の液晶分子を再配列することによって、透過される光の量を調節し画像を表示する。
このように、液晶表示素子は、動作遂行のために基板に駆動素子または配線等の様々なパターンを形成する。このパターン形成に用いられる一般の技術がフォトエッチング技術である。
フォトエッチング技術は、パターンが形成されるべき基板上のフィルム層に、紫外線で感光する材料であるフォトレジストを塗布する段階と、塗布されたフォトレジストを多少高い温度で仮硬化(soft-baking)する段階と、仮硬化したフォトレジスト上に露光マスクを覆った後、露光マスクに形成されたパターンに従ってフォトレジストを露光する段階と、露光されたフォトレジストを現像しパターニングした後、より高い温度で完全硬化(hard-baking)する段階と、そうしてパターニングされたフォトレジストをマスクとしてフィルム層をエッチングする段階と、該フォトレジストをストリップして除去する段階と、からなる。
従来技術による液晶表示素子用TFTアレイ基板は、基板上にゲート配線層、ゲート絶縁膜、半導体層、データ配線層、保護膜、画素電極を形成するために通常、5〜7回のフォトエッチング技術を行う。フォトレジストを用いるフォトエッチング技術の回数が多くなると、工程誤りの確率が増加し、材料費が多くかかるので、現在、フォトレジストの使用回数を最小限に抑えて生産性を向上させようと、研究が続いている。
以下、添付の図面を参照して、従来技術によるTFTアレイ基板の製造方法について説明する。
図1A乃至図1Cは、従来技術によるTFTアレイ基板の工程断面図である。
まず、図1Aに示すように、ガラス基板11上に低抵抗金属物質を蒸着した後、第1露光マスクを使用するフォトエッチング技術を適用して複数個のゲート配線層、すなわち、ゲート配線(図示せず)、ゲート電極12a及びストレージ下部電極32を形成する。
続いて、ゲート電極12aを含む全面に、シリコン窒化物(SiNx)またはシリコン酸化物(SiOx)などの無機物質を高温で蒸着して、ゲート絶縁膜13を形成する。
その後、ゲート電極12aにオーバーラップされるようにゲート絶縁膜13上に非晶質シリコンを蒸着し、第1露光マスクを使用するフォトエッチング技術を適用して、島(island)状の半導体層14を形成する。
このとき、ゲート絶縁膜13及び半導体層14は、通常、プラズマ強化型化学蒸気蒸着(PECVD)方法で蒸着する。
続いて、半導体層14を含む全面に低抵抗金属物質を蒸着し、第3露光マスクを使用するフォトエッチング技術を適用してデータ配線15及びソース/ドレイン電極15a,15bを形成する。
データ配線は、ゲート配線と交差して単位画素領域を定義し、ソース/ドレイン電極15a,15bは、半導体層14の縁部にそれぞれオーバーラップされる。このように積層されたゲート電極12a、ゲート絶縁膜13、半導体層14及びソース/ドレイン電極15a,15bは、単位ピクセルに印加される電圧のオン/オフを制御する薄膜トランジスタを構成し、該薄膜トランジスタはゲート配線及びデータ配線との交差地点に形成される。
次に、データ配線15を含む全面に、シリコン窒化物(SiNx)またはシリコン酸化物(SiOx)などの無機絶縁物質を蒸着する、または、BCB、アクリル系樹脂などの有機絶縁物質を塗布して、保護膜16を形成する。
続いて、保護膜16上に感光特性を有するフォトレジスト19を塗布し仮硬化した後、このフォトレジストの上部に、特定パターンの形成された第4露光マスク20を配置し、UVなどの光を選択的に照射することによって該フォトレジストを露光させる。
次に、現像液を用いて光を受けた部分のフォトレジストを除去して、フォトレジスト19をパターニングし完全硬化した後、パターニングされたフォトレジスト間に露出された部分の保護膜16を除去し、ドレイン電極15bが露出されるコンタクトボール20を形成する。
このように、露光装備を用いたフォトエッチング技術でコンタクトボール20を形成した後には、図1Bに示すように、ストリッパーを用いてフォトレジスト19を取り外す。
続いて、図1Cに示すように、保護膜16を含む全面に、ITO(インジウム-錫-オキサイド))またはIZO(インジウム-亜鉛-オキサイド)のような透明導電物質を蒸着し、フォトエッチング技術を用いてパターニングすることによって、コンタクトボール20を介してドレイン電極15bに電気的に連結される画素電極17を形成する。この時、画素電極17をストレージ下部電極32にオーバーラップされるように形成することでストレージキャパシタを構成する。
これで、TFTアレイ基板が完成する。
上記の従来技術によるTFTアレイ基板及びその製造方法は、下記の問題点があった。
すなわち、従来技術によるTFTアレイ基板の保護膜のコンタクトボールを形成するには、フォトレジストの塗布、仮硬化、露光、現像、完全硬化、ストリップ工程を行わねばならず、工程が複雑となる。そのため、工程不良が発生する確立が高く、時間も長くかかり、工程コスト及び材料コストも上昇するため、工程効率が大きく落ちてしまう。また、保護膜として無機絶縁物質または有機絶縁物質のいずれを使用しても良いものの、保護膜を無機絶縁物質で形成すると、素子の開口率が落ちる問題につながる。
具体的に、保護膜を誘電率6〜8の無機絶縁物質で形成すると、誘電率が高いためにデータ配線と画素電極との間に寄生キャパシタンス(Cdp)が発生する問題につながる。この場合、画素電極とデータ配線との間に形成される寄生キャパシタンス(Cdp)は、データ電圧レベルが減少されるソース遅れ(source delay)を発生させ、さらにはソース遅れによる輝度変化が発生する垂直クロストーク現象を発生させ、結果として画像品質を劣化させる。
そこで、寄生キャパシタンス(Cdp)を防止するために、データ配線と画素電極がオーバーラップしないように一定間隔以上隔たるように形成するが、そうすると、画素電極の面積が小さくなり、素子の開口率が低下するさらなる問題につながる。
したがって、画素電極を最大面積として素子の開口率を向上させるためには、画素電極をデータ配線にオーバーラップされるように形成できる程度に至らなければならず、このためには結局として保護膜の誘電率値が小さくならなければならない。この点から、誘電率3〜4の有機絶縁物質で保護膜を形成する技術が提案された。
このように、有機絶縁物質で保護膜を形成する場合、無機保護膜と違い、PECVD方法の代わりにスピンコーティング、スリットコーティングなどのコーティング方法が用いられるため、製造工程がより容易となり、装備コスト面でも有利で、寄生キャパシタンス(Cdp)発生抑制にも効果があるが、保護膜厚の増加によって軽量化には限界があった。
例えば、誘電率6〜8程度のシリコン窒化物(SiNx)、シリコン酸化物(SiOx)などの無機絶縁物質で保護膜を形成する場合、1,500〜5,000Åの厚さにするのに対し、誘電率3〜4程度のBCB(ベンゾシクロブテン)、アクリル系物質などの有機絶縁物質で保護膜を形成すると、3μm程度の厚さにする。
したがって、本発明は上記の問題点を解決するためのもので、その目的は、薄い厚さに形成でき且つ誘電率の高い絶縁物質で保護膜を形成するとともに、フォトレジストを用いることなく保護膜物質を直接露光して保護膜をパターニングすることによって工程を簡素化できるTFTアレイ基板及びその製造方法を提供することにある。
上記目的を達成する本発明に係るTFTアレイ基板の一は、基板上に形成されたゲート電極及びゲート配線と、前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップされる半導体層と、前記半導体層の両側に形成されるソース/ドレイン電極及び前記ゲート配線に直交するデータ配線と、前記ソース/ドレイン電極を含む全面に形成され、感光性基Xを含むシリコンアルコキシドと感光性基Yを含む金属アルコキシドのゾル化合物を材料にする保護膜と、前記ドレイン電極とコンタクトする画素電極と、を備える構成とした。
また、上記目的を達成するTFTアレイ基板のもう一つは、基板上に形成されたゲート電極及びゲート配線と、前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップされる半導体層と、前記半導体層の両側に形成されるソース/ドレイン電極及び前記ゲート配線に直交するデータ配線と、前記ソース/ドレイン電極を含む全面に形成され、感光性基XまたはYを有する高分子基質にナノ粒子が分散された構造の物質を材料にする保護膜と、前記ドレイン電極とコンタクトする画素電極と、を備える構成とした。
ここで、前記XまたはYは、二重結合または三重結合を有する官能基、アクリレート基、エポキシ基及びオキセタン基からなる群より選ばれた少なくともいずれか一つとする。
一方、上記目的を達成するTFTアレイ基板の製造方法の一は、基板上にゲート電極及びゲート配線を形成する段階と、前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップされる半導体層を形成する段階と、前記半導体層の両側にソース/ドレイン電極をそれぞれ形成し、これと同時に前記ゲート配線に直交するデータ配線を形成する段階と、前記ソース/ドレイン電極を含む全面に感光性基Xを含むシリコンアルコキシドと感光性基Yを含む金属アルコキシドのゾル化合物で保護膜を形成する段階と、前記保護膜を露光及び現像し、前記ドレイン電極が露出されるコンタクトボールを形成する段階と、前記コンタクトボールを介して前記ドレイン電極とコンタクトする画素電極を形成する段階と、を含む構成とした。ここで、前記XまたはYは、二重結合または三重結合を有する官能基、アクリレート基、エポキシ基及びオキセタン基からなる群より選ばれた少なくともいずれか一つとする。
そして、前記金属アルコキシドの金属は、チタン(Ti)、ジルコニウム(Zr)、イットリウム(Y)、アルミニウム(Al)、ハフニウム(Hf)、カルシウム(Ca)またはマグネシウム(Mg)のうち少なくともいずれか一つを用い、前記シリコンアルコキシドと金属アルコキシドの含量比によって、前記複合材料の誘電率、透過度または熱的安全性を調節すれば良い。
また、上記目的を達成する本発明に係るTFTアレイ基板の製造方法のもう一つは、基板上にゲート電極及びゲート配線を形成する段階と、前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップされる半導体層を形成する段階と、前記半導体層の両側にソース/ドレイン電極をそれぞれ形成し、これと同時に前記ゲート配線に直交するデータ配線を形成する段階と、前記ソース/ドレイン電極を含む全面に、感光性基XまたはYを有する高分子基質にナノ粒子が分散された構造の保護膜を形成する段階と、前記保護膜を露光及び現像し、前記ドレイン電極が露出されるコンタクトボールを形成する段階と、前記コンタクトボールを介して前記ドレイン電極とコンタクトする画素電極を形成する段階と、を含む構成とした。ここで、前記XまたはYは、前述したように、二重結合または三重結合を有する官能基、アクリレート基、エポキシ基及びオキセタン基からなる群より選ばれた少なくともいずれか一つを用いる。
そして、高分子基質は、ポリシロキサン系、ポリシラン系の無機高分子、ポリアクリレート系、ポリイミド系、ポリビニル系の有機高分子及び有/無機ハイブリッド高分子からなる群より選ばれた少なくともいずれか一つを用い、前記ナノ粒子はO、AlO、MgOのうちいずれか一つを用い、前記高分子基質に分散される前記ナノ粒子の含量または種類によって、保護膜の誘電率、透過度、熱的安全性を調節すれば良い。
このように、本発明による保護膜は、前者の方法のように、シリコンアルコキシドと金属アルコキシドの結合によるケミカルネットワーク構造を有する物質を用いる、または、後者の方法のように、高分子基質にナノ粒子が分散してある構造の物質を用いることができる。
上記の物質で形成される保護膜は、露光によって前記感光性基X,Yが光架橋結合するが、現像工程によるパターニング時に、上にも述べたように、光架橋結合した部分が除去される。したがって、本発明による保護膜は、膜質の役割とPRの役割を同時に行うことになり、保護膜をパターニングするために別のフォトレジストを形成しなくて済むので、フォトレジストの塗布、仮硬化、露光、現像、完全硬化、ストリップ工程が省かれる。
そして、前記保護膜用物質は、プリンティング方法、コーティング法または塗布法のいずれかの方法で形成すると良い。
本発明のTFTアレイ基板及びその製造方法によれば、下記の効果が得られる。
第一に、本発明による保護膜が膜質及びPRの役割を兼ねるため、保護膜をパターニングするために別にフォトレジストを形成する必要がない。その結果、フォトレジストの塗布、仮硬化、露光、現像、完全硬化、ストリップ工程が省かれ、工程の簡素化、工程コスト及び材料コストの節減が図られる。
第二に、保護膜の感光性基X,Yは反応性を有し、分子内仮橋結合を誘導するため、物質の耐熱性向上が可能になる。
第三に、シリコンアルコキシドと金属アルコキシドの含量比によって、有無機複合材料の絶縁性、コーティング性、耐熱性、硬度及び透過度を容易に調節でき、よって、液晶表示素子の保護膜として好適に使用できる。
第四に、本発明による保護膜は、プリンティング方法、コーティング法または塗布法のいずれかの方法で形成できるため、PECVE蒸着工程に比べて、その工程が容易になり且つ工程装備の管理も容易になる。
以下、添付の図面を参照しつつ、本発明によるTFTアレイ基板及びその製造方法について詳細に説明する。
図2A乃至図2Cは、本発明によるTFTアレイ基板の工程断面図であり、図3は、本発明の第1実施例による保護膜物質を示す図であり、図4は、本発明の第2実施例による保護膜物質を示す図である。
通常、TFTアレイ基板は、ゲート配線及びゲート配線から分岐するゲート電極と、ゲート絶縁膜によってゲート電極と絶縁され、ゲート電極の一部とオーバーラップされる半導体層と、ゲート配線に直交するデータ配線と、該データ配線から分岐して半導体層の両側にそれぞれ形成されるソース/ドレイン電極と、保護膜によってドレイン電極とコンタクトする画素電極とを備えてなるが、本発明は、保護膜の材料に、図3に示すように、感光性基Xを含むシリコンアルコキシドと感光性基Yを含む金属アルコキシドのゾル化合物を用いることを特徴とする。
ここで、感光性基X,Yは、二重結合(
Figure 2008016802
)または三重結合(
Figure 2008016802
)を有する官能基、アクリレート基(
Figure 2008016802
)、エポキシ基(
Figure 2008016802
)、またはオキセタン基(
Figure 2008016802
)からなる群より少なくともいずれか一つを選択し、金属アルコキシドの金属は、チタン(Ti)、ジルコニウム(Zr)、イットリウム(Y)、アルミニウム(Al)、ハフニウム(Hf)、カルシウム(Ca)またはマグネシウム(Mg)のうち少なくともいずれか一つを用いることができ、シリコンアルコキシドと金属アルコキシドの含量比によって複合材料の誘電率、透過度または熱的安全性が異なってくる。
一方、保護膜の材料として、図4に示すように、感光性基XまたはYを有する高分子基質200にナノ粒子201が分散された構造の物質を使用することができる。ここで、ナノ粒子は、O、AlO、MgOのうちいずれか一つを使用し、高分子基質は、ポリシロキサン系、ポリシラン系の無機高分子、ポリアクリレート系、ポリイミド系、ポリビニル系の有機高分子及び有/無機ハイブリッド高分子からなる群のうち少なくともいずれか一つを選択して使用することができ、ナノ粒子の含量または種類によって保護膜の誘電率、透過度、熱的安全性が異なってくる。
この場合、上記の保護膜材料に、ベンゾフェノン系、アセトフェノン系のラジカル光開始剤またはアリールジアゾニウム、ジアリールヨードニウム、トリアーリスルホニウムのカチオン光開始剤をさらに添加しても良い。このような物質で形成される保護膜は、露光によって感光性基X,Yが光架橋結合し、以降、現像工程で光架橋結合した部分が除去される。
まず、図2Aに示すように、基板111上に銅(Cu)、アルミニウム(Al)、アルミニウム-ネオジム合金(AlNd)、モリブデン(Mo)、クロム(Cr)、チタン(Ti)、タンタル(Ta)、モリブデン−タングステン(MoW)などの比抵抗の低い金属を、高温のスパッタリング技術によって蒸着した後、フォトエッチング技術でパターニングすることによって、ゲート配線(図示せず)、該ゲート配線から分岐するゲート電極112a及びゲート配線と平行なストレージ電極132を形成する。
その後、ゲート電極112aを含む全面に、シリコン窒化物(SiNx)またはシリコン酸化物(SiOx)などの無機絶縁物質をPECVD方法で蒸着して、ゲート絶縁膜113を形成する。
続いて、ゲート絶縁膜113上に、非晶質シリコン(a−Si)及びn型不純物でドープされた非晶質シリコン(n+a−Si)を順次蒸着し、フォトエッチング技術でパターニングして、半導体層114及びオーミックコンタクト層(図示せず)を形成する。
そして、半導体層114を含む全面に、銅(Cu)、アルミニウム(Al)、アルミニウム-ネオジム合金(AlNd)、モリブデン(Mo)、クロム(Cr)、チタン(Ti)、タンタル(Ta)、モリブデン−タングステン(MoW)などの比抵抗の低い金属をスパッタリング技術によって蒸着した後、フォトエッチング技術でパターニングして、半導体層の両側にソース/ドレイン電極115a,115bをそれぞれ形成し、これと同時に、ソース電極と一体型に連結されるデータ配線115を形成する。
このとき、ゲート配線及びデータ配線は互い直交して単位画素を定義し、ゲート電極112a、ゲート絶縁膜113、半導体層114、オーミックコンタクト層及びソース/ドレイン電極115a,115bからなる薄膜トランジスタTFTは、、ゲート配線及びデータ配線が交差する地点に位置する。この場合、薄膜トランジスタは、ゲート電極がソース/ドレイン電極の上部に位置するトップゲート型の薄膜トランジスタであっても良く、有機薄膜トランジスタであっても良い。
続いて、薄膜トランジスタを含む全面に、保護膜116を形成する。本発明に係る保護膜は、前述のように、シリコンアルコキシドと金属アルコキシドの結合によるケミカルネットワーク構造を有する物質を使用する、または、高分子基質にナノ粒子が分散してある構造の物質を使用すれば良い。このような物質で形成される保護膜は、膜質及びPRの役割を兼ねるようになる。
具体的に、シリコンアルコキシドと金属アルコキシドの結合によるケミカルネットワーク構造を有する物質で保護膜を形成する場合、まず、ソース/ドレイン電極を含む全面に、感光性基Xを含む金属アルコキシドと感光性基Yを含むシリコンアルコキシドのゾル化合物をプリンティング方法、コーティング法または塗布法のいずれかの方法で形成し、該ゾル化合物の溶媒を揮発させうるような多少高い温度で仮硬化工程を行って保護膜116を形成する。
このとき、ゾル化合物は、図3に示すように、感光性基Xを含む金属アルコキシドと感光性基Yを含むシリコンアルコキシドに水(HO)またはアルコールを添加し反応を引き起こして形成するが、互いに結合してケミカルネットワーク構造で形成することが確認できる。これにより、熱的安全性に優れた特性を有することになる。ここで、水またはアルコールは触媒の役割と同時に溶媒の役割を果たす。
ここで、感光性基XまたはYは、下記のような二重結合または三重結合を有する官能基、アクリレート基、エポキシ基、及びオキセタン基からなる群のうち少なくともいずれか一つを選択する。
Figure 2008016802
そして、金属アルコキシドの金属は、チタン(Ti)、ジルコニウム(Zr)、イットリウム(Y)、アルミニウム(Al)、ハフニウム(Hf)、カルシウム(Ca)またはマグネシウム(Mg)のうち少なくともいずれか一つを選択して使用することができ、金属アルコキシドとシリコンアルコキシドのRは、アルキル基(CHC−、C−、C−、...、CnH2n+1−)またはフェニル基等である。
また、シリコンアルコキシドと金属アルコキシドの含量比によって複合材料の誘電率、透過度または熱的安全性が変わるが、保護膜は、高開口率構造のために誘電率の低い物質で形成することが好ましいので、上記含量比を適宜調節して誘電率を下げる。
一方、高分子基質にナノ粒子が分散してある構造の物質で保護膜を形成する場合にも、上記物質をプリンティング方法、コーティング法または塗布法のいずれかの方法で形成した後、物質中の溶媒を揮発させうるような多少高い温度で仮硬化工程を行って、保護膜116を形成する。
ここで、高分子基質にナノ粒子が分散してある構造の物質は、図4に示すように、感光性基XまたはYを有する高分子基質200にナノ粒子201が分散してある物質であり、ここで、高分子基質は、ポリシロキサン系、ポリシラン系の無機高分子、ポリアクリレート系、ポリイミド系、ポリビニル系の有機高分子及び有/無機ハイブリッド高分子からなる群のうち少なくともいずれか一つを選択して使用することができ、感光性基XまたはYは、下記に示す二重結合または三重結合を有する官能基、アクリレート基、エポキシ基、またはオキセタン基からなる群のうち少なくともいずれか一つを選択して使用すれば良い。
Figure 2008016802
そして、高分子基質に分散してあるナノ粒子の含量または種類によって保護膜の誘電率、透過度、熱的安全性が変わるので、ナノ粒子は、O、AlO、MgOのうちいずれか一つを用いる。
上記のような物質で保護膜を仮硬化した後には、仮硬化した保護膜の上部に、所定パターンの形成された露光マスク120を覆い、UVまたはx−線波長に晒せて露光させる。この時、露光によって感光性基X,Yが光架橋結合をすることになる。このように、本発明による保護膜用物質は直接露光されることを特徴とするので、保護膜用物質にベンゾフェノン系、アセトフェノン系のラジカル光開始剤またはアリールジアゾニウム、ジアリールヨードニウム、トリアーリスルホニウムのカチオン光開始剤をさらに添加する。
続いて、上記保護膜に対してKOH、NaOHと塩基性現像液を用いて現像工程を行うが、露光されていない部分はそのまま残り、露光されて光架橋された部分は、現像液に洗われて除去される。この現像工程は、ディッピング、パドル(puddle)、シャワースプレー方法のいずれかの方法を用いれば良い。
このように、図2Bに示すように、露光された部分を除去し、ドレイン電極115bが外部に露出されるコンタクトボール120を形成する。コンタクトボールを形成した後、仮硬化工程よりも高い温度で完全硬化工程を行う。
すなわち、保護膜上にフォトレジストを別に形成せずに、該保護膜を直接露光及び現像して保護膜にコンタクトボールを形成するので、別にフォトレジストを形成する必要がなく、フォトレジストの塗布、仮硬化、露光、現像、完全硬化、ストリップ工程も省かれる。
最後に、図2Cに示すように、コンタクトボール120を含む保護膜116の全面に、ITOまたはIZOの透明導電物質を蒸着しパターニングして、ドレイン電極115bにコンタクトする画素電極117を形成する。このとき、画素電極がストレージ電極132とオーバーラップするように形成し、ストレージキャパシタンスを構成することができる。
上記のようにして形成されたTFTアレイ基板は、図示してはいないが、対向基板と対向合着され、これら両基板間に液晶層が備えられる。なお、対向基板には、光の漏れを防止するブラックマトリクスと、該ブラックマトリクス間にR、G、Bのカラーレジストが一定順番に形成されたカラーフィルタ層と、該カラーフィルタ層の上部でカラーフィルタ層を保護し、カラーフィルタ層の表面を平坦化するためのオーバーコート層と、該オーバーコート層上に形成され、TFTアレイ基板の画素電極とともに電界を形成する共通電極と、が形成されている。
一方、以上説明してきた本発明は、上記の実施例及び添付の図面に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、当該技術分野における通常の知識を持つ者にとっては明らかである。
従来技術によるTFTアレイ基板の工程断面図である。 従来技術によるTFTアレイ基板の工程断面図である。 従来技術によるTFTアレイ基板の工程断面図である。 本発明によるTFTアレイ基板の工程断面図である。 本発明によるTFTアレイ基板の工程断面図である。 本発明によるTFTアレイ基板の工程断面図である。 本発明の第1実施例による保護膜物質を示す図である。 本発明の第2実施例による保護膜物質を示す図である。
符号の説明
111 基板
112a ゲート電極
113 ゲート絶縁膜
114 半導体層
115 データ配線
115a ソース電極
115b ドレイン電極
116 保護膜
117 画素電極
120 露光マスク
200 高分子気質
201 ナノ粒子

Claims (33)

  1. 基板上に形成されたゲート電極及びゲート配線と、
    前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップする半導体層と、
    前記半導体層の両側に形成されるソース/ドレイン電極、及び前記ゲート配線に直交するデータ配線と、
    前記ソース/ドレイン電極を含めた全面に形成され、感光性基を含むゾル−ゲル化合物を材料とする保護膜と、
    前記ドレイン電極とコンタクトする画素電極と、
    を備えることを特徴とする、TFTアレイ基板。
  2. 前記ゾル−ゲル化合物は、感光性基を含むシリコンアルコキシドと感光性基を含む金属アルコキシドの化合物であることを特徴とする、請求項1に記載のTFTアレイ基板。
  3. 前記金属アルコキシドの金属は、チタン(Ti)、ジルコニウム(Zr)、イットリウム(Y)、アルミニウム(Al)、ハフニウム(Hf)、カルシウム(Ca)またはマグネシウム(Mg)のうち少なくともいずれか一つであることを特徴とする、請求項2に記載のTFTアレイ基板。
  4. 前記ゾル−ゲル化合物は、感光性基Xを含むシリコンアルコキシドと感光性基Yを含む金属アルコキシドの化合物であることを特徴とする、請求項1に記載のTFTアレイ基板であって、
    ここで、前記XまたはYは、二重結合又は三重結合を有する官能基、アクリレート基、エポキシ基、オキセタン基からなる群より選ばれた少なくともいずれか一つである。
  5. 前記ゾル−ゲル化合物は、露光によって前記感光性基X、Yが光架橋結合することを特徴とする、請求項4に記載のTFTアレイ基板。
  6. 前記ゾル−ゲル化合物は、光架橋結合した部分が除去されることを特徴とする、請求項5に記載のTFTアレイ基板。
  7. 前記シリコンアルコキシドと金属アルコキシドの含量比によって、前記ゾル−ゲル化合物の遺伝率、透過度または熱的安全性が異なってくることを特徴とする、請求項2に記載のTFTアレイ基板。
  8. 前記ゾル−ゲル化合物にベンゾフェノン系、アセトフェノン系のラジカル光開始剤またはアリールジアゾニウム、ジアリールヨードニウム、トリアーリスルホニウムのカチオン光開始剤がさらに添加されることを特徴とする、請求項1に記載のTFTアレイ基板。
  9. 基板上に形成されたゲート電極及びゲート配線と、
    前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップする半導体層と、
    前記半導体層の両側に形成されるソース/ドレイン電極、及び前記ゲート配線に直交するデータ配線と、
    前記ソース/ドレイン電極を含めた全面に形成され、感光性基を有する高分子基質にナノ粒子が分散された構造を有する物質を材料とする保護膜と、
    前記ドレイン電極とコンタクトする画素電極と、
    を備えることを特徴とする、TFTアレイ基板。
  10. 前記高分子基質は、感光性基X、Yを含むことを特徴とする、請求項9に記載のTFTアレイ基板であって、
    ここで、前記XまたはYは、二重結合又は三重結合を有する官能基、アクリレート基、エポキシ基及びオキセタン基からなる群より選ばれた少なくともいずれか一つである。
  11. 前記ナノ粒子は、O、AlO、MgOのうちいずれか一つを用いることを特徴とする、請求項9に記載のTFTアレイ基板。
  12. 前記高分子基質は、ポリシロキサン系、ポリシラン系の無機高分子、ポリアクリレート系、ポリイミド系、ポリビニル系の有機高分子及び有/無機ハイブリッド高分子からなる群より選ばれた少なくともいずれか一つを用いることを特徴とする、請求項9に記載のTFTアレイ基板。
  13. 前記保護膜は、露光によって前記感光性基X,Yが光架橋結合することを特徴とする、請求項9に記載のTFTアレイ基板。
  14. 前記保護膜は、光架橋結合した部分が除去されることを特徴とする、請求項13に記載のTFTアレイ基板。
  15. 前記ナノ粒子の含量または種類によって、保護膜の誘電率、透過度、熱的安全性が異なってくることを特徴とする、請求項9に記載のTFTアレイ基板。
  16. 前記高分子基質にベンゾフェノン系、アセトフェノン系のラジカル光開始剤、またはアリールジアゾニウム、ジアリールヨードニウム、トリアーリスルホニウムのカチオン光開始剤がさらに添加されることを特徴とする、請求項9に記載のTFTアレイ基板。
  17. 基板上にゲート電極及びゲート配線を形成する段階と、
    前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップする半導体層を形成する段階と、
    前記半導体層の両側にソース/ドレイン電極をそれぞれ形成し、これと同時に前記ゲート配線に直交するデータ配線を形成する段階と、
    前記ソース/ドレイン電極を含めた全面に、感光性基を含むゾル化合物で保護膜を形成する段階と、
    前記保護膜を露光及び現像し、前記ドレイン電極が露出されるコンタクトボールを形成する段階と、
    前記コンタクトボールを介して前記ドレイン電極とコンタクトする画素電極を形成する段階と、
    を含むことを特徴とする、TFTアレイ基板の製造方法。
  18. 前記ゾル化合物は、感光性基Xを含むシリコンアルコキシドと感光性基Yを含む金属アルコキシドの化合物であることを特徴とする、請求項17に記載のTFTアレイ基板の製造方法。
    (ここで、前記XまたはYは、下記に表す二重結合又は三重結合を有する官能基、アクリレート基、エポキシ基及びオキセタン基からなる群より選ばれた少なくともいずれか一つである。)
  19. 前記金属アルコキシドの金属は、チタン(Ti)、ジルコニウム(Zr)、イットリウム(Y)、アルミニウム(Al)、ハフニウム(Hf)、カルシウム(Ca)またはマグネシウム(Mg)のうち少なくともいずれか一つであることを特徴とする、請求項18に記載のTFTアレイ基板の製造方法。
  20. 前記ゾル―ゲル化合物は、露光によって前記感光性基X,Yが光架橋結合し、現像によって光架橋結合した部分が除去されることを特徴とする、請求項18に記載のTFTアレイ基板の製造方法。
  21. 前記保護膜の現像時に、塩基性現像液を用いることを特徴とする、請求項17に記載のTFTアレイ基板の製造方法。
  22. 前記シリコンアルコキシドと金属アルコキシドの含量比によって、前記複合材料の誘電率、透過度または熱的安全性が異なってくることを特徴とする、請求項18に記載のTFTアレイ基板の製造方法。
  23. 前記ゾル−ゲル化合物をプリンティング方法、コーティング法または塗布法のいずれかの方法で形成することを特徴とする、請求項17に記載のTFTアレイ基板の製造方法。
  24. 前記ゾール−ゲル化合物にベンゾフェノン系、アセトフェノン系のラジカル光開始剤、またはアリールジアゾニウム、ジアリールヨードニウム、トリアーリスルホニウムのカチオン光開始剤をさらに添加することを特徴とする、請求項17に記載のTFTアレイ基板の製造方法。
  25. 基板上にゲート電極及びゲート配線を形成する段階と、
    前記ゲート電極と絶縁され、前記ゲート電極の一部とオーバーラップする半導体層を形成する段階と、
    前記半導体層の両側にソース/ドレイン電極をそれぞれ形成し、これと同時に前記ゲート配線に直交するデータ配線を形成する段階と、
    前記ソース/ドレイン電極を含めた全面に、感光性基を有する高分子基質にナノ粒子が分散された構造の保護膜を形成する段階と、
    前記保護膜を露光及び現像し、前記ドレイン電極が露出されるコンタクトボールを形成する段階と、
    前記コンタクトボールを介して前記ドレイン電極とコンタクトする画素電極を形成する段階と、
    を含むことを特徴とする、TFTアレイ基板の製造方法。
  26. 前記高分子基質は、感光性基XまたはYを含むことを特徴とする、請求項25に記載のTFTアレイ基板の製造方法であって、
    ここで、前記XまたはYは、二重結合又は三重結合を有する官能基、アクリレート基、エポキシ基及びオキセタン基からなる群より選ばれた少なくともいずれか一つである。
  27. 前記ナノ粒子は、O、AlO、MgOのうちいずれか一つを用いることを特徴とする、請求項25に記載のTFTアレイ基板の製造方法。
  28. 前記高分子基質は、ポリシロキサン系、ポリシラン系の無機高分子、ポリアクリレート系、ポリイミド系、ポリビニル系の有機高分子及び有/無機ハイブリッド高分子からなる群より選ばれた少なくともいずれか一つを用いることを特徴とする、請求項25に記載のTFTアレイ基板の製造方法。
  29. 前記保護膜は、露光によって前記感光性基が光架橋結合し、現像によって光架橋結合した部分が除去されることを特徴とする、請求項25に記載のTFTアレイ基板の製造方法。
  30. 前記保護膜の現像時に、塩基性現像液を用いることを特徴とする、請求項25に記載のTFTアレイ基板の製造方法。
  31. 前記ナノ粒子の含量または種類によって、保護膜の誘電率、透過度、熱的安全性が異なってくることを特徴とする、請求項25に記載のTFTアレイ基板の製造方法。
  32. 前記保護膜は、プリンティング方法、コーティング法または塗布法のいずれかの方法で形成することを特徴とする、請求項25に記載のTFTアレイ基板の製造方法。
  33. 前記高分子基質にベンゾフェノン系、アセトフェノン系のラジカル光開始剤、またはアリールジアゾニウム、ジアリールヨードニウム、トリアーリスルホニウムのカチオン光開始剤をさらに添加することを特徴とする、請求項25に記載のTFTアレイ基板の製造方法。
JP2006338218A 2006-06-30 2006-12-15 Tftアレイ基板及びその製造方法 Expired - Fee Related JP4772653B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060061430A KR101255512B1 (ko) 2006-06-30 2006-06-30 Tft 어레이 기판의 제조방법
KR10-2006-0061430 2006-06-30

Publications (2)

Publication Number Publication Date
JP2008016802A true JP2008016802A (ja) 2008-01-24
JP4772653B2 JP4772653B2 (ja) 2011-09-14

Family

ID=37671557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338218A Expired - Fee Related JP4772653B2 (ja) 2006-06-30 2006-12-15 Tftアレイ基板及びその製造方法

Country Status (5)

Country Link
US (2) US7977676B2 (ja)
JP (1) JP4772653B2 (ja)
KR (1) KR101255512B1 (ja)
CN (1) CN101097924B (ja)
GB (1) GB2439599B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015064426A1 (ja) * 2013-10-31 2015-05-07 堺ディスプレイプロダクト株式会社 アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法
JP2017017339A (ja) * 2016-09-29 2017-01-19 株式会社リコー 絶縁膜形成用塗布液
JP2018186308A (ja) * 2013-10-30 2018-11-22 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US11876137B2 (en) 2012-11-30 2024-01-16 Ricoh Company, Ltd. Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102456573A (zh) * 2010-10-22 2012-05-16 元太科技工业股份有限公司 薄膜晶体管的制造方法
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
US9023683B2 (en) * 2013-05-13 2015-05-05 Sharp Laboratories Of America, Inc. Organic semiconductor transistor with epoxy-based organic resin planarization layer
JP6238844B2 (ja) * 2014-06-17 2017-11-29 オリンパス株式会社 手術用マニピュレータ操作装置および手術用マニピュレータシステム
KR102377173B1 (ko) * 2015-08-25 2022-03-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치
TWI600168B (zh) 2016-11-02 2017-09-21 律勝科技股份有限公司 薄膜電晶體的積層體結構
KR20220065135A (ko) 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189232A (ja) * 1995-08-11 2002-07-05 Sharp Corp 液晶表示装置、およびアクティブマトリクス基板
JP2002202593A (ja) * 2000-10-31 2002-07-19 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂組成物、ポジ型感光性樹脂組成物の製造方法及び半導体装置
JP2002311591A (ja) * 2001-04-18 2002-10-23 Clariant (Japan) Kk 層間絶縁膜の形成に用いられる感光性組成物

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640093A (en) * 1969-03-10 1972-02-08 Owens Illinois Inc Process of converting metalorganic compounds and high purity products obtained therefrom
JP2000241831A (ja) * 1999-02-18 2000-09-08 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP3488681B2 (ja) * 1999-10-26 2004-01-19 シャープ株式会社 液晶表示装置
US20050247472A1 (en) * 2002-01-22 2005-11-10 Helfer Jeffrey L Magnetically shielded conductor
JP2003218361A (ja) 2002-01-28 2003-07-31 Konica Corp 有機トランジスタ素子、アクティブ駆動素子及びそれを用いる表示媒体
EP1485525A2 (en) * 2002-02-25 2004-12-15 Gentex Corporation Cross-reference to related applications
JP4479381B2 (ja) * 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
US7170093B2 (en) 2004-11-05 2007-01-30 Xerox Corporation Dielectric materials for electronic devices
KR101209049B1 (ko) * 2004-12-24 2012-12-07 스미또모 가가꾸 가부시끼가이샤 감광성 수지 및 상기 감광성 수지로 이루어진 패턴을 포함하는 박막 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189232A (ja) * 1995-08-11 2002-07-05 Sharp Corp 液晶表示装置、およびアクティブマトリクス基板
JP2002202593A (ja) * 2000-10-31 2002-07-19 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂組成物、ポジ型感光性樹脂組成物の製造方法及び半導体装置
JP2002311591A (ja) * 2001-04-18 2002-10-23 Clariant (Japan) Kk 層間絶縁膜の形成に用いられる感光性組成物

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876137B2 (en) 2012-11-30 2024-01-16 Ricoh Company, Ltd. Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor
JP2018186308A (ja) * 2013-10-30 2018-11-22 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2015064426A1 (ja) * 2013-10-31 2015-05-07 堺ディスプレイプロダクト株式会社 アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法
JP2017017339A (ja) * 2016-09-29 2017-01-19 株式会社リコー 絶縁膜形成用塗布液

Also Published As

Publication number Publication date
CN101097924A (zh) 2008-01-02
KR20080002543A (ko) 2008-01-04
US20110237010A1 (en) 2011-09-29
JP4772653B2 (ja) 2011-09-14
KR101255512B1 (ko) 2013-04-16
GB2439599B (en) 2008-11-05
GB0623876D0 (en) 2007-01-10
US8551825B2 (en) 2013-10-08
CN101097924B (zh) 2011-10-26
GB2439599A (en) 2008-01-02
US7977676B2 (en) 2011-07-12
US20080001152A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP4772653B2 (ja) Tftアレイ基板及びその製造方法
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
US20140131715A1 (en) Array substrate, method for fabricating the same, and display device
US20120280239A1 (en) Thin film transistor array substrate and method for fabricating the thin film transistor array substrate
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
JP2008016806A (ja) 薄膜トランジスタ及びその製造方法、並びにディスプレイ素子
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
JP5102535B2 (ja) 表示装置と表示装置の製造方法
JP4472990B2 (ja) 反射型液晶表示装置及びその製造方法
US20090209068A1 (en) Method of manufacturing thin film transistor substrate
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
US20140071553A1 (en) Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP2013238794A (ja) 半導体装置及びその製造方法
JP2010191283A (ja) アクティブ素子基板の製造方法、アクティブ素子基板、アクティブ型表示装置
WO2014015584A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
KR101627518B1 (ko) 횡전계 방식 액정표시장치 및 그 제조 방법
TWI297545B (ja)
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR101055201B1 (ko) Cot형 액정표시소자의 제조방법
KR20020054848A (ko) 액정표시장치의 제조방법
KR100811643B1 (ko) 다중층 구조 절연막의 일괄식각 방법
JP2007041374A (ja) 電極基板の製造方法、及び液晶表示装置の製造方法
KR101057235B1 (ko) 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4772653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees