KR20080002543A - Ｔｆｔ 어레이 기판의 제조방법 - Google Patents

Ｔｆｔ 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20080002543A
KR20080002543A KR1020060061430A KR20060061430A KR20080002543A KR 20080002543 A KR20080002543 A KR 20080002543A KR 1020060061430 A KR1020060061430 A KR 1020060061430A KR 20060061430 A KR20060061430 A KR 20060061430A KR 20080002543 A KR20080002543 A KR 20080002543A
Authority
KR
South Korea
Prior art keywords
forming
protective film
group
array substrate
manufacturing
Prior art date
Application number
KR1020060061430A
Other languages
English (en)
Other versions
KR101255512B1 (ko
Inventor
전웅기
이보현
허재석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060061430A priority Critical patent/KR101255512B1/ko
Priority to GB0623876A priority patent/GB2439599B/en
Priority to CN2006101667978A priority patent/CN101097924B/zh
Priority to JP2006338218A priority patent/JP4772653B2/ja
Priority to US11/646,718 priority patent/US7977676B2/en
Publication of KR20080002543A publication Critical patent/KR20080002543A/ko
Priority to US13/155,972 priority patent/US8551825B2/en
Application granted granted Critical
Publication of KR101255512B1 publication Critical patent/KR101255512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 포토레지스트를 사용하지 않고 보호막을 직접 노광 및 패터닝하여 공정을 간소화하고 공정 단가를 절감하고자 하는 TFT 어레이 기판의 제조방법에 관한 것으로, 특히 기판 상에 게이트 전극 및 게이트 배선을 형성하는 단계와, 상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층을 형성하는 단계와, 상기 반도체층 양측에 소스/드레인 전극을 각각 형성하고 이와동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 감광성기 X를 포함하는 실리콘 알콕사이드와 감광성기 Y를 포함하는 금속 알콕사이드의 졸 화합물로 보호막을 형성하는 단계와, 상기 보호막을 노광하고 현상하여 상기 드레인 전극이 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
보호막, 포토식각기술, 포토레지스트

Description

ＴＦＴ 어레이 기판의 제조방법{Method For Fabricating Thin Film Transistor Array Substrate}
도 1a 내지 도 1c는 종래기술에 의한 TFT 어레이 기판의 공정단면도.
도 2a 내지 도 2c는 본 발명에 의한 TFT 어레이 기판의 공정단면도.
도 3은 본 발명의 제 1 실시예에 의한 보호막 물질을 나타낸 도면.
도 4는 본 발명의 제 2 실시예에 의한 보호막 물질을 나타낸 도면.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112a : 게이트 전극
113 : 게이트 절연막 114 : 반도체층
115 : 데이터 배선 115a : 소스 전극
115b : 드레인 전극 116 : 보호막
117 : 화소전극 120 : 노광마스크
200 : 고분자 기질 201 : 나노입자
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으 로, 특히 포토레지스트를 사용하지 않고 보호막을 직접 노광 및 패터닝하여 공정을 간소화하고 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것이다.
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이, 개인 휴대폰 단말기, TV, 항공용 모니터로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.
이러한 액정표시소자는 일반적으로 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터, 화소전극, 스토리지 커패시터가 형성된 TFT 어레이 기판과, 컬러필터층과 공통전극이 형성된 컬러필터층 어레이 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성되어, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.
이와같이, 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하 는 재료인 포토 레지스트를 도포하는 단계와, 도포된 상기 포토레지스트를 다소 높은 온도에서 가경화(soft-baking)하는 단계와, 가경화된 상기 포토 레지스트 상에 노광 마스크를 씌운 후 노광마스크에 형성된 패턴대로 포토 레지스트를 노광하는 단계와, 노광된 포토 레지스트를 현상하여 패터닝한 후 좀 더 높은 온도에서 완전 경화(hard-baking)하는 단계와, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각하는 단계와, 상기 포토 레지스트를 스트립하여 제거하는 단계로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5∼7회의 포토식각기술을 수행하는데, 포토레지스트를 사용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률이 증가하고 재료비가 많이 소비되므로, 최근 포토레지스트의 사용횟수를 최소한으로 줄여 생산성을 높이고자 하는 연구가 계속해서 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 유리기판(11) 상에 저저항 금속 물질을 증착한 후, 제 1 노광마스크를 사용하는 포토식각기술을 적용하여 복수개의 게이트 배선층 즉, 게이트 배선(도시하지 않음), 게이트 전극(12a) 및 스토리지 하부전극(32)을 형성한다.
다음, 상기 게이트 전극(12a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다.
이어서, 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 비정질실리콘을 증착하고 제 1 노광마스크를 사용하는 포토식각기술을 적용하여 섬(island) 모양의 반도체층(14)을 형성한다.
이 때, 상기 게이트 절연막(13) 및 반도체층(14)은 통상 플라즈마 강화형 화학 증기 증착(PECVD: plasma enhanced chemical vapor deposition) 방법으로 증착한다.
계속해서, 상기 반도체층(14)을 포함한 전면에 저저항 금속 물질을 증착하고 제 3 노광마스크를 사용하는 포토식각기술을 적용하여 데이터 배선(15) 및 소스/드레인 전극(15a, 15b)을 형성한다.
상기 데이터 배선은 상기 게이트 배선과 교차하여 단위 화소영역을 정의하고, 소스/드레인 전극(15a, 15b)은 상기 반도체층(14)의 가장자리에 각각 오버랩된다. 상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a, 15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이루며, 상기 박막트랜지스터는 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성한다.
다음, 상기 데이터 배선(15)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기절연물질을 증착하거나 또는 BCB, 아크릴계 수지 등의 유기절연물질을 도포하여 보호막(16)을 형성한다.
이어서, 그 위에 감광 특성을 가진 포토레지스트(19)를 도포하고 가경화한 후, 상기 포토레지스트 상부에 특정 패턴이 형성된 제 4 노광마스크(20)를 위치시켜 UV 등의 광을 선택적으로 조사함으로써 상기 포토레지스트를 노광시킨다.
다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트(19)를 패터닝하고 완전경화한 후, 패터닝된 포토레지스트 사이로 노출된 부분의 보호막(16)을 제거하여 드레인 전극(15b)이 드러나는 콘택홀(20)을 형성한다.
이와같이, 노광장비를 이용한 포토식각기술로 콘택홀(20)을 형성한 후에는, 스트리퍼를 사용하여 상기 포토레지스트(19)를 스트립한다.
계속해서, 도 1c에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 포토식각기술을 이용하여 패터닝함으로써, 콘택홀(20)을 통해 상기 드레인 전극(15b)에 전기적으로 연결되는 화소전극(17)을 형성한다. 이 때, 상기 화소전극(17)을 상기 스토리지 하부전극(32)에 오버랩되도록 형성하여 스토리지 커패시터를 구성하도록 한다.
이로써, TFT 어레이 기판을 완성한다.
전술한 바와 같이, 상기와 같은 종래 기술에 의한 TFT 어레이 기판의 제조방법은 다음과 같은 문제점이 있었다.
즉, 종래 기술에 의한 TFT 어레이 기판의 보호막의 콘택홀을 형성하기 위해 서는 포토레지스트의 도포, 가경화, 노광, 현상, 완전경화, 스트립 공정을 수행하여야 하는데, 공정이 복잡하여 공정 불량이 발생할 염려가 많고 시간도 많이 소비되며 공정비용 및 재료비용도 상승하게 되므로 공정효율이 크게 떨어진다.
또한, 보호막으로 무기절연물질 또는 유기절연물질 중 어느 것을 사용하여도 무방하다고 하였으나, 보호막을 무기절연물질로 형성하는 경우, 소자의 개구율을 떨어뜨리는 원인이 된다.
구체적으로, 보호막을 유전율 6~8의 무기절연물질로 형성하는 경우, 유전율이 높아 데이터 배선과 화소전극 사이에 기생 커패시턴스(Cdp)가 발생한다는 단점이 있다. 이때, 화소전극과 데이터 배선 사이에 형성되는 기생 커패시턴스(Cdp)는 데이터 전압 레벨이 감소되는 소스 딜레이(source delay)를 발생시키며, 소스 딜레이에 따른 휘도 변화가 발생하는 수직 크로스 토크 현상을 발생시켜 화상품질을 떨어뜨리는 원인이 되고 있다.
따라서, 기생 커패시턴스(Cdp)를 발생시키지 않기 위해서, 데이터 배선과 화소전극이 오버랩되지 않도록 일정 간격 이상 이격되도록 형성하는데, 결국, 화소전극의 면적이 작아져 소자의 개구율이 저하되는 또다른 문제점이 발생하게 된다.
따라서, 화소전극을 최대 면적으로 형성하여 소자의 개구율을 향상시키기 위해서는 화소전극을 데이터 배선에 오버랩되도록 형성할 수 있는 정도에 이르러야 하며, 이를 위해서는 결국 보호막의 유전율 값이 작아져야 한다. 이에 따라서, 유전율 3~4의 유기절연물질로 보호막을 형성하는 기술이 제안되었다.
이와같이, 유기절연물질로 보호막을 형성하는 경우, 무기 보호막과 달리, PECVD 방법이 아닌 스핀 코팅, 슬릿 코팅 등의 코팅방법에 의해 형성되므로 제조공정이 보다 용이해지며 장비 비용면에서도 이익이 되고, 기생 커패시턴스(C에) 발생억제에도 효과가 있으나, 보호막의 두께가 두꺼워져 경량화에 한계가 있다.
일예로, 유전율이 6∼8 정도의 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질로 보호막을 형성하는 경우 1500∼5000??의 두께로 형성하는 반면, 유전율이 3∼4 정도의 BCB(Benzocyclobutene), 아크릴계 물질 등의 유기절연물질로 보호막을 형성하는 경우 3㎛ 정도 두께로 형성한다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 얇은 두께로 형성이 가능하며 유전율이 높은 절연물질을 사용하여 보호막을 형성하되 포토레지스트를 사용하지 않고 보호막 물질을 직접 노광하여 보호막을 패터닝함으로써 공정을 간소화하고자 하는 TFT 어레이 기판의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 TFT 어레이 기판의 제조방법은 기판 상에 게이트 전극 및 게이트 배선을 형성하는 단계와, 상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층을 형성하는 단계와, 상기 반도체층 양측에 소스/드레인 전극을 각각 형성하고 이와동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 감광성기 X를 포함하는 실리콘 알콕사이드와 감광성기 Y를 포함하는 금속 알콕사이드의 졸 화합물로 보호막을 형성하는 단계와, 상기 보호막을 노 광하고 현상하여 상기 드레인 전극이 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 이때, 상기 X 또는 Y는 이중결합 또는 삼중결합을 가진 기능기, 아크릴레이트 기(acrylate group), 에폭시 기(epoxy group), 또는 옥세탄 기(oxetane group)로 구성되는 그룹 중에서 적어도 어느 하나를 선택한다.
그리고, 상기 금속 알콕사이드의 금속은 티타늄(Ti), 지르코늄(Zr), 이트륨(Y), 알루미늄(Al), 하프늄(Hf), 칼슘(Ca) 또는 마그네슘(Mg) 중 적어도 어느 하나를 사용하며, 상기 실리콘 알콕사이드와 금속 알콕사이드의 함량비에 따라 상기 복합재료의 유전율, 투과도 또는 열적 안정성을 조절할 수 있다.
한편, 또다른 목적을 달성하기 위한 본 발명에 의한 TFT 어레이 기판의 제조방법은 기판 상에 게이트 전극 및 게이트 배선을 형성하는 단계와, 상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층을 형성하는 단계와, 상기 반도체층 양측에 소스/드레인 전극을 각각 형성하고 이와 동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 감광성기 X 또는 Y를 가지는 고분자 기질에 나노 입자가 분산된 구조를 가지는 보호막을 형성하는 단계와, 상기 보호막을 노광하고 현상하여 상기 드레인 전극이 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하다. 이때, 상기 X 또는 Y는, 전술한 바와 같이, 이중결합 또는 삼중결합을 가진 기능기, 아크릴레이트 기(acrylate group), 에폭시 기(epoxy group), 또는 옥세 탄 기(oxetane group)로 구성되는 그룹 중에서 적어도 어느 하나를 선택한다.
그리고, 고분자 기질은 폴리실록산(Polysiloxane)계, 폴리실란(Polysilane)계의 무기 고분자, 폴리아크릴레이트(Polyacrylate)계, 폴리이미드(Polyimide)계, 폴리비닐(Polyvinyl)계의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 사용하고, 상기 나노입자는 O2, AlO3, MgO 중 어느 하나를 사용하며, 상기 고분자 기질에 분산되는 상기 나노입자의 함량 또는 종류에 따라서 보호막의 유전율, 투과도, 열적 안정성을 조절할 수 있다.
이와같이, 본 발명에 의한 보호막은, 전자의 방법에서와 같이, 실리콘 알콕사이드와 금속 알콕사이드의 결합에 의한 케미컬 네트워크 구조를 가지는 물질을 사용하거나 또는, 후자의 방법에서와 같이, 고분자 기질에 나노입자가 분산되어 있는 구조의 물질을 사용할 수 있다.
이러한 물질로 형성되는 보호막은 노광에 의해 상기 감광성기 X, Y가 광가교 결합하는데, 현상공정에 의한 패터닝시 상기에서와 같이, 광가교 결합된 부분이 제거된다. 따라서, 본 발명에 의한 보호막은 막질 역할과 PR의 역할을 동시에 수행하게 되며, 보호막을 패터닝하기 위해서 별도로 포토레지스트를 형성하지 않아도 되므로 포토레지스트의 도포, 가경화, 노광, 현상, 완전경화, 스트립 공정을 생략할 수 있다.
그리고, 상기 보호막용 물질은 프린팅 방법, 코팅법 또는 도포법 중 어느 하 나의 방법으로 형성할 수 있다.
이하, 도면을 참조하여 본 발명에 따른 TFT 어레이 기판의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 의한 TFT 어레이 기판의 공정단면도이고, 도 3은 본 발명의 제 1 실시예에 의한 보호막 물질을 나타낸 도면이고, 도 4는 본 발명의 제 2 실시예에 의한 보호막 물질을 나타낸 도면이다.
먼저, 도 2a에 도시된 바와 같이, 기판(111) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 게이트 배선(도시하지 않음), 상기 게이트 배선으로부터 분기되는 게이트 전극(112a) 및 상기 게이트 배선과 평행하는 스토리지 전극(132)을 형성한다.
이후, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기절연물질을 PECVD 방법으로 증착하여 게이트 절연막(113)을 형성한다.
이어서, 상기 게이트 절연막(113) 위에 비정질 실리콘(amorphous silicon, a-Si) 및 n형 불순물로 도핑된 비정질 실리콘(n+a-Si)을 차례대로 증착하고 포토식각기술로 패터닝하여 반도체층(114) 및 오믹콘택층(도시하지 않음)을 형성한다.
그리고, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄 탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 반도체층 양측에 소스/드레인 전극(115a,115b)을 각각 형성하고 이와 동시에, 상기 소스전극과 일체형으로 연결되는 데이터 배선(115)을 형성한다.
이때, 상기 게이트 배선 및 데이터 배선은 수직교차하여 단위 화소를 정의하고, 게이트전극(112a), 게이트 절연막(113), 반도체층(114), 오믹콘택층 및 소스/드레인 전극(115a, 115b)으로 이루어진 박막트랜지스터(TFT)는 상기 두 배선이 교차하는 지점 부위에 위치한다. 이때, 박막트랜지스터는 게이트 전극이 소스/드레인 전극 상부에 위치하는 탑-게이트 형 박막트랜지스터이어도 무방하고 유기 박막트랜지스터이어도 무방하다.
계속하여, 상기 박막트랜지스터를 포함한 전면에 보호막(116)을 형성한다. 본 발명에 의한 보호막은, 전술한 바와 같이, 실리콘 알콕사이드와 금속 알콕사이드의 결합에 의한 케미컬 네트워크 구조를 가지는 물질을 사용하거나 또는 고분자 기질에 나노입자가 분산되어 있는 구조의 물질을 사용할 수 있다. 이러한 물질로 형성되는 보호막은 막질 역할과 PR의 역할을 동시에 수행하게 된다.
구체적으로, 실리콘 알콕사이드와 금속 알콕사이드의 결합에 의한 케미컬 네트워크 구조를 가지는 물질로 보호막을 형성할 수 있는데, 먼저, 상기 소스/드레인 전극을 포함한 전면에, 감광성기 X를 포함하는 금속 알콕사이드와 감광성기 Y를 포함하는 실리콘 알콕사이드의 졸 화합물을 프린팅 방법, 코팅법 또는 도포법 중 어느 하나의 방법으로 형성하고 상기 졸 화합물의 용매를 휘발시키기 위한 다소 높은 온도에서 가경화공정을 수행하여 보호막(116)을 형성한다.
이때, 상기 졸 화합물은, 도 3에 도시된 바와 같이, 감광성기 X를 포함하는 금속 알콕사이드와 감광성기 Y를 포함하는 실리콘 알콕사이드에 물(H2O) 또는 알코올을 첨가하여 반응을 일으켜 형성하는데, 서로 결합하여 케미컬 네트워크 구조로 형성함을 확인할 수 있다. 따라서, 열적 안정성 면에서 우수한 특성을 가지게 된다. 이때, 물 또는 알코올은 촉매역할을 함과 동시에 용매역할을 동시에 수행한다.
여기서, 상기 감광성기 X 또는 Y는 하기와 같은 이중결합 또는 삼중결합을 가진 기능기, 아크릴레이트 기(acrylate group), 에폭시 기(epoxy group), 또는 옥세탄 기(oxetane group)로 구성되는 그룹 중에서 적어도 어느 하나를 선택한다.
Figure 112006047416945-PAT00001
그리고, 상기 금속 알콕사이드의 금속은 티타늄(Ti), 지르코늄(Zr), 이트륨(Y), 알루미늄(Al), 하프늄(Hf), 칼슘(Ca) 또는 마그네슘(Mg) 중 적어도 어느 하나를 선택하여 사용할 수 있으며, 금속 알콕사이드와 실리콘 알콕사이드의 R은 알킬기(CHC3??, C2H5??, C3H7??, ..., CnH2n+1??) 또는 페닐기 등이 될 수 있다.
또한, 상기 실리콘 알콕사이드와 금속 알콕사이드의 함량비에 따라 상기 복합재료의 유전율, 투과도 또는 열적 안정성이 달라지는데, 보호막은 고개구율 구조를 위해서 유전율이 낮은 물질로 형성하는 것이 바람직하므로 함량비를 적절히 조 절하여 유전율이 낮아지도록 한다.
한편, 고분자 기질에 나노입자가 분산되어 있는 구조의 물질로 보호막을 형성할 수도 있는데, 이경우에도 상기 물질을 프린팅 방법, 코팅법 또는 도포법 중 어느 하나의 방법으로 형성한 후 물질내의 용매를 휘발시키기 위한 다소 높은 온도에서 가경화공정을 수행하여 보호막(116)을 형성한다.
여기서, 고분자 기질에 나노입자 분산되어 있는 구조의 물질은, 도 4에 도시된 바와 같이, 감광성기 X 또는 Y를 가지는 고분자 기질(200)에 나노 입자(201)가 분산되어 있는 물질로서, 상기 고분자 기질은 폴리실록산(Polysiloxane)계, 폴리실란(Polysilane)계의 무기 고분자, 폴리아크릴레이트(Polyacrylate)계, 폴리이미드(Polyimide)계, 폴리비닐(Polyvinyl)계의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 사용할 수 있으며, 상기 감광성기 X 또는 Y는 하기와 같은 이중결합 또는 삼중결합을 가진 기능기, 아크릴레이트 기(acrylate group), 에폭시 기(epoxy group), 또는 옥세탄 기(oxetane group)로 구성되는 그룹 중에서 적어도 어느 하나를 선택할 수 있다.
Figure 112006047416945-PAT00002
그리고, 고분자 기질에 분산되어 있는 나노입자의 함량 또는 종류에 따라서 보호막의 유전율, 투과도, 열적 안정성이 달라지므로 나노입자는 O2, AlO3, MgO 중 어느 하나를 사용한다.
상기와 같은 물질로 보호막을 가경화한 이후에는, 가경화된 보호막 상부에 소정이 패턴이 형성된 노광마스크(120)를 씌우고, UV 또는 x-선 파장에 노출시켜 노광시킨다. 이때, 노광에 의해 상기 감광성기 X, Y가 광가교 결합을 하게 된다. 이와같이, 본 발명에 의한 보호막용 물질은 직접 노광되는 것을 특징으로 하는바, 보호막용 물질에 벤조테논계, 아세토페논계의 라디칼 광개시제나 또는 아릴다이아조디윰, 다이아릴요오드니윰, 트라이아릴설포니윰의 양이온 광개시제를 더 첨가해준다.
계속해서, 상기 보호막에 대해 KOH, NaOH와 염기성 현상액을 사용하여 현상공정을 수행하는데, 노광되지 않은 부분은 그대로 남아 있게 되고 노광되어 광가교된 부분은 현상액에 씻겨져 제거된다. 상기 현상(develop)공정은 딥핑(dipping), 퍼들(puddle), 샤워 스프레이(shower spray) 방법 중 어느 하나의 방법으로 할 수 있다.
이처럼, 도 2b에 도시된 바와 같이, 노광된 부분을 제거하여 드레인 전극(115b)이 외부로 노출되는 콘택홀(120)을 형성한다. 콘택홀을 형성한 후, 가경화공정보다 높은 온도에서 완전경화공정을 수행한다.
즉, 보호막 상에 포토레지스트를 별도로 형성하지 않고 상기 보호막을 직접 노광하고 현상하여 보호막에 콘택홀을 형성하는 것을 특징으로 하는바, 별도로 포토레지스트를 형성할 필요도 없어지고, 포토레지스트의 도포, 가경화, 노광, 현상, 완전경화, 스트립 공정을 생략할 수 있게 된다.
마지막으로, 도 2c에 도시된 바와 같이, 상기 콘택홀(120)을 포함한 보호막(116) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)의 투명도전물질을 증착하고 패터닝하여 상기 드레인 전극(115b)에 콘택되는 화소전극(117)을 형성한다. 이때, 상기 화소전극이 스토리지 전극(132)을 오버랩하도록 형성하여 스토리지 커패시턴스를 구성할 수 있다.
상기와 같이 형성된 TFT 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 TFT 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성되어 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판의 제조방법은 다음과 같은 효과가 있다.
첫째, 본 발명에 의한 보호막은 막질 역할과 PR의 역할을 동시에 수행할 수 있으므로, 보호막을 패터닝하기 위해서 별도로 포토레지스트를 형성하지 않아도 된다. 결국, 포토레지스트의 도포, 가경화, 노광, 현상, 완전경화, 스트립 공정을 생략할 수 있게 되어 공정이 보다 간소화되고 공정비용 및 재료비용도 절감된다.
둘째, 보호막의 감광성기 X, Y는 반응성을 가지므로 분자내 가교결합(crosslinking)을 유도함으로써 물질의 내열성 향상이 가능해진다.
셋째, 실리콘 알콕사이드와 금속 알콕사이드의 함량비에 따라서, 유무기 복합재료의 절연성, 코팅성, 내열성, 경도, 및 투과도를 용이하게 조절할 수 있으므로, 액정표시소자의 보호막으로 사용하기에 적합하다.
넷째, 본 발명에 의한 보호막은 프린팅 방법, 코팅법 또는 도포법 중 어느 하나의 방법으로 형성할 수 있으므로, PECVE 증착공정에 비해서 그 공정이 용이해지고 공정장비 관리도 쉬워진다.

Claims (17)

  1. 기판 상에 게이트 전극 및 게이트 배선을 형성하는 단계와,
    상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층을 형성하는 단계와,
    상기 반도체층 양측에 소스/드레인 전극을 각각 형성하고 이와동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 형성하는 단계와,
    상기 소스/드레인 전극을 포함한 전면에 감광성기 X를 포함하는 실리콘 알콕사이드와 감광성기 Y를 포함하는 금속 알콕사이드의 졸 화합물로 보호막을 형성하는 단계와,
    상기 보호막을 노광하고 현상하여 상기 드레인 전극이 노출되는 콘택홀을 형성하는 단계와,
    상기 콘택홀을 통해 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
    (이때, 상기 X 또는 Y는 하기와 같은 이중결합 또는 삼중결합을 가진 기능기, 아크릴레이트 기(acrylate group), 에폭시 기(epoxy group), 또는 옥세탄 기(oxetane group)로 구성되는 그룹 중에서 적어도 어느 하나를 선택한다.
    Figure 112006047416945-PAT00003
    )
  2. 제 1 항에 있어서,
    상기 금속 알콕사이드의 금속은 티타늄(Ti), 지르코늄(Zr), 이트륨(Y), 알루미늄(Al), 하프늄(Hf), 칼슘(Ca) 또는 마그네슘(Mg) 중 적어도 어느 하나인 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 겔 화합물은 노광에 의해 상기 감광성기 X, Y가 광가교 결합하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 졸-화합물은 광가교 결합된 부분이 제거되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 보호막의 현상시, 염기성 현상액을 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 실리콘 알콕사이드와 금속 알콕사이드의 함량비에 따라 상기 복합재료의 유전율, 투과도 또는 열적 안정성이 달라지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  7. 제 1항에 있어서,
    상기 졸 화합물을 프린팅 방법, 코팅법 또는 도포법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  8. 제 1 항에 있어서,
    상기 겔 화합물에 벤조테논계, 아세토페논계의 라디칼 광개시제나 또는 아릴다이아조디윰, 다이아릴요오드니윰, 트라이아릴설포니윰의 양이온 광개시제를 더 첨가하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  9. 기판 상에 게이트 전극 및 게이트 배선을 형성하는 단계와,
    상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층을 형성하는 단계와,
    상기 반도체층 양측에 소스/드레인 전극을 각각 형성하고 이와 동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 형성하는 단계와,
    상기 소스/드레인 전극을 포함한 전면에 감광성기 X 또는 Y를 가지는 고분자 기질에 나노 입자가 분산된 구조를 가지는 보호막을 형성하는 단계와,
    상기 보호막을 노광하고 현상하여 상기 드레인 전극이 노출되는 콘택홀을 형성하는 단계와,
    상기 콘택홀을 통해 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
    (이때, 상기 X 또는 Y는 하기와 같은 이중결합 또는 삼중결합을 가진 기능기, 아크릴레이트 기(acrylate group), 에폭시 기(epoxy group), 또는 옥세탄 기(oxetane group)로 구성되는 그룹 중에서 적어도 어느 하나를 선택한다.
    Figure 112006047416945-PAT00004
    )
  10. 제 9 항에 있어서,
    상기 나노입자는 O2, AlO3, MgO 중 어느 하나를 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  11. 제 9 항에 있어서,
    상기 고분자 기질은 폴리실록산(Polysiloxane)계, 폴리실란(Polysilane)계의 무기 고분자, 폴리아크릴레이트(Polyacrylate)계, 폴리이미드(Polyimide)계, 폴리비닐(Polyvinyl)계의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  12. 제 9 항에 있어서,
    상기 보호막은 노광에 의해 상기 감광성기 X, Y가 광가교 결합하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 보호막은 광가교 결합된 부분이 제거되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  14. 제 9 항에 있어서,
    상기 보호막의 현상시, 염기성 현상액을 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  15. 제 9 항에 있어서,
    상기 나노입자의 함량 또는 종류에 따라서 보호막의 유전율, 투과도, 열적 안정성이 달라지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  16. 제 9 항에 있어서,
    상기 보호막은 프린팅 방법, 코팅법 또는 도포법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  17. 제 9 항에 있어서,
    상기 겔 화합물에 벤조테논계, 아세토페논계의 라디칼 광개시제나 또는 아릴다이아조디윰, 다이아릴요오드니윰, 트라이아릴설포니윰의 양이온 광개시제를 더 첨가하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
KR1020060061430A 2006-06-30 2006-06-30 Ｔｆｔ 어레이 기판의 제조방법 KR101255512B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060061430A KR101255512B1 (ko) 2006-06-30 2006-06-30 Ｔｆｔ 어레이 기판의 제조방법
GB0623876A GB2439599B (en) 2006-06-30 2006-11-29 Thin film transistor array substrate and method fabricating the same
CN2006101667978A CN101097924B (zh) 2006-06-30 2006-11-30 薄膜晶体管阵列基板及其制造方法
JP2006338218A JP4772653B2 (ja) 2006-06-30 2006-12-15 Ｔｆｔアレイ基板及びその製造方法
US11/646,718 US7977676B2 (en) 2006-06-30 2006-12-27 Thin film transistor array substrate with organic sol compound passivation layer
US13/155,972 US8551825B2 (en) 2006-06-30 2011-06-08 Method for fabricating a thin film transistor with an organic passivation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061430A KR101255512B1 (ko) 2006-06-30 2006-06-30 Ｔｆｔ 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20080002543A true KR20080002543A (ko) 2008-01-04
KR101255512B1 KR101255512B1 (ko) 2013-04-16

Family

ID=37671557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061430A KR101255512B1 (ko) 2006-06-30 2006-06-30 Ｔｆｔ 어레이 기판의 제조방법

Country Status (5)

Country Link
US (2) US7977676B2 (ko)
JP (1) JP4772653B2 (ko)
KR (1) KR101255512B1 (ko)
CN (1) CN101097924B (ko)
GB (1) GB2439599B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102456573A (zh) * 2010-10-22 2012-05-16 元太科技工业股份有限公司 薄膜晶体管的制造方法
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9023683B2 (en) * 2013-05-13 2015-05-05 Sharp Laboratories Of America, Inc. Organic semiconductor transistor with epoxy-based organic resin planarization layer
JP6642657B2 (ja) * 2013-10-30 2020-02-12 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US20160276374A1 (en) * 2013-10-31 2016-09-22 Sakai Display Products Corporation Active Matrix Substrate, Display Apparatus and Manufacturing Method for Active Matrix Substrate
JP6238844B2 (ja) * 2014-06-17 2017-11-29 オリンパス株式会社 手術用マニピュレータ操作装置および手術用マニピュレータシステム
KR102377173B1 (ko) * 2015-08-25 2022-03-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP6269768B2 (ja) * 2016-09-29 2018-01-31 株式会社リコー 絶縁膜形成用塗布液
TWI600168B (zh) 2016-11-02 2017-09-21 律勝科技股份有限公司 薄膜電晶體的積層體結構
KR20220065135A (ko) 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640093A (en) * 1969-03-10 1972-02-08 Owens Illinois Inc Process of converting metalorganic compounds and high purity products obtained therefrom
JP3541026B2 (ja) 1995-08-11 2004-07-07 シャープ株式会社 液晶表示装置、およびアクティブマトリクス基板
JP2000241831A (ja) * 1999-02-18 2000-09-08 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP3488681B2 (ja) * 1999-10-26 2004-01-19 シャープ株式会社 液晶表示装置
DE60142844D1 (de) * 2000-10-31 2010-09-30 Intel Corp Positive lichtempfindliche harzzusammensetzung, prozess zu ihrer herstellung und halbleiterbauelemente
JP2002311591A (ja) * 2001-04-18 2002-10-23 Clariant (Japan) Kk 層間絶縁膜の形成に用いられる感光性組成物
US20050247472A1 (en) * 2002-01-22 2005-11-10 Helfer Jeffrey L Magnetically shielded conductor
JP2003218361A (ja) 2002-01-28 2003-07-31 Konica Corp 有機トランジスタ素子、アクティブ駆動素子及びそれを用いる表示媒体
KR20040107470A (ko) * 2002-02-25 2004-12-20 젠텍스 코오포레이숀 다기능 보호 섬유 및 그 이용 방법
JP4479381B2 (ja) * 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
US7170093B2 (en) 2004-11-05 2007-01-30 Xerox Corporation Dielectric materials for electronic devices
KR101209049B1 (ko) * 2004-12-24 2012-12-07 스미또모 가가꾸 가부시끼가이샤 감광성 수지 및 상기 감광성 수지로 이루어진 패턴을 포함하는 박막 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR101255512B1 (ko) 2013-04-16
GB0623876D0 (en) 2007-01-10
CN101097924B (zh) 2011-10-26
JP2008016802A (ja) 2008-01-24
JP4772653B2 (ja) 2011-09-14
CN101097924A (zh) 2008-01-02
GB2439599B (en) 2008-11-05
US20080001152A1 (en) 2008-01-03
US20110237010A1 (en) 2011-09-29
GB2439599A (en) 2008-01-02
US8551825B2 (en) 2013-10-08
US7977676B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
KR101255512B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR101287211B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
CN102656698B (zh) 有源矩阵基板及其制造方法
US20060285050A1 (en) Thin film transistor of fringe field switching type and fabricating method thereof
US20110177639A1 (en) Method for manufacturing a thin film transistor array panel
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
KR20070052979A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
US8703394B2 (en) Method for forming thin film pattern and flat display device having the same
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101627518B1 (ko) 횡전계 방식 액정표시장치 및 그 제조 방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
WO2012042824A1 (ja) 薄膜トランジスタ基板及びその製造方法、表示装置
KR20020054848A (ko) 액정표시장치의 제조방법
KR101030524B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR101817222B1 (ko) 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법
KR101057235B1 (ko) 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법
KR101030532B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR20150018231A (ko) 박막 트랜지스터 어레이 기판 및 액정 표시 장치의 제조 방법
CN102067199A (zh) 显示面板用的基板、显示面板、显示面板用的基板的制造方法以及显示面板的制造方法
KR20070056556A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee