KR101817222B1 - 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101817222B1
KR101817222B1 KR1020110049120A KR20110049120A KR101817222B1 KR 101817222 B1 KR101817222 B1 KR 101817222B1 KR 1020110049120 A KR1020110049120 A KR 1020110049120A KR 20110049120 A KR20110049120 A KR 20110049120A KR 101817222 B1 KR101817222 B1 KR 101817222B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
layer
wiring
contact hole
Prior art date
Application number
KR1020110049120A
Other languages
English (en)
Other versions
KR20120130984A (ko
Inventor
최승규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110049120A priority Critical patent/KR101817222B1/ko
Publication of KR20120130984A publication Critical patent/KR20120130984A/ko
Application granted granted Critical
Publication of KR101817222B1 publication Critical patent/KR101817222B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판과; 상기 기판 상에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 동일한 층에 동일한 물질로 형성된 공통배선과; 상기 게이트 배선에서 분기하여 형성된 게이트 전극과, 상기 게이트 전극에서 연장하는 게이트 연장부와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층과, 상기 반도체층 위로 서로 이격하며 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극과 드레인 전극 및 상기 데이터 배선 상부에 형성되고 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 보호층과; 상기 화소영역 별로 상기 보호층 상부에 형성되고, 상기 드레인 전극과 연결되는 화소전극과, 상기 화소전극과 교대하며 상기 공통배선과 연결된 공통전극과, 상기 화소전극 및 공통전극과 이격하며 상기 게이트 연장부와 연결되며 상기 반도체층과 중첩하는 보조패턴을 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.

Description

가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법 {Array substrate for liquid crystal display device including insulating layer formed by using soluble material and method of fabricating the same}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 더욱 상세하게는 산화 실리콘(SiO2)을 포함하는 가용성 물질(soluble material)을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 평판표시장치(flat panel display: FPD)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다.
액정표시장치는, 게이트 배선, 데이터 배선, 박막트랜지스터(thin film transistor: TFT), 화소전극 등이 형성된 어레이 기판과, 블랙매트릭스, 컬러필터층, 공통전극 등이 형성된 컬러필터 기판과, 어레이 기판 및 컬러필터 기판 사이에 형성된 액정층으로 이루어지는데, 이를 도면을 참조하여 설명한다.
도 1은 종래의 액정표시장치용 어레이 기판의 단면도이다.
도 1에 도시한 바와 같이, 기판(10) 상부에는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 연장되는 게이트 전극(14)과, 상기 게이트 배선(미도시)의 단부에 연결되는 게이트 패드전극(16)과, 상기 게이트 배선(미도시)과 평행하게 이격되며 공통배선(18)이 형성되고 있다.
그리고, 상기 게이트 배선(미도시), 게이트 전극(14), 게이트 패드전극(16) 및 공통배선(18) 상부에는 게이트 절연막(22)이 형성되는데, 게이트 절연막(22)은 무기 절연물질로 이루어진다.
게이트 전극(14)에 대응되는 게이트 절연막(22) 상부에는 반도체층(24)이 형성되고, 반도체층(24) 상부에는 서로 이격하는 소스 전극(26) 및 드레인 전극(28)이 형성되고 있다.
또한, 상기 게이트 절연막(22) 상부에는 상기 소스 전극(26)에 연결되고 상기 게이트 배선(12)과 교차하는 데이터 배선(30)과, 상기 데이터 배선(30)의 단부에 연결되는 데이터 패드전극(32)이 형성되고 있다.
여기서, 각 화소영역 내에 순차 적층된 상기 게이트 전극(14), 게이트 절연막(22), 반도체층(24), 서로 이격하는 소스 전극(26) 및 드레인 전극(28)은 박막트랜지스터(Tr)를 이룬다.
상기 소스 전극(26) 및 드레인 전극(28)과, 데이터 배선(30) 및 데이터 패드(32) 상부에는 보호층(34)이 형성되는데, 상기 보호층(34)은 상기 드레인 전극(28)을 노출하는 드레인 콘택홀(36)과, 상기 게이트 패드전극(16)을 노출시키는 게이트 패드 콘택홀(38)과, 상기 데이터 패드전극(32)을 노출시키는 데이터 패드 콘택홀(40)을 포함하고 있다.
여기서, 상기 게이트 패드 콘택홀(38)은 상기 보호층(34) 및 게이트 절연막(22)을 통하여 형성되고 있으며, 상기 보호층(34)은 질화 실리콘(SiNx)과 같은 무기절연물질로 이루어지고 있다.
상기 보호층(34) 상부에는 상기 드레인 콘택홀(36)을 통하여 상기 드레인 전극(28)에 연결되는 화소전극(42)과, 상기 화소전극(42)으로부터 평행하게 이격되는 공통전극(44)과, 상기 게이트 패드 콘택홀(38)을 통하여 상기 게이트 패드전극(16)에 연결되는 게이트 패드 단자(46)와, 상기 데이터 패드 콘택홀(40)을 통하여 상기 데이터 패드전극(32)에 연결되는 데이터 패드 단자(48)가 형성된다.
또한 상기 화소전극(42)의 일부는 보호층(34)을 사이에 두고 공통배선(18)과 중첩되며, 서로 중첩하는 공통배선(18) 및 화소전극(42)과 그 사이에 개재된 보호층(34)은 스토리지 커패시터(StgC)를 구성한다.
이러한 액정표시장치용 어레이 기판은, 박막 증착, 포토레지스트(photoresist) 도포, 노광, 현상, 식각 및 포토레지스트 제거 등의 단계를 포함하는 노광식각공정(photolithographic process)을 반복하여 패턴을 형성하는데, 노광 시 사용되는 마스크(mask)를 기준으로 노광 식각 공정을 구분하기도 한다.
예를 들어, 액정표시장치용 어레이 기판은, 기판(10) 상부에 상기 게이트 배선(12), 게이트 전극(14), 게이트 패드전극(16) 및 공통배선(18)을 형성하는 제 1 마스크공정, 상기 반도체층(24), 소스 전극(26), 드레인 전극(28), 데이터 배선(30) 및 데이터 패드전극(32)을 형성하는 제 2 마스크공정, 상기 드레인 콘택홀(36), 게이트 패드 콘택홀(38) 및 데이터 패드 콘택홀(40)을 형성하는 제 3 마스크공정, 화소전극(42) 및 공통전극(44)을 형성하는 제 4 마스크공정을 통하여 형성할 수 있다.
특히, 상기 보호층(34)은 무기 절연물질층 증착, 무기 절연물질층 상부에 포토레지스트(photoresist)층 도포(coating), 마스크를 통한 포토레지스트층 노광(exposure), 노광된 포토레지스트층 현상(develop), 현상된 포토레지스트층을 이용한 무기 절연물질층 식각(etching), 포토레지스트층 제거(strip)의 6단계를 거쳐 형성된다.
이와 같이, 무기 절연물질로 이루어지는 상기 보호층(34)은 복잡한 단계를 거쳐서 형성되며, 특히 무기 절연물질층 증착에 이용되는 화학기상증착(chemical vapor deposition: CVD)장치는 진공상태를 확보하기 위하여 많은 공정시간을 필요로 하며, 유지보수비가 많이 든다는 문제가 있으며, 이러한 요소는 액정표시장치용 어레이 기판의 제조비용 증가의 원인이 된다.
그리고, 화학기상증착장치를 이용한 무기 절연물질층의 증착은 느린 증착속도로 이루어지므로, 상기 보호층(34) 형성을 위한 공정시간이 더 증가하는 문제가 있다.
또한, 무기절연물질은 평탄화 특성이 좋지 않아서 상기 반도체층(24), 소스 전극(26), 드레인 전극(28), 데이터 배선(30) 및 데이터 패드(32)의 단차부에 대응하는 보호층(34)에 결함이 발생하는 문제가 있다.
그리고, 상기 보호층(34)의 하부에는 게이트 배선(12) 및 데이터 배선(30)이 형성되고, 상기 보호층(34) 상부에는 화소전극(42) 및 공통전극(44)이 형성되며, 액정표시장치용 어레이 기판에서는 게이트 배선(12) 및 데이터 배선(30)이 보호층(34)을 사이에 두고 화소전극(42) 및 공통전극(44)과 중첩되어 기생용량(parasitic capacitance)으로 작용할 수 있다.
그런데, 상기 보호층(34)을 구성하는 질화 실리콘(SiNx)의 유전상수는 약 7.5로 비교적 높은 값이므로, 두 전극 사이의 유전체의 유전율에 비례하는 기생용량도 비교적 큰 값이 된다. 그러므로, 시상수(RC)가 증가하여 게이트 배선(12) 및 데이터 배선(30)을 통하여 각각 공급되는 게이트 신호 및 데이터 신호 전달을 지연(delay)시키고 충전특성을 저하시키는 문제가 있다.
이러한 게이트 신호 및 데이터 신호 전달 지연 및 충전특성 저하는 액정표시장치의 화질을 저하시키는 요인으로 작용한다.
본 발명은, 제조공정이 단순화되고 제조비용 및 제조시간이 감소되며, 하부 패턴의 단차에 의한 보호층의 결함이 방지되고, 신호지연이 방지되고 충전특성이 개선된 액정표시장치용 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 가용성 보호층을 구비하면서도 박막트랜지스터의 오프 전류 상승을 억제함으로써 박막트랜지스터의 전기적 특성을 향상시키는 액정표시장치용 어레이 기판 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 동일한 층에 동일한 물질로 형성된 공통배선과; 상기 게이트 배선에서 분기하여 형성된 게이트 전극과, 상기 게이트 전극에서 연장하는 게이트 연장부와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층과, 상기 반도체층 위로 서로 이격하며 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극과 드레인 전극 및 상기 데이터 배선 상부에 형성되고 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 보호층과; 상기 화소영역 별로 상기 보호층 상부에 형성되고, 상기 드레인 전극과 연결되는 화소전극과, 상기 화소전극과 교대하며 상기 공통배선과 연결된 공통전극과, 상기 화소전극 및 공통전극과 이격하며 상기 게이트 연장부와 연결되며 상기 반도체층과 중첩하는 보조패턴을 포함한다.
상기 산화실리콘(SiO2)을 포함하는 상기 가용성 유무기 혼성 절연물질은 산화실리콘(SiO2) 기반의 가용성 절연물질, 가교제 및 광개시제를 포함한다.
또한, 상기 게이트 배선의 단부에 연결되는 게이트 패드전극과; 상기 데이터 배선의 단부에 연결되는 데이터 패드전극과; 상기 게이트 패드전극에 연결되는 게이트 패드 단자와; 상기 데이터 패드전극에 연결되는 데이터 패드 단자를 더 포함한다.
상기 보호층에는 상기 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀이 구비되며, 상기 보호층과 게이트 절연막에는 상기 게이트 연장부를 노출시키는 게이트 콘택홀과, 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과 상기 공통배선을 노출시키는 공통 콘택홀이 구비되며, 상기 화소전극은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며, 상기 보조패턴은 상기 게이트 콘택홀을 통해 상기 게이트 연장부와 접촉하며, 상기 게이트 패드 단자는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하며, 상기 데이터 패드 단자는 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상에 게이트 배선과 이와 나란한 공통배선을 형성하고, 상기 화소영역에 상기 게이트 배선에서 분기한 게이트 전극과 상기 게이트 전극에서 연장하는 게이트 연장부를 형성하는 단계와; 상기 게이트 배선과 공통배선과 게이트 전극 및 게이트 연장부 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 게이트 전극에 대응하여 반도체층과, 상기 반도체층 위로 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극과 드레인 전극 및 상기 데이터 배선 상부에 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 보호층을 형성하는 단계와; 상기 보호층 상부에, 상기 화소영역 별로 상기 드레인 전극과 연결되는 화소전극과, 상기 화소전극과 교대하며 상기 공통배선과 연결된 공통전극과, 상기 화소전극 및 공통전극과 이격하며 상기 게이트 연장부와 연결되며 상기 반도체층에 대응하여 보조패턴을 형성하는 단계를 포함한다.
상기 보호층을 형성하는 단계는, 상기 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질을 도포(coating)하여 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상부에 가용성 절연물질층을 형성하는 단계와; 노광 마스크를 통하여 상기 가용성 절연물질층을 노광(exposure)하는 단계와; 노광된 상기 가용성 절연물질층을 현상(develop)하는 단계와; 현상된 상기 가용성 절연물질층을 열처리(curing)하는 단계와; 열처리된 상기 가용성 절연물질층을 식각 마스크로 이용하여 상기 게이트 절연막을 식각하는 단계를 포함한다.
상기 보호층을 형성하는 단계는, 상기 가용성 절연물질층을 노광하는 단계 이전에 상기 가용성 절연물질층을 프리-베이킹(pre-baking) 하는 단계와; 상기 가용성 절연물질층을 현상하는 단계 이후에 상기 가용성 절연물질층을 하드-베이킹 하는 단계를 더 포함한다.
상기 게이트 배선 및 공통배선을 형성하는 단계는 상기 게이트 배선 단부와 연결된 게이트 패드전극을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선 단부와 연결된 데이터 패드전극을 형성하는 단계를 포함하며, 상기 보호층을 형성하는 단계는, 상기 게이트 패드전극을 노출시키는 게이트 패트 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하며, 상기 화소전극과 공통전극 및 보조패턴을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 패드 단자와, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 패드 단자를 형성하는 단계를 더 포함한다.
본 발명에 따른 액정표시장치용 어레이 기판 및 그 제조방법에서는, 산화 실리콘(SiO2)을 포함하는 가용성 혼성 물질(soluble hybrid material)을 이용하여 보호층을 형성함으로써, 제조공정을 단순화하고 제조비용 및 제조시간을 감소시키며, 하부 패턴의 단차에 의한 보호층의 결함을 방지하고, 신호지연이 방지하고 충전특성을 개선시키는 효과를 갖는다.
또한, 박막트랜지스터에 대응하여 보호층 상부에 게이트 콘택홀을 통해 게이트 배선과 연결되며 화소전극을 이루는 동일한 물질로 투명패턴을 구비함으로써 가용성 물질 적용 시 발생될 수 있는 박막트랜지스터의 오프 전류 상승을 억제하여 박막트랜지스터의 전기적 특성저하를 방지하는 효과를 갖는다.
도 1은 종래의 액정표시장치용 어레이 기판의 단면도.
도 2는 본 발명의 제1실시예에 따른 액정표시장치용 어레이 기판의 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 단계별 공정 평면도.
도 5a 내지 도 5g는 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 6은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 구비된 박막트랜지스터의 전압-전류 특성 커브와 비교예로서 보조패턴이 구비되지 않고 가용성 유무기 혼성 절연물질을 보호층을 구비한 액정표시장치용 어레이 기판의 전압-전류 특성 커브를 나타낸 그래프.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 평면도이고, 도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 단면도로서, 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성된 영역을 스위칭 영역(TrA)이라 정의한다.
도시한 바와 같이, 투명한 절연기판(110) 상에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어지며 일방향으로 연장하며 일정간격 이격하며 게이트 배선(112)과 공통배선(118)이 나란하게 형성되고 있다.
이때, 상기 게이트 배선(112)의 단부와 연결되는 게이트 패드전극(116)이 형성되고 있으며, 도면에 나타나지 않았지만 상기 공통배선(118)은 그 끝단이 보조공통배선(미도시)에 의해 모두 연결되며, 상기 보조공통배선(미도시)의 단부에는 공통 패드전극(미도시)이 형성되고 있다.
또한, 스위칭 영역(TrA)에는 상기 게이트 배선(112)에서 연장하며 게이트 전극(114)이 구비되고 있으며, 상기 게이트 전극(114)에서 분기하여 게이트 연장부(115)가 구비되고 있다.
그리고, 상기 게이트 배선(112)과 게이트 전극(114)과 게이트 연장부(115)와 게이트 패드전극(116)과 공통배선(118) 및 공통 패드전극(미도시) 상부에는 무기절연물질 예를들면 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)으로 이루어진 게이트 절연막(122)이 형성되고 있다.
또한, 상기 스위칭 영역(TrA)에 있어 상기 게이트 전극(114)에 대응되는 게이트 절연막(122) 상부에는 반도체층(124)이 형성되고 있으며, 상기 반도체층(124) 상부에는 서로 이격하는 소스 전극(126) 및 드레인 전극(128)이 형성되고 있다.
이때, 상기 반도체층(124)은 순수 비정질 실리콘으로 이루어진 액티브층(124a)과 이의 상부로 불순물 비정질 실리콘으로 이루어지며 서로 이격하는 오믹콘택층(124b)으로 이루어진다.
또한, 상기 게이트 절연막(122) 상부에는 상기 소스 전극(126)과 연결되고 상기 게이트 배선(112)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)이 형성되고 있으며, 상기 데이터 배선(130)의 단부와 연결되는 데이터 패드전극(132)이 형성되고 있다.
이때, 상기 데이터 배선(130) 및 데이터 패드전극(132) 하부에는 상기 반도체층(124)과 동일층, 동일물질로 이루어지는 제 1 및 제 2 반도체 패턴(125a, 125b)이 형성되고 있다. 이렇게 데이터 배선(130)과 데이터 패드전극(132) 하부에 제 1 및 제 2 반도체 패턴(125a, 125b)이 형성되는 것은 제조 공정에 기인한 것으로 반도체층(124)과 데이터 배선(130)을 서로 다른 마스크 공정을 진행하여 패터닝하는 제조 방식을 진행되는 경우 생략될 수도 있다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(114)과, 게이트 절연막(122)과, 반도체층(124)과, 서로 이격하는 소스 전극(126) 및 드레인 전극(128)은 박막트랜지스터(Tr)를 구성한다.
또한, 상기 소스 전극(126)과, 드레인 전극(128)과, 데이터 배선(130) 및 데이터 패드전극(132) 상부에는 보호층(134)이 형성되고 있는데, 상기 보호층(134)은 상기 드레인 전극(128)을 노출시키는 드레인 콘택홀(136)과, 상기 게이트 연장부(115)를 노출시키는 게이트 콘택홀(137)과, 게이트 패드전극(116)을 노출시키는 게이트 패드 콘택홀(138)과, 상기 데이터 패드전극(132)을 노출하는 데이터 패드 콘택홀(140)을 포함한다.
여기서, 상기 게이트 콘택홀(137) 및 게이트 패드 콘택홀(138)은 상기 보호층(134)과 더불어 그 하부에 구비된 상기 게이트 절연막(122)을 통하여 형성되고 있다.
이때, 상기 보호층(134)은 산화 실리콘(silicon dioxide: SiO2)을 포함하는 가용성 유무기 혼성 절연물질(soluble organic/inorganic hybrid insulating material)을 이용하여 형성되고 있는 것이 특징이다.
상기 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질은, 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA)와 같은 용제를 사용하는 산화실리콘(SiO2) 기반의 가용성 절연물질(SiO2 base soluble insulating material)에 가교제(cross-linker) 및 광개시제(photoinitiator)가 첨가되어 형성될 수 있다.
이러한 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질은 산화실리콘(SiO2) 기반의 메인 체인(SiO2 base main chain)으로 구성되며, 모노머(monomer)로는 메틸실록산(methylsiloxane), 비닐실록산(vinylsiloxane), 페닐실록산(phenylsiloxane) 계열이 사용될 수 있다.
이때, 실리콘(Si)에는 무기 물질인 산소(O)외에 유기물질인 메틸(methyl), 비닐(vinyl), 페닐(phenyl)을 포함하는 알킬(alkyl)로 구성되는 라디칼 그룹이 결합되므로, 해당 절연물질은 유무기 혼성(hybrid) 절연물질로 불리고 있다.
그리고, 상기 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질은 1.51 ~ 1.56정도 범위의 굴절률과 3.8 ~ 4.3정도 범위의 유전상수를 가질 수 있다.
이러한 보호층(134)은, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질층 도포(coating), 마스크를 통한 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질층 노광(exposure), 노광된 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질층 현상(develop), 현상된 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질층 열처리(curing), 열처리된 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질층을 이용한 게이트 절연막(116) 식각(etching)의 5단계를 거쳐 형성될 수 있다.
더 상세하게는 노광 전의 프리-베이킹(pre-baking), 현상 후의 하드-베이킹(hard-baking)이 진행될 수 있으며, 하드-베이킹은 프리-베이킹보다 더 높은 온도에서 더 장시간 동안 진행될 수 있다.
이와 같이, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질을 이용한 보호층(134)은 종래의 질화 실리콘(SiNx)을 증착하여 형성되는 보호층(도 1의 34)보다 적은 단계를 통하여 형성되므로, 공정이 단순화 될 수 있다.
또한, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질은 코팅장치 예를들면 스핀 코터(spin coater) 또는 슬릿 코터(slit coater) 와 같은 장치를 이용하여 상온 상압의 분위기에서 코팅되므로, 진공 상태를 확보할 필요가 없고 제조시간이 단축되며, 상대적으로 낮은 유지보수비용에 의하여 제조비용이 절감될 수 있다.
그리고, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질의 우수한 평탄화 특성에 의하여 하부 단차에 의한 보호층(134)의 결함이 방지될 수 있다.
한편, 이러한 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질로 이루어진 상기 보호층(134) 상부에는 상기 드레인 콘택홀(136)을 통하여 상기 드레인 전극(128)에 연결되는 화소전극(142)과, 상기 화소전극(142)으로부터 평행하게 이격되고 상기 공통배선(118)과 상기 공통 콘택홀(139)을 통해 연결되는 공통전극(144)이 형성되고 있다.
이때, 상기 스위칭 영역(TrA)에는 상기 게이트 콘택홀(137)을 통해 상기 게이트 연장부(115)와 접촉하며 상기 화소전극(142)을 이루는 물질과 동일물질로 이루어진 보조패턴(150)이 형성되고 있는 것이 특징이다.
이러한 보조패턴(150)은 상기 박막트랜지스터(Tr) 더욱 정확히는 상기 소스 전극(126)과 드레인 전극(128) 사이로 노출된 상기 액티브층(124a)을 가리도록 형성된다. 그리고, 상기 보조패턴(150)에도 상기 게이트 전극(114)에 인가되는 게이트 전압과 동일한 전압이 인가되기 때문에 상기 액티브층(124a)에 대해 이의 상부 및 하부에도 동일한 게이트 전압이 인가되어 채널영역이 형성됨으로써 박막트랜지스터(Tr)의 오프 전류(Ioff) 특성 커브가 상부로 쉬프트하는 현상을 억제할 수 있는 것이 특징이다.
상기 보호층(134) 상부에는 상기 게이트 패드 콘택홀(138)을 통하여 상기 게이트 패드전극(116)에 연결되는 게이트 패드 단자(146)와, 상기 데이터 패드 콘택홀(140)을 통하여 상기 데이터 패드전극(132)에 연결되는 데이터 패드 단자(148)가 형성되고 있다.
한편, 상기 화소전극(142)의 일부는 상기 보호층(134)을 사이에 두고 상기 공통배선(118)과 중첩되도록 형성됨으로서, 서로 중첩하는 공통배선(118) 및 화소전극(142)과 그 사이에 개재된 상기 보호층(134)은 스토리지 커패시터(StgC)를 이루고 있다.
또한, 각 화소영역(P)의 가장자리를 통한 빛샘을 방지하기 위하여, 화소영역(P)의 가장자리에 배치되는 공통전극(이하 최외각 공통전극(144a)이라 칭함)은 상기 데이터 배선(130)과 부분적으로 중첩될 수 있으며, 이러한 중첩부는 일종의 기생용량(parasitic capacitance)으로 작용할 수 있다.
이때, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질의 유전상수(3.8 ~ 4.3 정도의 범위)는 질화 실리콘(SiNx)의 유전상수(약 7.5)보다 낮으므로, 이러한 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질로 이루어진 보호층(134)이 구비된 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 상기 최외각 공통전극(144)과 상기 데이터 배선(130) 및 그 사이의 보호층(134)에 의해 발생되는 기생용량을 저감할 수 있으며, 그 결과 각종 신호의 지연 및 각종 배선의 충전특성 저하를 방지할 수 있다.
또한, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 상기 박막트랜지스터(Tr)에 대응하는 보호층(134) 상부에 게이트 연장부(115)와 게이트 콘택홀(137)을 통해 연결되며 상기 화소전극(142)을 이루는 동일한 물질로 보조패턴(150)이 구비됨으로써 가용성 절연물질로 이루어지는 보호층(134)이 구비됨으로써 발생될 수 있는 상기 박막트랜지스터(Tr)의 오프 전류의 상승을 억제하는 효과를 갖는 것이 특징이다.
이후에는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조방법에 대해 도면을 참조하여 설명한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 단계별 공정 평면도이며, 도 5a 내지 도 5g는 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
도 4a와 도 5a에 도시한 바와 같이, 투명한 절연기판(110) 상에 제 1 금속막의 증착, 포토레지스트의 도포, 노광 마스크를 이용한 노광 및 노광된 포토레지스트의 현상, 제 1 금속막의 식각 및 포토레지스트의 스트립을 포함하는 제 1 마스크 공정을 진행함으로써 상기 기판(110) 상에 일방향으로 연장하는 게이트 배선(112) 및 게이트 패드전극(116)과, 상기 게이트 배선(112)과 이격하여 나란하게 공통배선(118)을 형성한다.
이때, 도면에 나타내지 않았지만 상기 공통배선(118) 일끝단을 연결시키는 보조공통배선(미도시)과 이의 단부와 연결되는 공통 패드전극(미도시)을 형성한다.
또한, 상기 기판(110)상의 스위칭 영역(TrA)에는 상기 게이트 배선(112)에서 분기한 형태로 게이트 전극(114)을 형성하고, 동시에 상기 게이트 전극(114)에서 화소영역(P) 내부로 연장하는 형태의 게이트 연장부(115)를 형성한다.
이때, 상기 게이트 배선(112) 및 게이트 패드전극(116)과, 공통배선(118)과 보조공통배선(미도시) 및 공통 패드전극(미도시)과, 게이트 전극(114) 및 게이트 연장부(115)는 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어짐으로서 단일층 또는 다중층 구조를 이룰 수 있다.
다음, 도 4b와 도 5b에 도시한 바와같이, 상기 게이트 배선(112) 및 게이트 패드전극(116), 게이트 전극(114) 및 게이트 연장부(115), 공통배선(118)과 보조공통배선(미도시) 및 공통 패드전극(미도시) 상부로 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기 절연물질을 증착하여 게이트 절연막(122)을 형성한다.
이후, 상기 게이트 절연막(122) 위로 순수 비정질 실리콘층, 불순물 비정질 실리콘층 및 제2금속막의 증착, 포토레지스트의 도포, 노광 및 현상, 순수 및 불순물 비정질 실리콘층과 제 2 금속막의 식각 및 포토레지스트의 스트립을 포함하는 제 2 마스크 공정을 통하여, 상기 게이트 절연막(122) 상에 상기 게이트 배선(112)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과 이의 단부와 연결된 데이터 패드전극(132)을 형성하고, 동시에 스위칭 영역(TrA)에는 상기 게이트 절연막(122) 위로 순차 적층된 형태로 순수 비정질 실리콘의 액티브층(124a)과 불순물 비정질 실리콘의 오믹콘택층(124b)으로 이루어진 반도체층(124)과, 서로 이격하는 소스 전극(126) 및 드레인 전극(128)을 형성한다.
이때, 이러한 제 2 마스크공정에 사용되는 노광 마스크는 투과영역, 반투과영역, 차단영역을 포함하여 구성된다.
이러한 노광 마스크의 상기 반투과영역은 상기 소스 전극(126) 및 드레인 전극(128) 사이로 노출된 상기 액티브층(124a)에 대응되도록, 그리고 상기 차단영역은 상기 소스 전극(126), 드레인 전극(128), 데이터 배선(130) 및 데이터 패드(132)에 대응되도록 상기 노광 마스크를 위치시킨 후 노광을 실시하고, 노광된 포토레지스트의 현상과 제 2 금속막의 식각 및 포토레지스트 스트립을 진행함으로써 전술한 형태를 갖는 데이터 배선(130)과 데이터 패드전극(132)과, 반도체층(124)과 서로 이격하는 소스 및 드레인 전극(126, 128)을 형성할 수 있다.
이렇게 하나의 제 2 마스크 공정을 진행하여 반도체층(124)과 데이터 배선(130)을 동시에 형성함으로써 상기 데이터 배선(130)과 데이터 패드전극(132) 하부에는 상기 반도체층(124)을 이루는 동일한 물질로 이루어진 제 1 및 제 2 반도체 패턴(125a, 125b)이 형성된다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(114)과 게이트 절연막(122)과, 반도체층(124)과, 서로 이격하는 소스 전극(126) 및 드레인 전극(128)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
한편, 상기 데이터 배선(130)과 데이터 패드전극(132)과 소스 전극(126) 및 드레인 전극(128) 또한 저저항 금속물질 예를들면 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어짐으로서 단일층 또는 다중층 구조를 이룰 수 있다.
도 4c와 도 5c에 도시한 바와 같이, 산화 실리콘(silicon dioxide: SiO2)을 포함하는 가용성 유무기 혼성 절연물질(soluble organic/inorganic hybrid insulating material)의 도포(coating), 노광(exposure) 및 현상(develop)을 포함하는 제 3 마스크 공정을 통하여, 소스 전극(126), 드레인 전극(128), 데이터 배선(130) 및 데이터 패드(132) 상부에 보호층(134)을 형성한다.
즉, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질을 도포하여 가용성 절연물질막을 형성하고, 가용성 절연물질막 상부에 마스크를 배치하여 노광한 후, 노광된 가용성 절연물질막을 현상함으로써, 보호층(134)을 형성할 수 있다.
상기 보호층(134)은 드레인 콘택홀(136)과, 게이트 콘택홀(137)과, 게이트 패드 콘택홀(138)과, 데이터 패드 콘택홀(140)을 포함하는데, 이 단계에서 상기 드레인 콘택홀(136) 및 데이터 패드 콘택홀(140)은 각각 드레인 전극(128) 및 데이터 패드전극(132)만을 노출한다.
따라서, 상기 게이트 콘택홀(137)과 게이트 패드 콘택홀(138)은 보호층(134)에만 형성되어 대응되는 게이트 절연막(122)을 노출하고, 하부의 게이트 연장부(115)와 게이트 패드전극(116)은 게이트 절연막(122)에 의하여 덮인 상태를 이루게 된다.
여기서, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질의 도포 및 노광 사이에 프리-베이킹(pre-baking) 단계를 추가로 진행할 수 있으며, 상기 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질의 현상 후에 하드-베이킹(hard-baking) 단계를 추가로 진행할 수 있다.
다음, 도 5d에 도시한 바와 같이, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질로 이루어진 상기 보호층(134)을 열처리(curing) 한다.
상기 열처리는 상기 보호층(134)을 구성하는 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질의 용제를 완전히 제거하여 상기 보호층(134)을 안정화 및 경화시키기 위한 공정으로, 오븐(oven) 또는 퍼나스 등과 같은 열처리 장치에서 불활성 기체 분위기의 대기압 하에서 약 200 ℃ ~ 약 350 ℃ 범위의 온도로 약 10 분 ~ 약 60 분 범위의 시간 동안 진행될 수 있다.
다음, 도 5e에 도시한 바와 같이, 열처리된 상기 보호층(134)을 식각마스크로 이용하여 상기 게이트 콘택홀(137)과 게이트 패드 콘택홀(138)을 통하여 노출된 게이트 절연막(122)을 식각하여 상기 게이트 연장부(115)와 게이트 패드전극(116)을 각각 노출시킨다.
예를 들어, 무기절연물질로 이루어진 상기 게이트 절연막(122)은 건식식각(dry etching)방법으로 제거할 수 있으며, 이 단계를 통하여 상기 게이트 콘택홀(137)과 게이트 패드 콘택홀(138)은 각각 보호층(134) 및 게이트 절연막(122)에 형성되고, 상기 게이트 연장부(115) 및 게이트 패드전극(116)이 각각 게이트 콘택홀(137)과 게이트 패드 콘택홀(138)을 통하여 노출되게 된다.
한편, 게이트 절연막(122) 식각에 식각 마스크로 이용된 상기 보호층(134)은, 식각 후 제거되는 일반적인 포토레지스트와는 달리, 배선 간의 전기적 단락을 방지하고 하부의 패턴을 보호하는 본연의 기능을 수행하기 위하여 제거되지 않는 것이 특징이다.
따라서, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질을 이용한 상기 보호층(134) 형성 공정은 가용성 절연물질 도포, 노광, 현상, 열처리 및 게이트 절연막(122) 식각의 5단계로 이루어질 수 있으며, 무기 절연물질 증착, 포토레지스트 도포, 노광 현상, 무기 절연물질 식각 및 포토레지스트 제거의 6단계로 이루어지는 종래의 보호층(도 1의 34) 형성 공정보다 간단히 진행될 수 있으며, 특히 진공장비인 화학기상증착 장치의 사용을 배제함으로써, 제조비용 및 제조시간을 절감할 수 있다.
다음, 도 4d와 도 5f에 도시한 바와 같이, 투명 도전막의 증착, 포토레지스트의 도포, 노광 및 현상, 투명 도전막의 식각 및 포토레지스트의 제거를 포함하는 제 4 마스크공정을 통하여, 각 화소영역(P) 내부에 상기 보호층(134) 상부로 서로 교대하는 형태로 화소전극(142) 및 공통전극(144)을 형성하고, 동시에 스위칭 영역(TrA)에 대응하여 보조패턴(150)을 형성하고, 비표시영역에 게이트 패드 단자(146) 및 데이터 패드 단자(148)를 형성한다.
상기 화소전극(142)은 상기 드레인 콘택홀(136)을 통하여 상기 드레인 전극(128)에 연결되고, 상기 공통전극(144)은 상기 화소전극(142)으로부터 평행하게 이격되어 엇갈리게 배치되며 상기 공통배선(118)에 연결되고, 상기 보조패턴(150)은 상기 게이트 콘택홀(137)을 통해 상기 게이트 연장부(115)와 연결된다.
또한, 상기 게이트 패드 단자(146)는 상기 게이트 패드 콘택홀(138)을 통하여 상기 게이트 패드전극(116)에 연결되고, 상기 데이터 패드 단자(148)는 상기 데이터 패드 콘택홀(140)을 통하여 상기 데이터 패드전극(132)에 연결된다.
한편, 상기 화소전극(142)의 일부는 상기 보호층(134)을 사이에 두고 상기 공통배선(118)과 중첩됨으로써, 서로 중첩하는 상기 공통배선(118) 및 화소전극(142)과 그 사이에 개재된 상기 보호층(134)은 스토리지 커패시터(StgC)를 이룬다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에서는, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질 도포, 노광, 현상, 열처리 및 게이트 절연막(122) 식각의 5단계를 통하여 상기 보호층(134)을 형성하므로, 무기 절연물질의 증착, 포토레지스트의 도포, 노광, 현상, 무기 절연물질의 식각 및 포토레지스트 제거의 6단계를 통하여 보호층(도 1의 34)을 형성하는 종래보다 공정이 단순화 되고, 제조비용 및 제조시간이 감소된다.
또한, 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질의 우수한 평탄화 특성에 의하여 하부 패턴의 단차에 의한 보호층(134)의 결함이 방지된다.
그리고, 무기절연물질에 비하여 상대적으로 낮은 유전상수(약 3.8 ~ 약 4.3)를 갖는 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 상기 보호층(134)을 형성함으로써, 기생용량을 최소화하여 신호 지연을 방지하고 각종 배선의 충전특성을 개선할 수 있다.
또한, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 실리콘을 포함하는 가용성 유무기 혼성 절연물질을 보호층(134)으로 사용함에 따른 오프 전류(off current) 증가와 같은 박막트랜지스터(Tr)의 전기적 특성 저하가 발생할 수도 있지만, 박막트랜지스터(Tr)를 덮도록 게이트 전극(114)과 연결된 게이트 연장부(115)와 접촉하는 보조패턴(150)을 상기 보호층(134) 상부에 형성함으로써 오프 전류(off current) 증가를 억제할 수 있는 것이 특징이다.
도 6은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 구비된 박막트랜지스터의 전압-전류 특성 커브와 비교예로서 보조패턴이 구비되지 않고 가용성 유무기 혼성 절연물질을 보호층을 구비한 액정표시장치용 어레이 기판의 전압-전류 특성 커브를 나타낸 그래프이다.
도시한 바와같이, 비교예의 경우, 0V보다 작은 범위에서 오프 전류가 1E-12 내지 1E-9A 정도가 됨을 보이고 있지만, 본 발명의 실시예의 경우, 0V보다 작은 범위에서 오프 전류가 1E-13 내지 1E-10A 정도가 됨을 알 수 있다.
따라서, 박막트랜지스터를 가리며 게이트 전압이 인가되는 보조패턴이 형성되지 않은 비교예 대비 박막트랜지스터를 가리며 게이트 전압이 인가되는 보조패턴을 구비한 본 발명의 실시예가 오프 전류가 저감되었음을 알 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
110 : 기판 112 : 게이트 배선
114 : 게이트 전극 115 : 게이트 연장부
116 : 게이트 패드전극 118 : 공통배선
122 : 게이트 절연막 124 : 반도체층
124a : 액티브층 124b : 오믹콘택층
125a : 제 1 반도체 패턴 125b : 제 2 반도체 패턴
130 : 데이터 배선 132 : 데이터 패드전극
134 : 보호층 136 : 드레인 콘택홀
137 : 게이트 콘택홀 138 : 게이트 패드 콘택홀
140 : 데이터 패드 콘택홀 142 : 화소전극
144 : 공통전극 146 : 게이트 패드 단자
148 : 데이터 패드 단자 StgC : 스토리지 커패시터
Tr : 박막트랜지스터

Claims (8)

  1. 기판과;
    상기 기판 상에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과;
    상기 게이트 배선과 나란하게 동일한 층에 동일한 물질로 형성된 공통배선과;
    상기 게이트 배선에서 분기하여 형성된 게이트 전극과, 상기 게이트 전극에서 연장하는 게이트 연장부와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층과, 상기 반도체층 위로 서로 이격하며 형성된 소스 전극 및 드레인 전극과;
    상기 소스 전극과 드레인 전극 및 상기 데이터 배선 상부에 형성되고 산화실리콘(SiO2)을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 보호층과;
    상기 화소영역 별로 상기 보호층 상부에 형성되고, 상기 드레인 전극과 연결되는 화소전극과, 상기 화소전극과 교대하며 상기 공통배선과 연결된 공통전극과, 상기 화소전극 및 공통전극과 이격하며 상기 게이트 연장부와 연결되며 상기 반도체층과 중첩하는 보조패턴
    을 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 산화실리콘(SiO2)을 포함하는 상기 가용성 유무기 혼성 절연물질은 산화실리콘(SiO2) 기반의 가용성 절연물질, 가교제 및 광개시제를 포함하는 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 배선의 단부에 연결되는 게이트 패드전극과;
    상기 데이터 배선의 단부에 연결되는 데이터 패드전극과;
    상기 게이트 패드전극에 연결되는 게이트 패드 단자와;
    상기 데이터 패드전극에 연결되는 데이터 패드 단자
    를 더 포함하는 액정표시장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 보호층에는 상기 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀이 구비되며,
    상기 보호층과 게이트 절연막에는 상기 게이트 연장부를 노출시키는 게이트 콘택홀과, 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과 상기 공통배선을 노출시키는 공통 콘택홀이 구비되며,
    상기 화소전극은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며, 상기 보조패턴은 상기 게이트 콘택홀을 통해 상기 게이트 연장부와 접촉하며, 상기 게이트 패드 단자는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하며, 상기 데이터 패드 단자는 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 것이 특징인 액정표시장치용 어레이 기판.
  5. 화소영역이 정의된 기판 상에 게이트 배선과 이와 나란한 공통배선을 형성하고, 상기 화소영역에 상기 게이트 배선에서 분기한 게이트 전극과 상기 게이트 전극에서 연장하는 게이트 연장부를 형성하는 단계와;
    상기 게이트 배선과 공통배선과 게이트 전극 및 게이트 연장부 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 게이트 전극에 대응하여 반도체층과, 상기 반도체층 위로 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 소스 전극과 드레인 전극 및 상기 데이터 배선 상부에 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질로 이루어지는 보호층을 형성하는 단계와;
    상기 보호층 상부에, 상기 화소영역 별로 상기 드레인 전극과 연결되는 화소전극과, 상기 화소전극과 교대하며 상기 공통배선과 연결된 공통전극과, 상기 화소전극 및 공통전극과 이격하며 상기 게이트 연장부와 연결되며 상기 반도체층에 대응하여 보조패턴을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 보호층을 형성하는 단계는,
    상기 산화 실리콘을 포함하는 가용성 유무기 혼성 절연물질을 도포(coating)하여 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상부에 가용성 절연물질층을 형성하는 단계와;
    노광 마스크를 통하여 상기 가용성 절연물질층을 노광(exposure)하는 단계와;
    노광된 상기 가용성 절연물질층을 현상(develop)하는 단계와;
    현상된 상기 가용성 절연물질층을 열처리(curing)하는 단계와;
    열처리된 상기 가용성 절연물질층을 식각 마스크로 이용하여 상기 게이트 절연막을 식각하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 보호층을 형성하는 단계는,
    상기 가용성 절연물질층을 노광하는 단계 이전에 상기 가용성 절연물질층을 프리-베이킹(pre-baking) 하는 단계와;
    상기 가용성 절연물질층을 현상하는 단계 이후에 상기 가용성 절연물질층을 하드-베이킹 하는 단계
    를 더 포함하는 액정표시장치용 어레이 기판의 제조방법.
  8. 제 5 항에 있어서,
    상기 게이트 배선 및 공통배선을 형성하는 단계는 상기 게이트 배선 단부와 연결된 게이트 패드전극을 형성하는 단계를 포함하며,
    상기 데이터 배선을 형성하는 단계는 상기 데이터 배선 단부와 연결된 데이터 패드전극을 형성하는 단계를 포함하며,
    상기 보호층을 형성하는 단계는, 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하며,
    상기 화소전극과 공통전극 및 보조패턴을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 패드 단자와, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 패드 단자를 형성하는 단계
    를 더 포함하는 액정표시장치용 어레이 기판의 제조방법.
KR1020110049120A 2011-05-24 2011-05-24 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법 KR101817222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110049120A KR101817222B1 (ko) 2011-05-24 2011-05-24 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110049120A KR101817222B1 (ko) 2011-05-24 2011-05-24 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120130984A KR20120130984A (ko) 2012-12-04
KR101817222B1 true KR101817222B1 (ko) 2018-02-21

Family

ID=47514941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110049120A KR101817222B1 (ko) 2011-05-24 2011-05-24 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101817222B1 (ko)

Also Published As

Publication number Publication date
KR20120130984A (ko) 2012-12-04

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
JP5275523B2 (ja) 表示装置、ならびに半導体装置および表示装置の製造方法
KR101593443B1 (ko) 어레이 기판의 제조방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101255512B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
US8743334B2 (en) Display substrate, and method of manufacturing the same
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
JPWO2012011258A1 (ja) 基板及びその製造方法、表示装置
US8703514B2 (en) Active array substrate and method for manufacturing the same
CN100485470C (zh) 液晶显示器及其制造方法
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
US20200035709A1 (en) Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
KR101817222B1 (ko) 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법
KR20090115449A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101832268B1 (ko) 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법
US10438974B2 (en) Display substrate and method of manufacturing the same
KR20120061536A (ko) 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치용 어레이 기판 및 그 제조방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR102197854B1 (ko) 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant