JP2013238794A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】導電膜のもつ電気的特性を劣化させることなく、反射率の低い導電膜構造を有する半導体装置及びその製造方法を得る。
【解決手段】透明絶縁性基板１１上にＡｌ膜及びＡｌ合金膜等からなる金属膜３が形成され、金属膜３上に反射防止膜１が形成され、反射防止膜１上に保護膜６が形成されている。反射防止膜１は金属膜３上にフォトレジスト４を塗布して、大気中で３００℃、６０分のアニール処理を実施して最終的に得られ、保護膜６は、シロキサン系ポリマーを主体とする塗布膜を反射防止膜１上に形成して大気中で３００℃、６０分のアニールして得られる。
【選択図】図３

Description

この発明は、液晶表示装置や有機ＥＬ表示装置およびタッチパネル等の入力装置を含む半導体装置及びその製造方法に関し、特に配線等に用いられる導電膜の反射防止構造に関する。

従来の電気光学表示装置（デバイス）等の半導体装置の配線膜には、一般的に電気的に低抵抗で高い光反射率を有するＡｌ（アルミ）膜またはやＡｌ合金膜等の金属膜（導電膜）も用いられている。

一般的にＡｌ膜またはＡｌ合金膜は、可視光領域の反射率が高い。例えば、表示装置の配線の場合、表示装置外部からの光やバックライトからの光が表示装置で内部反射し、表示品位の低下を生じるという問題がある。また、例えば金属配線をもつタッチパネルでは光基板との密着性が悪くパターニング加工時に膜（金属配線）が剥離するという問題がある。さらに、Ａｌ膜等の金属配線は加熱等による耐食性が低く、例えば大気中放置や熱処理による膜表面の酸化のために膜の反射率が低下したり比抵抗値が増大したりするという問題等、表示装置デバイス応用面では多くの技術課題を有している。

例えば、公知のアクティブマトリックス型の液晶表示装置では、スイッチング素子であるＴＦＴを配置したアレイ基板のソース信号配線、ゲート配線などを対向するカラーフィルター基板のブラックマトリックスで遮光する構造になっている。アレイ基板とカラーフィルター基板を対向させて重ね合わせる精度が低いため、ブラックマトリックスの幅はアレイ基板の配線より広く設定され、開効率を下げる要因となっている。したがって、より高い表示品位を得るために、精細度を高める場合に大きな問題となってくる。

また、表示装置外部からの光やバックライト光が表示装置の内部で散乱してＴＦＴに到達して素子の電気特性を低下させることも知られている。さらに、静電容量方式のタッチパネル（タッチセンサ）において金属ワイヤーまたは金属配線を用いたものが開発されているが、金属の反射率が高いため装置外部からの光を反射してしまい表示装置の視認性を著しく低下させる要因となっている。このような背景から、配線の低反射率化が求められている。

加えて、指などの支持体によるタッチを検出して、その位置座標を特定するタッチパネルは、優れたインターフェースとして注目されている。特にPCT（Projected Capacitive Touchscreen）方式のタッチパネルまたはタッチセンサは、数ｍｍの厚さがある保護板を介しても検出が可能であり、堅牢性に優れ、超寿命であるなどの利点がある。

PCT方式は、静電容量を検出するための検出導体として、第１の導体エレメントと、絶縁膜を介して第１の導体エレメントと隔てて形成された第２の導体エレメントを備えており、各導体エレメント間に電気的接触をもたらすことなく立体的に複数の交点を形成した構造をなしている。

各導体エレメントは、その可視性の問題、タッチパネルが搭載される表示装置の表示品位を低下させないために、酸化インジウムなどの透明導電膜が用いられている。

透明導電膜は一般的に抵抗が高くタッチパネルの大型化が困難であり、導体エレメントに微細な金属配線を用いることが考えられている。

しかしながら、微細な配線であっても金属であるために、タッチパネルに入射する光が反射して視認され、表示品位が低下するという問題点がある。

反射率を低下させるためにＡｌに様々な元素を添加させるなどの処理を講じた場合、電気抵抗も増加してしまうため、低抵抗でかつ低反射率の配線技術が求められている。

このような技術課題を解決するために、Ａｌ合金の組成や、あるいはＡｌ合金の上層または下層あるいはその両方に反射率の低い金属を反射防止膜として積層する技術が例えば特許文献１に開示されている。また、金属膜の上にカーボンブラックや染料、顔料を含有した樹脂（塗料を含む）を形成する技術も例えば特許文献２に開示されている。

上述したような反射防止膜を積層する構造は、積層膜の形成するための成膜処理が必要であり製造工程が複雑化し、成膜たとえばスパッタ法を用いた場合にスパッタ条件に付随する表面荒れや凹凸形状の違いにより反射散逸成分が影響を受け均一な低反射膜を得るためには高い制御性が必要であった。

また、カーボンブラックや染料、顔料を含有した樹脂膜を積層した場合には、カーボンブラックや染料、顔料からの不純物、イオン性汚染により、表示装置や製造設備への影響が懸念されている。

製造コスト低減の観点から、簡便で不純物汚染の心配のないプロセスで低反射の金属配線を製造できることが望ましい。そのためには、金属膜の上層にカーボンブラックや染料、顔料を含まない低反射膜を形成することが重要である。

特開２０００−２０６５６２号公報 特開２０１１−４３８３０号公報

反射率を低下させるために、従来、Ａｌ合金等の金属膜に新たな元素を添加することは、一方で電気特性（比抵抗値）を増加させ、デバイス特性を低下させるという問題点があった。

また、同様に反射率が低い金属膜を積層することは、製造工程を増やし、生産効率の低下や製造コストを増大させる問題点があった。加えて、パターニング断面に積層膜界面で庇形状やくびれ形状を生じてパターン精度が低下し、パターン不良を引き起こす等の問題点があった。

また、金属配線上にカーボンブラック、顔料及び染料の少なくとも一つを含む樹脂材料を積層させることは、カーボンブラック、顔料及び染料のいずれかの分散や不純物の拡散などから、デバイス特性および信頼性を低下させるという問題点があった。

この発明は、上記のような問題点を解決するためになされたものであり、Ａｌ膜またはＡｌ合金膜等の導電膜のもつ電気的特性を劣化させることなく、反射率の低い導電膜構造を有する半導体装置及びその製造方法を得ることを目的とする。

この発明に係る請求項１記載の本願発明の半導体装置は、基板の上方に形成された導電膜と、前記導電膜上に形成された反射防止膜と、前記反射防止膜上に形成された保護膜とを備え、前記反射防止膜は、波長５５０ｎｍ以下における透過率が１０％未満であり、染料、顔料、及びカーボンブラックを含まず、前記保護膜は波長５５０ｎｍ以下における透過率が９０％以上であることを特徴とする。

請求項１記載の本願発明は上記特性を有する反射防止膜及び保護膜の積層構造を備えるため、下層の導電膜の電気的特性を損なうことなく、かつ製造工程を増やすことなく、前記導電膜における反射率の低い半導体装置を得ることができる。

さらに、反射防止膜はカーボンブラック、染料、顔料を含まないため、装置へのイオン汚染の低減させることができる。

本発明の反射率の波長依存性を示すグラフである。 本発明を構成する反射防止膜と保護膜の透過率の波長依存性を示すグラフである。 本発明の実施の形態１の半導体装置における金属膜構造を模式的に示す断面図である。 実施の形態２である液晶表示装置におけるアクティブマトリックス基板の平面構造を示す平面図である。 図４におけるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を示す断面図である。 実施の形態２の液晶表示装置の製造方法を示す断面図である。 実施の形態２の液晶表示装置の製造方法を示す断面図である。 実施の形態２の液晶表示装置の製造方法を示す断面図である。 この発明の実施の形態３の液晶表示装置の構造を示す断面図である。 実施の形態３の液晶表示装置の製造方法を示す断面図である。 実施の形態４のタッチパネルの平面構造を示す平面図である。 図１１におけるＤ−Ｄ、Ｅ−Ｅ及びＦ−Ｆ断面を示す断面図である。 実施の形態４のタッチパネル基板の製造方法を示す断面図である。 実施の形態４のタッチパネル基板の製造方法を示す断面図である。

＜実施の形態１＞
本発明者らは、従来公知のＡｌ（アルミ）を主成分とするＡｌ合金に、従来公知のフェノールノボラックを主体として、感光剤にナフトキノンジアジドを含むポジ型フォトレジスト（以下、「フォトレジスト」と記載）と公知のエッチング技術を用いて配線パターンを形成したのち、２５０℃以上の焼成で炭化させることで反射防止膜（低反射膜）として機能させることができることを見出した。

図１は本発明の反射率の波長依存性を示すグラフであり、図２は本発明を構成する反射防止膜と保護膜の透過率の波長依存性を示すグラフである。また、図３は本発明の実施の形態１の半導体装置における金属膜構造を模式的に示す断面図である。

図１において、反射率Ｌ１〜Ｌ３は実施の形態１におけるバリエーションである実施例１〜実施例３における半導体装置の反射率を示している。反射率Ｌ１１〜Ｌ１３は比較例１〜比較例３における半導体装置の反射率を示している。

図３に示すように実施の形態１の半導体装置は、透明絶縁性基板１１上にＡｌ膜及びＡｌ合金膜等からなる金属膜３が形成され、金属膜３上に反射防止膜１が形成され、反射防止膜１上に保護膜６が形成されている。

反射防止膜１は金属膜３上にフォトレジスト４（例えば、ＴＦＲ―１０７０、東京応化製）を塗布して、大気中で３００℃、６０分のアニール処理を実施して最終的に得られる。保護（絶縁）膜６は、シロキサン系ポリマーを主体とする塗布膜を反射防止膜１上に形成して大気中で３００℃、６０分のアニール処理を実行して得られる。

また、従来Ａｌ合金膜よりも反射率が低い従来公知の金属膜または金属合金のうちからＣｒ（比較例２（反射率Ｌ２））、さらに反射率の低い反射膜としてＳｉウェハ（比較例３（反射率Ｌ３））を選んだ。そして、これら比較例１〜比較例３におけるＡｌ合金膜、Ｃｒ及びＳｉウェハを金属膜（図３の金属膜３に対応）として反射防止膜１及び保護膜６を形成したのが実施例１〜実施例３による積層構造であり、これら実施例１〜実施例３の反射率が反射率Ｌ１〜Ｌ３となる。

図１に示すように、比較例１（反射率Ｌ１１）として選んだ従来のＡｌ合金膜は、波長２００〜８００ｎｍの反射率が８５％以上と高い。しかし、実施例１（反射率Ｌ１）では、波長３００〜５００ｎｍの反射率（平均反射率）を１０％以下に低減できていることが分かる。

また、Ａｌ合金膜に比べて反射率の低い比較例２及び比較例３の反射率Ｌ１２及び反射率Ｌ１３に対し、実施例２及び実施例３の反射率Ｌ２及び反射率Ｌ３は波長３００〜５００ｎｍの反射率を１０％以下に抑えるとともに、５５０〜８００ｎｍの反射率も実施例の反射率Ｌ１に比べて低減できていることが分かる。

上述のように、本発明の原理に沿って、反射率の低い金属膜を組み合わせることにより、さらなる反射率の低減を図ることが可能であり、デバイスに必要とされる電気特性に応じて金属膜を選択することができる。

なお、図２に示すように、実施例１〜実施例３に用いた反射防止膜１あるいは反射防止膜５の反射防止膜・透過率Ｌ４は波長５００ｎｍで１０％以下である。また、保護膜６における保護膜・透過率Ｌ５は波長５００ｎｍで９０％以上である。

図３で示す金属膜構造（積層構造）をデバイスに適用する際には、炭化させたフォトレジストを含む低反射配線（金属膜３＋反射防止膜１）を保護膜（保護膜６）で被覆させる必要がある。しかしながら炭化したフォトレジストは、ポーラス構造をとるためフォトレジスト内部に多くのガスを吸着させている。また、フォトレジストは厚みもある。よって公知の真空製膜技術、例えばＣＶＤ法やスパッタ法では保護膜として十分な絶縁性や被覆性を得ることが難しい。

以下で述べる本発明の実施の形態においては、保護膜６としてシロキサン系ポリマーを主体とする塗布膜を用いている。シロキサン系ポリマーはポリマーの分子量が小さく、被塗布基板の被覆性と膜透過率が非常に優れており好適である。塗布膜としては、アクリル系ポリマーやエポキシ系ポリマー、またはポリオレフィン系、ポリイミド系なども使用可能であり、デバイスの必要用件によって選択することが可能である。

このように、保護膜６はシリコンを主体とする樹脂膜（シロキサン系ポリマー）であるため、透過率及び耐熱性に優れ、反射防止膜５を被覆して精度良く平坦化を図るとことができる。また、シリコンを主体とする樹脂膜により構成される保護膜６は脱離ガス抑制効果が有する。

以上のように、本発明の原理によれば、ＡｌまたはＡｌを主成分とするＡｌ合金膜等の金属膜に対し、少なくとも従来公知のフォトレジストと公知のエッチング技術を用いて配線パターンを形成したのち、２５０℃以上の焼成で炭化させることで、反射率を低減させることが可能である。また、従来公知の添加元素のように、電気的比抵抗値を増大させ、電気特性を劣化させてしまうことも防止できる。さらに、複雑な製造工程や管理が必要なく、生産能力を低下させることがない。

また、フォトレジストにはカーボンブラック、染料、顔料を含まないため、デバイスへのイオン汚染の懸念が少ない。

さらに、フォトレジスト膜を反射防止膜１として用いるため、従来のレジスト剥離工程が不要となるため、金属膜に薬液耐性の低い材料、例えばＡｇやＣｕなども用いることが可能である。

したがって、公知のフォトリソグラフィプロセスを有するデバイスの低反射配線として好適に使用することができる。

このように、反射防止膜１は、波長５５０ｎｍ以下における透過率が１０％未満であるフォトレジストを用いるため、製造コスト低減（レジスト剥離工程が不要となる）と反射率低減を図ることができる。

その結果、レジスト剥離液を用いた工程数の削減、レジスト剥離液の使用量の削減が可能となるため、レジスト剥離液に関し生産工程の簡略化及び省エネルギー化を図ることができる。加えて、反射防止膜１は従来の反射防止膜のように複数の金属や無機膜を積層しない単体構造のため、反射防止膜の原材料を減量化することができる。

このように、実施の形態１の半導体装置は、金属膜３（導電膜）上に反射防止膜１及び保護膜６を積層させた積層構造を有するため、下層の金属膜３の電気的特性を損なうことなく、かつ製造工程を増やすことなく、金属膜３における反射率の低い半導体装置を得ることができる。

＜実施の形態２＞
（構造）
図３で示した半導体装置における金属膜構造（金属膜３＋反射防止膜１＋保護膜６からなる積層構造）を液晶表示装置に適用させたのが実施の形態２である。すなわち、図３で示した構造を液晶表示装置であるアクティブマトリックス基板に適用したのが実施の形態２であり、より具体的には、実施の形態２である液晶表示装置において、ＴＮ（Twisted Nematic）モードの液晶表示装置のアクティブマトリックス基板のソース・ドレイン配線に適用している。なお、ＴＮモードでは透明画素電極２８上に何も形成されない。

図４は、この発明に実施の形態２である透過型ＴＮモードの液晶表示装置におけるアクティブマトリックス基板の平面構造を示す平面図である。また、図５は、図４におけるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を示す断面図である。なお、図５において、右から図４におけるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を示している。

実施の形態２の液晶表示装置であるアクティブマトリックス基板１０ａは、透明絶縁性の透明絶縁性基板１１、導体膜からなるゲート電極１２、ＳｉＮｘ膜などからなるゲート絶縁膜１６、ＴＦＴの半導体層として機能するＳｉ等により構成される半導体能動膜１７、オーミック低抵抗膜１８（１８ｓ，１８ｄ）、それぞれが導電体膜からなるソース電極１９、ドレイン電極２０、ソース配線２２、ソース電極１９及びソース配線２２、さらに、ドレイン電極２０の上部に積層された炭化したフォトレジストからなる反射防止膜５、シロキサン系ポリマーからなり保護膜として機能する層間絶縁膜２４、透明画素電極２８を主要構成要素として備える。

図５を参照して、透明絶縁性基板１１上にゲート電極１２、ゲート配線１３ ゲート端子１４及び補助容量配線１５が選択的に形成されている。そして、ゲート端子１４上の一部を除き全面にゲート絶縁膜１６が形成される。

そして、ゲート電極１２上にゲート絶縁膜１６を介して半導体能動膜１７が形成され、半導体能動膜１７上に選択的に互いに独立して２つのオーミック低抵抗膜１８（１８ｓ，１８ｄ）が形成され、一方のオーミック低抵抗膜１８ｓ（図中左側）上からゲート絶縁膜１６上にかけてソース電極１９（ソース配線２２）が形成され、他方のオーミック低抵抗膜１８ｄ（図中右側）上からゲート絶縁膜１６にかけてドレイン電極２０が形成される。そして、ソース電極１９（ソース配線２２）上に反射防止膜５が形成され、ドレイン電極２０上に反射防止膜５が形成される。

このように、半導体能動膜１７及びオーミック低抵抗膜１８（１８ｓ，１８ｄ）はゲート絶縁膜１６を介してゲート電極１２に平面視対向するように配置される。半導体能動膜１７は、例えば、不純物を含まないＳｉ（シリコン）膜、オーミック低抵抗膜１８は、不純物を添加したオーミック低抵抗Ｓｉ膜により構成される。

さらに、ゲート絶縁膜１６上にソース配線２２に電気的に接続されるソース端子２３が選択的に形成され、全面を覆うように層間絶縁膜２４が形成される。層間絶縁膜２４において、ゲート端子１４上、ソース端子２３上、及びドレイン電極２０上にゲート端子コンタクトホール２６、ソース端子コンタクトホール２７及びコンタクトホール２５が設けられる。ゲート端子コンタクトホール２６にゲート端子パッド２９、ソース端子コンタクトホール２７にソース端子パッド３０が設けられるとともに、コンタクトホール２５から層間絶縁膜２４上にかけて透明画素電極２８が設けられる。

図５に示すように、ゲート電極１２は、透明絶縁性基板１１上に、ゲート配線１３、補助容量配線１５などと共に同一形成層に形成されている。

図４に示すように、アクティブマトリックス基板１０ａにおいて、ゲート配線１３は、図中横方向に延在し、図中縦方向に沿って複数併設されている。そして、ＴＦＴ形成領域におけるゲート配線１３がＴＦＴのゲート電極１２として機能する。ソース配線２２は、ゲート絶縁膜１６を介してゲート配線１３と交差するように、図中縦方向に延在し、図中横方向に沿って複数個、並設されている。複数のゲート配線１３と、複数のソース配線２２は、ほぼ直交するようにマトリクスを形成し、隣接するゲート配線１３及びソース配線２２とで囲まれた領域（透明画素電極２８）が画素となる。従って、画素は、マトリクス状に配列される。複数の画素が形成されている領域が表示領域となる。

各画素のゲート配線１３とソース配線２２の交差点付近には、少なくとも一つの信号伝達用のＴＦＴ３９が設けられている。ＴＦＴ３９は主要構成要素としてゲート電極１２、ゲート絶縁膜１６、半導体能動膜１７、オーミック低抵抗膜１８（１８ｓ，１８ｄ）、ソース電極１９及びドレイン電極２０を含んで構成される。

画素に形成されたＴＦＴ３９のゲート電極１２はゲート配線２２に、ＴＦＴ３９のソース電極１９はソース配線２２に連続的に接続されている。ゲート電極１２に電圧を印加するとソース配線２２から電流が流れるようになる。これにより、ソース配線２２から、ＴＦＴ３９のドレイン電極２０に接続された透明画素電極２８に表示電圧が印加される。

ゲート電極１２は、ガラス等の透明絶縁性基板１１上に形成され、前述したように、ゲート配線１３、補助容量配線１５、ゲート端子１４部等と同一の導電膜により形成されている。

反射防止膜５は、ソース配線２２、ソース電極１９、ドレイン電極２０上に形成されているが、ソース端子２３およびドレイン電極２０のコンタクトホール２５形成領域には形成されていない。また、反射防止膜５の断面形状はソース配線２２、ソース電極１９、及びドレイン電極２０上で円弧状を呈している。なお、本明細書中における「円弧状」とは反射防止膜５の端部の膜厚が中央部の膜厚が厚くなる曲線形状を意味する。

前述したように、層間絶縁膜２４は、ゲート絶縁膜１６、半導体能動膜１７、ソース電極１９、ドレイン電極２０を覆うように形成される。また、層間絶縁膜２４は、ゲート絶縁膜１６、半導体能動膜１７、ソース電極１９、ドレイン電極２０で形成される段差を平坦化（レベリング）するように形成されている。

層間絶縁膜２４には、コンタクトホール２５、２６、２７が形成されており、ドレイン電極２０はコンタクトホール２５を介して透明画素電極２８と電気的に接続され、ソース端子２３はソース端子コンタクトホール２７を介してソース端子パッド３０と電気的に接続され、ゲート端子１４はゲート端子コンタクトホール２６を介してゲート端子パッド２９と電気的に接続される。

なお、図４で示されている複数のゲート端子パッド２９、複数のソース端子パッド３０等は、実際には、基板１０ａにおいて透明画素電極２８の形成領域から比較的離れて領域にまとめて形成されている。すなわち、透明画素電極２８が複数マトリックス配置された部位を表示領域とすると、表示領域から数ｍｍから数１０ｍｍ離れた領域に、ゲート端子パッド２９及びソース端子パッド３０が複数個まとめて形成されている。

このように、実施の形態２の液晶表示装置は、ソース電極１９、ドレイン電極２０及びソース配線２２上に反射防止膜５が形成され、反射防止膜５上に保護膜として層間絶縁膜２４が形成された金属膜構造を有する。すなわち、実施の形態２のソース電極１９、ドレイン電極２０及びソース配線２２が実施の形態１の金属膜３に対応し、実施の形態２の反射防止膜５が実施の形態１の反射防止膜１に対応し、実施の形態２の層間絶縁膜２４が実施の形態１の保護膜６に対応する。

このような構造の実施の形態２において、液晶表示装置内の内部反射が軽減され、表示画面のコントラストの低下や、ＴＦＴ３９のバックチャネル部２１（半導体能動膜１７の中央領域に存在）に、光が入射してオフ電流が増加することによる画素信号電圧の低下が低減されることにより、画質の向上が図れる。

また、従来の反射防止膜や低反射金属膜に比べて、反射防止膜５の断面形状が円弧状に形成されているため、反射防止膜５と層間絶縁膜２４との界面での反射を散乱させるため効果が付加され、反射防止効果が向上する。

さらに、反射防止膜５には染料および顔料、カーボンブラックを含まないため、液晶表示装置の信頼性を低下させることがない。

上述したように、実施の形態２の液晶表示装置（アクティブマトリックス基板１０ａ）において、ＴＦＴ３９を形成するソース電極１９、ドレイン電極２０、及びソース配線２２となる金属膜における反射率を、その上部に形成される反射防止膜５によって低く抑えることにより、表示品位が優れ、信頼性の高い液晶表示装置を得ることができる。

（製造方法）
図６〜図８は実施の形態２の液晶表示装置の製造方法を示す断面図である。以下、図６〜図８を参照して、実施の形態２の製造方法を説明する。この際、説明を簡略化するために、ソース・ドレイン電極、配線の製造工程を中心に説明する。

まず、ソース・ドレイン電極工程以前は、従来公知の技術により形成する。すなわち、ゲート電極１２、ゲート配線１３、ゲート端子１４、補助容量配線１５、ゲート絶縁膜１６、半導体能動膜１７、及びオーミック低抵抗膜１８からなる構造は公知の技術より形成する。

そして、図６(a) に示すように、ソース・ドレイン電極・配線に用いる導電層５３を公知のスパッタ法にて成膜する。例えば、導電層５３としてＡｌ合金膜を２００ｎｍの膜厚で成膜する。

次に、図６(b) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト４をパターニングする。ただし、フォトレジスト４において、コンタクトホール２５，２７が形成される部位（図５参照）、すなわち、電気的接続が必要とされる部位には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、配線および電極部位とフォトレジスト４の膜厚が異なる（コンタクトホール２５，２７形成部位（図６(b) の右端及び左端のフォトレジスト４の膜厚が他の領域に比べて薄くなる）様にパターニングする。従って、実施の形態２におけるフォトレジスト４の仕上がり膜厚は、例えば、配線および電極部位（１９，２２，２０）が１．５μｍ、コンタクトホール部位（２５，２７）が０．５μｍに成る様に設定している。

次に、図６(c) に示すように、公知のエッチング技術を用いて、パターニング後のフォトレジスト４をマスクとして、導電層５３に対してエッチングを行う。実施の形態２では、公知のリン酸＋硝酸＋酢酸系の薬液を用いてウェットエッチング処理を行い、ソース電極１９、ドレイン電極２０、ソース配線２２を形成する。この際、ソース電極１９、ドレイン電極２０、ソース配線２２はフォトレジスト４よりも片側０．３μｍ程度小さく仕上がるようにサイドエッチング量を設定している。

その後、図７(d) に示すように、公知のドライエッチング法およびアッシング法を用いて、ＴＦＴ３９のバック側の半導体能動膜１７およびオーミック低抵抗膜１８に対しエッチング処理を行い、フォトレジスト４のアッシングを行う。これにより、フォトレジスト４は上述した配線および電極部位で０．８μｍとなり、コンタクトホール部位はフォトレジスト４が完全に除去される。この際、オーミック低抵抗膜１８はオーミック低抵抗膜１８ｓ及びオーミック低抵抗膜１８ｄに分離形成される。

続いて、図７(e) に示すように、３００℃のベーク処理を行う。これにより、フォトレジスト４が炭化され反射防止膜５が形成される。フォトレジスト４は、炭化する際に軟化し、その後硬化するために断面が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の層間絶縁膜２４の形成温度以上であれば良く、実施の形態２においては、例えば、後述する層間絶縁膜２４の形成温度が３００℃であるため３００℃としている。

その後、図７(f) に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる層間絶縁膜２４を形成する。層間絶縁膜２４の焼成温度は３００℃とした。シロキサン系ポリマーは脱離ガスが少なく、反射防止膜５からの脱離ガスを防止する効果もある。

以降は、図８(g) に示すように、従来公知の写真製版、ドライエッチング技術、レジスト剥離を用いてコンタクトホール２５〜２７を形成し、その後、図８(h) に示すように、従来公知のスパッタ、写真製版、ウェットエッチング技術、レジスト剥離を用いて、コンタクトホール２５内から層間絶縁膜２４上にかけて、ドレイン電極２０に電気的に接続した透明画素電極２８を形成する。さらに、ゲート端子コンタクトホール２６内から層間絶縁膜２４上にかけて、ゲート端子１４に電気的に接続したゲート端子パッド２９を形成し、ソース端子コンタクトホール２７内から層間絶縁膜２４上にかけてソース端子２３に電気的に接続してソース端子パッド３０を形成している。

以上により、ソース電極１９、ドレイン電極２０及びソース配線２２上には反射防止膜５が形成され、反射防止膜５上は層間絶縁膜２４によって保護される金属膜構造を有することいより、反射率の低い配線構造が形成された実施の形態２のアクティブマトリックス基板１０ａ（液晶表示装置）を得ることができる。

よって、従来の液晶表示装置に比べて本実施の形態２の液晶表示装置は、液晶表示装置表面側から入射する外光の内部反射が抑制されることで、コントラストの低下や、ＴＦＴ３９のリーク電流が低減して画素信号の実効電位が低下することがなく表示品位の向上が図れる。

また、コンタクトホール２５〜２７には反射防止膜５が形成されていないため、従来の液晶表示装置のアクティブマトリックス基板と同等の良好な電気的接続が得られる。

さらに、ソース電極１９、ドレイン電極２０及びソース配線２２のエッチングマスク用のレジスト剥離工程が削減できるため、薬液使用量を削減することができ環境負荷が低減するとともに製造コストを低減することができる。

このように、実施の形態２の製造方法により得られる液晶表示装置（アクティブマトリックス基板１０ａ）は、導電膜加工用のフォトレジスト４を焼結させることにより反射防止膜５として形成する結果、製造コストの低減を図りながら、上述した効果を有する液晶表示装置を得ることができる。

実施の形態２は、ＴＮモードの液晶表示装置のアクティブマトリックス基板のソース・ドレイン配線および電極に適用した例について説明したが、他の液晶モード例えばＩＰＳ（In-Plane Switching）モードやＦＦＳ（Frings Field Switching）方モード、ＶＡ（Vertical Alignment）モードのアクティブマトリックス基板のソース・ドレイン配線および電極に適用しても同様の効果が得られる。すなわち、「液晶分子をどう配向させるか」に関係なく、実施の形態３の液晶表示装置は適用可能である。また、液晶表示装置だけでなく、他の表示装置、例えば有機ＥＬディスプレイにおいても同様の反射低減の効果が得られる。

また、本実施の形態２のＴＦＴ３９は、ボトムゲート型ＴＦＴに適用した例について説明したが、トップゲート型ＴＦＴに適用しても同様の効果が得られる。

＜実施の形態３＞
（構造）
図３で示した半導体装置における金属膜構造を液晶表示装置に適用させたのが実施の形態３である。すなわち、図３で示した構造を液晶表示装置であるアクティブマトリックス基板に適用したのが実施の形態３であり、より具体的には、実施の形態３である液晶表示装置は、ＴＮ（Twisted Nematic）モードの液晶表示装置のアクティブマトリックス基板のゲート配線および電極とソース・ドレイン配線に適用している。

図９は、この発明の実施の形態３の液晶表示装置の構造を示す断面図であり、実施の形態２の図４に示すＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面に相当する。なお、図９において、右から図４におけるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を示している。

実施の形態３の液晶表示装置であるアクティブマトリックス基板１０ｂは、透明絶縁性の透明絶縁性基板１１、導体膜からなるゲート電極１２、ゲート電極１２上に積層された炭化したフォトレジストからなる第１反射防止膜７、シロキサン系ポリマーからなる第１ゲート絶縁膜３１、ＳｉＮｘ膜などからなる第２ゲート絶縁膜３２、ＴＦＴ３９の半導体層として機能するＳｉ等により構成される半導体能動膜１７、オーミック低抵抗膜１８（１８ｓ，１８ｄ）、導体膜からなるソース電極１９およびドレイン電極２０、ソース配線２２、シロキサン系ポリマーからなる層間絶縁膜２４、透明画素電極２８を主要構成要素として備える。

ゲート電極１２は、ガラス等の透明絶縁性基板１１上に形成され、ゲート配線２２、補助容量配線２３と同一の導電膜により形成されている。

第１反射防止膜７は、ゲート端子コンタクトホール２６が形成されるゲート端子１４の部位を除く、ゲート電極１２及びゲート配線２２上に形成している。また、第１反射防止膜７は、ゲート電極１２およびゲート配線２２上で円弧状を呈している。

本実施の形態３において、第１反射防止膜７は、第２反射防止膜８（実施の形態２の反射防止膜５に相当）よりも薄く形成されている。具体的には、膜厚が０．３μｍ程度としている。

第１ゲート絶縁膜３１は、ゲート電極１２および第１反射防止膜７を覆うように形成される。また、第１ゲート絶縁膜３１は、ゲート電極１２および第１反射防止膜７で形成される段差を平坦化（レベリング）するように構成されている。第１ゲート絶縁膜３１はシロキサン系ポリマーで構成されており、第１反射防止膜７からの脱離ガスを抑制する効果を有している。このように、第１ゲート絶縁膜３１は第１反射防止膜７の保護膜として機能するように形成される。

第２ゲート絶縁膜３２は、第１ゲート絶縁膜３１を覆うように第１ゲート絶縁膜３１上に形成されている。

半導体能動膜１７及びオーミック低抵抗膜１８（１８ｓ，１８ｄ）は、第２ゲート絶縁膜３２上に形成され、第１ゲート絶縁膜３１及び第２ゲート絶縁膜３２を介してゲート電極１２の少なくとも一部と平面視対向して配置される。半導体能動膜１７は、例えば、不純物を含まないＳｉ（シリコン）膜、オーミック低抵抗膜１８は、不純物を添加したオーミック低抵抗Ｓｉ膜により構成される。

ソース電極１９及びドレイン電極２０は、ゲート絶縁膜１６、半導体能動膜１７、オーミック低抵抗膜１８を介して、少なくともゲート電極１２の一部と対向配置されている。

第２反射防止膜８は、実施の形態１の反射防止膜５と同様、ソース配線２２、ソース電極１９、ドレイン電極２０上に形成されているが、ソース端子２３の形成領域及びコンタクトホール２５、２６、２７の形成領域には形成されていない。また、第２反射防止膜８はソース配線２２、ソース電極１９、ドレイン電極２０上で円弧状の断面形状を呈している。

層間絶縁膜２４は、ゲート絶縁膜１６、半導体能動膜１７、ソース電極１９、ドレイン電極２０を覆うよう全面に形成される。また、層間絶縁膜２４は、ゲート絶縁膜１６、半導体能動膜１７、ソース電極１９、ドレイン電極２０で形成される段差を平坦化（レベリング）するように構成されている。

層間絶縁膜２４には、コンタクトホール２５、２６、２７が形成されており、ドレイン電極２０はコンタクトホール２５を介して透明画素電極２８と電気的に接続され、ソース端子２３はソース端子コンタクトホール２７を介してソース端子パッド３０と電気的に接続され、ゲート端子１４はゲート端子コンタクトホール２６を介してゲート端子パッド２９と電気的に接続される。

このように、実施の形態３の液晶表示装置は、ゲート電極１２及びゲート配線１３上に第１反射防止膜７が形成され、ソース電極１９、ソース配線２２、及びドレイン電極２０上に第２反射防止膜８が形成され、第１反射防止膜７及び第２反射防止膜８上に保護膜として第１ゲート絶縁膜３１及び層間絶縁膜２４が形成された金属膜構造を有する。すなわち、実施の形態３のゲート電極１２、ゲート配線１３、ソース電極１９、ドレイン電極２０及びソース配線２２が実施の形態１の金属膜３に対応し、実施の形態３の第１反射防止膜７及び第２反射防止膜８が実施の形態１の反射防止膜１に対応し、実施の形態３の第１ゲート絶縁膜３１及び層間絶縁膜２４が実施の形態１の保護膜６に対応する。

このような構造の実施の形態３の液晶表示装置において、液晶表示装置表面側から入射する外光の内部反射が抑制されることで、コントラストの低下や、ＴＦＴ３９のリーク電流が低減して画素信号の実効電位が低下することがなく表示品位の向上が図れる効果を奏する。加えて、実施の形態３の液晶表示装置は、ソース電極１９、ドレイン電極２０に反射したバックライト光がゲート電極１２に反射して半導体能動層３４に入射する内部多重反射が抑制されるため、コントラストの低下や、ＴＦＴ３９のリーク電流が低減して画素信号の実効電位が低下することがなく表示品位の向上が図れる。

また、従来の反射防止膜や低反射金属膜に比べて、第１反射防止膜７及び第２反射防止膜８が共に円弧状の断面形状を呈するため、第１反射防止膜７と第１ゲート絶縁膜３１との界面あるいは第２反射防止膜８と層間絶縁膜２４との界面での反射を散乱させるため効果が付加され、反射防止効果が向上する。

さらに、実施の形態３の液晶表示装置は、ソース電極１９、ソース配線２２、及びドレイン電極２０上に第２反射防止膜８を形成するとともに、ゲート電極１２及びゲート配線１３上にも第１反射防止膜７を形成することにより、実施の形態２より表示品位が優れ、信頼性の高い液晶表示装置を得ることができる。

（製造方法）
図１０は実施の形態３の液晶表示装置の製造方法を示す断面図である。以下、図１０を参照して、実施の形態３の製造方法を説明する。この際、説明を簡略化するために、ゲート電極とゲート絶縁膜の製造工程を中心に説明する。

半導体能動層形成工程は従来公知の技術であるとともに、ソース電極形成工程以降は、図６〜図８で述べた実施の形態２の製造方法と実質同一であるため説明を省略する。

まず、図１０(a) に示すように、ゲート電極・配線に用いる導電層５４を公知のスパッタ法にて成膜する。実施の形態３において、導電層５４としてＡｌ合金膜を２００ｎｍ形成する。

次に、図１０(b) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト４をゲート電極１２およびゲート配線２２形成用のパターンにパターニングする。この際、ゲート端子コンタクトホール２６が形成される部位（図９参照）には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、ゲート配線２２およびゲート電極１２部位とフォトレジスト４の膜厚が異なる（薄くなる）様に設定する。実施の形態３のフォトレジスト４の仕上がり膜厚は、ゲート配線２２およびゲート電極１２部位が１．０μｍ、ゲート端子コンタクトホール２６部位（図１０(b) の左端のフォトレジスト４）が０．５μｍになる様に設定した。

その後、図１０(c) に示すように、公知のエッチング技術を用いて、フォトレジスト４をマスクとして導電層５４に対するエッチングを行う。実施の形態３では、公知のリン酸＋硝酸＋酢酸系の薬液を用いてウェットエッチング処理を行い、ゲート電極１２、ゲート配線１３、ゲート端子１４及び補助容量配線１５を形成する。この際、ゲート電極１２、ゲート配線１３、ゲート端子１４及び補助容量配線１５はそれぞれフォトレジスト４よりも片側０．３μｍ程度小さく仕上がるようにサイドエッチング量を設定する。

次に、図１０(d) に示すように、公知のＯ_２アッシング技術を用いて、前記フォトレジスト４のアッシングを行う。これにより、フォトレジスト４はゲート配線２２およびゲート電極１２部位で０．３μｍとなり、ゲート端子コンタクトホール２６部位はフォトレジストが完全に除去される。

続いて、図１０(e) に示すように、３００℃のベーク処理を行う。これにより、フォトレジスト４が炭化され第１反射防止膜７が形成される。フォトレジスト４は、炭化する際に軟化した後に硬化するために断面形状が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の第１ゲート絶縁膜３１の形成温度以上であれば良く、本実施例においては後述する第１ゲート絶縁膜３１の形成温度が３００℃であるため３００℃としている。

その後、図１０(f) に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる第１ゲート絶縁膜３１を形成する。第１ゲート絶縁膜３１の焼成温度は３００℃とした。シロキサン系ポリマーは脱離ガスが少なく、第１反射防止膜７からの脱離ガスを防止する効果もある。

さらに、公知のＣＶＤ法を用いて、ＳｉＮｘ膜からなる第２ゲート絶縁膜３２を１００ｎｍ形成する。その後、半導体能動膜１７は従来公知の技術を用いて形成し、ソース・ドレイン電極形成工程以降は、実施の形態２の製造方法を用いる。この際、第２反射防止膜８は反射防止膜５と同様にして製造する。

このように、実施の形態３の液晶表示装置の製造方法は、ゲート電極工程、ソース・ドレイン電極工程のエッチング時のマスクとして用いるレジストの剥離工程が削減できるため、薬液使用量を削減することができ環境負荷が低減するとともに製造コストを低減することができる。

加えて、実施の形態３では、ゲート配線１３及びゲート電極１２上に第１反射防止膜７を形成したが、ゲート配線１３及びゲート電極１２のうち、少なくとも一つの配線または電極上に第１反射防止膜７を形成しても、第１反射防止膜７を形成することによる上述した効果を得ることができる。

実施の形態３は、ＴＮモードの液晶表示装置のアクティブマトリックス基板のゲート配線および電極、ソース・ドレイン配線および電極に適用した例について説明したが、他の液晶モード例えばＩＰＳモードやＦＦＳモード、ＶＡモードのアクティブマトリックス基板のソース・ドレイン配線および電極に適用しても同様の効果が得られる。また、液晶表示装置だけでなく、他の表示装置、例えば有機ＥＬディスプレイにおいても同様の反射低減の効果が得られる。

また、本実施の形態３のＴＦＴ３９は、ボトムゲート型ＴＦＴに適用した例について説明したが、トップゲート型ＴＦＴに適用しても同様の効果が得られる。

＜実施の形態４＞
図３で示した半導体装置における金属膜構造をＰＣＴ（Projected Capacitive Touchscreen）方式のタッチパネルに適用させたのが実施の形態４である。より具体的には、ＰＣＴ方式のタッチパネルにおけるタッチセンサの検出導体に適用している。

図１１は実施の形態４のタッチパネルの平面構造を示す平面図であり、図１２は図１１におけるＤ−Ｄ、Ｅ−Ｅ及びＦ−Ｆ断面を示す断面図である。なお、図１２において、右から図１１におけるＤ−Ｄ断面、Ｅ−Ｅ断面及びＦ−Ｆ断面を示している。

実施の形態４におけるＰＣＴ方式のタッチパネル基板４０は、透明絶縁性の透明絶縁性基板１１、透明絶縁性基板１１上に選択的に形成された導体膜からなる第１の検出配線４１、第１の検出配線４１上に積層された炭化したフォトレジストからなる第１反射防止膜３７、第１の検出配線４１及び第１反射防止膜３７を覆うシロキサン系ポリマーからなる層間絶縁膜４４を備える。さらに、タッチパネル基板４０は、層間絶縁膜４４状に形成された導体膜からなる第２の検出配線４５、第２の検出配線４５上に積層された炭化したフォトレジストからなる第２反射防止膜３８、第２の検出配線４５及び第２反射防止膜３８を覆うシロキサン系ポリマーからなる保護絶縁膜４８を備える。

実施の形態４のタッチパネル基板４０は、第１の検出配線４１が列用の金属配線であり、第２の検出配線４５は行用の金属配線である。第１の検出配線４１と第２の検出配線４５とが平面視直交するように配置されている。検出配線の機能を有していれば、第１の検出配線４１及び第２の検出配線４５は列と行の関係が入れ替わってもよく、斜め配線やジグザグな配線パターンであってもよい。

第１反射防止膜３７および第２反射防止膜３８は、第１の検出配線４１および第２の検出配線４５における端子４２、端子４６部位には形成されないように構成されている。また、第１反射防止膜３７および第２反射防止膜３８の断面は第１の検出配線４１および第２の検出配線４５の配線幅方向の断面において、半円形状の断面形状を呈している。

また、端子４２、４６部位にあたる層間絶縁膜４４および保護絶縁膜４８にはコンタクトホール４３及び４７が設けられており、外部信号および電気信号の取り出しができるようになっている。

このように、実施の形態４のタッチパネル基板４０は、第１の検出配線４１上に第１反射防止膜３７が形成され、第２の検出配線４５上に第２反射防止膜３８が形成され、第１反射防止膜３７及び第２反射防止膜３８上に層間絶縁膜４４及び保護絶縁膜４８が保護膜として形成される金属膜構造を有する。すなわち、実施の形態４の第１の検出配線４１及び第２の検出配線４５が実施の形態１の金属膜３に対応し、実施の形態４の第１反射防止膜３７及び第２反射防止膜３８が実施の形態１の反射防止膜１に対応し、実施の形態４の層間絶縁膜４４及び保護絶縁膜４８が実施の形態１の保護膜６に対応する。

このような構造の実施の形態４のＰＣＴ方式のタッチパネル基板４０は、第１反射防止膜３７及び第２反射防止膜３８によって第１の検出配線４１及び第２の検出配線４５の反射光が軽減され、タッチパネル基板４０を備える表示装置のコントラストの低下や配線が視認されることがなくなることにより、表示品位の向上が図れる。

したがって、従来の透明導電膜を用いたＰＣＴ方式のタッチパネルに比べて、透明導電膜による透過率低下がなく、同タッチパネルを備える表示装置の表示品位を阻害しない。その結果、透明導電膜に比べて、電気抵抗が小さいため、特に大型のタッチパネルを得ることができる。

（製造方法）
図１３及び図１４は実施の形態４のタッチパネル基板４０の製造方法を示す断面図である。以下、図１３及び図１４を参照して、実施の形態４の製造方法を説明する。

まず、図１３(a) に示すように、透明絶縁性基板１１上に第１の検出配線４１に用いる導電層５５を公知のスパッタ法にて成膜する。実施の形態４では、導電層５５としてＡｌ合金膜を３００ｎｍ形成している。

次に、図１３(b) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト４をパターニングして第１の検出配線４１用のパターンを形成する。この際、第１の検出配線端子コンタクトホール４３が形成される部位（図１２参照）、すなわち電気的接続がされる部位には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、検出配線部位とフォトレジスト４の膜厚が異なる（薄くなる）様に設定する。実施の形態４のフォトレジスト４の仕上がり線幅は４．０μｍ、膜厚は、検出配線部位が１．５μｍ、コンタクトホール部位（図１３(b) 中、一番左のフォトレジスト４）が０．５μｍに成る様に設定している。

続いて、図１３(c) に示すように、公知のウェットエッチング技術を用いて、フォトレジスト４をマスクとして導電層５５に対するエッチング処理を行う。実施の形態４では、公知のリン酸＋硝酸＋酢酸系の薬液を用いてウェットエッチングを行い、第１の検出配線４１はフォトレジスト４よりも片側０．５μｍ程度小さく仕上がるようにサイドエッチング量を設定している。

その後、図１３(d) に示すように、公知のＯ_２アッシング法を用いて、フォトレジスト４のアッシングを行う。これにより、フォトレジスト４は第１の検出配線４１で０．８μｍとなり、コンタクトホール４３部位はフォトレジスト４が完全に除去される。

続いて、図１３(e) に示すように、００℃のベーク処理を行う。これにより、フォトレジスト４が炭化され第１反射防止膜３７が形成される。フォトレジスト４は、炭化する際に軟化した後に硬化するために断面が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の層間絶縁膜４４の形成温度以上であれば良く、本実施例においては後述する層間絶縁膜４４の形成温度が３００℃であるため３００℃としている。

その後、図１３(f) に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる層間絶縁膜４４を形成する。層間絶縁膜４４の焼成温度は３００℃とした。シロキサン系ポリマーは脱離ガスが少なく、第１反射防止膜３７からの脱離ガスを防止する効果もある。

そして、図１４(g) に示すように、ＵＶ処理または大気圧プラズマ処理などの表面処理を実施した後、第２の検出配線４５に用いる導電層５６を公知のスパッタ法にて成膜する。実施の形態４では、導電層５６としてＡｌ合金膜を３００ｎｍ形成する。

次に、図１４(h) に示すように、公知のフォトリソグラフィ技術にて、フォトレジスト４をパターニングして第２の検出配線４５用のパターンを形成する。この際、第２の検出配線端子コンタクトホール４７が形成される部位（図１２参照）、すなわち、電気的接続がされる部位には、公知のハーフトーンマスクを用いてハーフ露光を実施しており、検出配線部位とフォトレジスト４の膜厚が異なる（薄くなる）様に設定した。実施の形態４において、フォトレジスト４の仕上がり線幅は４．０μｍ、膜厚は、検出配線部位が１．５μｍ、コンタクトホール部位が０．５μｍに成る様に設定している。

次に、図１４(i) に示すように、公知のウェットエッチング技術を用いて、フォトレジスト４をマスクとして導電層５６に対するエッチングを行う。実施の形態４では、公知のリン酸＋硝酸＋酢酸系の薬液を用いてウェットエッチングを行い、第２の検出配線４５はフォトレジスト４よりも片側０．５μｍ程度小さく仕上がるようにサイドエッチング量を設定した。

その後、図１４(j) に示すように、公知のＯ_２アッシング法を用いて、フォトレジスト４に対するアッシングを行う。これにより、フォトレジスト４は第２の検出配線４５で０．８μｍとなり、コンタクトホール部位はフォトレジスト４が完全に除去される。

続いて、図１４(k) に示すように、３００℃のベーク処理を行う。これにより、フォトレジスト４が炭化され第２反射防止膜３８が形成される。フォトレジスト４は、炭化する際に軟化し後に硬化するために断面形状が円弧状に変形するとともに、体積が収縮する。ベーク温度は、次工程の保護絶縁膜４８の形成温度以上であれば良く、実施の形態４においては後述する保護絶縁膜４８の形成温度が３００℃であるため３００℃としている。

その後、図１４(l)に示すように、公知のスピンコート法を用いて、シロキサン系ポリマーからなる保護絶縁膜４８を形成する。保護絶縁膜４８の焼成温度は３００℃とした。シロキサン系ポリマーは脱離ガスが少なく、第２反射防止膜３８からの脱離ガスを防止する効果もある。

次に、公知のフォトリソグラフィ技術にて、フォトレジストをマスクとしてコンタクトホールパターンを形成し、公知のドライエッチング法で層間絶縁膜４４と保護絶縁膜４８をエッチングする。実施の形態４では、エッチングガスにＳＦ６を用いた。このときのレジストとシロキサンポリマーとの選択比は１：１であったため、コンタクトホールパターンのフォトレジストは層間絶縁膜４４と保護絶縁膜４８との総膜厚よりも厚い２．５μｍに設定し、ドライエッチング後のフォトレジスト膜は０．５μｍであった。ドライエッチング後にＯ_２アッシングを行い、レジスト剥離処理を行う。

このような製造方法を用いることで、第１の検出配線４１及び第２の検出配線４５の加工時にマスクとして用いるレジストの剥離処理が削減できるため、薬液使用量を削減することができ環境負荷が低減するとともに製造コストを低減することができる。

本実施の形態では、フォトレジスト４として東京応化社製のＴＦＲ−１０７０を用いたが、フェノールノボラックを主体とし、感光剤にナフトキノンジアジドを含むフォトレジストであれば良い。例えば、公知のＯＦＰＲ−８００（東京応化工業 社製）やＡＺ−１５００（ＡＺ 社製）など用いても良い。

本実施の形態では、シロキサン系ポリマーを塗布する際にスピンコート法を用いたが、基板上に膜を形成する他の手法、例えばスリットコート法などを用いても良い。スリットコート法は塗布液を削減できるため、より好適である。

本実施の形態では、反射防止膜上に形成する保護膜にシロキサン系ポリマーを用いた。シロキサン系ポリマーが透過率と耐熱性が高く、かつ平坦化性に優れているためである。前記透過率、耐熱性、平坦化性を備えた材料を用いても同様の効果が得られる。

本実施の形態では、金属膜のエッチングにウェットエッチングを用いた。これはフォトレジストが、炭化させるベーク工程で体積収縮した後に金属膜が露出しないようにサイドエッチングを行うためである。サイドエッチングが困難なドライエッチング法を用いた場合は、エッチングの後に溶剤、例えばＰＧＭＥＡの雰囲気内で保持してフォトレジストを溶解させ金属膜全体を被覆する工程を追加することで、同様の低反射配線が得ることができる。

また、本実施の形態では反射防止膜（１，５，７，８，３７，３８）の表面に特に処理を施していないが、フォトレジストを炭化させて反射防止膜を形成した後に、例えばプラズマ処理などで表面を荒らして、反射防止膜の表面に微細な凹凸形状を設けることにより散乱効果を付加することにより、更なる反射率低減効果が得られる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１，５ 反射防止膜、３ 金属膜、４ フォトレジスト、６ 保護膜、７ 第１反射防止膜、８ 第２反射防止膜、１０ａ，１０ｂ アクティブマトリックス基板、１１ 透明絶縁性基板、１２ ゲート電極、１３ ゲート配線、１６ ゲート絶縁膜、１７ 半導体能動膜、１８，１８ｓ，１８ｄ オーミック低抵抗膜、１９ ソース電極、２０ ドレイン電極、２２ ソース配線、２４，４４ 層間絶縁膜、３１ 第１ゲート絶縁膜、３２ 第２ゲート絶縁膜、３９ ＴＦＴ、４０ タッチパネル基板、４１ 第１の検出配線、４２ 第１検出配線端子、４５ 第２の検出配線、４８ 保護絶縁膜。

Claims (9)

1. 基板の上方に形成された導電膜と、
   前記導電膜上に形成された反射防止膜と、
   前記反射防止膜上に形成された保護膜とを備え、
   前記反射防止膜は、波長５５０ｎｍ以下における透過率が１０％未満であり、染料、顔料、及びカーボンブラックを含まず、
   前記保護膜は波長５５０ｎｍ以下における透過率が９０％以上であることを特徴とする、
   半導体装置。
2. 請求項１記載の半導体装置であって、
   前記反射防止膜は、フェノールノボラックを主体とする樹脂膜を含む、
   半導体装置。
3. 請求項１あるいは請求項２記載の半導体装置であって、
   前記保護膜は、シリコンを主体とする樹脂膜を含む、
   半導体装置。
4. 請求項１ないし請求項３のうち、いずれか１項に記載の半導体装置であって、
   前記反射防止膜の表面は微細な凹凸形状を有する、
   半導体装置。
5. 請求項１ないし請求項４のうち、いずれか１項に記載の半導体装置であって、
   前記導電膜は配線加工される金属膜を含み、
   前記反射防止膜は前記導電膜の配線加工用に用いるフォトレジスト膜を焼結させた樹脂膜を含み、前記反射防止膜の断面形状が円弧状であり、
   前記保護膜は前記反射防止膜を完全に被覆し平坦化されて形成される層間絶縁膜を含む、
   半導体装置。
6. 請求項５記載の半導体装置であって、
   前記導電膜は、所定の薄膜トランジスタを形成するソース電極、ドレイン電極、及び前記ソース電極に電気的に接続されるソース配線を含み、
   前記反射防止膜は、前記ソース電極、前記ドレイン電極及び前記ソース配線それぞれ上に形成される反射防止膜を含み、
   前記所定の薄膜トランジスタは液晶画素選択用トランジスタを含む、
   半導体装置。
7. 請求項６記載の半導体装置であって、
   前記導電膜は、前記所定の薄膜トランジスタのゲート電極及び該ゲート電極に電気的に接続されるゲート配線をさらに含み、
   前記反射防止膜は、前記ゲート電極及びゲート配線それぞれ上に形成される反射防止膜を含む、
   半導体装置。
8. 請求項５記載の半導体装置であって、
   絶縁膜を介して対向、交差するように配置された第１及び第２の検出配線を備えた静電容量方式のタッチパネル基板をさらに備え、
   前記導電膜は前記第１及び第２の検出配線を含み、
   前記反射防止膜は、前記第１及び第２の検出配線それぞれ上に形成される反射防止膜を含む、
   半導体装置。
9. (a) 基板の上方に導電膜を形成するステップと、
   (b) 前記導電膜上にパターニングされたフォトレジストを形成するステップと、
   (c) パターニングされた前記フォトレジストをマスクとして前記導電膜を加工するステップと、
   (d) 前記フォトレジストに対しアッシング処理を施し所定の形状に設定するステップと、
   (e) 前記所定の形状の前記フォトレジストを焼結させることにより反射防止膜を形成するステップと、
   (f) 前記反射防止膜上に保護膜を形成するステップとを備える、
   半導体装置の製造方法。

Images