KR20080010957A - 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자 - Google Patents
박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자 Download PDFInfo
- Publication number
- KR20080010957A KR20080010957A KR1020060071684A KR20060071684A KR20080010957A KR 20080010957 A KR20080010957 A KR 20080010957A KR 1020060071684 A KR1020060071684 A KR 1020060071684A KR 20060071684 A KR20060071684 A KR 20060071684A KR 20080010957 A KR20080010957 A KR 20080010957A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- film transistor
- substrate
- barrier layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 101
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 77
- 229910052802 copper Inorganic materials 0.000 claims abstract description 77
- 239000010949 copper Substances 0.000 claims abstract description 77
- 230000004888 barrier function Effects 0.000 claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 189
- 239000010408 film Substances 0.000 claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000011651 chromium Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 239000008151 electrolyte solution Substances 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 4
- 150000007524 organic acids Chemical class 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000003792 electrolyte Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 101710134784 Agnoprotein Proteins 0.000 claims description 2
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 239000012044 organic layer Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 230000002776 aggregation Effects 0.000 abstract description 4
- 238000005054 agglomeration Methods 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 150000003377 silicon compounds Chemical class 0.000 description 11
- 239000011368 organic material Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- -1 alcohol amines Chemical class 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 208000025165 Autoerythrocyte sensitization syndrome Diseases 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000012454 non-polar solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002798 polar solvent Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, (a) 기판을 준비하는 단계; (b) 상기 기판 상에 게이트 전극을 형성하는 단계로서, (b1) 상기 기판 상에 포토레지스트층을 형성하는 단계; (b2) 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계; (b3) 상기 포토레지스트 패턴 내에서 상기 기판 위에 하부 배리어층을 형성하는 단계; (b4) 상기 포토레지스트 패턴 내에서 상기 하부 배리어층 위에 구리층을 형성하는 단계; (b5) 상기 포토레지스트 패턴 내에서 상기 구리층 위에 상부 배리어층을 형성하는 단계; (b6) 상기 포토레지스트 패턴을 제거하는 단계를 포함하여, 상기 하부 배리어층, 상기 구리층 및 상기 상부 배리어층으로 구성된 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법 및 이에 의해 제조된 박막트랜지스터를 제공한다. 또한, 상기 박막트랜지스터를 포함하는 액정표시소자 및 상기 액정표시소자를 제조하는 제조방법을 제공한다.
액정표시소자, 박막트랜지스터
Description
도 1a 내지 도 1d는 종래 액정표시소자용 박막트랜지스터의 제조공정도,
도 2a 및 도 2b는 종래 액정표시소자의 GDS 상태를 나타낸 사진,
도 3a 내지 도 3e는 본 발명에 따른 게이트 전극의 제조 공정도,
도 4 내지 도 7은 도 3e의 게이트 전극을 포함하는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
*도면의 주요 부분에 대한 부호의 설명*
201 : 게이트 전극 201a : 하부 배리어층
201b : 구리층 201c : 상부 배리어층
202a : 제1 게이트 절연막 202b : 제2 게이트 절연막
203 : 엑티브층 204 : 옴익 콘텍층
205 : 소스 전극 206 : 드레인 전극
207 : 보호막 208 : 콘택홀
209 : 화소전극 210 : 기판
300 : 포토레지스트 패턴
본 발명은, 하부 배리어층, 구리층 및 상부 배리어층으로 구성된 게이트전극을 포함하는 박막트랜지스터의 제조방법, 이에 의해 제조된 박막트랜지스터, 상기 박막트랜지스터가 구비된 액정표시소자 및 상기 액정표시소자를 제조하는 제조방법에 관한 것이다.
현재 대부분의 액정 표시 소자(Liquid Crystal Display Device)는 제조공정이 쉽고 별도의 TFT(박막트랜지스터; Thin Film Transistor)용 광차단막이 필요없는 인버티드 스태거드(Inverted Staggered) 구조의 TFT를 채용하고 있는 추세이다.
인버티드 스태거드 구조의 TFT를 포함하는 액정 표시 소자는 일반적으로 복수 개의 구조물이 형성된 두 개의 기판을 서로 대향하여 합착하고 그 사이에 액정을 주입하여 이루어진다.
상기 한 쌍의 기판 중 아래 쪽에 있는 기판에는 게이트버스 라인과 데이터버스 라인이 매트릭스 형태로 교차로 형성되고, 그 교차 영역 내에 화소 전극이 형성됨으로써, 이들이 서로 전기적으로 연결되도록 하는 인버티드 스태거드 형태의 구조를 갖는다.
즉, 상기 인버티드 스태거드 구조의 TFT는 도 1d에 도시된 바와 같이, 유리 기판(110) 위에 형성된 게이트 전극(101), 게이트 전극(101)을 포함한 전면에 형성 된 게이트 절연막(102), 게이트 절연막(102) 위에 형성된 반도체층(103,104), 상기 반도체층(103,104) 위에서 분리 형성된 소스 전극(105) 및 드레인 전극(106)으로 구성된다. 여기서, 반도체층(103,104)은 게이트 절연막(102) 위에 순수한 비정질 실리콘 (a-Si:H)으로 형성한 엑티브층(103), 엑티브층(103) 위에 불순물이 포함된 비정질 실리콘 (n+a-Si:H)으로 형성한 옴익 콘텍층(104)을 포함한다.
그리고 전술한 구성을 갖는 TFT와, 상기 TFT가 구비된 기판(110)에 형성된 보호막(107), 드레인 전극(106)이 노출되도록 형성된 콘택홀(108) 및 콘택홀(108)을 통해 드레인 전극(106)과 전기적으로 연결되는 화소전극(미도시)을 포함한다.
이하에서는 도 1a 내지 도 1d를 참조하여 제조방법에 대해 상세히 설명하기로 한다.
도 1a에 도시된 바와 같이, 유리기판(110) 상에 스퍼터링법으로 구리막을 증착한 후, 포토리소그래피법을 이용하여 구리막을 패터닝하여 복수 개의 게이트 라인(미도시)과 게이트 전극(101)을 형성한다.
그리고, 도 1b에 도시된 바와 같이, 게이트전극(101)이 형성된 유리기판(110) 상에 다결정실리콘(a-Si)과의 계면특성이 좋고 게이트전극(101)과 밀착성이 좋으며 절연 내압이 높은 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)을 증착하여 게이트절연막(102)을 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 게이트 절연막(102) 상에 화학증기증착(CVD)방법을 이용하여 반도체층(103,104)을 형성한다. 즉, 순차적으로 엑티브층 (active layer)(103)을 형성하고 소스 및 드레인 전극(105,106)과의 양호한 옴익 콘택을 위한 옴익콘텍층 (ohmic contact layer)(104)을 형성한 후, 건식식각을 통해 도 1c에 도시된 바와 같이, 패터닝 한다.
여기서, 엑티브층(103)은 일반적으로 순수한 비정질 실리콘 (a-Si:H)으로 형성하고, 옴익콘텍층(104)은 불순물이 포함된 비정질 실리콘 (n+a-Si:H)으로 형성한다.
그리고, 도 1d에 도시된 바와 같이, 옴익콘택층(104)을 포함하여 유리기판(110) 전면에 구리막을 형성한 후, 패터닝하여 게이트 라인과 교차하는 방향으로 데이터 라인(미도시)을 형성하고, 소스 전극(105)과 드레인 전극(106)을 형성한다.
그리고 소스 및 드레인 전극(105, 106)이 형성된 유리기판(110)에 보호막(107)을 도포하고, 드레인전극(106)이 노출되도록 보호막(107)의 소정 부위를 제거하여 콘택홀(108)을 형성한다.
다음으로 전면에 전도성의 투명 도전막을 증착한 후 패터닝하여 콘택홀(108)을 통해 드레인전극(106)과 전기적으로 연결되는 화소전극(미도시)을 형성하면 제조공정이 완료된다.
이와 같은 구조를 갖는 TFT를 갖는 액정표시소자에 있어서, 전극 및 라인을 포함하는 배선의 재료로서 구리를 사용하는데, 이러한 구리의 배선 공정은 지금까지 알루미늄 배선 공정을 대체할 차세대 배선 공정으로 이미 반도체에서는 로직칩(logic chip)에서 성능을 인정 받았다고 할 수 있다.
구리는 알루미늄에 비해 비저항이 낮기 때문에 저항-축전지연(RC delay)을 감소시켜 직접 회로가 보다 빠르게 동작하는 것을 가능하게 한다.
또한, 전기 이동에 대한 저항성(Electromigration resistance)이 좋기 때문에 금속 회로의 단락을 줄일 수 있는 장점이 있다. 그러나, 구리는 알루미늄과 달리 쉽게 산화되는 문제점을 가지고 있다. 이로 인하여 구리 전극 및 구리 배선은 쉽게 오염이 되고, 또한 전극 및 배선에 도포되는 절연막과 반응하려는 경향이 있어 문제가 된다.
이에, 반도체 공정에서는, 배선 공정 후 공정으로서 구리 박막의 표면에 이온을 주입하는 이온 주입법(ion implantation), 구리 합금 박막을 이용하는 방법, 구리와 다른 금속으로 이루어진 적층체를 형성하고 이를 열처리하는 방법 등이 연구되고 있다.
한편, 액정 표시 소자의 TFT에 있어서, 전극 또는 배선의 절연막 또는 보호막은 실리콘계 화합물로 이루어지는 것이 일반적이다. 실리콘계 화합물은 증착에 의하여 전극과 배선이 형성된 기판에 형성되는데, 실리콘계 화합물 형성에 사용되는 SiH4와 구리가 반응하여 배선 및 전극의 성능에 장애를 유발할 수 있다.
보다 상세히 설명하면, 액정 표시 소자의 기판 상에 다양한 박막이 증착되는데, 이러한 박막의 증착 방법으로서, 금속막 및 투명전극의 경우에는 스퍼터링 (Sputtering)법을, 실리콘 및 절연막은 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)법을 주로 이용한다.
PECVD법은 플라즈마에 의해 여기된 전자가 중성 상태로 유입된 기체 화합물과 충돌하여 기체 화합물을 분해하고, 이때 형성된 가스 이온들의 상호반응 및 기판인 유리 등에서 제공되는 열에너지의 도움으로 재결합하여 박막이 형성되는 원리이다. 이때, 유입되는 기체 화합물은 형성하고자 하는 막의 종류에 따라 달라진다.
일반적으로 수소화 비정질 실리콘(a-Si:H)을 형성하고자 할 경우에는 SiH4, H2를 사용하며, 실리콘 질화막(SiNx)을 형성하고자 할 경우에는 SiH4, H2, NH3, N2의 혼합가스가 사용된다. N형 불순물인 인(phosphorous)을 도핑한 n+a-Si:H을 형성하고자 할 경우에는 PH3가 첨가된다.
구리층을 형성하고, 포토레지스트를 도포한 다음 패터닝하여 구리 전극 및 구리 배선을 형성한 후, 전술한 방법에 의해 실리콘 화합물을 증착할 때, 구리 전극 또는 구리 배선이 보호되지 않으면, 증착에 사용되는 SiH4와 구리가 반응하여 실리사이드를 형성하게 되며, 이러한 실리사이드로 인하여 누설 전류(leakage current) 및 브레이크 다운(break down)이 발생하여 배선 및 전극의 성능에 장애를 유발하고 소자의 신뢰성을 저하시킨다는 문제점이 있다.(도 2a, 도 2b 참조)
이러한 문제점을 나타낸 도 2a 및 도 2b는 종래 액정표시소자의 GDS 상태를 나타낸 사진이며, 특히, 도 2b에서 그래프는 도 2b의 사진에 나타낸 GDS 부분 중 표시된 위치별(1,2,3)로 성분 분석한 결과를 나타낸 것으로서, 구리가 확산되어 구리가 대다수 임을 볼 수 있다.
여기서, GDS(Gate Drain Shortage)란 구리의 확산에 의해 게이트 전극과 소 스/드레인 전극이 연결되어 발생하는 쇼티지(Shortage)를 의미한다. 이러한 GDS가 발생하면 게이트(Gate)라인 모두 동작할 수 없게 된다.
또한, 구리 박막의 표면은 소수성이기 때문에 패턴을 형성한 후 스트립 공정에서 포토레지스트(PR) 잔사가 존재하는 단점이 있다. 이러한 포토레지스트 잔사가 효과적으로 제거되지 못하면 PECVD공정에서 포토레지스트 잔사들의 뭉침(Agglomeration) 현상이 발생한다는 문제점이 있다.
따라서, 본 발명의 목적은, 기판 상에 포토레지스트 패턴을 먼저 형성하고, 포토레지스트 패턴 내부에 하부 배리어층, 구리층 및 상부 배리어층으로 구성된 게이트 전극을 형성하고 포토레지스트 패턴을 제거하는 박막트랜지스터의 제조방법, 이에 의해 제조된 박막트랜지스터, 상기 박막트랜지스터가 구비된 액정표시소자 및 상기 액정표시소자의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한, 본 발명의 하나의 실시형태는 (a) 기판을 준비하는 단계; (b) 상기 기판 상에 게이트 전극을 형성하는 단계로서, (b1) 상기 기판 상에 포토레지스트층을 형성하는 단계; (b2) 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계; (b3) 상기 포토레지스트 패턴 내에서 상기 기판 위에 하부 배리어층을 형성하는 단계; (b4) 상기 포토레지스트 패턴 내에서 상기 하 부 배리어층 위에 구리층을 형성하는 단계; (b5) 상기 포토레지스트 패턴 내에서 상기 구리층 위에 상부 배리어층을 형성하는 단계; (b6) 상기 포토레지스트 패턴을 제거하는 단계를 포함하여, 상기 하부 배리어층, 상기 구리층 및 상기 상부 배리어층으로 구성된 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.
본 발명의 다른 하나의 실시형태는 기판 상에 형성된 게이트 전극으로서, 상기 기판 상에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 기판 위에 하부 배리어층을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 하부 배리어층 위에 구리층을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 구리층 위에 상부 배리어층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계에 의해 제조된 게이트전극; 상기 게이트 전극이 형성된 상기 기판 상에 형성된 한 층 이상의 게이트 절연막; 상기 게이트 절연막 상에 형성된 반도체층; 상기 반도체층이 형성된 상기 게이트 절연막 상에 형성된 소스전극 및 드레인전극; 및 상기 소스전극 및 상기 드레인전극 상에 형성된 보호막을 포함하는 것을 특징으로 하는 박막트랜지스터를 포함한다.
본 발명의 또 다른 하나의 실시형태는 전술한 제조방법에 의해 제조된 박막트랜지스터; 및 상기 박막트랜지스터에 연결된 화소전극을 포함하는 것을 특징으로 하는 박막트랜지스터 어레이기판을 제공한다.
본 발명의 또 다른 하나의 실시형태는 전술한 제조방법에 의해 제조된 박막트랜지스터를 포함하는 박막트랜지스터 어레이기판; 상기 박막트랜지스터 어레이기판과 대향되도록 배치되는 컬러필터 어레이기판; 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판 사이에 주입되는 액정을 포함하는 액정표시소자를 제공한다.
본 발명의 또 다른 하나의 실시형태는 전술한 제조방법에 의해 제조된 박막트랜지스터를 포함하는 박막트랜지스터 어레이기판을 준비하는 단계; 컬러필터 어레이기판을 준비하는 단계; 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판이 대향 배치되도록, 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판을 상호 접합시키는 단계; 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판 사이에 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법을 제공한다.
이하에서 상세히 설명하기로 한다.
본 발명의 일실시형태로서 박막트랜지스터의 제조방법은 (a) 기판을 준비하는 단계; (b) 상기 기판 상에 게이트 전극을 형성하는 단계로서, (b1) 상기 기판 상에 포토레지스트층을 형성하는 단계; (b2) 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계; (b3) 상기 포토레지스트 패턴 내에서 상기 기판 위에 하부 배리어층을 형성하는 단계; (b4) 상기 포토레지스트 패턴 내에서 상기 하부 배리어층 위에 구리층을 형성하는 단계; (b5) 상기 포토레지스트 패턴 내에서 상기 구리층 위에 상부 배리어층을 형성하는 단계; (b6) 상기 포토레지스트 패턴을 제거하는 단계를 포함하여, 상기 하부 배리어층, 상기 구리층 및 상기 상부 배리어층으로 구성된 게이트 전극을 형성하는 단계를 포함한다.
여기서, 포토레지스트 패턴을 먼저 형성한 후, 포토레지스트 패턴 내에서 구리층을 형성하는 경우, 구리층을 3중막 또는 4중막으로 형성하는 것이 용이하다.
또한, 포토레지스트 패턴을 먼저 형성한 후, 포토레지스트 패턴 내에서 구리층을 형성하게 되면, 종래에 구리층을 먼저 형성하고 포토레지스트를 도포한 다음 구리층을 패터닝 함에 따라 발생하던 포토레지스트 잔사의 문제점 및 구리의 확산으로 인해 GDS(Gate Drain Shortage)이 발생되는 문제점이 발생하지 않게 된다.
그리고, (c) 상기 게이트 전극이 형성된 상기 기판 상에 한 층 이상의 게이트 절연막을 형성하는 단계; (d) 상기 게이트 절연막 상에 반도체층을 형성하는 단계; (e) 상기 반도체층이 형성된 상기 게이트 절연막 상에 소스전극 및 드레인전극을 형성하는 단계; 및 (f) 상기 소스전극 및 상기 드레인전극 상에 보호막을 형성하는 단계를 더 포함한다.
상기 (a) 단계에서는 기판으로서 플라스틱 기판 또는 실리콘 기판 또는 유리 기판 등을 사용할 수 있으며, 유리 기판을 사용하는 것이 바람직하다.
상기 (b) 단계에서는 상기 기판 상에 형성되어 있는 포토레지스트 패턴을 이용하여 상기 기판 상에 게이트 전극을 형성한다.
이하에서는 상기 기판 상에 형성되어 있는 포토레지스트 패턴을 이용하여 상기 기판 상에 게이트 전극을 형성하는 방법에 대해 구체적으로 설명하기로 한다.
상기 (b1) 단계에서는, 빛을 받은 부분이 에칭되는 포지티브(positive)형 포토레지스트 또는 빛을 받은 부분이 남겨지는 네가티브(negative)형 포토레지스트를 기판 상에 도포하여 기판 상에 포토레지스트층을 형성한다. 여기서, 네가티브(negative)형 포토레지스트를 사용하는 것이 바람직하다.
여기서, 네가티브(negative)형 포토레지스트를 사용하게 되면 역 테이퍼가 나와서 포토레지스트 스트립 공정이 잘 진행되는 장점이 있다.
상기 (b2) 단계는, 마스크를 포토레지스트층 위에 놓고, 자외선을 조사하여 노광단계; 포토레지스트층 중 빛을 받은 부분 또는 빛을 받지 않은 부분만 선택적으로 현상하는 단계를 포함한다. 이러한 과정을 통해 기판 상에는 포토레지스트 패턴이 형성된다.
여기서, 네가티브(negative)형 포토레지스트를 사용한 경우, 현상단계에서 포토레지스트층 중 빛을 받지 않은 부분만 선택적으로 용해되고 빛을 받은 부분은 기판 상에 남아 포토레지스트 패턴을 형성하게 된다.
상기 (b3) 단계에서는 상기 포토레지스트 패턴 내에서 기판 상에 하부 배리어층을 형성한다.
여기서, 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴 및 이들의 합금 중 선택된 하나 이상을 사용하여 상기 하부 배리어층을 형성할 수 있으며, 이외에도 다 양한 배리어 메탈을 사용하여 상기 하부 배리어층을 형성할 수 있다. 바람직하게는 몰리브덴-티타늄 합금을 사용하여 상기 하부 배리어층을 형성할 수 있다.
그리고, 한 예로서 스퍼터링(sputtering)법을 이용하여 상기 재료를 기판 상에 증착시킴으로써, 상기 하부배리어층을 형성할 수 있다.
상기 (b4) 단계에서는 상기 포토레지스트 패턴 내에서 구리를 상기 하부 배리어층 상에 증착시켜 구리층을 형성한다.
여기서, 한 예로 스퍼터링(sputtering)법을 사용할 수도 있다.
상기 (b5) 단계에서는 상기 포토레지스트 패턴 내에 상기 구리층 상에 상부 배리어층을 형성한다.
여기서, 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴 및 이들의 합금 중 선택된 하나 이상을 사용하여 상기 상부 배리어층을 형성할 수 있으며, 이외에도 다양한 배리어 메탈을 사용하여 상기 상부 배리어층을 형성할 수 있다. 바람직하게는 몰리브덴을 사용하여 상기 상부 배리어층을 형성할 수 있다.
그리고, 한 예로서 스퍼터링(sputtering)법을 이용하여 상기 재료를 기판 상에 증착시킴으로써, 상기 상부 배리어층을 형성할 수 있다.
또는, 무전해 도금 방식인 금속 전해액에 딥방식으로 상기 상부 배리어층을 형성할 수 있다.
여기서, 은(Ag), 크롬(Cr), 코발트(Co) 및 니켈(Ni)과 같은 금속 전해액을 사용할 수 있으며, 은(Ag) 전해 용액을 사용하는 것이 바람직하다.
여기서, 상기 은(Ag) 전해 용액은 168mL의 이온 제거수에 0.26g의 AgNO3, 6g의 (NH4)2SO4, 1mL의 유기산을 혼합하여 이루어지며, 18℃~100℃의 온도로 유지하는 것이 바람직하다. 그리고, 상기 유기산은 NH4OH인 것이 바람직하다.
또는 상기 은(Ag) 전해용액은 100mL의 이온 제거수에 18.4g의 KAg(CN)2, 0.718g의 KCN를 혼합하여 이루어지며, 18℃~100℃온도로 유지하는 것이 바람직하다
상기 (b6) 단계에서는 포토레지스트 패턴을 제거하게 된다.
여기서, 한 예로 일반적인 알코올 아민과 극성/비극성 솔벤트로 구성된 용액을 사용하여 포토레지스트 패턴을 제거할 수 있다.
이에, 전술한 과정을 통해 기판 상에 하부 배리어층, 구리층 및 상부 배리어층으로 구성된 게이트 전극이 형성된다.
여기서, 상기 하부 배리어층의 두께는 10 ~ 30㎚, 바람직하게는 20㎚이고, 상기 구리층의 두께는 150 ~ 250㎚, 바람직하게는 200㎚이며, 상기 상부 배리어층의 두께는 10 ~ 30㎚, 바람직하게는 10㎚이다.
상기 상부 배리어층 및 상기 하부 배리어층의 두께가 각각 10nm미만이면 구리의 확산에 문제가 있을 수 있고, 30nm를 초과하게 되면 저항이 높아지는 단점이 있다.
상기 (c) 단계에서는 상기 게이트 전극이 형성된 상기 기판 상에 1층 이상의 게이트 절연막을 증착시키게 된다. 증착방법의 한 예로 PECVD법을 사용하여 게이트 절연막을 증착시킬 수 있다.
게이트 절연막은 단일의 무기 게이트 절연막으로 형성될 수도 있으며, 게이트 절연막은 기판 상에 형성된 제1 게이트 절연막과 상기 제1 게이트 절연막 상에 형성된 제2 게이트 절연막으로 구성될 수도 있다.
단일의 무기 게이트 절연막을 형성하는 경우 절연 내압 특성이 좋은 무기물인 실리콘계 화합물로 형성하는 것이 바람직하며, 실리콘계 화합물로는 실리콘 질화물과 실리콘 산화물 중 선택하여 사용할 수 있다.
제1 게이트 절연막은 기판 상에 유기물질을 증착하여 형성할 수도 있고, 금속 산화물을 증착하여 형성할 수도 있다.
여기서, 금속 산화물을 사용하는 경우 유기물질 보다 반도체 채널을 만들기 가 더 유리할 수 있다. 또한 유기물질을 사용하는 경우에는 PECVD공정이 아닌 스핀코팅을 하기 때문에 GDS 발생이 더 작을 수 있다.
이때 증착방법의 한 예인 PECVD법으로 유기물질을 증착하여 제1 게이트 절연막을 형성할 수도 있고, 금속 산화물을 증착하여 제1 게이트 절연막을 형성할 수도 있다.
여기서, 유기물질로는 벤조시클로부텐(benzocyclobutene:BCB), 아크릴(acryl), 실록산(siloxan) 및 감광성 폴리이미드(PSPI) 중 선택된 어느 하나 인 것이 바람직하다. 이 중 감광성 폴리이미드(PSPI)의 경우 스핀코팅방법을 사용하는 것이 바람직하다.
금속 산화물로는 Al2O3, Ta2O5 및 ZnO 중 선택된 어느 하나 인 것이 바람직하다.
제 2 게이트 절연막은 제1 게이트 절연막 상에 증착방법의 한 예인 PECVD법으로 실리콘계 화합물을 증착하여 형성할 수 있다. 실리콘계 화합물로는 실리콘 질화물과 실리콘 산화물 중 선택된 어느 하나인 것이 바람직하다.
이와 같이, 유기물질 또는 금속 산화물로 형성된 제1 게이트 절연막 위에 실리콘계 화합물로 제2 게이트 절연막을 형성하는 경우, 구리 재질의 게이트 전극이 제1 게이트 절연막에 의해 보호되어 있기 때문에, 실리콘계 화합물 증착 시 사용하는 SiH4와 구리의 반응을 억제되어 실리사이드 형성이 방지될 수 있다.
상기 (d) 단계에서는, 상기 게이트 절연막 상에 증착방법의 한 예인 화학증기증착(CVD)방법으로 반도체층을 형성한다.
여기서, 반도체층은 박막트랜지스터의 채널로 사용되는 엑티브층(active layer)과, 소스 및 드레인 전극과의 양호한 옴익 콘택을 위한 옴익콘택층 (ohmic contact layer)을 포함할 수 있다.
엑티브층은 일반적으로 순수한 비정질 실리콘 (a-Si:H)으로 형성하고, 옴익콘택층은 불순물이 포함된 비정질 실리콘 (n+a-Si:H)으로 형성하는 것이 바람직하다.
여기서, 옴익콘택층은 인(Phosphorous)를 도핑한 비정질 실리콘(n+a-Si:H)을 사용하는 것이 바람직하다.
상기 (e) 단계에서는 옴익콘택층이 형성된 게이트 절연막 상에 스퍼터링법으로 구리를 증착한 후 패터닝하여 소스 전극과 드레인 전극을 형성한다.
상기 (f) 단계에서는 소스 전극, 드레인 전극이 형성된 게이트 절연막 상에증착방법의 한 예인 PECVD법으로 보호막을 형성한다. 그리고, 드레인 전극이 노출되도록 보호막의 소정 부위를 부분적으로 제거하여 콘택홀을 형성한다.
보호막의 재료로는 유전율이 낮은 유기물인 BCB(Benzocyclobutene)를 사용하는 것이 바람직하다.
보호막을 증착하는 과정에서 소스 전극과 드레인 전극을 보호하기 위해, 소스 전극과 드레인 전극 상에 유기 절연막을 먼저 형성한 후, 유기 절연막 위에 보호막을 증착할 수도 있다.
본 발명의 다른 실시 형태인 박막트랜지스터는 기판 상에 형성된 게이트전극; 상기 게이트 전극이 형성된 상기 기판 상에 형성된 한 층 이상의 게이트 절연막; 상기 게이트 절연막 상에 형성된 반도체층; 상기 반도체층이 형성된 상기 게이트 절연막 상에 형성된 소스전극 및 드레인전극; 및 상기 소스전극 및 상기 드레인전극 상에 형성된 보호막을 포함한다.
게이트 전극은, 상기 기판 상에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 기판 위에 하부 배리어층을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 하부 배리어층 위에 구리층을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 구리층 위에 상부 배리어층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계에 의해 제조된다.
본 발명의 또 다른 실시 형태인 박막트랜지스터 어레이기판은 기판; 전술한 제조방법에 의해 기판 상에 형성된 박막트랜지스터; 및 상기 박막트랜지스터에 연결된 화소전극을 포함한다.
그리고, 박막트랜지스터 어레이기판은 전술한 박막트랜지스터의 게이트 전극과 연결된 게이트 라인과, 전술한 박막트랜지스터의 소스전극과 드레인전극이 분기 형성된 데이트 라인을 더 포함한다.
여기서, 화소전극은 콘택홀을 통해 전술한 박막트랜지스터의 드레인 전극과 전기적으로 연결되어 액정에 전압을 가해준다.
화소전극은 전술한 드레인 전극을 포함한 전면에 투명 도전막을 증착시킨 후 패터닝하여 형성한다.
여기서, 투명 도전막은 ITO(indium tin oxide), IZO(indium zinc oxide)와 같은 인듐산화막을 스퍼터링법을 사용하여 형성하는 것이 바람직하다.
본 발명의 또 다른 실시형태인 액정표시소자는 전술한 제조방법에 의해 제조된 박막트랜지스터를 포함하는 박막트랜지스터 어레이기판; 상기 박막트랜지스터 어레이기판과 대향되도록 배치되는 컬러필터 어레이기판; 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판 사이에 주입되는 액정을 포함한다.
상기 컬러필터 어레이기판은 박막트랜지스터 기판의 비화소 영역 및 박막 트랜지스터 형성 영역에 대응하여 기판 상에 형성된 블랙 매트릭스층; 각 화소 영역에 대응하여 형성된 칼라필터층; 및 상기 블랙 매트릭스층 및 상기 칼라 필터층을 포함한 기판 전면에 형성된 공통전극을 포함한다.
본 발명의 또 다른 실시형태인 액정표시소자의 제조방법에 대해 상세하게 설명하기로 한다.
본 발명의 또 다른 실시형태인 액정표시소자의 제조방법은 전술한 제조방법에 의해 제조된 박막트랜지스터를 포함하는 박막트랜지스터 어레이기판을 준비하는 단계; 컬러필터 어레이기판을 준비하는 단계; 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판이 대향 배치되도록, 상기 박막 트랜지스터 어레이기판과 상기 컬러필터 어레이기판을 상호 접합시키는 단계; 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판 사이에 액정을 주입하는 단계를 포함한다.
즉, 전술한 제조방법에 의해 제조된 박막트랜지스터 어레이기판과 컬러필터 어레이기판을 실런트를 이용하여 접합하고 진공을 사용하여 박막트랜지스터 어레이기판과 컬러필터 어레이기판 사이에 액정을 주입하여 액정표시소자를 제조하게 된다.
이하에서는 도면을 참조하여 본 발명의 일 실시 형태인 박막트랜지스터가 구비된 박막트랜지스터 어레이기판의 제조방법에 대해 상세히 설명하기로 한다.
본 발명의 일실시형태로서 박막트랜지스터 기판의 제조방법은, 도 3a 내지 도 7에 도시된 바와 같이, (a) 기판(210)을 준비하는 단계; (b) 기판(210) 상에 형성된 포토레지스트 패턴(300)을 사용하여 게이트 전극(201)을 형성하는 단계; (c) 게이트 전극(201)이 형성된 기판(210) 상에 제1 및 제2 게이트 절연막(202a,202b)을 형성하는 단계; (d) 제2 게이트 절연막(202b) 상에 엑티브층(203)을 형성하고 엑티브층(203) 위에 옴익콘택층(204)을 형성하는 단계; (e) 엑티브층(203)과 옴익콘택층(204)이 형성된 제2 게이트 절연막(202b) 상에 소스전극(205) 및 드레인전극(206)을 형성하는 단계; (f) 소스전극(205) 및 상기 드레인전극(206) 상에 보호막(207)을 형성하는 단계; (g) 콘택홀(208)을 통해 드레인전극(206)에 연결되는 화소전극(209)을 형성하는 단계를 포함한다.
상기 (a) 단계에서 기판(210)을 준비한 다음, 상기 (b)단계에서는 도 3a 내지 도 3e에 도시된 과정에 따라, 하부 배리어층(201a), 구리층(201b) 및 상부 배리어층(201c)으로 구성된 게이트 전극(201)을 기판(210) 상에 형성하게 된다.
도 3a 내지 도 3e를 참조하여 상기 (b) 단계를 구체적으로 설명하면 다음과 같다.
기판(210) 상에 포토레지스트층(미도시)을 형성한 후, 마스크(미도시)를 포토레지스트층 위에 놓고, 자외선을 조사하여 노광한 다음, 포토레지스트층 중 빛을 받은 부분 또는 빛을 받지 않은 부분만 선택적으로 용해시킬 수 있는 식각용액으로 포토레지스트층을 식각하면 기판(210) 상에는, 도 3a에 도시된 바와 같이, 포토레지스트 패턴(300)이 형성된다.
도 3b에 도시된 바와 같이, 포토레지스트 패턴(300) 내에서 스퍼터링(sputtering)법으로 몰리브덴-티타늄 합금을 기판(210) 상에 증착시켜 하부 배리어층(201a)을 형성한다.
도 3c에 도시된 바와 같이, 포토레지스트 패턴(300) 내에서 스퍼터링(sputtering)법으로 구리를 기판(210) 상에 증착시켜 구리층(201b)을 형성한다.
도 3d에 도시된 바와 같이, 포토레지스트 패턴(300) 내에서 스퍼터링(sputtering)법으로 몰리브덴을 기판(210) 상에 증착시켜 상부 배리어층(201c)을 형성한다.
그리고, 포토레지스트 패턴(300)을 제거하면, 도 3e에 도시된 바와 같이, 기판(210) 상에는 하부 배리어층(201a), 구리층(201b) 및 상부 배리어층(201c)으로 구성된 게이트 전극(201)이 형성된다.
다음으로, 상기 (c) 단계에서는 도 4에 도시된 바와 같이, 게이트 전극(201)이 형성된 기판(210) 상에 PECVD법으로 유기물질 또는 금속 산화물을 증착하여 제1 게이트 절연막(202a)을 형성하고, 제1 게이트 절연막(202a) 상에 PECVD법으로 실리콘계 화합물을 증착하여 제2 게이트 절연막(202b)를 형성한다.
상기 (d) 단계에서는, 도 5에 도시된 바와 같이, 제2 게이트 절연막(202b) 상에 화학증기증착(CVD)방법으로 엑티브층(203)을 형성하고 엑티브층(203) 위에 옴익콘택층(204)을 형성한다.
상기 (e) 단계에서는 엑티브층(203)과 옴익콘택층(204)이 형성된 제2 게이트 절연막(202b) 상에 스퍼터링법으로 구리를 증착한 후 패터닝하여 소스 전극(205)과 드레인 전극(206)을 형성한다.
상기 (f) 단계에서는 도 6에 도시된 바와 같이, 소스 전극(205), 드레인 전극(206)을 포함한 전면에 PECVD법으로 보호막(207)을 형성한다. 그리고, 드레인 전극(206)이 노출되도록 보호막(207)의 소정 부위를 부분적으로 제거하여 콘택홀(208)을 형성한다.
상기 (g) 단계에서는 도 7에 도시된 바와 같이, 드레인 전극(206)을 포함한 전면에 투명 도전막을 증착시킨 후 패터닝하여 화소전극(209)을 형성한다.
이와 같이, 본 발명에 따르면 기판 상에 미리 마련된 포토레지스트 패턴을 이용하여 하부 배리어층, 구리층 및 상부 배리어층으로 구성된 게이트 전극을 형성함으로써, 종래에 게이트 전극을 형성하기 위한 구리 박막에 포토레지스트 잔사가 존재하는 것을 방지할 수 있고, 이에 따라 PECVD공정에서 포토레지스트 잔사들의 뭉침(Agglomeration)현상이 발생하는 것을 방지할 수 있다.
또한, 게이트 전극의 구리층 표면에 몰리브덴으로 형성된 상부 배리어층이 형성되어, 게이트 전극의 산화에 대한 저항성이 증가됨에 따라, 게이트 전극과 게이트 절연막 간의 접착력이 향상되고 저항 특성이 우수한 박막트랜지스터를 제공할 수 있게 된다.
더욱이, 구리로 마련된 게이트전극의 표면을 유기물질로 형성된 제1 게이트 절연막으로 커버하는 경우, 게이트전극에 실리콘 화합물로 무기 절연막을 형성할 때 사용되는 SiH4와 구리의 반응으로 인한 실리사이드 형성이 억제되며, 이에 실리사이드에 의한 누설전류(leakage current) 및 브레이크 다운(break down) 현상을 방지할 수 있어, 소자의 신뢰성을 향상시킬 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 종래에 게이트 전극을 형성하기 위한 구리 박막에 포토레지스트 잔사가 존재하는 것을 방지할 수 있음에 따라 종래 에 포토레지스트 잔사의 뭉침현상이 발생하는 것을 방지할 수 있다.
또한, 게이트 전극의 산화에 대한 저항성이 증가되고, 게이트 전극과 게이트 절연막 간의 접착력을 향상시킬 수 있게 된다.
더욱이, 구리로 마련된 게이트전극의 표면을 유기물질로 형성된 제1 게이트 절연막으로 커버하는 경우, 게이트전극에 실리콘 화합물로 무기 절연막을 형성할 때 사용되는 SiH4와 구리의 반응으로 인한 실리사이드 형성이 억제되며, 이에 실리사이드에 의한 누설전류(leakage current) 및 브레이크 다운(break down) 현상을 방지할 수 있어, 소자의 신뢰성을 향상시킬 수 있게 된다.
Claims (21)
- (a) 기판을 준비하는 단계;(b) 상기 기판 상에 게이트 전극을 형성하는 단계로서, (b1) 상기 기판 상에 포토레지스트층을 형성하는 단계; (b2) 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계; (b3) 상기 포토레지스트 패턴 내에서 상기 기판 위에 하부 배리어층을 형성하는 단계; (b4) 상기 포토레지스트 패턴 내에서 상기 하부 배리어층 위에 구리층을 형성하는 단계; (b5) 상기 포토레지스트 패턴 내에서 상기 구리층 위에 상부 배리어층을 형성하는 단계; (b6) 상기 포토레지스트 패턴을 제거하는 단계를 포함하여, 상기 하부 배리어층, 상기 구리층 및 상기 상부 배리어층으로 구성된 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 (b5) 단계에서는 상기 구리층 상에 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴 및 이들의 합금 중 선택된 하나 이상을 증착시켜 상기 상부 배리어층을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 (b5) 단계에서는 금속 전해액에 딥 방식으로 상기 구리층 상에 상기 상부 배리어층을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 3에 있어서,상기 금속 전해액으로 은(Ag), 크롬(Cr), 코발트(Co) 및 니켈(Ni) 중 선택된 금속의 전해액을 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 4에 있어서,상기 은(Ag) 전해액은 168mL의 이온 제거수에 0.26g의 AgNO3, 6g의 (NH4)2SO4, 1mL의 유기산을 혼합하여 이루어지며, 18℃~100℃의 온도로 유지하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 5에 있어서,상기 유기산은 NH4OH인 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 4에 있어서,상기 은(Ag) 전해액은 100mL의 이온 제거수에 18.4g의 KAg(CN)2, 0.718g의 KCN를 혼합하여 이루어지며, 18℃~100℃온도로 유지하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 (b3) 단계에서는 상기 기판 상에 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴 및 이들의 합금 중 선택된 하나 이상을 증착시켜 상기 하부 배리어층을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,상기 하부 배리어층의 두께는 10~30㎚이고, 상기 구리층의 두께는 150~250㎚이며, 상기 상부 배리어층의 두께는 10~30㎚인 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 1에 있어서,(c) 상기 게이트 전극이 형성된 상기 기판 상에 한 층 이상의 게이트 절연막을 형성하는 단계;(d) 상기 게이트 절연막 상에 반도체층을 형성하는 단계;(e) 상기 반도체층이 형성된 상기 게이트 절연막 상에 소스전극 및 드레인전극을 형성하는 단계; 및(f) 상기 소스전극 및 상기 드레인전극 상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 10에 있어서,상기 (c) 단계에서는 상기 게이트 절연막은 무기물질에 의해 단일층 형태로 형성되거나, 유기물층과 무기물층으로 구성된 다층 형태로 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 10에 있어서,상기 (d) 단계의 반도체층은 엑티브층(active layer)과, 옴익콘택층 (ohmic contact layer)으로 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 청구항 10에 있어서,상기 (e) 단계 후에, 상기 소스전극 및 상기 드레인전극 상에 유기절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 기판 상에 형성된 게이트 전극으로서, 상기 기판 상에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 기판 위에 하부 배리어층을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 하부 배리어층 위에 구리층을 형성하는 단계; 상기 포토레지스트 패턴 내에서 상기 구리층 위에 상부 배리어층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계에 의해 제조된 게이트전극;상기 게이트 전극이 형성된 상기 기판 상에 형성된 한 층 이상의 게이트 절연막;상기 게이트 절연막 상에 형성된 반도체층;상기 반도체층이 형성된 상기 게이트 절연막 상에 형성된 소스전극 및 드레인전극; 및상기 소스전극 및 상기 드레인전극 상에 형성된 보호막을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 청구항 14에 있어서,상기 상부 배리어층은 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴 및 이들의 합금 중 선택된 하나 이상으로 형성된 것을 특징으로 하는 박막트랜지스터.
- 청구항 14에 있어서,상기 상부 배리어층은 은(Ag), 크롬(Cr), 코발트(Co) 및 니켈(Ni) 중 선택된 금속의 전해액을 사용하여 형성된 것을 특징으로 하는 박막트랜지스터.
- 청구항 14에 있어서,상기 하부 배리어층은 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴 및 이들 의 합금 중 선택된 하나 이상으로 형성된 것을 특징으로 하는 박막트랜지스터.
- 청구항 14에 있어서,상기 하부 배리어층의 두께는 10~30㎚이고, 상기 구리층의 두께는 150~250㎚이며, 상기 상부 배리어층의 두께는 10~30㎚인 것을 특징으로 하는 박막트랜지스터.
- 청구항 1 내지 청구항 13 중 어느 한 항에 따른 제조방법에 의해 제조된 박막트랜지스터; 및상기 박막트랜지스터에 연결된 화소전극을 포함하는 것을 특징으로 하는 박막트랜지스터 어레이기판.
- 청구항 1 내지 청구항 13 중 어느 한 항에 따른 제조방법에 의해 제조된 박막트랜지스터를 포함하는 박막트랜지스터 어레이기판;상기 박막트랜지스터 어레이기판과 대향되도록 배치되는 컬러필터 어레이기판;상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판 사이에 주입되는 액정을 포함하는 액정표시소자.
- 청구항 1 내지 청구항 13 중 어느 한 항에 따른 제조방법에 의해 제조된 박 막트랜지스터를 포함하는 박막트랜지스터 어레이기판을 준비하는 단계;컬러필터 어레이기판을 준비하는 단계;상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판이 대향 배치되도록, 상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판을 상호 접합시키는 단계;상기 박막트랜지스터 어레이기판과 상기 컬러필터 어레이기판 사이에 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060071684A KR20080010957A (ko) | 2006-07-28 | 2006-07-28 | 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060071684A KR20080010957A (ko) | 2006-07-28 | 2006-07-28 | 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080010957A true KR20080010957A (ko) | 2008-01-31 |
Family
ID=39222866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060071684A KR20080010957A (ko) | 2006-07-28 | 2006-07-28 | 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080010957A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130140814A (ko) * | 2010-12-27 | 2013-12-24 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그 제조방법, 그리고 표시패널 |
-
2006
- 2006-07-28 KR KR1020060071684A patent/KR20080010957A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130140814A (ko) * | 2010-12-27 | 2013-12-24 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그 제조방법, 그리고 표시패널 |
| US9087749B2 (en) | 2010-12-27 | 2015-07-21 | Sharp Kabushiki Kaisha | Active matrix substrate, and display panel |
| KR101637636B1 (ko) * | 2010-12-27 | 2016-07-07 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그 제조방법, 그리고 표시패널 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100812954B1 (ko) | 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 | |
| US7982215B2 (en) | TFT substrate and method for manufacturing TFT substrate | |
| US20080176364A1 (en) | Method of manufacturing thin film transistor substrate | |
| US9337213B2 (en) | Semiconductor device and method for manufacturing same | |
| US10043679B2 (en) | Method of fabricating array substrate | |
| KR101004219B1 (ko) | 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치 | |
| KR101976057B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20090090583A (ko) | 표시판 및 그 제조 방법 | |
| CN109661729A (zh) | 有源矩阵基板及其制造方法 | |
| US20100032760A1 (en) | Thin-film transistor substrate and method of fabricating the same | |
| CN107275343B (zh) | 底栅型tft基板的制作方法 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN101162710A (zh) | 薄膜晶体管基底的制造方法 | |
| US20090085033A1 (en) | Thin film transistor, pixel structure and fabrication methods thereof | |
| US20090184319A1 (en) | Display substrate and a method of manufacturing the display substrate | |
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20080010957A (ko) | 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자 | |
| KR100672623B1 (ko) | 액정표시장치 제조방법 | |
| KR100379566B1 (ko) | 액정표시장치 제조방법 | |
| KR20140017853A (ko) | 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법 | |
| KR20080051483A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20070088924A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20080040117A (ko) | 표시 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |