KR20080051483A - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080051483A KR20080051483A KR1020060122693A KR20060122693A KR20080051483A KR 20080051483 A KR20080051483 A KR 20080051483A KR 1020060122693 A KR1020060122693 A KR 1020060122693A KR 20060122693 A KR20060122693 A KR 20060122693A KR 20080051483 A KR20080051483 A KR 20080051483A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- active
- substrate
- electrode
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000000460 chlorine Substances 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 229910018503 SF6 Inorganic materials 0.000 claims description 12
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 12
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 12
- 229910052801 chlorine Inorganic materials 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 125000001309 chloro group Chemical group Cl* 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터 기판의 제조 방법이 개시되어 있다. 박막 트랜지스터 기판의 제조를 위하여 기판 상에 게이트 전극을 형성한다. 이후, 게이트 전극이 형성된 기판 상에 게이트 절연막 및 액티브용 박막을 순차적으로 증착한다. 이후, 액티브용 박막 상의 액티브층 형성 영역에 포토레지스트 패턴을 형성한다. 이후, 포토레지스트 패턴을 식각 마스크로 이용하여 액티브용 박막을 육불화황(SF6) 가스 및 염소(Cl2) 가스를 통해 1차 건식 식각하고, 염소(Cl2) 가스를 통해 2차 건식 식각하여 액티브층을 형성한다. 이후, 액티브층 상에 서로 이격되도록 배치되는 소오스 전극 및 드레인 전극을 형성한다. 이러한 제조 방법에 따르면, 박막 트랜지스터의 오프 상태에서 누설 전류를 감소시켜 박막 트랜지스터의 오프 전류를 감소시킬 수 있다.
Description
도 1은 본 발명의 일 실시예에 따라 제조된 박막 트랜지스터 기판을 나타낸 단면도이다.
도 2 내지 도 7은 도 1에 도시된 박막 트랜지스터 기판의 제조 방법을 나타낸 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 박막 트랜지스터 기판 120 : 게이트 전극
130 : 게이트 절연막 140 : 액티브층
141 : 반도체층 142 : 오믹 콘택층
150 : 포토레지스트 패턴
160 : 소오스 전극 165 : 드레인 전극
170 : 보호막 180 : 화소 전극
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 보다 상세하게 는 박막 트랜지스터의 동작 특성을 향상시킬 수 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터 및 화소 전극이 형성된 박막 트랜지스터 기판과 컬러필터 및 공통 전극이 형성된 컬러필터 기판이 액정을 사이에 두고 결합된 구조를 갖는다.
박막 트랜지스터 기판에 형성되는 박막 트랜지스터는 통상적으로, 게이트 전극, 게이트 절연막, 반도체층과 오믹 콘택층을 포함하는 액티브층, 및 소오스 전극 및 드레인 전극이 순차적으로 적층된 구조를 갖는다. 이때, 반도체층과 소오스 전극 및 드레인 전극 사이에 형성되는 오믹 콘택층은 반도체층과 소오스 전극 및 드레인 전극간의 전기접촉저항을 낮추어, 박막 트랜지스터의 온 전류(Ion)를 높이고, 오프 전류(Ioff)를 낮추는 역할을 한다.
그러나, 소오스 전극 및 드레인 전극과 접촉되는 액티브층의 식각 단면에서는 쇼트키 접촉(schottky contact)이 형성되기 때문에, 박막 트랜지스터의 오프 전류(Ioff)가 높아지는 문제점이 발생된다.
따라서, 본 발명은 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 박막 트랜지스터의 오프 상태에서의 누설 전류를 감소시켜 오프 전류(Ioff)를 낮출 수 있는 박막 트랜지스터 기판의 제조 방법을 제공한다.
본 발명의 일 특징에 따른 박막 트랜지스터 기판의 제조 방법에 따르면, 기 판 상에 게이트 전극을 형성한다. 이후, 상기 게이트 전극이 형성된 상기 기판 상에 게이트 절연막 및 액티브용 박막을 순차적으로 증착한다. 이후, 상기 액티브용 박막 상의 액티브층 형성 영역에 포토레지스트 패턴을 형성한다. 이후, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 액티브용 박막을 육불화황(SF6) 가스 및 염소(Cl2) 가스를 통해 1차 건식 식각하고, 염소(Cl2) 가스를 통해 2차 건식 식각하여 액티브층을 형성한다. 이후, 상기 액티브층 상에 서로 이격되도록 배치되는 소오스 전극 및 드레인 전극을 형성한다. 이후, 상기 소오스 전극 및 상기 드레인 전극이 형성된 상기 기판 상에 보호막을 형성할 수 있다. 이후, 상기 보호막 상에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성할 수 있다.
이러한 박막 트랜지스터 기판의 제조 방법에 의하면, 박막 트랜지스터의 오프 상태에서 누설 전류를 감소시켜 박막 트랜지스터의 오프 전류(Ioff)를 낮출수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따라 제조된 박막 트랜지스터 기판을 나타낸 단면도이며, 도 2 내지 도 7은 도 1에 도시된 박막 트랜지스터 기판의 제조 방법을 나타낸 공정도들이다.
도 1 및 도 2를 참조하면, 박막 트랜지스터 기판(100)의 제조를 위하여, 기판(110) 상에 게이트 전극(120)을 형성한다. 게이트 전극(120)은 예를 들어, 스퍼 터링 공정을 통해 기판(110) 상에 형성된다.
기판(110)은 투명한 절연성 물질로 형성된다. 예를 들어, 기판(110)은 유리 또는 플라스틱으로 형성될 수 있다.
게이트 전극(120)은 박막 트랜지스터(thin film transistor : TFT)의 게이트 단자를 구성하며, 예를 들어, 기판(110) 상에 형성된 게이트 라인(미도시)과 연결되어 있다.
게이트 전극(120)은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 게이트 전극(120)은 물리적 성질이 다른 2개 이상의 금속층으로 형성될 수 있다. 예를 들어, 게이트 전극(120)은 저저항 배선을 위하여, 알루미늄(Al)과 몰리브덴(Mo)이 적층된 Al/Mo 이층막 구조로 형성될 수 있다.
다음 도 1 및 도 3을 참조하면, 게이트 전극(120)이 형성된 기판(110) 상에 게이트 절연막(130) 및 액티브용 박막(145)을 순차적으로 적층한다.
게이트 절연막(130)은 게이트 전극(120)을 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다.
액티브용 박막(145)은 액티브층(140)을 형성하기 위한 박막으로서, 비정질 실리콘(amorphous silicon : 이하, a-Si)층(146) 및 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+ a-Si)층(147)을 포함한다.
게이트 절연막(130), a-Si층(146) 및 n+ a-Si층(147)은 예를 들어, 화학기상 증착(Chemical Vapor Deposition, 이하 CVD) 공정을 통해 기판(110) 상에 연속적으로 증착된다.
다음 도 1 및 도 4를 참조하면, 액티브용 박막(145) 상에 액티브층(140)을 형성하기 위한 포토레지스트 패턴(150)을 형성한다. 포토레지스트 패턴(150)은 액티브층(140)의 형성 영역에 형성된다. 포토레지스트 패턴(150)은 액티브용 박막(145) 상에 포토레지스트(photo resist : PR)를 증착한 후, 사진 식각 공정을 통해 형성된다.
다음 도 5를 참조하면, 포토레지스트 패턴(150)을 식각 마스크로 이용하여 액티브용 박막(145)을 1차 건식 식각한다.
액티브용 박막(145)의 1차 건식 식각 공정은 육불화황(SF6) 가스 및 염소(Cl2) 가스를 포함하는 식각 가스를 통해 진행된다. 1차 건식 식각 공정에서, 육불화황(SF6) 가스와 염소(Cl2) 가스는 예를 들어, 약 1 : 10 ~ 1 : 20 정도의 조성비로 혼합되어 사용된다.
이와 같은 1차 건식 식각 공정을 통해 액티브용 박막(145)을 식각하면, 포토레지스트 패턴(150) 영역의 액티브용 박막(145)만이 남게되고, 다른 영역의 액티브용 박막(145)은 제거된다.
다음 도 5 및 도 6을 참조하면, 1차 건식 식각된 액티브용 박막(145)을 2차 건식 식각하여 액티브층(140)을 형성한다.
액티브용 박막(145)의 2차 건식 식각 공정은 염소(Cl2) 가스를 이용하여 진행된다. 이와 같이, 액티브용 박막(145)에 대한 식각 기능이 강한 육불화황(SF6) 가스를 제거하고 염소(Cl2) 가스만을 사용하여 2차 건식 식각을 진행함으로써, 액티브용 박막(145)의 식각 단면에 염소 원자(Cl)의 결합을 향상시켜 플라즈마 처리 효과를 줄 수 있다.
따라서, 액티브용 박막(145)의 1차 건식 식각 및 2차 건식 식각 공정을 통해 형성되는 액티브층(140)은 a-Si으로 형성된 반도체층(141) 및 n+ a-Si으로 형성된 오믹 콘택층(142)을 포함하며, 식각 단면에는 염소 원자(Cl)가 결합된 일종의 절연성 영역(143)이 형성된다.
이후, 포토레지스트 패턴(150)을 제거한다.
다음 도 1 및 도 7을 참조하면, 액티브층(140) 상에서 서로 이격되도록 배치되는 소오스 전극(160) 및 드레인 전극(165)을 형성한다.
소오스 전극(160)은 박막 트랜지스터(TFT)의 소오스 단자를 구성하며, 예를 들어, 게이트 절연막(130) 상에 형성된 데이터 라인(미도시)과 연결되어 있다.
드레인 전극(165)은 박막 트랜지스터(TFT)의 드레인 단자를 구성하며, 예를 들어, 각 화소에 대응하여 패터닝된 화소 전극(180)과 연결된다.
소오스 전극(160) 및 드레인 전극(165)은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 소오스 전극(160) 및 드레인 전극(165)은 물리적 성질이 다른 2개 이상의 금속층으로 형성될 수 있다. 예를 들어, 소오스 전극(160) 및 드레인 전극(165)은 저저항 배선을 위하여, 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)이 연속적으로 적층된 Mo/Al/Mo 삼층막 구조로 형성될 수 있다.
이후, 소오스 전극(160) 및 드레인 전극(165)을 식각 마스크로 이용하여 노출된 오믹 콘택층(142)을 제거한다.
본 실시예에서, 액티브층(140)의 식각 단면에 염소 원자(Cl)가 결합된 영역(143)은 액티브층(140)의 식각 단면을 보호하는 효과가 있기 때문에, 박막 트랜지스터(TFT)의 오프 상태에서 소오스 전극(160) 및 드레인 전극(165)과의 쇼트키 접촉(schottky contact)을 방지하여 누설 전류를 감소시킬 수 있다. 즉, a-Si에 염소 원자(Cl)가 결합된 영역(143)에서는 a-Si의 전기적인 물성이 중화되는 특성을 갖기 때문에, 소오스 전극(160) 및 드레인 전극(165)으로의 전류 누설을 감소시켜 박막 트랜지스터(TFT)의 오프 전류(Ioff)를 감소시킬 수 있다.
다음 도 1을 참조하면, 소오스 전극(160) 및 드레인 전극(165)이 형성된 기판(110) 상에 보호막(170)을 형성할 수 있다.
보호막(170)은 박막 트랜지스터(TFT)를 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다. 보호막(170)은 예를 들어, CVD 공정을 통해 형성된다.
이후, 사진 식각 공정을 통해 보호막(170)을 패터닝하여 드레인 전극(165)의 일부를 노출시키는 콘택 홀(172)을 형성한다.
이후, 보호막(170) 상에 드레인 전극(165)과 전기적으로 연결되는 화소 전극(180)을 형성할 수 있다. 화소 전극(180)은 보호막(170) 상에 투명성 도전막을 증착한 후, 사진 식각 공정을 통해 상기 투명성 도전막을 패터닝하여 각 화소 내에 형성한다.
화소 전극(180)은 보호막(170)에 형성된 콘택 홀(172)을 통해 드레인 전극(165)과 전기적으로 연결된다. 화소 전극(180)은 예를 들어, 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.
이와 같은 박막 트랜지스터 기판의 제조 방법에 따르면, 박막 트랜지스터의 오프 상태에서 누설 전류를 감소시켜 박막 트랜지스터의 오프 전류(Ioff)를 감소시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (4)
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 상기 기판 상에 게이트 절연막 및 액티브용 박막을 순차적으로 적층하는 단계;상기 액티브용 박막 상의 액티브층 형성 영역에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 액티브용 박막을 육불화황(SF6) 가스 및 염소(Cl2) 가스를 통해 1차 건식 식각하고, 염소(Cl2) 가스를 통해 2차 건식 식각하여 액티브층을 형성하는 단계; 및상기 액티브층 상에 서로 이격되도록 배치되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 액티브용 박막을 증착하는 단계는,상기 게이트 절연막 상에 비정질 실리콘층을 증착하는 단계; 및상기 비정질 실리콘층 상에 n형 불순물이 도핑된 비정질 실리콘층을 증착하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 1차 건식 식각 공정에서, 상기 육불화황(SF6) 가스와 상기 염소(Cl2) 가스는 1 : 10 ~ 1 : 20의 조성비를 갖는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서,상기 소오스 전극 및 상기 드레인 전극이 형성된 상기 기판 상에 보호막을 형성하는 단계; 및상기 보호막 상에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060122693A KR20080051483A (ko) | 2006-12-06 | 2006-12-06 | 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060122693A KR20080051483A (ko) | 2006-12-06 | 2006-12-06 | 박막 트랜지스터 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080051483A true KR20080051483A (ko) | 2008-06-11 |
Family
ID=39806462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060122693A KR20080051483A (ko) | 2006-12-06 | 2006-12-06 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080051483A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8728882B2 (en) | 2012-03-30 | 2014-05-20 | Samsung Display Co., Ltd. | Manufacturing method for thin film transistor array panel |
-
2006
- 2006-12-06 KR KR1020060122693A patent/KR20080051483A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8728882B2 (en) | 2012-03-30 | 2014-05-20 | Samsung Display Co., Ltd. | Manufacturing method for thin film transistor array panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8445301B2 (en) | Thin-film transistor substrate, method of manufacturing the same, and display device including the same | |
| KR101597312B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US20090174834A1 (en) | Liquid crystal display and method of fabricating the same | |
| US7858412B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| US20110198603A1 (en) | Thin film transistor and method of forming the same | |
| KR20070075808A (ko) | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 | |
| KR20160085402A (ko) | 박막 트랜지스터 기판 및 이의 제조방법 | |
| US20020135709A1 (en) | Liquid crystal display device and fabricating method thereof | |
| EP2983204B1 (en) | Display device and method for manufacturing the same | |
| US20100032760A1 (en) | Thin-film transistor substrate and method of fabricating the same | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR20100070082A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20110041251A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US7960219B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| KR20100035888A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20150141452A (ko) | 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 | |
| KR100358700B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20080051483A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100466392B1 (ko) | 프린지 필드 스위칭 액정표시장치의 제조방법 | |
| KR20080057779A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080022829A (ko) | 박막트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |