KR20110041251A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20110041251A
KR20110041251A KR1020090098338A KR20090098338A KR20110041251A KR 20110041251 A KR20110041251 A KR 20110041251A KR 1020090098338 A KR1020090098338 A KR 1020090098338A KR 20090098338 A KR20090098338 A KR 20090098338A KR 20110041251 A KR20110041251 A KR 20110041251A
Authority
KR
South Korea
Prior art keywords
layer
signal line
passivation layer
thin film
contact hole
Prior art date
Application number
KR1020090098338A
Other languages
English (en)
Other versions
KR101570482B1 (ko
Inventor
최신일
정유광
이기엽
양동주
송진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090098338A priority Critical patent/KR101570482B1/ko
Priority to US12/784,376 priority patent/US8450737B2/en
Priority to CN201010504450.6A priority patent/CN102044556B/zh
Publication of KR20110041251A publication Critical patent/KR20110041251A/ko
Application granted granted Critical
Publication of KR101570482B1 publication Critical patent/KR101570482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하며 구리(Cu)를 포함하는 신호선, 상기 신호선 위에 위치하며 상기 신호선의 일부를 드러내는 접촉 구멍을 포함하는 보호막, 그리고 상기 보호막 위에 위치하며 상기 접촉 구멍을 통해 상기 신호선의 일부와 연결되어 있는 도전층을 포함하고, 상기 보호막은 황을 포함하지 않는 유기 절연물을 포함하는 유기 보호막을 포함한다.
접촉 구멍, 패드, 식각, 애싱, ashing, 플라즈마, 바이어스 전력, 플루오르계 식각 기체, 산소 기체, 음의 감광성, 유기막

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선 등의 여러 신호선을 포함한다.
이러한 박막 트랜지스터 표시판이 포함되는 표시 장치의 면적이 점점 대형화되는 추세에 따라 신호선의 길이가 점점 길어지게 되고 이에 따라 낮은 저항을 가지는 재료로 신호선을 형성할 필요가 있다. 따라서 이러한 문제점을 극복하기 위하여 낮은 저항을 가지는 구리(Cu)를 신호선의 재료로서 이용되기도 한다.
한편 데이터선 등의 신호선 위에는 보호막이 적층되며, 보호막에는 아래쪽의 신호선과 다른 층의 접촉을 위한 접촉 구멍이 형성된다. 보호막은 유기가 또는 무 기막으로 이루어질 수 있는데, 보호막이 무기막으로 이루어진 경우 감광막(photoresist film)을 무기막 위에 도포하여 접촉 구멍을 형성하며, 보호막이 유기막으로 이루어지는 경우에는 유기막을 마스크로 하여 접촉 구멍 형성 후에 산소 기체 등을 이용한 애싱(ashing) 공정을 더 거치게 된다.
그러나 보호막에 접촉 구멍을 형성하는 단계 또는 애싱 단계에서 구리를 포함하는 신호선의 표면에 이물질이 생기고 변색이 되어 접촉 특성을 악화시키는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 제조 과정 중 구리를 포함하는 신호선 위에 보호막을 형성하고 신호선을 노출하는 접촉 구멍을 형성하는 단계에서 신호선의 표면에 이물질이 생겨 접촉 특성이 나빠지는 현상을 방지하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하며 구리(Cu)를 포함하는 신호선, 상기 신호선 위에 위치하며 상기 신호선의 일부를 드러내는 접촉 구멍을 포함하는 보호막, 그리고 상기 보호막 위에 위치하며 상기 접촉 구멍을 통해 상기 신호선의 일부와 연결되어 있는 도전층을 포함하고, 상기 보호막은 황을 포함하지 않는 유기 절연물을 포함하는 유기 보호막을 포함한다.
상기 유기 보호막은 음의 감광성을 가질 수 있다.
상기 보호막은 상기 유기 보호막 아래에 위치하며 무기 절연물을 포함하는 무기 보호막을 더 포함할 수 있다.
상기 신호선은 하부 도전층 및 상부 도전층을 포함하고, 상기 상부 도전층은 구리를 포함하고, 상기 하부 도전층은 티타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 몰리브덴(Mo), 네오디뮴(Nb), 텅스텐(W), 인듐(In), 주석(Sn), 금(Au), 그리고 크롬(Cr) 중 적어도 하나를 포함할 수 있다.
상기 기판 위에 형성되어 있는 게이트 절연막을 더 포함하고, 상기 신호선은 상기 게이트 절연막 아래에 위치하는 게이트선을 포함하고, 상기 접촉 구멍은 상기 게이트 절연막에 연장되어 있을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 구리를 포함하는 신호선을 형성하는 단계, 상기 신호선 위에 제1 보호막을 적층하는 단계, 상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물층을 도포하는 단계, 광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하는 단계, 상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계, 그리고 상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계를 포함하고, 상기 접촉 구멍을 형성하는 단계는 플루오르계 기체를 포함하는 제1 식각 기체 및 산소 기체를 포함하는 제2 식각 기체를 사용하는 단계를 포함하고, 제1 식각 기체의 상기 제2 식각 기체에 대한 유량비(sccm)는 1/7 이상이다.
상기 제1 식각 기체는 육 플루오르화 황(SF6)을 포함할 수 있다.
상기 신호선은 하부 도전층 및 상부 도전층을 포함하고, 상기 상부 도전층은 구리를 포함하고, 상기 하부 도전층은 티타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 몰리브덴(Mo), 네오디뮴(Nb), 텅스텐(W), 인듐(In), 주석(Sn), 금(Au), 그리고 크롬(Cr) 중 적어도 하나를 포함할 수 있다.
상기 유기물층을 제거하는 단계를 더 포함할 수 있다.
상기 유기물층은 상기 도전층 아래에 위치하는 제2 보호막을 이룰 수 있다.
상기 광 마스크는 빛이 투과되는 투명 영역, 빛이 차단되는 불투명 영역, 그리고 빛이 일부만 투과되는 반투명 영역을 포함하고, 상기 유기물층을 패터닝하는 단계에서, 상기 광 마스크의 상기 반투명 영역에 대응되는 상기 유기물층의 제1부분은 그 두께가 나머지 유기물층의 두께보다 얇을 수 있다.
상기 제1부분을 제거하는 애싱(ashing) 단계를 더 포함할 수 있다.
상기 제1부분을 제거하는 애싱 단계는 산소 플라즈마 기체를 사용하는 단계를 포함할 수 있다.
상기 제1부분을 제거하는 애싱 단계 이후에 스트리퍼 또는 플루오르화 수소(HF)를 포함하는 세정 물질을 이용하여 세정하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 구리를 포함하는 신호선을 형성하는 단계, 상기 신호선 위에 제1 보호막을 적층하는 단계, 상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물층 을 도포하는 단계, 광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하는 단계, 상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계, 그리고 상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계를 포함하고, 상기 접촉 구멍을 형성하는 단계는 플라즈마 기체의 압력이 50mT 이상 150mT 이하인 챔버 내에서 이루어진다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 구리를 포함하는 신호선을 형성하는 단계, 상기 신호선 위에 제1 보호막을 적층하는 단계, 상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물층을 도포하는 단계, 광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하는 단계, 상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계, 그리고 상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계를 포함하고, 상기 접촉 구멍을 형성하는 단계는 플라즈마 기체 형성을 위한 전극을 포함하는 챔버 내에서 이루어지며, 상기 전극에는 소스 전력(source power)과 바이어스 전력(bias power)이 공급되고, 상기 바이어스 전력의 상기 소스 전력에 대한 비가 3 이하이다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 구리를 포함하는 신호선을 형성하는 단계, 상기 신호선 위에 제1 보호막을 적층하는 단계, 상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물 층을 도포하는 단계, 광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하는 단계, 상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계, 상기 유기물층의 일부를 제거하는 애싱(ashing) 단계, 스트리퍼 또는 플루오르화 수소(HF)를 포함하는 세정 물질을 이용하여 상기 드러난 신호선의 일부를 세정하는 단계, 그리고 상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계를 포함한다.
상기 애싱 단계는 산소 플라즈마 기체를 사용하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면 데이터 도전체 또는 게이트 도전체 표면에 황화 구리(CuS) 등의 이물질이 형성되지 않도록 함으로써 보호막의 접촉 구멍에서 데이터 도전체 또는 게이트 도전체와 다른 층과의 접촉 저항이 높아지거나 접촉 불량이 생기는 것을 방지할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였 다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
산화규소(SiOx)를 포함하는 유리 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 유지 전극선(storage electrode line)(131)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하고 주로 행 방향으로 뻗으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이루며, 다른 층 또는 게이트 구동부(도시하지 않음)와의 접속을 위한 끝 부분(129)을 포함한다.
유지 전극선(131)은 공통 전압(common voltage) 따위의 소정의 전압을 전달하며 주로 행 방향으로 뻗어 있다.
게이트 도전체는 구리를 포함하는 단일막 또는 다층막으로 이루어질 수 있다.
게이트 도전체 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어질 수 있는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 열 방향으로 뻗어 있으며 이로부터 게이트 전극(124)을 향하여 뻗어 나와 있는 복수의 돌출부(154)를 포함한다.
선형 반도체(151) 위에는 복수의 선형 저항성 접촉 부재(ohmic contact)(161) 및 섬형 저항성 접촉 부재(165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 선형 반도체(151)의 돌출부(154)를 따라 뻗은 복수의 돌출부(163)를 가지고 있으며, 돌출부(163)와 섬형 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 서로 마주하며 쌍을 이루어 선형 반도체(151)의 돌출부(154) 위에 배치되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 전압을 전달하며 주로 열 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 데이터 구동부(도시하지 않음)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며, 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다.
데이터 도전체는 구리를 포함하는 단일막 또는 다층막으로 이루어질 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)(C)은 소스 전극(173)과 드레인 전극(175) 사이의 선형 반도체(151)의 돌출부(154)에 형성된다.
선형 반도체(151)의 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)과 저항성 접촉 부재(161, 165)에 의해 가리지 않고 노출된 부분을 가지고 있다. 즉, 선형 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 동일한 평면 형태를 가진다. 또한 저항성 접촉 부재(161, 165)는 데이터선(171) 및 드레인 전극(175)과 동일한 평면 형태를 가지며, 선형 반도체(151)와 데이터선(171) 및 드레인 전극(175) 사이의 접촉 저항을 낮추어 준다.
게이트 절연막(140), 데이터선(171), 드레인 전극(175) 및 노출된 반도체(151)의 돌출부(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 질화규소 또는 산화규소 따위의 무기 절연물로 이루어진 하부 보호막(180p)과 수지 등의 유기 절연물로 만들어진 상부 보호막(180q)을 포함한다. 유기 절연물은 4.0 이하의 유전 상수를 가질 수 있고, 감광성(photosensitivity)을 가지며 표면이 평탄할 수 있다. 상부 보호막(180q)은 음의 감광성(negative photosensitivity)을 가지는 유기 절연물 또는 황(S)을 포함하지 않는 유기 절연물로 이루어질 수 있다.
보호막(180)에는 드레인 전극(175)을 드러내는 접촉 구멍(contact hole)(185) 및 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182)이 형성되어 있고 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)이 형성되어 있다. 또한 상부 보호막(180q)은 유지 전극선(131)의 일부 위에 위치하며 하부 보호막(180p)을 드러내는 개구부(187)를 포함한다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 이들은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 화소 전극(191)은 상부 보호막(180q)의 개구부(187)에서 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이루어 박막 트랜지스터가 턴 오프된 이후에도 화소 전극(191)에 인가된 데이터 전압을 유지할 수 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)를 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)에 각각 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 또는 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면, 이러한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 11, 그리고 앞에서 설명한 도 1 및 도 2를 참고하여 상세하게 설명한다.
도 3, 도 5 및 도 10은 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 자른 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 자른 단면도이고, 도 7, 도 8 및 도 9는 각각 도 5 및 도 6의 다음 단계를 차례대로 도시하는 단면도이고, 도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI 선을 따라 자른 단면도이다.
먼저 도 3 및 도 4를 참고하면, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 스퍼터링(sputtering) 따위로 구리를 포함하는 게이트 도전층(도시하지 않음)을 적층한 후 패터닝하여 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 포함하는 게이트 도전체를 형성한다.
이어서, 게이트 도전체 위에 질화규소 또는 산화규소 따위로 만들어진 게이트 절연막(140)을 적층한다.
다음 도 5 및 도 6을 참고하면, 게이트 절연막(140) 위에 비정질 또는 결정 질 규소 등의 진성 반도체층(도시하지 않음), 불순물이 도핑된 반도체층(도시하지 않음), 그리고 구리를 포함하는 데이터 도전층(도시하지 않음)을 차례대로 적층한 후 감광막을 이용한 사진 식각 공정으로 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 그리고 복수의 드레인 전극(175)을 포함하는 데이터 도전체, 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161), 그리고 복수의 섬형 저항성 접촉 부재(165)를 형성한다.
이때, 빛이 일부만 조사되는 반투명 영역, 투명 영역, 그리고 불투명영역의 세 영역을 포함하는 하나의 광 마스크를 사용하여 감광막에 빛을 조사하고 현상함으로써 두 가지 두께를 가지는 감광막 패턴을 형성할 수 있고, 도 1에 도시한 바와 같이 소스 전극(173)과 드레인 전극(175) 사이에 위치하는 반도체(151)의 돌출부(154)에 형성된 박막 트랜지스터의 채널(C)을 형성할 수 있다.
다음 도 7을 참고하면, 데이터 도전체, 노출된 선형 반도체(151)의 돌출부(154), 그리고 게이트 절연막(140) 위에 무기 절연물을 적층하여 하부 보호막(180p)을 형성하고, 그 위에 유기 절연물을 적층하여 상부 보호막(180q)을 형성한다. 상부 보호막(180q)을 이루는 유기 절연물은 황을 포함하지 않는 유기물일 수 있으며, 예를 들어 황을 포함하지 않는 음의 감광성을 가지는 유기물일 수 있다.
다음 도 8을 참고하면, 상부 보호막(180q) 위에 광 마스크(도시하지 않음)를 위치시키고 노광 및 현상하여 상부 보호막(180q)에 복수의 상부 접촉 구멍(182q. 185q) 및 상대적을 두께가 얇은 부분(183)을 형성한다.
이때, 상부 보호막(180q)이 빛에 조사되는 부분이 남는 음의 감광성을 가진 경우, A 영역의 광 마스크는 투명하여 빛이 조사되고, B 영역의 광 마스크는 불투명하여 빛이 조사되지 않으며, C 영역의 광 마스크는 반투명하여 빛이 일부분만 조사된다. 빛이 조사되는 A 영역에 위치한 상부 보호막(180q)은 남고, B 영역에 위치한 상부 보호막(180q)은 모두 제거되어 접촉 구멍(182q, 185q)을 형성하며, C 영역에 위치한 상부 보호막(180q)은 얇은 부분(183)을 형성한다. 이와 다르게 상부 보호막(180q)이 빛이 조사되는 부분이 제거되는 양의 감광성을 가지는 경우, 사용되는 광 마스크의 A 및 B 영역의 투명성이 반대로 바뀌며 B 영역은 반투명하다. 이 경우에도 상부 보호막(180q)은 황을 포함하지 않는 유기 절연물로 이루어질 수 있다.
다음 도 9를 참고하면, 상부 보호막(180q)을 식각 마스크로 하여 하부 보호막(180p)을 식각하여 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182) 그리고 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 완성한다. 이때 게이트 절연막(140)도 함께 식각하여 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)도 함께 형성한다.
하부 보호막(180p) 및 게이트 절연막(140)의 식각은 육 플루오르화 황(SF6)과 같이 플루오르기를 포함하는 플루오르계 기체와 산소 기체(O2)를 함께 집어 넣은 챔버(chamber) 내에서 이루어질 수 있다. 챔버 내에서 기체는 플라즈마 상태로 바뀌게 되며, 플라즈마 형성을 위한 두 전극 중 한 전극은 상대적으로 높은 주파수를 가지는 소스 전력(source power)과 소스 전력의 주파수보다 낮은 주파수를 가지는 바이어스 전력(bias power)을 동시에 공급받을 수 있고, 나머지 전극은 접지되어 있을 수 있다. 챔버 내에서 플루오르계 기체와 산소 기체는 플라즈마를 형성하여 박막 트랜지스터 표시판의 식각 공정이 진행된다.
본 발명의 한 실시예에 따르면 플루오르계 기체가 육 플루오르화 황 기체일 경우 육 플루오르화 황 기체의 산소 기체에 대한 유량비(sccm)는 1/7 이상일 수 있다. 이와 같이 플루오르를 포함하는 플루오르계 기체가 전체 식각 기체 중 일정 유량비 이상을 차지할 경우, 하부 보호막(180p) 및 게이트 절연막(140)을 식각할 때 플루오르(F)가 데이터 도전체를 이루는 구리 또는 게이트 도전체의 구리와 반응하여 플루오르화 구리(CuF2) 등을 형성하여 구리를 보호할 수 있고 동시에 황화 구리(CuS)의 형성을 막을 수 있다. 또한 상부 보호막(180q)이 황을 포함하는 경우에는 황이 데이터 도전체 또는 게이트 도전체를 이루는 구리와 반응하기보다 플루오르(F)와 반응하기가 더 쉬워 이플루오르화이황(sulfur monofluoride, S2F2) 또는 황화플루오르(sulfury fluoride, SO2F2) 등의 기체를 형성하여 외부로 빠져나가게 되므로 데이터 도전체의 표면 또는 게이트 도전체의 표면에 황화 구리 등의 이물질이 형성되는 것을 막을 수 있다.
본 발명의 다른 실시예에 따르면 하부 보호막(180p) 또는 게이트 절연막(140)을 식각하여 접촉 구멍(181, 182, 185)을 형성할 때 챔버 내의 플라즈마 기체의 압력(pressure)을 50mT 이상 150mT 이하가 되도록 유지할 수 있다. 이와 같 이 식각 기체의 압력을 일정 압력 이상이 되게 함으로써 상부 보호막(180q)이 황을 포함하는 경우라도 황이 데이터 도전체 또는 게이트 도전체를 이루는 구리와 반응하여 데이터 도전체의 표면 또는 게이트 도전체의 표면에 황화 구리 등의 이물질이 형성되는 것을 줄일 수 있다.
본 발명의 또 다른 실시예에 따르면 식각 공정이 진행되는 챔버 내의전극에 공급되는 바이어스 전력의 소스 전력에 대한 비가 3 이하가 되도록 할 수 있다. 이와 같이 플라즈마 형성을 위해 챔버의 전극에 공급되는 소스 전력 및 바이어스 전력 중 바이어스 전력을 일정 전력 이하가 되게 하거나 소스 전력 대비 일정 비 이하가 되도록 함으로써 상부 보호막(180q)이 황(S)을 포함하는 경우라도 황이 데이터 도전체 또는 게이트 도전체를 이루는 구리와 반응하여 데이터 도전체의 표면 또는 게이트 도전체의 표면에 황화 구리 등의 이물질이 형성되는 것을 줄일 수 있다.
다음 도 10 및 도 11을 참고하면, 상부 보호막(180q) 전체를 산소 플라즈마를 이용한 애싱(ashing) 방법 따위로 전면 식각하여 두께를 줄임으로써 상부 보호막(180q)의 얇은 부분(183)을 제거하여 유지 전극선(131) 위에 위치하며 하부 보호막(180p)을 드러내는 개구부(187)를 형성한다. 이때, 상부 보호막(180q)의 나머지 부분도 얇은 부분(183)의 두께만큼 제거되기 때문에 얇아진다.
본 발명의 한 실시예에 따르면, 산소 플라즈마를 이용한 애싱 공정 이후에 스트리퍼(stripper) 또는 플루오르화 수소(HF) 등을 사용한 세정을 수행함으로써 데이터 도전체 또는 게이트 도전체 위에 형성될 수 있는 황화 구리 등의 이물질을 없앨 수 있다.
마지막으로 도 1 및 도 2에 도시한 바와 같이, 상부 보호막(180q) 위에 ITO 또는 IZO를 스퍼터링 따위로 적층하고 사진 식각하여 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
위와 같이 여러 가지 방법으로 상부 보호막(180q)이 황을 포함하는 경우 접촉 구멍(181, 182, 185)의 형성 과정에서 데이터 도전체 또는 게이트 도전체가 포함하는 구리와 상부 보호막(180q)의 황이 반응하여 데이터 도전체 또는 게이트 도전체의 표면에 형성될 수 있는 황화 구리 등의 이물질이 형성되는 것을 방지할 수 있고, 이미 형성된 황화 구리 등의 이물질을 없앨 수 있다.
한편, 상부 보호막(180q)이 황을 포함하는 않는 유기 절연물로 이루어진 경우에도 황화 구리 등의 이물질 형성을 원천적으로 방지할 수 있다.
이와 같이 데이터 도전체 또는 게이트 도전체 표면에 황화 구리 등의 이물질이 형성되지 않도록 함으로써 접촉 구멍(181, 182, 185)에서 데이터 도전체 또는 게이트 도전체와 화소 전극(191) 및 접촉 보조 부재(81, 82) 등과의 접촉 저항이 높아지거나 접촉 불량이 생기는 것을 방지할 수 있다.
본 발명의 실시예에서 데이터 도전체 또는 게이트 도전체 등의 신호선 표면에 황화 구리 등의 이물질이 생기지 않도록 또는 이미 형성된 이물질을 제거할 수 있도록 제안된 여러 가지 방법들은 단독으로 또는 두 가지 이상의 방법이 함께 사용될 수 있다.
다음, 도 12를 참고하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표 시판에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
본 실시예에 따른 박막 트랜지스터 표시판은 데이터 도전체의 단면 구조를 제외하고는 앞에서 설명한 도 1 및 도 2의 박막 트랜지스터 표시판과 동일하다.
도 12를 참고하면, 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)은 하부 도전층(171p, 173p, 175p, 179p)과 그 위에 위치하는 상부 도전층(171q, 173q, 175q, 179q)을 포함한다. 하부 도전층(171p, 173p, 175p, 179p)은 티타늄(Ti)이나 티타늄 합금 등 티타늄 계열 금속, 탄탈늄(Ta)이나 탄탈늄 합금 등 탄탈늄 계열 금속, 니켈(Ni)이나 니켈 합금 등 니켈 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 네오디뮴(Nb)나 네오디뮴 합금 등 네오디뮴 계열 금속, 텅스텐(W)이나 텅스텐 합금 등 텅스텐 계열 금속, 인듐(In)이나 인듐 합금 등 인듐 계열 금속, 주석(Sn)이나 주석 합금 등 주석 계열 금속, 금(Au)이나 금 합금 등 금 계열 금속, 그리고 크롬(Cr)이나 크롬 합금 등 크롬 계열 금속 등의 금속 따위로 만들어질 수 있다. 반면, 상부 도전층(171q, 173q, 175q, 179q)은 구리(Cu) 등의 낮은 저항의 도전성 물질로 만들어질 수 있다.
도 12에 도시한 실시예와 다르게, 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극선(131)도 데이터선(171)과 동일한 단면 구조를 가질 수도 있 다.
도 12에 도시한 실시예에도 앞선 실시예의 여러 가지 특징 및 효과, 그리고 제조 방법 등이 적용될 수 있다.
다음, 도 13 및 도 14를 참고하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 자른 단면도이다.
절연 기판(110) 위에 복수의 게이트선(121) 및 유지 전극선(131)을 포함하는 게이트 도전체가 형성되어 있다. 게이트 도전체는 구리를 포함하는 단일막 또는 다층막으로 이루어질 수 있다.
게이트 도전체 위에는 게이트 절연막(140)이 형성되어 있고, 그 위에 복수의 선형 반도체(151), 복수의 선형 저항성 접촉 부재(161) 및 섬형 저항성 접촉 부재(165)가 형성되어 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다. 데이터 도전체는 하부 도전층(171p, 173p, 175p, 179p)과 그 위에 위치하는 상부 도전층(171q, 173q, 175q, 179q)을 포함한다. 하부 도전층(171p, 173p, 175p, 179p)은 티타늄(Ti)이나 티타늄 합금 등 티타늄 계열 금속, 탄탈늄(Ta)이나 탄탈늄 합금 등 탄탈늄 계열 금속, 니켈(Ni)이나 니켈 합금 등 니켈 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 네오디뮴(Nb)나 네오디뮴 합금 등 네오디뮴 계열 금속, 텅스텐(W)이나 텅스텐 합금 등 텅스텐 계열 금속, 인듐(In)이나 인듐 합금 등 인듐 계열 금속, 주석(Sn)이나 주석 합금 등 주석 계열 금속, 금(Au)이나 금 합금 등 금 계열 금속, 그리고 크롬(Cr)이나 크롬 합금 등 크롬 계열 금속 등의 금속 따위로 만들어질 수 있다. 반면, 상부 도전층(171q, 173q, 175q, 179q)은 구리(Cu) 등의 낮은 저항의 도전성 물질로 만들어질 수 있다.
게이트 절연막(140), 데이터선(171), 드레인 전극(175) 및 노출된 반도체(151)의 돌출부(154) 부분 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소 따위의 무기 절연물로 이루어질 수 있다. 보호막(180)에는 드레인 전극(175)을 드러내는 접촉 구멍(185) 및 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182)이 형성되어 있고 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러면, 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 15 내지 도 22, 그리고 앞에서 설명한 도 13 및 도 14를 참고하여 상세하게 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 15, 도 17 및 도 21은 각각 도 13 및 도 14에 도시한 박막 트랜지스터 표 시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 배치도이고, 도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI 선을 따라 자른 단면도이고, 도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 자른 단면도이고, 도 19 및 도 20은 각각 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 단면도로서, 도 17 및 도 18의 다음 단계를 차례대로 도시하는 단면도이고, 도 22는 도 21의 박막 트랜지스터 표시판을 XXII-XXII 선을 따라 자른 단면도이다.
먼저 도 15 및 도 16을 참고하면, 절연 기판(110) 위에 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 포함하는 게이트 도전체를 형성한다. 이어서, 게이트 도전체 위에 게이트 절연막(140)을 적층한다.
다음 도 17 및 도 18을 참고하면, 게이트 절연막(140) 위에 비정질 또는 결정질 규소 등의 진성 반도체층(도시하지 않음), 불순물이 도핑된 반도체층(도시하지 않음), 그리고 티타늄 등을 포함하는 하부 데이터 도전체층(도시하지 않음) 및 구리를 포함하는 상부 데이터 도전체층(도시하지 않음)을 차례대로 적층한 후 감광막을 이용한 사진 식각 공정으로 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 그리고 복수의 드레인 전극(175)을 포함하는 데이터 도전체, 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161), 그리고 복수의 섬형 저항성 접촉 부재(165)를 형성한다. 데이터 도전체는 하부 도전층(171p, 173p, 175p, 179p) 및 구리를 포함하는 상부 도전층(171q, 173q, 175q, 179q)으로 이루어진다.
이때, 빛이 일부만 조사되는 반투명 영역, 투명 영역, 그리고 불투명영역의 세 영역을 포함하는 하나의 광 마스크를 사용하여 감광막에 빛을 조사하고 현상함으로써 두 가지 두께를 가지는 감광막 패턴을 형성할 수 있고, 도 13에 도시한 바와 같이 소스 전극(173)과 드레인 전극(175) 사이에 위치하는 반도체(151)의 돌출부(154)에 형성된 박막 트랜지스터의 채널(C)을 형성할 수 있다.
다음 도 19를 참고하면, 데이터 도전체, 노출된 선형 반도체(151)의 돌출부(154), 그리고 게이트 절연막(140) 위에 무기 절연물 등으로 이루어진 보호막(180)을 적층하고, 그 위에 감광막(photoresist film)을 도포한다. 여기서 감광막(50)은 황을 포함하지 않는 수지로 이루어질 수 있으며, 예를 들어 음의 감광성을 가지는 감광막일 수 있다.
다음 도 20을 참고하면, 감광막(50) 위에 광 마스크(도시하지 않음)를 위치시키고 노광 및 현상하여 감광막(50)에 복수의 개구부(52, 55)를 형성한다.
이때, 감광막(50)이 빛에 조사되는 부분이 남는 음의 감광성을 가진 경우, A 영역의 광 마스크는 투명하여 빛이 조사되고, B 영역의 광 마스크는 불투명하여 빛이 조사되지 않는다. 빛이 조사되는 A 영역에 위치한 감광막(50)은 남고, B 영역에 위치한 감광막(50)은 모두 제거되어 개구부(52, 55)를 형성한다.
다음 도 21 및 도 22를 참고하면, 패터닝된 감광막(50)을 식각 마스크로 하여 보호막(180)을 식각하여 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182) 그리고 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 완성한다. 이때 게이트 절연막(140)도 함께 식각하여 게이트선(121)의 끝 부분(129)을 드러내 는 접촉 구멍(181)도 함께 형성한다.
보호막(180) 및 게이트 절연막(140)의 식각은 육 플루오르화 황(SF6)과 같이 플루오르기를 포함하는 플루오르계 기체와 산소 기체(O2)를 함께 집어 넣은 챔버 내에서 이루어질 수 있다. 챔버 내에서 플라즈마 형성을 위한 두 전극 중 한 전극은 상대적으로 높은 주파수를 가지는 소스 전력(source power)과 소스 전력의 주파수보다 낮은 주파수를 가지는 바이어스 전력(bias power)을 동시에 공급받을 수 있고, 나머지 전극은 접지되어 있을 수 있다. 챔버 내에서 플루오르계 기체와 산소 기체는 플라즈마를 형성하여 박막 트랜지스터 표시판의 식각 공정이 진행된다.
본 발명의 한 실시예에 따르면 플루오르계 기체가 육 플루오르화 황 기체일 경우 육 플루오르화 황 기체의 산소 기체에 대한 유량비(sccm)는 1/7 이상일 수 있다. 이와 같이 플루오르계 기체가 전체 식각 기체 중 일정 유량비 이상을 차지할 경우, 보호막(180) 및 게이트 절연막(140)을 식각할 때 플루오르(F)가 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q)를 이루는 구리 또는 게이트 도전체의 구리와 반응하여 플루오르화 구리(CuF2) 등을 형성하여 구리를 보호할 수 있고 동시에 황화 구리의 형성을 막을 수 있다. 또한 감광막(50)이 황을 포함하는 경우에 황이 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q) 또는 게이트 도전체를 이루는 구리와 반응하기보다 플루오르(F)와 반응하기가 더 쉬워 이플루오르화이황(sulfur monofluoride, S2F2) 또는 황화플루오르(sulfury fluoride, SO2F2) 등의 기체를 형성하여 외부로 빠져나가게 되므로 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q)의 표면 또는 게이트 도전체의 표면에 황화 구리 등의 이물질이 형성되는 것을 막을 수 있다.
본 발명의 다른 실시예에 따르면 보호막(180) 또는 게이트 절연막(140)을 식각하여 접촉 구멍(181, 182, 185)을 형성할 때 챔버 내의 플라즈마 기체의 압력을 50mT 이상 150mT 이하가 되도록 유지할 수 있다. 이와 같이 식각 기체의 압력을 일정 압력 이상이 되게 함으로써 감광막(50)이 황을 포함하는 경우라도 황이 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q) 또는 게이트 도전체를 이루는 구리와 반응하여 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q)의 표면 또는 게이트 도전체의 표면에 황화 구리 등의 이물질이 형성되는 것을 줄일 수 있다.
본 발명의 또 다른 실시예에 따르면 식각 공정이 진행되는 챔버 내의전극에 공급되는 바이어스 전력의 소스 전력에 대한 비가 3 이하가 되도록 할 수 있다. 이와 같이 플라즈마 형성을 위해 챔버의 전극에 공급되는 소스 전력 및 바이어스 전력 중 바이어스 전력을 일정 전력 이하가 되게 하거나 소스 전력 대비 일정 비 이하가 되도록 함으로써 감광막(50)이 황을 포함하는 경우라도 황이 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q) 또는 게이트 도전체를 이루는 구리와 반응하여 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q)의 표면 또는 게이트 도전체의 표면에 황화 구리 등의 이물질이 형성되는 것을 줄일 수 있다.
마지막으로 감광막(50)을 제거하고, 도 13 및 도 14에 도시한 바와 같이 보호막(180) 위에 ITO 또는 IZO를 스퍼터링 따위로 적층하고 사진 식각하여 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
위와 같은 여러 가지 방법으로 감광막(50)이 황을 포함하는 경우 접촉 구멍(181, 182, 185)의 형성 과정에서 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q) 또는 게이트 도전체가 포함하는 구리와 감광막(50)의 황이 반응하여 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q) 또는 게이트 도전체의 표면에 형성될 수 있는 황화 구리 등의 이물질이 형성되는 것을 방지할 수 있고, 이미 형성된 황화 구리 등의 이물질을 없앨 수 있다.
한편 감광막(50)이 황을 포함하는 않는 경우에는 황화 구리 등의 이물질의 형성을 원천적으로 방지할 수 있다.
이와 같이 데이터 도전체의 상부 도전층(171q, 173q, 175q, 179q) 또는 게이트 도전체 표면에 황화 구리 등의 이물질이 형성되지 않도록 함으로써 접촉 구멍(181, 182, 185)에서 데이터 도전체 또는 게이트 도전체와 화소 전극(191) 및 접촉 보조 부재(81, 82) 등과의 접촉 저항이 높아지거나 접촉 불량이 생기는 것을 방지할 수 있다.
본 발명의 실시예에서도 데이터 도전체 또는 게이트 도전체 등의 신호선 표면에 황화 구리 등의 이물질이 생기지 않도록 또는 이미 형성된 이물질을 제거할 수 있도록 제안된 여러 가지 방법들은 단독으로 또는 두 가지 이상의 방법이 함께 사용될 수 있다.
다음, 도 23을 참고하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 23은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
본 실시예에 따른 박막 트랜지스터 표시판은 데이터 도전체의 단면 구조를 제외하고는 앞에서 설명한 도 13 및 도 14의 박막 트랜지스터 표시판과 동일하다.
본 실시예에서는 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 포함하는 데이터 도전체가 구리를 포함하는 단일막으로 이루어져 있다.
도 24는 종래 기술에 따른 실시예에서 데이터 도전체 또는 게이트 도전체 등의 신호선의 접촉 구멍에서의 표면 상태를 보여주는 사진이고, 도 25는 본 발명의 여러 실시예에 따른 경우 데이터 도전체 및 게이트 도전체 등의 신호선의 접촉 구멍에서의 표면 상태를 보여주는 사진이다.
도 24를 참고하면, 종래 기술에 따른 경우 접촉 구멍에서 데이터 도전체 또는 게이트 도전체 등의 신호선의 표면이 이물질에 의해 변색되어 있음을 알 수 있다. 반면, 도 25를 참고하면, 본 발명의 여러 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따를 경우, 접촉 구멍에서의 데이터 도전체 또는 게이트 도전체 등의 신호선의 표면에 이물질이 생기지 않아 변색되지 않음을 볼 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이고,
도 3은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 첫 단계에서의 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 자른 단면도이고,
도 5는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 배치도로서, 도 3 및 도 4의 다음 단계에 해당하는 배치도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 자른 단면도이고,
도 7, 도 8 및 도 9는 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 단면도로서, 도 5 및 도 6의 다음 단계를 차례대로 도시하는 단면도이고,
도 10은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 배치도로서, 도 9의 다음 단계에 해당하는 배치도이고,
도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI 선을 따라 자른 단면도이고,
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이고,
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 자른 단면도이고,
도 15는 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 첫 단계에서의 배치도이고,
도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI 선을 따라 자른 단면도이고,
도 17은 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 배치도로서, 도 15 및 도 16의 다음 단계에 해당하는 배치도이고,
도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 자른 단면도이고,
도 19 및 도 20은 각각 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 단면도로서, 도 17 및 도 18의 다음 단계를 차례대로 도시하는 단면도이고,
도 21은 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 과정의 중간 단계에서의 배치도로서, 도 20의 다음 단계에 해당하는 배치도이고,
도 22는 도 21의 박막 트랜지스터 표시판을 XXII-XXII 선을 따라 자른 단면 도이고,
도 23은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이고,
도 24는 종래 기술에 따른 실시예에서 데이터 도전체 또는 게이트 도전체 등의 신호선의 접촉 구멍에서의 표면 상태를 보여주는 사진이고,
도 25는 본 발명의 여러 실시예에 따른 경우 데이터 도전체 또는 게이트 도전체 등의 신호선의 접촉 구멍에서의 표면 상태를 보여주는 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
50: 감광막 81, 82: 접촉 보조 부재
110: 기판 121, 129: 게이트선
124: 게이트 전극 131: 유지 전극선
140: 게이트 절연막 151, 154: 반도체
161, 163, 165: 저항성 접촉 부재
171, 179: 데이터선 175: 드레인 전극
180, 180p, 180q: 보호막 181, 182, 185: 접촉 구멍
187: 개구부 191: 화소 전극

Claims (19)

  1. 기판,
    상기 기판 위에 위치하며 구리(Cu)를 포함하는 신호선,
    상기 신호선 위에 위치하며 상기 신호선의 일부를 드러내는 접촉 구멍을 포함하는 보호막, 그리고
    상기 보호막 위에 위치하며 상기 접촉 구멍을 통해 상기 신호선의 일부와 연결되어 있는 도전층
    을 포함하고,
    상기 보호막은 황을 포함하지 않는 유기 절연물을 포함하는 유기 보호막을 포함하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 유기 보호막은 음의 감광성을 가지는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 보호막은 상기 유기 보호막 아래에 위치하며 무기 절연물을 포함하는 무기 보호막을 더 포함하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 보호막은 상기 유기 보호막 아래에 위치하며 무기 절연물을 포함하는 무기 보호막을 더 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 신호선은 하부 도전층 및 상부 도전층을 포함하고,
    상기 상부 도전층은 구리를 포함하고,
    상기 하부 도전층은 티타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 몰리브덴(Mo), 네오디뮴(Nb), 텅스텐(W), 인듐(In), 주석(Sn), 금(Au), 그리고 크롬(Cr) 중 적어도 하나를 포함하는
    박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 기판 위에 형성되어 있는 게이트 절연막을 더 포함하고,
    상기 신호선은 상기 게이트 절연막 아래에 위치하는 게이트선을 포함하고,
    상기 접촉 구멍은 상기 게이트 절연막에 연장되어 있는
    박막 트랜지스터 표시판.
  7. 기판 위에 구리를 포함하는 신호선을 형성하는 단계,
    상기 신호선 위에 제1 보호막을 적층하는 단계,
    상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물층을 도포하는 단계,
    광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하는 단계,
    상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계, 그리고
    상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계
    를 포함하고,
    상기 접촉 구멍을 형성하는 단계는 플루오르계 기체를 포함하는 제1 식각 기체 및 산소 기체를 포함하는 제2 식각 기체를 사용하는 단계를 포함하고,
    제1 식각 기체의 상기 제2 식각 기체에 대한 유량비(sccm)는 1/7 이상인
    는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 제1 식각 기체는 육 플루오르화 황(SF6)을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제7항에서,
    상기 신호선은 하부 도전층 및 상부 도전층을 포함하고,
    상기 상부 도전층은 구리를 포함하고,
    상기 하부 도전층은 티타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 몰리브덴(Mo), 네오디뮴(Nb), 텅스텐(W), 인듐(In), 주석(Sn), 금(Au), 그리고 크롬(Cr) 중 적어도 하나를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  10. 제7항에서,
    상기 유기물층을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제7항에서,
    상기 유기물층은 상기 도전층 아래에 위치하는 제2 보호막을 이루는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 광 마스크는 빛이 투과되는 투명 영역, 빛이 차단되는 불투명 영역, 그리고 빛이 일부만 투과되는 반투명 영역을 포함하고,
    상기 유기물층을 패터닝하는 단계에서, 상기 광 마스크의 상기 반투명 영역에 대응되는 상기 유기물층의 제1부분은 그 두께가 나머지 유기물층의 두께보다 얇은
    박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 제1부분을 제거하는 애싱(ashing) 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 제1부분을 제거하는 애싱 단계는 산소 플라즈마 기체를 사용하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 제1부분을 제거하는 애싱 단계 이후에 스트리퍼 또는 플루오르화 수소(HF)를 포함하는 세정 물질을 이용하여 세정하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 기판 위에 구리를 포함하는 신호선을 형성하는 단계,
    상기 신호선 위에 제1 보호막을 적층하는 단계,
    상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물층을 도포하는 단계,
    광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하 는 단계,
    상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계, 그리고
    상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계
    를 포함하고,
    상기 접촉 구멍을 형성하는 단계는 플라즈마 기체의 압력이 50mT 이상 150mT 이하인 챔버 내에서 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  17. 기판 위에 구리를 포함하는 신호선을 형성하는 단계,
    상기 신호선 위에 제1 보호막을 적층하는 단계,
    상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물층을 도포하는 단계,
    광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하는 단계,
    상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계, 그리고
    상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계
    를 포함하고,
    상기 접촉 구멍을 형성하는 단계는 플라즈마 기체 형성을 위한 전극을 포함하는 챔버 내에서 이루어지며,
    상기 전극에는 소스 전력(source power)과 바이어스 전력(bias power)이 공급되고,
    상기 바이어스 전력의 상기 소스 전력에 대한 비가 3 이하인
    박막 트랜지스터 표시판의 제조 방법.
  18. 기판 위에 구리를 포함하는 신호선을 형성하는 단계,
    상기 신호선 위에 제1 보호막을 적층하는 단계,
    상기 제1 보호막 위에 감광성을 가지는 유기물을 포함하는 유기물층을 도포하는 단계,
    광 마스크를 통해 빛을 상기 유기물층에 조사하여 상기 유기물층을 패터닝하는 단계,
    상기 패터닝된 유기물층을 식각 마스크로 하여 상기 제1 보호막에 상기 신호선의 일부를 드러내는 접촉 구멍을 형성하는 단계,
    상기 유기물층의 일부를 제거하는 애싱(ashing) 단계,
    스트리퍼 또는 플루오르화 수소(HF)를 포함하는 세정 물질을 이용하여 상기 드러난 신호선의 일부를 세정하는 단계, 그리고
    상기 접촉 구멍을 통해 상기 신호선과 연결되는 도전층을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 애싱 단계는 산소 플라즈마 기체를 사용하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020090098338A 2009-10-15 2009-10-15 박막 트랜지스터 표시판 및 그 제조 방법 KR101570482B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090098338A KR101570482B1 (ko) 2009-10-15 2009-10-15 박막 트랜지스터 표시판 및 그 제조 방법
US12/784,376 US8450737B2 (en) 2009-10-15 2010-05-20 Thin film transistor array panel and method for manufacturing the same
CN201010504450.6A CN102044556B (zh) 2009-10-15 2010-10-11 薄膜晶体管阵列面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090098338A KR101570482B1 (ko) 2009-10-15 2009-10-15 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110041251A true KR20110041251A (ko) 2011-04-21
KR101570482B1 KR101570482B1 (ko) 2015-11-20

Family

ID=43878615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098338A KR101570482B1 (ko) 2009-10-15 2009-10-15 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8450737B2 (ko)
KR (1) KR101570482B1 (ko)
CN (1) CN102044556B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180118031A (ko) * 2017-04-20 2018-10-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감소된 부식을 동반하는 접속 플러그를 형성하는 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
CN102651370B (zh) * 2012-01-04 2014-12-10 京东方科技集团股份有限公司 一种tft阵列基板、制造方法及显示装置
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102011274B1 (ko) * 2012-12-10 2019-08-19 삼성디스플레이 주식회사 표시 기판의 제조 방법
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100935671B1 (ko) * 2003-03-13 2010-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4362696B2 (ja) * 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
JP3915806B2 (ja) * 2003-11-11 2007-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP4276603B2 (ja) * 2003-12-16 2009-06-10 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101116817B1 (ko) * 2004-06-30 2012-02-28 엘지디스플레이 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
US7169701B2 (en) * 2004-06-30 2007-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene trench formation to avoid low-K dielectric damage
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060084589A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
US7341943B2 (en) * 2005-02-08 2008-03-11 Taiwan Semiconductor Manufacturing Co., Ltd. Post etch copper cleaning using dry plasma
KR20060104092A (ko) * 2005-03-29 2006-10-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100731739B1 (ko) * 2005-04-28 2007-06-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
JP2006313652A (ja) * 2005-05-06 2006-11-16 Casio Comput Co Ltd 表示装置の製造方法
US7564182B2 (en) * 2005-06-29 2009-07-21 Eastman Kodak Company Broadband light tandem OLED display
US7153632B1 (en) * 2005-08-03 2006-12-26 Eastman Kodak Company Radiation-sensitive compositions and imageable materials
KR101189275B1 (ko) * 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070045824A (ko) * 2005-10-28 2007-05-02 삼성전자주식회사 박막 트랜지스터, 표시판 및 그 제조 방법
KR20070049719A (ko) * 2005-11-09 2007-05-14 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101182311B1 (ko) * 2005-11-17 2012-09-20 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101258255B1 (ko) * 2006-05-25 2013-04-25 엘지디스플레이 주식회사 마스크리스 노광 장비를 사용한 박막 트랜지스터 기판의제조방법
US7884026B2 (en) * 2006-07-20 2011-02-08 United Microelectronics Corp. Method of fabricating dual damascene structure
KR20080056493A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101415560B1 (ko) * 2007-03-30 2014-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
JP2008304830A (ja) 2007-06-11 2008-12-18 Kobe Steel Ltd 表示デバイスの製造方法
KR101282897B1 (ko) * 2008-07-08 2013-07-05 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
KR101305377B1 (ko) * 2009-06-16 2013-09-06 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180118031A (ko) * 2017-04-20 2018-10-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감소된 부식을 동반하는 접속 플러그를 형성하는 방법

Also Published As

Publication number Publication date
US20110089421A1 (en) 2011-04-21
CN102044556B (zh) 2016-06-22
KR101570482B1 (ko) 2015-11-20
CN102044556A (zh) 2011-05-04
US8450737B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
US8097881B2 (en) Thin film transistor substrate and a fabricating method thereof
JP4886289B2 (ja) マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法
TWI395036B (zh) 薄膜電晶體陣列面板及其製造方法
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101373735B1 (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101648806B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006343755A (ja) 薄膜トランジスタ表示板
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101570482B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
JP2006201789A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101542914B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20070092455A (ko) 표시 장치 및 그 제조 방법
US20220181356A1 (en) Active matrix substrate and method for manufacturing same
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20080051483A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 4