JP4886289B2 - マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法 - Google Patents

マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP4886289B2
JP4886289B2 JP2005359773A JP2005359773A JP4886289B2 JP 4886289 B2 JP4886289 B2 JP 4886289B2 JP 2005359773 A JP2005359773 A JP 2005359773A JP 2005359773 A JP2005359773 A JP 2005359773A JP 4886289 B2 JP4886289 B2 JP 4886289B2
Authority
JP
Japan
Prior art keywords
oxynitride
film
semi
molybdenum
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005359773A
Other languages
English (en)
Other versions
JP2006171755A (ja
Inventor
鍾 安 金
知 行 韓
營 培 鄭
培 鉉 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006171755A publication Critical patent/JP2006171755A/ja
Application granted granted Critical
Publication of JP4886289B2 publication Critical patent/JP4886289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Description

本発明は、マスク及び薄膜トランジスタ表示板の製造方法に関する。
近来、重くて大きい陰極線管（ＣＲＴ：cathode ray tube）の代わりに有機電界発光表示装置（ＯＬＥＤ：organic electroluminescence display）、プラズマ表示装置（ＰＤＰ：plasma display panel）、液晶表示装置（ＬＣＤ：liquid crystal display）のような平板表示装置の開発が盛んに行われている。
ＰＤＰは、気体放電によって発生するプラズマを用いて文字や映像を表示する装置であり、有機ＥＬ表示装置は、特定の有機物または高分子等の電界発光を用いて文字または映像を表示する。液晶表示装置は、二つの表示板の間に入っている液晶層に電場を印加し、この電場の強度を調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。
このような平板表示装置において、例えば液晶表示装置及び有機ＥＬ表示装置は、スイッチング素子を含む画素とゲート線及びデータ線を含む表示信号線とが具備された下部表示板、下部表示板と対向してカラーフィルタが備えられている上部表示板、並びに表示信号線に駆動電圧を印加する複数の回路要素を含む。
一般的に、前記のような表示板は、マスクを用いたフォトエッチング工程により、基板上に形成された薄膜をパターニングして、多層の配線または絶縁膜の接触孔等を形成して完成される。
この時、生産費用を節減するためにはマスクの数を減少させることが好ましく、そのために、中間の厚さを有する感光膜パターンを形成し、これをエッチングマスクとして互いに異なる層の薄膜を共にパターニングする技術が開発されている。
感光膜パターンが２種類の厚さを有するように形成されているとする。つまり、基板において、感光膜パターンが形成されていない部分、第２の厚さの感光膜パターンの部分、第２の厚さより厚い第１の厚さの感光膜パターンの部分がある。この２種類の厚さのうち、中間厚さの部分は、最初に、その下部に位置する薄膜がエッチングされるのを防ぐ機能を有する。つまり、２種類の厚さの感光膜パターンのうち、第２の厚さの感光膜パターンの部分は、感光膜パターンが形成されていない部分のエッチングを行う際に、第２の厚さの感光膜パターンの部分の下部に位置する薄膜がエッチングされるのを防ぐ機能を有する。後には、厚く残された第１の厚さの部分をエッチングマスクとして用いるために、エッチバック（etch back）工程によって中間厚さ（第２の厚さ）の部分を完全に除去する必要がある。従って、中間厚さの部分は均一な厚さを維持する必要がある。均一な厚さでなければ、中間厚さの部分を除去する際に下部のパターンに損傷を与えてしまったり、ある部分では完全に除去されているが別の部分では除去されていないなどムラができてしまう等の問題が発生する。
そこで、本発明の目的は、製造工程を単純化すると共に、中間厚さの感光膜を均一な厚さに現像することができるマスク及びこれを用いた薄膜トランジスタ表示板の製造方法を提供することである。
このような課題を解決するために、本願第１発明の実施例によるマスクは、位相シフトマスク（ＰＳＭ）であり、半透過部には位相差を生じさせて光の透過率を調節するための半透過膜が形成されている。この時、半透過膜は入射光に対して−７０°〜＋７０°の位相差を生じさせる。前記半透過膜がＭｏＳｉを含み、前記半透過膜は窒化硅化モリブデン、酸化硅化モリブデン、炭化硅化モリブデン、炭化酸化硅化モリブデン、炭化窒化硅化モリブデン、酸化窒化硅化モリブデン、炭化酸化窒化硅化モリブデン成分の膜であって、成分含量は炭素が０〜２０at％（原子パーセント）、酸素が０〜６０at％、窒素が０〜６０at％、ケイ素が２０〜６０at％であり、その他は金属成分の膜である。
マスクが遮光部、半透過部及び透過部を含み、半透過部では入射光に対する位相差があるため、半透過部では光の干渉、回折により光強度が低下する。ここで、半透過部では、−７０°〜＋７０°の位相差が生じるため、光の透過率が２０〜４０％に減少するように調整される。よって、遮光部に対応する第１領域には第１厚さの感光膜パターン、半透過部に対応する第２領域には第２厚さ（第１厚さ＞第２厚さ）の感光膜パターンが形成され、透過部に対応する第３領域には感光膜が形成されない。このとき、特に、半透過部での入射光に対する位相差が−７０°〜＋７０°であるため、位相の衝突が発生せず、フォーカスの特性が比較的平坦となる。そのため、半透過部に対応する第２厚さの感光膜が断線したり厚く残る現象を防ぐことができ、また再現性を確保しながら均一な厚さに形成することができる。
また、中間厚さを有する感光膜パターンにおいて、互いに異なる薄膜を一つのフォトエッチング工程によってパターニングして、製造工程を単純化し、製造費用を節減することができる。例えば、データ線及びドレイン電極と、その下部の抵抗性接触部材と、半導体とを、一つの感光膜パターンをエッチングマスクとして用いるフォトエッチング工程によって形成することで、製造工程を単純化することができる。
本願第２発明は、第１発明において、半透過部は、透過部に対して２０〜４０％の透過率を有する。
半透過部の透過率が２０〜４０％であるので、遮光部よりも厚みの薄い感光膜を形成することができる。
本願第３発明は、第１発明において、遮光部は不透明物質からなる遮光膜を備えることが好ましい。
半透過部では位相差を生じさせることで光の透過率を減少させ、不透明物質で形成することで遮光部では光を通させない。これにより、部分によって厚さの異なる感光膜パターンを形成する。
本願第４発明は、第３発明において、遮光膜はクロムを含むのが好ましい。
このようなマスクを用いた薄膜トランジスタ表示板の製造方法において、ソース電極及びドレイン電極を分離するとき、他の部分よりも厚さの薄い部分をソース及びドレイン電極の間に形成する。
本発明の一実施例によるマスクは、光を透過させる透過部、光の一部分だけを透過させる半透過部、及び光を遮断する遮光部を含み、半透過部は入射光に対して−７０°〜＋７０°の位相差を生じさせる。
本願第５発明は、本発明の一実施例による半導体素子の製造方法において、基板上に形成されている二つ以上の薄膜上に感光膜を塗布し、一つのマスクを用いて感光膜を露光し現像して、第１部分と、第１部分よりも厚い第２部分とを含む感光膜パターンを形成する。次に、感光膜パターンをエッチングマスクとして二つ以上の薄膜をエッチングする。マスクは、第１部分に対応する位置に配置されている半透過膜と、第２部分に対応する位置に配置されている遮光膜とを含み、半透過膜は入射光に対して−７０°〜＋７０°の位相差を発生させる。前記半透過膜がＭｏＳｉを含み、前記半透過膜は窒化硅化モリブデン、酸化硅化モリブデン、炭化硅化モリブデン、炭化酸化硅化モリブデン、炭化窒化硅化モリブデン、酸化窒化硅化モリブデン、炭化酸化窒化硅化モリブデン成分の膜であって、成分含量は炭素が０〜２０at％（原子パーセント）、酸素が０〜６０at％、窒素が０〜６０at％、ケイ素が２０〜６０at％であり、その他は金属成分の膜である。
本願第６発明は、第５発明において、半導体素子は表示装置に用いられる。
本願第７発明は、第６発明において、表示装置は液晶表示装置または有機発光表示装置であることができる。
本願第８発明は、本発明の一実施例による薄膜トランジスタ表示板の製造方法において、絶縁基板上にゲート電極を有するゲート線を形成し、ゲート線を覆うゲート絶縁膜を形成する。ゲート絶縁膜上に半導体を形成し、半導体上に、互いに分離され、かつソース電極を有するデータ線及びドレイン電極を形成し、データ線を覆い、ドレイン電極を露出する接触孔を有している保護膜を形成する。次に、接触孔を通じてドレイン電極と接続される画素電極を形成する。この時、半導体とデータ線及びドレイン電極の形成段階は、一つのマスクを用いたフォトエッチング工程からなり、マスクは通過する光に対して−７０°〜＋７０°の位相差を発生させる半透過膜を含む半透過部と、データ線及びドレイン電極に対応し遮光膜を含む遮光部と、遮光部及び反透過部を除いた透過部とを有する。前記半透過膜がＭｏＳｉを含み、前記半透過膜は窒化硅化モリブデン、酸化硅化モリブデン、炭化硅化モリブデン、炭化酸化硅化モリブデン、炭化窒化硅化モリブデン、酸化窒化硅化モリブデン、炭化酸化窒化硅化モリブデン成分の膜であって、成分含量は炭素が０〜２０at％（原子パーセント）、酸素が０〜６０at％、窒素が０〜６０at％、ケイ素が２０〜６０at％であり、その他は金属成分の膜である。
本願第９発明は、第７発明において、フォトエッチング工程において、マスクを用いて露光及び現像した感光膜パターンは、ソース電極及びドレイン電極の間のチャンネル領域に位置する第１部分と、前記第１部分よりも厚くてデータ線及びドレイン電極に対応する配線領域に位置する第２部分とを有することが好ましい。
本願第１０発明は、第９発明において、フォトエッチング工程において、チャンネル領域及び配線領域は、各々半透過部及び遮光部に整列することが好ましい。
本願第１１発明は、第１０発明において、半導体と前記データ線及びドレイン電極の間に抵抗性接触部材を形成する段階をさらに含むことができる。
本願第１２発明は、半導体、抵抗性接触部材、データ線及びドレイン電極の形成段階は、ゲート絶縁膜上にケイ素層、不純物ケイ素層及び導電体層を積層する段階、導電体層上に、ソース電極及びドレイン電極の間のチャンネル領域に位置する第１部分と、前記第１部分よりも厚くてデータ線及びドレイン電極に対応する配線領域に位置する第２部分とを有する感光膜パターンを形成する段階、感光膜パターンをエッチングマスクとして配線領域及びチャンネル領域を除いた残りの領域に対応する導電体層をエッチングする段階、第１部分を除去してチャンネル領域の導電体層を露出する段階、残りの領域に対応するケイ素層及び不純物ケイ素層をエッチングする段階、チャンネル領域に位置した導電体層及び不純物ケイ素層を除去する段階、並びに第２部分を除去する段階を含む。
本発明の実施例によるマスク及びこれを用いた薄膜トランジスタ表示板の製造方法において、半透過部で−７０°〜＋７０°の位相差を発生させて透過率を調節することによって、中間厚さの感光膜を均一に、かつ再現性を保持して形成することができる。
また、中間厚さを有する感光膜パターンにおいて、互いに異なる薄膜を一つのフォトエッチング工程によってパターニングして、製造工程を単純化し、製造費用を節減することができる。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
本発明の実施例による薄膜トランジスタ表示板の構造について図面を参考にして詳細に説明する。
本発明の実施例による薄膜トランジスタ表示板には、絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１及び維持電極線１３１が形成されている。
ゲート線１２１は、図１中主に横方向に延在しており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。各ゲート線１２１の一部はゲート電極１２４をなし、各ゲート線１２１は外部からのゲート信号をゲート線１２１に伝達するための接触部を有し、接触部であるゲート線１２１の端部１２９は他の部分よりも広い幅を有することが望ましい。また、ゲート線１２１の端部１２９は、基板１１０上に直接形成されているゲート駆動回路の出力端に接続される。
維持電極線１３１はゲート線１２１と電気的に分離されており、隣接するゲート線１２１の間に位置する。維持電極線１３１は、共通電圧など予め定められた電圧の印加を外部から受ける。画素の開口率を極大化するためにゲート線に隣接するように周縁に配置でき、拡張部を有することもできる。
ゲート線１２１及び維持電極線１３１は、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金、Ｃｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ等の金属等で形成される。図２に示すように、本実施例において、ゲート線１２１は、物理的な性質が異なる二つの膜、つまり下部膜１２１ｐとその上の上部膜１２１ｑとを含む。下部膜１２１ｐは、ゲート信号の遅延や電圧降下を減らせるように、低い比抵抗の金属、例えばアルミニウム（Ａｌ）やアルミニウム合金等のアルミニウム系列の金属からなり、１，０００〜３，０００Åの厚さを有する。これとは異なって、上部膜１２１ｑは、他の物質、特にＩＺＯ（indium zinc oxide）またはＩＴＯ（indium tin oxide）との物理的、化学的、電気的な接触特性が優れた物質、例えばモリブデン（Ｍｏ）、モリブデン合金（例：モリブデン−タングステン（ＭｏＷ）合金）、クロム（Ｃｒ）等からなり、１００〜１，０００Åの厚さを有する。下部膜１２１ｐと上部膜１２１ｑとの組み合わせの例としては、純粋なアルミニウムまたはアルミニウム−ネオジム（Ｎｄ）合金/モリブデンがあり、位置が互いに入れ替わることもある。図２で、ゲート電極１２４の下部膜及び上部膜は、各々図面符号１２４ｐ、１２４ｑで、ゲート線１２１の端部１２９の下部膜及び上部膜は、各々図面符号１２９ｐ、１２９ｑで、維持電極線１３１の下部膜及び上部膜は、各々図面符号１３１ｐ、１３１ｑで示した。
下部膜１２１ｐ、１２４ｐ、１２９ｐ、１３１ｐ及び上部膜１２１ｑ、１２４ｑ、１２９ｑ、１３１ｑの側面はそれぞれ傾斜され、その側壁の傾斜角は基板１１０の表面に対して約３０°〜８０°である。このように側面が傾斜しているとその上部の膜を平坦化し易く、また上部の配線の断線を防止することができる。
ゲート線１２１と維持電極線１３１の上には、窒化ケイ素（ＳｉＮｘ）等からなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上部には水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは略してａ-Ｓｉと記す）または多結晶シリコンなどからなる複数の線状半導体１５１が形成されている。それぞれの線状半導体１５１は主に縦方向に延在しており、それぞれはゲート電極１２４に向かって延在した複数の突出部１５４を含む。
線状の半導体１５１の上部にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の線状及び島型抵抗性接触部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６１、１６５が形成されている。線状抵抗性接触部材１６１各々は複数の突出部１６３を有しており、この突出部１６３と島型抵抗性接触部材１６５とは対をなして半導体１５１の突出部１５４上に配置されている。
線状半導体１５１と抵抗性接触部材１６１、１６５の側面もまた、平坦化及び接触性の観点から基板１１０の表面に対して傾いており、その傾斜角は３０〜８０゜であるのが好ましい。
線状及び島型抵抗性接触部材１６１、１６５上には、複数のデータ線１７１を始めとして複数のドレイン電極１７５が形成されている。
データ線１７１は主に縦方向に延在してゲート線１２１及び維持電極線１３１と交差してデータ電圧を伝達し、他の層または外部装置との接続のために面積の広い端部１７９を有する。各データ線１７１はまた、各ドレイン電極１７５に向かって複数の分岐を有しており、データ線１７１から拡張されたソース電極１７３を有する。一つのゲート電極１２４、一つのソース電極１７３及び一つのドレイン電極１７５は、半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
データ線１７１、ドレイン電極１７５もゲート線１２１と同様に、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金、Ｃｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｕ等の金属等で形成されるが、本実施例においては、モリブデンを含む導電膜の単一膜である。
データ線１７１及びドレイン電極１７５もゲート線１２１と同様に、その側面が約３０〜８０゜の角度で各々傾いている。
抵抗性接触部材１６１、１６３、１６５は、その下部の半導体１５１と、その上部のデータ線１７１及びドレイン電極１７５間にのみ存在し、接触抵抗を低くする役割を果す。
この時、半導体１５１は、薄膜トランジスタが位置するチャンネル部１５４を除いて、データ線１７１、ドレイン電極１７５及びその下部の抵抗性接触部材１６１、１６５と実質的に同一な平面パターンを有している。詳細には、線状半導体１５１は、データ線１７１及びドレイン電極１７５とその下部の抵抗性接触部材１６１、１６５の下に存在しており、さらに、ソース電極１７３とドレイン電極１７５間にこれらによって覆われずに露出された部分を有している。
データ線１７１及びドレイン電極１７５の上には、平坦化特性が優れ、かつ感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）により形成されるa-Si:C:O、a-Si:O:F等の低誘電率絶縁物質または窒化ケイ素等からなる保護膜１８０が形成されている。
保護膜１８０には、ドレイン電極１７５の少なくとも一部とデータ線１７１の端部１７９とをそれぞれ露出する複数の接触孔１８５、１８２が備えられている。一方、複数の接触孔１８１がゲート絶縁膜１４０及び保護膜１８０を貫通して、ゲート線１２１の端部１２９を露出する。
保護膜１８０上には、ＩＺＯまたはＩＴＯからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は、接触孔１８５を通じてドレイン電極１７５と物理的・電気的に接続され、ドレイン電極１７５からデータ電圧が印加される。
データ電圧が印加された画素電極１９０は、共通電圧が印加される他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することで液晶層の液晶分子を再配列する。
また、前記したように、画素電極１９０及び共通電極は、キャパシタ（蓄電器）（以下、液晶キャパシタと言う）をなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設ける。それをストレージキャパシタという。ストレージキャパシタは、画素電極１９０と、これと隣接するゲート線１２１（これを前段ゲート線と言う）または維持電極線１３１の重畳等によって形成される。
画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を向上させるが、重畳しないこともある。
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線及びデータ線の端部１２９、１７９とそれぞれ連結される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をするもので、これらの適用は必須ではなく選択的である。
本発明の他の実施例によれば、画素電極１９０の材料として透明な導電性ポリマー等を用い、反射型液晶表示装置の場合には、不透明な反射性金属を用いても構わない。この時、接触補助部材８１、８２は、画素電極１９０と異なる物質、特にＩＺＯまたはＩＴＯで形成できる。
以下、図１乃至図３に示す構造を有する液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図４乃至図１３Ｂ及び図１乃至図３を参照して詳細に説明する。
図４は、本発明の他の実施例によって製造する第１の段階における薄膜トランジスタ表示板の配置図であり、図５Ａ及び５Ｂは、各々図４に示すＶＡ-ＶＡ’線及びＶＢ-ＶＢ’線による断面図であり、図６Ａ及び６Ｂは、各々図４に示すＶＡ-ＶＡ’線及びＶＢ-ＶＢ’線による断面図であってり、図５Ａ及び図５Ｂに続く工程を示しており、図７Ａ及び７Ｂは、各々図４に示すＶＡ-ＶＡ’線及びＶＢ-ＶＢ’線による断面図であって、図６Ａ及び図６Ｂに続く工程を示しており、図８Ａ及び８Ｂは、各々図４に示すＶＡ-ＶＡ’線及びＶＢ-ＶＢ’線による断面図であって、図７Ａ及び図７Ｂに続く工程を示しており、図９Ａ及び９Ｂは、各々図４に示すＶＡ-ＶＡ’線及びＶＢ-ＶＢ’線による断面図であって、図８Ａ及び図８Ｂに続く工程を示しており、図１０は、図９Ａ及び図９Ｂに続く工程における薄膜トランジスタ表示板の配置図であり、図１１Ａ及び１１Ｂは、各々図１０に示すＸＩＡ-ＸＩＡ’線及びＸＩＢ-ＸＩＢ’線による断面図であり、図１２は、図１１Ａ及び図１１Ｂに続く工程における薄膜トランジスタ表示板の配置図であり、図１３Ａ及び１３Ｂは、各々図１２に示すＸＩＩＩＡ-ＸＩＩＩＡ’線及びＸＩＩＩＢ-ＸＩＩＩＢ’線による断面図である。
まず、透明なガラス等からなる絶縁基板１１０上に二層の金属膜、つまり純粋なアルミニウムまたはアルミニウム合金の下部金属膜及びモリブデンまたはモリブデン合金の上部金属膜をスパッタリング法等によって順次に積層する。ここで、下部金属膜は１，０００〜３，０００Åの厚さを有するのが好ましく、上部金属膜は５００〜１，０００Å厚さを有するのが好ましい。
次に、図４、図５Ａ及び図５Ｂに示すように、感光膜パターンを用いたフォトエッチング工程によって上部金属膜及び下部金属膜を順次にパターニングして、複数のゲート電極１２４を含むゲート線１２１及び維持電極線１３１を形成する。
上部膜１２１ｑ、１３１ｑ及び下部膜１２１ｐ、１３１ｐのパターニングは、アルミニウム及びモリブデンに対していずれも側面傾斜を与えながらエッチングすることができるアルミニウムエッチング液であるCH3COOH（酢酸）/HNO3（硝酸）/H3PO4（リン酸）/H2Oを用いた湿式エッチングによって行うのが好ましい。
次に、図６Ａ及び６Ｂに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を化学気相蒸着法を用いて、各々約１，５００Å〜約５，０００Å、約５００Å〜約２，０００Å、約３００Å〜約６００Åの厚さに連続して蒸着する。次いで、スパッタリング法等によってデータ用導電物質を積層して導電体層１７０を形成した後、その上に感光膜を１μｍ〜２μｍの厚さに塗布した後、次いで、光マスク４００によって感光膜に光を照射し現像して感光膜パターン５２、５４を形成する。
この時、現像された感光膜の厚さは位置によって異なるが、感光膜は厚さが次第に薄くなる第１部分乃至第３部分からなる。Ａ領域（以下、配線領域と言う）に位置した第１部分と、Ｃ領域（以下、チャンネル領域と言う）に位置した第２部分は、各々図面符号５２と５４で示し、Ｂ領域（以下、その他の領域と言う）に位置した第３部分に対する図面符号は付していないが、これは第３部分が０の厚さを有していて、つまり厚さが無く、下の導電体層１７０が露出されたためである。第１部分５２と第２部分５４の厚さの比は後続工程における工程条件によって異ならせ、第２部分５４の厚さを第１部分５２の厚さの１/２以下とするのが好ましく、例えば４，０００Å以下であるのが好ましい。
一つのマスクを用いたフォト工程において、位置によって感光膜の厚さを異ならせる方法は様々であり、第２部分５４に対応する部分の光透過量を調節するために、主にスリットや格子状のパターンを形成するか、或いは半透過膜を用いる。
ここで、スリットの間に位置したパターンの線幅やパターン間の間隔、つまりスリットの幅は露光時に用いる露光器の分解能より小さいのが好ましい。また、半透過膜を用いる場合には、マスクを作製するとき、透過率を調節するために、異なる透過率を有する薄膜を用いるか、或いは厚さの異なる薄膜を用いることができる。
本実施例において、マスク４００は、Ａ領域に対応する遮光部４１０、Ｃ領域に対応する半透過部４２０及びＢ領域に対応する透過部４３０を含み、半透過部４２０には半透過膜が形成されており、これを用いて透過率を調節する。マスク４００の構造については図面を参照して具体的に説明する。この時、半透過膜は通過する光に対して−７０°〜＋７０°の位相差を発生させ、これにより、半透過部４２０は光のほとんどを通過させる透過部４３０に対して２０〜４０％の透過率を有する。
このような本実施例によるマスク４００を用いて感光膜の第２部分５４を形成した結果、第２部分５４の感光膜が断線したり厚く残る現象を防ぐことができ、また再現性を確保しながら均一な厚さに形成することができた。
つまり、マスクが遮光部４１０、半透過部４２０及び透過部４３０を含み、半透過部４２０では入射光に対する位相差があるため、半透過部４２０では光の干渉、回折により光強度が低下する。ここで、半透過部４２０では、−７０°〜＋７０°の位相差が生じるため、光の透過率が２０〜４０％に減少するように調整される。よって、遮光部４１０に対応する第１領域には第１厚さの感光膜パターン、半透過部４２０に対応する第２領域には第２厚さ（第１厚さ＞第２厚さ）の感光膜パターンが形成され、透過部４３０に対応する第３領域には感光膜が形成されない。このとき、特に、半透過部４２０での入射光に対する位相差が−７０°〜＋７０°であるため、位相の衝突が発生せず、フォーカスの特性が比較的平坦となる。そのため、半透過部４２０に対応する第２厚さの感光膜が断線したり厚く残る現象を防ぐことができ、また再現性を確保しながら均一な厚さに形成することができる。
以下、感光膜パターン５２、５４をエッチングマスクとして用いた一連のエッチング工程によって、図１０、１１Ａ及び１１Ｂに示した複数のソース電極１７３をそれぞれ含む複数のデータ線１７１及び複数のドレイン電極１７５を形成し、複数の突出部１６３をそれぞれ含む複数の線状抵抗性接触部材１６１及び複数の島状抵抗性接触部材１６５、並びに複数のチャンネル部１５４を含む複数の線状半導体１５１を形成する。
説明の便宜上、配線領域（Ａ）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第１部分とし、チャンネル領域（Ｃ）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第２部分とし、その他の領域（Ｂ）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第３部分とする。
このような構造を形成する順序の一例は次のとおりである。
（１）その他の領域（Ｂ）に位置した導電体層１７０、不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分の除去、
（２）チャンネル領域（Ｃ）に位置した感光膜の第２部分５４の除去、
（３）チャンネル領域（Ｃ）に位置した導電体層１７０及び不純物非晶質シリコン層１６０の第２部分の除去、
（４）配線領域（Ａ）に位置した感光膜の第１部分５２の除去。
このような順序の他の例は次のとおりである。
（１）その他の領域（Ｂ）に位置した導電体層１７０の第３部分の除去、
（２）チャンネル領域（Ｃ）に位置した感光膜の第２部分５４の除去、
（３）その他の領域（Ｂ）に位置した不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分の除去、
（４）チャンネル領域（Ｃ）に位置した導電体層１７０の第２部分の除去、
（５）配線領域（Ａ）に位置した感光膜の第１部分５２の除去、
（６）チャンネル領域（Ｃ）に位置した不純物非晶質シリコン層１６０の第２部分の除去。
ここでは第２の例について説明する。
図７Ａ及び７Ｂに示すように、その他の領域（Ｂ）に露出されている導電体層１７０を湿式エッチングまたは乾式エッチング法で除去し、下部の不純物非晶質シリコン層１６０の第３部分を露出する。アルミニウム系列の導電膜は、主に湿式エッチングで実施し、モリブデン系列の導電膜は、湿式及び乾式エッチングを選択的に実施することができる。なお、多重膜に対しては、選択的に湿式及び乾式エッチングを実施することができる。また、二重膜がアルミニウム及びモリブデンを含むときには、一つの湿式エッチング条件にてパターニングすることもできる。乾式エッチングを用いるとき、感光膜５２、５４の上部がある程度の厚さにエッチングされることがある。
図面符号１７４は、データ線１７１とドレイン電極１７５がまだ連結されている状態の導電体を示す。この時、導電体１７４は感光膜５２、５４の下部までエッチングされて、導電体１７４及び感光膜５２、５４はアンダーカット構造を有する。
次に、図８Ａ及び図８Ｂのように、チャンネル領域（Ｃ）に残っている第２部分５４の感光膜をアッシング処理して除去するエッチングバック（etch back）工程を行う。この時、チャンネル領域（Ｃ）の感光膜の第２部分５４が除去されて下の導電体１７４の第２部分が露出し、感光膜の第１部分５２の一部も除去されて感光膜５２の幅が狭くなり、感光膜５２及び導電体１７４間のアンダーカット構造は無くなる。
次に、図９Ａ及び図９Ｂのように、その他の領域（Ｂ）に位置した不純物非晶質シリコン層１６０及びその下部の真性非晶質シリコン層１５０の第３部分を除去する。この時、図９Ｂに示すように、チャンネル領域（Ｃ）の導電体１７４の一部も除去され得る。このように、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０をエッチングするとき、導電体１７４の一部を除去すれば、以降の工程においてチャンネル領域（Ｃ）の導電体１７４をエッチングする場合の工程の時間を短縮することができる。
この段階で線状真性半導体１５１が完成する。また、図面符号１６４は、線状抵抗性接触部材１６１と島状抵抗性接触部材１６５がまだ連結された状態にある線状の不純物非晶質シリコン層１６０を指し、以下では（線状の）不純物半導体という。
次に、図１０、図１１Ａ及び１１Ｂに示すように、チャンネル領域（Ｃ）に位置した残りの導電体１７４及び線状の不純物半導体１６４の第２部分をエッチングして除去する。
この時、図１１Ｂに示すように、チャンネル領域（Ｃ）に位置した線状真性半導体１５１のチャンネル部１５４の上部が除去されて厚さが薄くなることもあり、感光膜の第１部分５２もこのときにある程度の厚さがエッチングされる。そして、残っている感光膜の第１部分５２も除去する。
このようにして、導電体１７４の各々が一つのデータ線１７１及び複数のドレイン電極１７５に分離されて完成し、不純物半導体１６４が各々一つの線状抵抗性接触部材１６１と複数の島状抵抗性接触部材１６５に分離されて完成する。
次に、図１２、図１３Ａ及び図１３Ｂのように、基板１１０上に有機絶縁物質または無機絶縁物質を塗布したり積層して保護膜１８０を形成し、その後、エッチングして複数の接触孔１８５、１８２を形成する。この時、ゲート線１２１と同一の層を露出する接触孔を形成するために、ゲート絶縁膜１４０も共にエッチングして、ゲート線１２１の端部１２９を露出する接触孔１８１を共に形成する。
最後に、図１乃至図３に示すように、５００Å〜１，５００Åの厚さのＩＺＯまたはＩＴＯ層をスパッタリング法により蒸着し、フォトエッチングして、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。ＩＺＯ層を用いるときのエッチングは、（HNO3/（NH4）2Ce(NO3）6/H2O）等のクロム用エッチング液を用いる湿式エッチングであるのが好ましいが、このエッチング液は、アルミニウムを腐食させないので、データ線１７１、ドレイン電極１７５、ゲート線１２１において導電膜が腐食することを防止することができる。
本実施例において、データ線１７１及びドレイン電極１７５と、その下部の抵抗性接触部材１６１、１６５と、半導体１５１とを、一つの感光膜パターンをエッチングマスクとして用いるフォトエッチング工程によって形成することで、製造工程を単純化することができる。
次に、前記したように、本発明の実施例によるマスクの構造について詳細に説明する。
図１４は、本発明の実施例によるマスクの構造を詳細に示した断面図である。
図１４のように、本発明の実施例によるマスク４００は、石英等のように透明な物質からなる基板４０１と、基板４０１上に形成され、半透過部４２０及び遮光部４１０に形成されている半透過膜４０２と、遮光部４１０に形成されている遮光膜４０３とを含む。半透過部４２０には、半透過膜４０２のみが配置されて、通過する光の透過率が調節され、遮光部４１０には遮光膜４０３が配置されて、通過する光のほとんどを遮断し、透過部４３０には遮光膜及び半透過膜が配置されていないため光のほとんどが通過する。
この時、半透過部４２０は、位相差を誘導して透過率を調節しており、本実施例によるマスク４００は位相シフトマスク（Phase Shifter Mask：ＰＳＭ）である。このようなマスクを用いたフォト工程において、半透過部４２０は、通過する光に対して−７０°〜＋７０°の位相差を発生させ、これによって半透過部４２０の透過率が調節される。ここで、半透過部４２０の透過率は透過部４３０に対して２０〜４０％であるのが好ましい。ここで、位相差は ΔΦ=2π*d(n-1)/λで示し、ｄは半透過膜４０２の厚さであり、λは光源の波長であり、ｎは半透過膜４０２の屈折率である。
フォト工程において、マスク４００を用いて感光膜を露光するために用いる光源は、４００〜４４０ｎｍ範囲の波長帯の光を発光するＧＨ複合光源（Ｇ波長とＨ波長とが共に出る光源）が適し、本実施例によるマスク４００は、２３０〜２６０ｎｍ範囲の波長帯の光を発光するＫｒＦ、または１８０〜２１０ｎｍ範囲の波長帯の光を発光するＡｒＦ光源を用いたフォト工程においても用いることができる。
半透過部４２０で位相差を発生させるために、半透過膜４０２または基板４０１の厚さを調節することができ、半透過膜４０２はＭｏＳｉ等の物質を含み、遮光膜４０３はクロム等の不透明な物質を含む。ＭｏＳｉを含む半透過膜４０２の添加物を変更して位相差を調節することもでき、半透過部４２０の透過率を少なくとも二つ以上に調節するために、半透過膜４０２上にクロム等の不透明膜を用いてスリットを配置することもできる。
半透過膜４０２は金属を基本として、不活性及び活性ガスが導入された真空チャンバー内でスパッタリング法によって形成されたもので、コバルト、タンタル、タングステン、モリブデン、クロム、バナジウム、パラジウム、チタニウム、ニオビウム、亜鉛、ハフニウム、ゲルマニウム、アルミニウム、プラチナ、マンガン、鉄、シリコンからなる群より選択された１種以上を含む膜であることを特徴とする。また、不活性ガスは、アルゴン、ヘリウム、ネオン、ゼノンからなる群より選択された１種以上を用い、活性ガスは酸素、窒素、一酸化炭素、二酸化炭素、亜酸化窒素、酸化窒素、二酸化窒素、アンモニア、メタンからなる群より選択された少なくとも１種以上を用いる。また、半透過膜４０２が硅化モリブデンを含むとき、窒化硅化モリブデン、酸化硅化モリブデン、炭化硅化モリブデン、炭化酸化硅化モリブデン、炭化窒化硅化モリブデン、酸化窒化硅化モリブデン、炭化酸化窒化硅化モリブデン成分の膜であって、成分含量は炭素が０〜２０at％（原子パーセント）、酸素が０〜６０at％、窒素が０〜６０at％、ケイ素が２０〜６０at％であり、その他は金属成分の膜であることを特徴とする。特に、半透過膜４０２は、透明基板４０１から上部に行くほど成分が変化するように製造された連続層、または透過率を制御するための半透過率層と位相反転を制御するための反転層が重なって複数層となっている膜を用いる。
本発明の一実験例において、５０°の位相差が発生するように半透過膜４０２を形成してマスク４００を作製し、感光膜を露光して現像した結果、位相衝突が発生せず、感光膜パターンの中間厚さを有する第２部分が均一な厚さに形成できた。
本実施例において、液晶表示装置用薄膜トランジスタ表示板の製造方法を通じて説明したが、本実施例によるマスクは、有機発光表示装置用表示板の製造方法、及び表示板でなく他の半導体素子の製造方法においても用いることができる。また、半透過部のパターン及び透過率が少なくとも二つ以上になるようにマスクを設計して、少なくとも二つ以上の互いに異なる薄膜を共にパターニングする工程で多様に適用することができる。
このように、本発明の実施例によるマスク及びこれを用いた薄膜トランジスタ表示板の製造方法において、半透過部で−７０°〜＋７０°の位相差を発生させて透過率を調節することによって、中間の厚さの感光膜４０２を均一に、かつ再現性を保持して形成することができる。
また、中間厚さを有する感光膜パターンにて互いに異なる薄膜を一つのフォトエッチング工程でパターニングして、製造工程を単純化し、製造費用を節減することができる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の請求範囲で定義している本発明の基本概念を用いた当業者の様々な変形及び改良形態もまた、本発明の権利範囲に属するものである。
本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１に示した薄膜トランジスタ表示板のII-II´線及びIII-III´線による断面図である。 図１に示した薄膜トランジスタ表示板のII-II´線及びIII-III´線による断面図である。 本発明の一実施例によって製造する第１の段階における薄膜トランジスタ表示板の配置図である。 図４に示すＶＡ-ＶＡ’線による断面図である。 図４に示すＶＢ-ＶＢ’線による断面図である。 図４に示すＶＡ-ＶＡ’線による断面図であって、図５Ａに続く工程を示すものである。 図４に示すＶＢ-ＶＢ’線による断面図であって、図５Ｂに続く工程を示すものである。 図４に示すＶＡ-ＶＡ’線による断面図であって、図６Ａに続く工程を示すものである。 図４に示すＶＢ-ＶＢ’線による断面図であって、図６Ｂに続く工程を示すものである。 図４に示すＶＡ-ＶＡ’線による断面図であって、図７Ａに続く工程を示すものである。 図４に示すＶＢ-ＶＢ’線による断面図であって、図７Ａに続く工程を示すものである。 図４に示すＶＡ-ＶＡ’線による断面図であって、図８Ａに続く工程を示すものである。 図４に示すＶＢ-ＶＢ’線による断面図であって、図８Ｂに続く工程を示すものである。 図９Ａ及び図９Ｂに続く工程における薄膜トランジスタ表示板の配置図である。 図１０に示すＸＩＡ-ＸＩＡ’線による断面図である。 図１０に示すＸＩＢ-ＸＩＢ’線による断面図である。 図１１Ａ及び図１１Ｂに続く工程における薄膜トランジスタ表示板の配置図である。 図１２に示すＸＩＩＩＡ-ＸＩＩＩＡ’線による断面図である。 図１２に示すＸＩＩＩＢ-ＸＩＩＩＢ’線による断面図である。 本発明の実施例によるマスクの構造を具体的に示した断面図である。
符号の説明
８１、８２ 接触補助部材
１１０ 基板
１２１、１２９ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１９０ 画素電極
４００ マスク
４０１ 基板
４０２ 半透過膜
４０３ 遮光漠

Claims (12)

  1. 光を透過させる透過部と、
    光の一部分だけを透過させる半透過部と、
    光を遮断する遮光部とを含むマスクであって、
    前記半透過部は、位相差を生じさせる半透過膜を含むことにより、入射光に対して−７０°〜＋７０°の位相差を生じさせ、
    前記半透過膜がＭｏＳｉを含み、前記半透過膜は窒化硅化モリブデン、酸化硅化モリブデン、炭化硅化モリブデン、炭化酸化硅化モリブデン、炭化窒化硅化モリブデン、酸化窒化硅化モリブデン、炭化酸化窒化硅化モリブデン成分の膜であって、成分含量は炭素が０〜２０at％（原子パーセント）、酸素が０〜６０at％、窒素が０〜６０at％、ケイ素が２０〜６０at％であり、その他は金属成分の膜であり、
    前記マスクは４００〜４４０ｎｍ範囲の波長帯の光を発光するＧＨ複合光源に適用される、マスク。
  2. 前記半透過部は、前記透過部に対して２０〜４０％の透過率を有する、請求項１に記載のマスク。
  3. 前記遮光部は、不透明物質からなる遮光膜を含む、請求項１に記載のマスク。
  4. 前記遮光膜はクロムを含む、請求項３に記載のマスク。
  5. 基板上に形成されている二つ以上の薄膜上に感光膜を塗布する段階、
    一つのマスクを用いて４００〜４４０ｎｍ範囲の波長帯の光を発光するＧＨ複合光源に適用することで前記感光膜を露光して現像し、第１部分と前記第１部分よりも厚い第２部分とを含む感光膜パターンを形成する段階、及び
    前記感光膜パターンをエッチングマスクとして前記二つ以上の薄膜を共にエッチングする段階
    を含み、
    前記マスクは、前記第１部分に対応する位置に配置されている半透過膜と、前記第２部分に対応する位置に配置されている遮光膜とを含み、
    前記半透過膜は、入射光に対して−７０°〜＋７０°の位相差を生じさせ、
    前記半透過膜がＭｏＳｉを含み、前記半透過膜は窒化硅化モリブデン、酸化硅化モリブデン、炭化硅化モリブデン、炭化酸化硅化モリブデン、炭化窒化硅化モリブデン、酸化窒化硅化モリブデン、炭化酸化窒化硅化モリブデン成分の膜であって、成分含量は炭素が０〜２０at％（原子パーセント）、酸素が０〜６０at％、窒素が０〜６０at％、ケイ素が２０〜６０at％であり、その他は金属成分の膜である、
    半導体素子の製造方法。
  6. 前記半導体素子は表示装置に用いる、請求項５に記載の半導体素子の製造方法。
  7. 前記表示装置は液晶表示装置または有機発光表示装置である、請求項６に記載の半導体素子の製造方法。
  8. 絶縁基板上にゲート電極を有するゲート線を形成する段階、
    前記ゲート線を覆うゲート絶縁膜を形成する段階、
    前記ゲート絶縁膜上に半導体を形成する段階、
    前記半導体上に互いに分離され、かつソース電極を有するデータ線及びドレイン電極を形成する段階、
    前記データ線を覆い、前記ドレイン電極を露出する接触孔を有している保護膜を形成する段階、
    前記接触孔を通じて前記ドレイン電極と接続される画素電極を形成する段階
    を含み、
    前記半導体と前記データ線及び前記ドレイン電極の形成段階は、一つのマスクを用いたフォトエッチング工程によって行われ、
    前記マスクは、通過する光に対して−７０°〜＋７０°の位相差を生じさせる半透過膜を含む半透過部と、前記データ線及び前記ドレイン電極に対応し遮光膜を含む遮光部と、
    前記遮光部と前記半透過部を除く透過部とを有し、
    前記半透過膜がＭｏＳｉを含み、前記半透過膜は窒化硅化モリブデン、酸化硅化モリブデン、炭化硅化モリブデン、炭化酸化硅化モリブデン、炭化窒化硅化モリブデン、酸化窒化硅化モリブデン、炭化酸化窒化硅化モリブデン成分の膜であって、成分含量は炭素が０〜２０at％（原子パーセント）、酸素が０〜６０at％、窒素が０〜６０at％、ケイ素が２０〜６０at％であり、その他は金属成分の膜であり、
    前記マスクを用いたフォトエッチング工程は４００〜４４０ｎｍ範囲の波長帯の光を発光するＧＨ複合光源を用いる、
    薄膜トランジスタ表示板の製造方法。
  9. 前記フォトエッチング工程において、前記マスクを用いて露光及び現像した感光膜パターンは、前記ソース電極及びドレイン電極の間のチャンネル領域に位置する第１部分と、前記第１部分よりも厚くて前記データ線及びドレイン電極に対応する配線領域に位置する第２部分とを有する、請求項８に記載の薄膜トランジスタ表示板の製造方法。
  10. 前記フォトエッチング工程において、前記チャンネル領域及び前記配線領域は、各々前記半透過部及び前記遮光部に整列される、請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記半導体と前記データ線及びドレイン電極との間に抵抗性接触部材を形成する段階をさらに含む、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記半導体、前記抵抗性接触部材、前記データ線及び前記ドレイン電極の形成段階は、
    前記ゲート絶縁膜上にケイ素層、不純物ケイ素層及び導電体層を積層する段階、
    前記導電体層上に、前記ソース電極及びドレイン電極の間のチャンネル領域に位置する第１部分と、前記第１部分よりも厚くて前記データ線及びドレイン電極に対応する配線領域に位置する第２部分とを有する感光膜パターンを形成する段階、
    前記感光膜パターンをエッチングマスクとして前記配線領域及びチャンネル領域を除いた残りの領域に対応する前記導電体層をエッチングする段階、
    前記第１部分を除去して、前記チャンネル領域の前記導電体層を露出する段階、
    前記残りの領域に対応する前記ケイ素層及び不純物ケイ素層をエッチングする段階、
    前記チャンネル領域に位置した前記導電体層及び不純物ケイ素層を除去する段階、及び
    前記第２部分を除去する段階
    を含む、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
JP2005359773A 2004-12-14 2005-12-14 マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法 Active JP4886289B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20040105547 2004-12-14
KR10-2004-0105547 2004-12-14
KR1020050049614A KR101143005B1 (ko) 2004-12-14 2005-06-10 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법
KR10-2005-0049614 2005-06-10

Publications (2)

Publication Number Publication Date
JP2006171755A JP2006171755A (ja) 2006-06-29
JP4886289B2 true JP4886289B2 (ja) 2012-02-29

Family

ID=36584498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005359773A Active JP4886289B2 (ja) 2004-12-14 2005-12-14 マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法

Country Status (5)

Country Link
US (3) US7449352B2 (ja)
JP (1) JP4886289B2 (ja)
KR (1) KR101143005B1 (ja)
CN (1) CN100535744C (ja)
TW (1) TWI392956B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7343252B2 (ja) 2019-11-27 2023-09-12 エスティーエックスエンジン カンパニー リミテッド クラッチを用いた推進及び制動システム

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100560362C (zh) * 2007-02-16 2009-11-18 中国科学院合肥物质科学研究院 钼基氮化物复合硬质薄膜及其制备方法
CN101290468B (zh) * 2007-04-20 2011-07-13 中芯国际集成电路制造(上海)有限公司 一种掩模版的制造方法
US8137898B2 (en) * 2007-07-23 2012-03-20 Renesas Electronics Corporation Method for manufacturing semiconductor device
KR100882693B1 (ko) * 2007-09-14 2009-02-06 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
JP4934236B2 (ja) * 2007-09-29 2012-05-16 Ｈｏｙａ株式会社 グレートーンマスクブランク、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
KR101458898B1 (ko) 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101644889B (zh) * 2009-06-24 2012-12-12 上海宏力半导体制造有限公司 用于提高焦深的光刻散射条及其制造方法
TWI407411B (zh) * 2010-10-29 2013-09-01 Au Optronics Corp 光源裝置
JP6076593B2 (ja) * 2011-09-30 2017-02-08 Hoya株式会社 表示装置製造用多階調フォトマスク、表示装置製造用多階調フォトマスクの製造方法、パターン転写方法及び薄膜トランジスタの製造方法
CN102709487B (zh) * 2011-10-17 2015-06-17 京东方科技集团股份有限公司 一种有机发光显示面板及其制造方法
JP6266322B2 (ja) * 2013-11-22 2018-01-24 Hoya株式会社 表示装置製造用の位相シフトマスクブランク、表示装置製造用の位相シフトマスク及びその製造方法、並びに表示装置の製造方法
CN104062843A (zh) * 2014-07-18 2014-09-24 深圳市华星光电技术有限公司 一种掩膜板、阵列基板制作方法及阵列基板
JP6425676B2 (ja) * 2016-03-17 2018-11-21 三菱電機株式会社 表示装置の製造方法
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN107678247B (zh) * 2017-08-25 2020-05-29 长安大学 一种硅基集成曝光量测量器件
CN108598132A (zh) 2018-05-23 2018-09-28 京东方科技集团股份有限公司 显示基板的制作方法、掩膜板的制作方法、显示装置
TWI825807B (zh) * 2022-05-25 2023-12-11 南亞科技股份有限公司 具有插塞結構之半導體元件的製備方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130148A (ja) 1987-11-16 1989-05-23 Mitsubishi Electric Corp 放射線感光性組成物およびその組成物を用いるレジストパターン形成方法
US5543252A (en) * 1991-03-29 1996-08-06 Kabushiki Kaisha Toshiba Method for manufacturing exposure mask and the exposure mask
US5229872A (en) * 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
JP3256345B2 (ja) 1993-07-26 2002-02-12 アルバック成膜株式会社 フォトマスクブランクスおよびフォトマスク
KR100311704B1 (ko) 1993-08-17 2001-12-15 기타오카 다카시 하프톤위상쉬프트포토마스크,하프톤위상쉬프트포토마스크용블랭크스및그블랭크스의제조방법
KR960002536A (ja) 1994-06-29 1996-01-26
JPH08106151A (ja) 1994-10-04 1996-04-23 Sony Corp 位相シフト・マスクおよびその製造方法
JP2658957B2 (ja) 1995-03-31 1997-09-30 日本電気株式会社 位相シフトマスク
JPH0961990A (ja) 1995-08-29 1997-03-07 Sony Corp 位相シフト・マスクおよびその製造方法ならびにこれを用いた露光方法
US5879856A (en) * 1995-12-05 1999-03-09 Shipley Company, L.L.C. Chemically amplified positive photoresists
KR100223325B1 (ko) * 1995-12-15 1999-10-15 김영환 반도체 장치의 미세패턴 제조방법
KR980010601A (ko) 1996-07-23 1998-04-30 김광호 위상 반전 마스크 및 그 제조방법
JP3636838B2 (ja) 1996-09-06 2005-04-06 Ｈｏｙａ株式会社 ハーフトーン型位相シフトマスク及びその製造方法
KR100236045B1 (ko) 1996-11-04 1999-12-15 김영환 위상반전 마스크 및 그 제조방법
JPH10148926A (ja) 1996-11-18 1998-06-02 Nippon Telegr & Teleph Corp <Ntt> ハーフトーン位相シフトマスク及びハーフトーン位相シフトマスクを用いた収差測定方法
KR100223940B1 (ko) 1997-02-19 1999-10-15 구본준 하프톤 위상반전 마스크의 제조방법
JP2695767B1 (ja) 1997-05-26 1998-01-14 株式会社日立製作所 縮小投影露光装置
WO1999025010A1 (fr) * 1997-11-12 1999-05-20 Nikon Corporation Appareil d'exposition, appareil de fabrication de composants, et procede de fabrication d'appareils d'exposition
JP2000181048A (ja) * 1998-12-16 2000-06-30 Sharp Corp フォトマスクおよびその製造方法、並びにそれを用いた露光方法
KR20000041410A (ko) 1998-12-22 2000-07-15 김영환 사이드로브�방지를�위한�하프톤�위상반전�마스크
US6217422B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Light energy cleaning of polishing pads
US6440616B1 (en) * 1999-09-28 2002-08-27 Kabushiki Kaisha Toshiba Mask and method for focus monitoring
KR100355228B1 (ko) 2000-01-18 2002-10-11 삼성전자 주식회사 하프톤 위상반전 마스크 및 그 제조방법
KR100675088B1 (ko) * 2000-02-16 2007-01-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
JP3479024B2 (ja) * 2000-03-28 2003-12-15 Ｎｅｃエレクトロニクス株式会社 電子線露光用マスク及びそのパターン設計方法
JP2002072445A (ja) 2000-09-04 2002-03-12 Dainippon Printing Co Ltd ハーフトーン位相シフトフォトマスク及びハーフトーン位相シフトフォトマスク用ブランクス
JP4619508B2 (ja) * 2000-09-27 2011-01-26 シャープ株式会社 パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク
JP2002189281A (ja) * 2000-12-19 2002-07-05 Hoya Corp グレートーンマスク及びその製造方法
KR100393978B1 (ko) 2001-02-05 2003-08-06 주식회사 하이닉스반도체 하프 톤형 위상 반전 마스크의 형성 방법
JP2003177506A (ja) * 2001-12-13 2003-06-27 Sony Corp フォトリソグラフィ用マスク、薄膜形成方法、並びに液晶表示装置及び液晶表示装置の製造方法
JP2003195479A (ja) 2001-12-28 2003-07-09 Hoya Corp ハーフトーン型位相シフトマスクブランク、及びハーフトーン型位相シフトマスクの製造方法
KR100480333B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7011910B2 (en) 2002-04-26 2006-03-14 Hoya Corporation Halftone-type phase-shift mask blank, and halftone-type phase-shift mask
JP4063733B2 (ja) * 2002-07-10 2008-03-19 Ｎｅｃ液晶テクノロジー株式会社 半透過型液晶表示装置及びその製造方法
US6855463B2 (en) * 2002-08-27 2005-02-15 Photronics, Inc. Photomask having an intermediate inspection film layer
KR100446306B1 (ko) 2002-08-28 2004-09-01 삼성전자주식회사 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법
KR100895309B1 (ko) * 2002-10-16 2009-05-07 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100494442B1 (ko) 2002-10-22 2005-06-13 주식회사 에스앤에스텍 하프톤 위상 시프트 블랭크 마스크 및 포토 마스크의제조방법
JP2004226893A (ja) 2003-01-27 2004-08-12 Semiconductor Leading Edge Technologies Inc ハーフトーン位相シフトマスク及びそれを用いたレジスト露光方法並びにレジスト露光装置
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
JP3854241B2 (ja) * 2003-04-25 2006-12-06 株式会社東芝 フォーカスモニタ用マスクの製造方法及び半導体装置の製造方法
JP2004333653A (ja) * 2003-05-01 2004-11-25 Shin Etsu Chem Co Ltd 位相シフトマスクブランク及び位相シフトフォトマスク
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4405443B2 (ja) * 2004-10-22 2010-01-27 信越化学工業株式会社 フォトマスクブランクおよびフォトマスクならびにこれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7343252B2 (ja) 2019-11-27 2023-09-12 エスティーエックスエンジン カンパニー リミテッド クラッチを用いた推進及び制動システム

Also Published As

Publication number Publication date
CN100535744C (zh) 2009-09-02
JP2006171755A (ja) 2006-06-29
US20100261102A1 (en) 2010-10-14
TW200619830A (en) 2006-06-16
KR101143005B1 (ko) 2012-05-08
US20090053863A1 (en) 2009-02-26
US20060128054A1 (en) 2006-06-15
CN1790160A (zh) 2006-06-21
US7767506B2 (en) 2010-08-03
KR20060067121A (ko) 2006-06-19
US8153339B2 (en) 2012-04-10
TWI392956B (zh) 2013-04-11
US7449352B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
JP4886289B2 (ja) マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP2006133769A (ja) 薄膜トランジスタ表示板及びその製造方法
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR20080030873A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006343755A (ja) 薄膜トランジスタ表示板
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005506711A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
US8450737B2 (en) Thin film transistor array panel and method for manufacturing the same
JP2006178445A (ja) 薄膜トランジスタ表示板及びその製造方法
US20070007534A1 (en) Optical mask, method of manufacturing thin film transistor array substrate, and thin film transistor array substrate manufactured by the method
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070112901A (ko) 표시 기판 및 이의 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050004412A (ko) 박막 트랜지스터 표시판
KR20070056246A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4886289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250