CN101290468B - 一种掩模版的制造方法 - Google Patents

Abstract

本发明提供了一种掩模版的制造方法，涉及半导体器件制造工艺。采用现有的掩模版执行曝光和显影工序时，由于散射光照射到邻近曝光场的电路图形上，会造成欠显影的问题，从而影响后续的电镀制程。本发明的掩模版制造方法，依次包括：提供一掩模基板；在掩模基板上形成曝光图形；以及在掩模基板的边缘形成具有一定宽度的挡光区域。采用该方法所制造出的掩模版在用于锡铅凸块工艺时，可有效防止欠显影问题的产生，从而不会影响到电镀制程，提高了产品的良率。

Description

一种掩模版的制造方法

技术领域

本发明涉及半导体器件制造工艺，尤其涉及一种掩模版的制造方法。

背景技术

现有的锡铅凸块(bumping)制造工艺，通常是采用如图1所示的具有曝光图形10的掩模版1(黑色代表不透光部分)，在涂覆有负性光阻的晶圆上进行曝光，从而将曝光图形10转移到晶圆上。通常，相邻两个曝光场的边缘几乎重合，因此，有时会出现曝光场边缘欠显影(underdeveloper)的问题，即应该形成开口的地方，经光刻、显影后没有完全打开，还残留着部分光阻。这些光阻残留物会对后续的电镀制程起到阻碍作用，并进而影响产品的良率。

造成欠显影的主要原因是由于曝光场边缘区域的二次曝光。参见图2a，当采用如图1所示的掩模版1进行曝光时，曝光光线通过掩模版1的透光区域(除曝光图形10以外的区域)照射到晶圆3表面的负性光阻2上，吸收了光线的光阻2的特性发生改变，使其在后续的显影制程中被保留下来，而未照光的部分将被去除。

当完成一个曝光场的曝光后，掩模版1被移动到下一个曝光场进行下一次曝光。如图2b所示，由于两个曝光场的边缘几乎重合，使得在进行后一次曝光时，曝光光线的二级、三级散射光会照射到前一个曝光场的已曝光区域21。由于该区域21已受过光照，其对光线的吸收系数大大降低，使得这部分散射光透过已曝光区域21反射或者折射到未曝光区域22，导致未曝光区域22的部分光阻特性发生改变，使其在显影过程中无法去除。

图3显示了图2b中的晶圆3经显影后得到的结果，其中，应当形成开孔的区域22形成了一部分光阻残留，对后续的电镀制程造成不良影响。

发明内容

本发明的目的在于提供一种掩模版的制造方法，以解决锡铅凸块工艺中产生的欠显影问题。

为了达到上述的目的，本发明提供一种掩模版的制造方法，所述掩模版用于锡铅凸块工艺，通过曝光将掩模版上的曝光图形转移到涂覆有负性光阻的晶圆上形成电路图形，且相邻曝光场的间距很小，所述方法包括下列步骤：(1)提供一掩模基板；(2)在掩模基板上形成曝光图形；以及(3)在掩模基板的边缘形成具有一定宽度的挡光区域，以防止曝光光线经掩模版照射到相邻曝光场的电路图形上，并且所述挡光区域的宽度随着光阻厚度的增加而增加。

本发明的掩模版制造方法，通过在掩模版边缘增加一挡光区域，使每个曝光场的边缘都留有一定宽度的未曝光区域，当散射光照射到该边缘未曝光区域时，会被该区域的光阻直接吸收，从而避免了散射光进一步反射或者折射到其它未曝光区域，防止了欠显影的产生，有效提高了产品的良率。

通过以下实施例并结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为：

附图说明

图1为现有工艺中采用的掩模版的结构示意图；

图2a和图2b为采用图1所示的掩模版进行曝光的示意图；

图3为对图2b所示的经曝光的晶圆进行显影后的示意图；

图4为采用本发明的方法制造的掩模版的结构示意图；

图5为光阻厚度与掩模版挡光区域宽度的关系曲线图；

图6a和图6b为采用图4所示的掩模版进行曝光的示意图；

图7为对图6b所示的经曝光的晶圆进行显影后的示意图。

以下将对本发明的掩模版制造方法作进一步的详细描述。

具体实施方式

本发明所制造的掩模版主要用于Bumping工艺，通过曝光将掩模版上的曝光图形转移到涂覆有负性光阻的晶圆上以形成所需的电路图形。

参照图4，本发明的掩模版制造方法依次包括：提供一掩模基板1；在掩模基板1上形成曝光图形10；以及在掩模基板1的边缘形成具有一定宽度w的挡光区域11。该挡光区域11用于防止曝光光线经掩模版1照射到相邻曝光场的电路图形上，挡光区域11宽度w的设置是根据光阻的厚度来决定的。

表1列出了挡光区域宽度w和光阻厚度之间的取值关系，于实际的制造工艺中，允许光阻厚度存在±5微米的偏差，因此，表中所列的光阻厚度数据均可上下浮动5微米。

当光阻厚度增大时，挡光区域的宽度w也相应增大。表1中“挡光区域宽度w”一栏的数值是对应某一光阻厚度所设定的标准值，例如：当光阻厚度为50微米时，挡光区域宽度w设置为4微米；当光阻厚度为80微米时，挡光区域宽度w设置为6.75微米。与光阻厚度相类似，挡光区域宽度w的值也可存在一定的容差，该容差范围根据宽度w的标准值而有所不同，例如：当光阻厚度为60微米时，挡光区域宽度w的标准值为5微米，w的上限和下限值分别为6.5和3.5微米，即容差范围是±1.5微米；当光阻厚度为70微米时，挡光区域宽度w的标准值为6微米，w的上限和下限值分别为7.8和4.2微米，即容差范围是±1.8微米，比前一组的容差范围略有扩大。

虽然表1中仅列出了对应6种光阻厚度的挡光区域宽度w的取值范围，然而采用这六组数据进行拟合，得到图5所示的拟合曲线，即可根据该曲线图找出对应任何光阻厚度的挡光区域宽度值w。图中，从上到下的三条曲线分别表示挡光区域宽度w的上限值、标准值和下限值。

下面结合图6和图7详细描述本方法制造的掩模版在曝光、显影制程中的应用。于本发明的优选实施例中，晶圆3上的光阻2厚度为60微米，掩模版1边缘挡光区域11的宽度w设置为5微米。

参见图6a，当采用上述掩模版1进行曝光时，曝光光线通过掩模版1的透光区域(除曝光图形10和挡光区域11以外的区域)照射到晶圆3表面的负性光阻2上，吸收了光线的光阻2的特性发生改变，使其在后续的显影制程中被保留下来，而未曝光的部分将被去除。

当完成一个曝光场的曝光后，掩模版1被移动到下一个曝光场进行下一次曝光。如图6b所示，虽然两个曝光场的边缘几乎重合，但是由于掩模版1边缘挡光区域11的存在，使得在进行后一次曝光时，曝光光线的二级、三级散射光只能照射到两个曝光场相邻接的边缘区域23(宽度2w＝10微米)。由于该边缘区域23在两次曝光过程中均没有受过曝光光线的直射，因此该区域23的光阻对光线的吸收能力较强，从而可将散射光完全吸收，而不会使散射光进一步反射、折射到其它的未曝光区域。

图7显示了图6b中的晶圆3经显影后得到的结果，其中，仅边缘区域23的光阻由于吸收了散射光，其特性发生改变，形成了一部分不需要的光阻残留24，然而这部分光阻残留24对整个电路图形没有任何影响。其余应当形成开孔的地方均已完全打开，没有出现欠显影的问题，从而不会对后续的电镀制程产生影响。

表1(单位：微米)

光阻厚度	30	50	60	70	80	100
							挡光区域宽度w	2.5	4	5	6	6.75	7.5
宽度w的上限值	3.25	5.2	6.5	7.8	8.75	9.75
							宽度w的下限值	1.75	2.8	3.5	4.2	4.75	5.25

Claims (7)

1.一种掩模版的制造方法，所述掩模版用于锡铅凸块工艺，通过曝光将掩模版上的曝光图形转移到涂覆有负性光阻的晶圆上形成电路图形，且相邻曝光场的间距很小，其特征在于，所述方法包括下列步骤：

(1)提供一掩模基板；

(2)在掩模基板上形成曝光图形；以及

(3)在掩模基板的边缘形成具有一定宽度的挡光区域，以防止曝光光线经掩模版照射到相邻曝光场的电路图形上，并且所述挡光区域的宽度随着光阻厚度的增加而增加。

2.如权利要求1所述的掩模版制造方法，其特征在于：当光阻的厚度在30±5微米的范围内时，挡光区域的宽度设定在2.5±0.75微米的范围内。

3.如权利要求1所述的掩模版制造方法，其特征在于：当光阻的厚度在50±5微米的范围内时，挡光区域的宽度设定在4±1.2微米的范围内。

4.如权利要求1所述的掩模版制造方法，其特征在于：当光阻的厚度在60±5微米的范围内时，挡光区域的宽度设定在5±1.5微米的范围内。

5.如权利要求1所述的掩模版制造方法，其特征在于：当光阻的厚度在70±5微米的范围内时，挡光区域的宽度设定在6±1.8微米的范围内。

6.如权利要求1所述的掩模版制造方法，其特征在于：当光阻的厚度在80±5微米的范围内时，挡光区域的宽度设定在6.75±2微米的范围内。

7.如权利要求1所述的掩模版制造方法，其特征在于：当光阻的厚度在100±5微米的范围内时，挡光区域的宽度设定在7.5±2.25微米的范围内。

Images