TWI392956B - 遮罩及一半導體元件之製造方法以及一使用該遮罩之薄膜電晶體陣列面板 - Google Patents

遮罩及一半導體元件之製造方法以及一使用該遮罩之薄膜電晶體陣列面板 Download PDF

Info

Publication number
TWI392956B
TWI392956B TW094136492A TW94136492A TWI392956B TW I392956 B TWI392956 B TW I392956B TW 094136492 A TW094136492 A TW 094136492A TW 94136492 A TW94136492 A TW 94136492A TW I392956 B TWI392956 B TW I392956B
Authority
TW
Taiwan
Prior art keywords
layer
region
translucent
film
exposure mask
Prior art date
Application number
TW094136492A
Other languages
English (en)
Other versions
TW200619830A (en
Inventor
Jong-An Kim
Ji-Haeng Han
Young-Bae Jung
Bae-Hyoun Jung
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200619830A publication Critical patent/TW200619830A/zh
Application granted granted Critical
Publication of TWI392956B publication Critical patent/TWI392956B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Description

遮罩及一半導體元件之製造方法以及一使用該遮罩之薄膜電晶體陣列面板 相關申請案之交互參照
本申請案主張韓國專利申請案第10－2004－0105547號(2004年12月14日提申)和第10－2005－0049614號(2005年6月10日提申)之利益，其內容係以參照方式整體併入本案。
發明領域
本發明關於一種使用黃光微影法來加工薄膜的遮罩以及一種使用例如一遮罩來製造半導體元件－例如薄膜電晶體陣列面板－的方法。
 發明背景
近來，平面面板顯示器(譬如，液晶顯示器(LCD’s)、有機發光二極體(OLEDD)顯示器與電漿顯示面板(PDP’s)在許多應用上漸漸取代了笨重且大型的陰極射線管(CRT’s)。
為了顯示一影像，PDP使用來自氣體放電的電漿，OLEDD激發一發光有機或聚合材料來發光，LCD則在液晶(LC)層內產生一電場，該電場決定LC層內LC分子的方向。LC分子的方向控制入射至LC層上的光穿透率。
平面顯示裝置通常包括一下層面板，其設置有複數個配置成陣列的像素。陣列內的各像素包括一連接至複數條信號線的交換元件，該等信號線傳送信號至陣列內的交換元件。面對此下層面板的是一設置有複數個彩色濾光片的上層面板。平面顯示裝置亦有複數個將信號驅動至信號線的驅動元件。
多層化薄膜係使用黃光微影法及蝕刻步驟來圖案化至該等面板上，以在絕緣層內形成信號線與接觸孔。因為黃光微影法既昂貴又費時，所以想要減少微影步驟的數目。
 發明概要
本發明提供一種使用一光阻蝕刻遮罩來圖案化一或多層薄膜的技術，該遮罩係設置有一或多個較薄的部份。如本案所述，該光阻蝕刻遮罩可保護一或多層部份不被蝕刻，同時露出的多層部份被蝕刻。接著，一「回蝕」過程完全地移除該較薄部份，以露出在該薄層下方的多層部份，同時留下該光阻蝕刻遮罩的較厚部份以保護其他多層部份。因此，該光阻蝕刻遮罩的較薄部份係設置為均一厚度，以容許其本身在回蝕過程中可被完全移除。
根據本發明一具體例，提供有一種曝光遮罩，其包括：一阻擋入射光的遮光不透明區域；一容許大部分入射光通過的透明區域；以及一半透明區域，該半透明區域使通過其的光產生介於約－70°至＋70°之間的相差。該半透明區域之穿透率係介於透明區域之穿透率的20－40%之間。該半透明區域可包括矽化鉬(MoSi)。
該遮光不透明區域可包括一不透明材料，例如鉻(Cr)。
根據本發明一具體例，亦提供有一種使用曝光遮罩製造半導體元件的方法，該方法包括：鍍覆一光阻在一具有至少兩層薄膜的基板上；使用曝光遮罩曝光並顯影該光阻，以便形成一具有一第一部份和一較第一部份厚之第二部份的光阻圖案；以及使用該光阻圖案作為蝕刻遮罩蝕刻兩層薄膜。
如此製造的半導體元件可用於例如LCD、OLEDD之顯示面板中。
根據本發明一具體例，亦提供有一種製造薄膜電晶體陣列面板的方法，該方法包括：形成一包括一閘極的閘極線；形成一閘極絕緣層在閘極線上；形成一半導體層在閘極絕緣層上；形成一資料線與一汲極在該半導體層上；沈積一鈍化層在資料線與汲極上；以及形成一連接至汲極的像素電極，其中該半導體層、資料線與汲極係於黃光微影法中使用一曝光遮罩來蝕刻，其中該曝光遮罩係包括：一半透明區域，其使入射光產生約－70°至＋70°範圍之間的相差，一遮光不透明區域。該遮光不透明區域係面向資料線與汲極。
根據本發明另一具體例，一具有一第一部份和一較第一部份厚之第二部份的光阻圖案係使用一曝光遮罩於黃光微影法中形成。第一部份與第二部份係分別面向一介於源極與汲極之間的通道區以及一位在資料線與汲極上的佈線區。
在黃光微影法中，佈線區與通道區可分別對準至遮光不透明區域與半透明區域。
該方法可又包含在半導體層與資料線和汲極的指定部份之間形成歐姆接觸。
一形成資料線與汲極、歐姆接觸和半導體層的方法可包括：沈積一本質矽層、一外質矽層與一傳導層；形成一光阻蝕刻遮罩，該遮罩包括一保護一介於一源極與一汲極間之通道區的第一部份，以及一保護資料線與汲極上之佈線區的第二部份，而且第二部份比第一部份厚；蝕刻位在光阻蝕刻遮罩外的傳導層；移除第一部份的光阻蝕刻遮罩以露出通道區上方的傳導層；蝕刻位在光阻蝕刻遮罩外之區域內的矽層與摻雜矽層；蝕刻通道區內的傳導層與外質矽層；以及移除第二部份的光阻。
圖式簡單說明
本發明係由以下所示具體例參照隨附圖式來詳細例示，其中：第1圖是根據本發明一具體例之LCD用TFT陣列面板的佈局圖；第2與3圖是第1圖所示TFT陣列面板分別沿著II－II’與III－III’線的截面圖；第4圖是根據本發明一具體例、第1－3圖所示TFT陣列面板在其製造方法第一步驟的佈局圖；第5A與5B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖；第6A與6B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第5A與5B圖所示步驟之步驟；第7A與7B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第6A與6B圖所示步驟之步驟；第8A與8B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第7A與7B圖所示步驟之步驟；第9A與9B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第8A與8B圖所示步驟之步驟；第10圖是在接續第9A與9B圖所示步驟之步驟中的TFT陣列面板的佈局圖；第11A與11B圖是第10圖所示TFT陣列面板分別沿著XIA－XIA’與XIB－XIB’線的截面圖；第12圖是在接續第11A與11B圖所示步驟之步驟中的TFT陣列面板的佈局圖；第13A與13B圖是第12圖所示TFT陣列面板分別沿著XIIIA－XIIIA’與XIIIB－XIIIB’線的截面圖；以及第14圖是根據本發明一具體例之遮罩的截面圖。
 較佳實施例之詳細說明
現在本發明將藉由例示具體例參照隨附圖式來詳細說明。通篇中的類似符號係指類似的元件。
在圖式中，層與區域的厚度係有所誇大以示清晰。可暸解到當一元件，例如一層、區域或基板被稱作“位在”另一元件“上”時，則該元件可直接位在該另一元件上或亦可存在有中介元件。反之，當一元件被稱作“直接位在”另一元件“上”時，則不存在有中介元件。
第1－3圖展示了根據本發明一具體例之LCD用TFT陣列面板。第1圖是TFT陣列面板的佈局圖，第2與3圖是第1圖所示TFT陣列面板分別沿著II－II’與III－III’線的截面圖。
如第1－3圖所示，複數條閘極線121和複數條儲存電極線131係形成在絕緣基板110(譬如，透明玻璃)上。傳送閘極信號的閘極線121係以實質上橫向的方向延伸。各閘極線121包括複數個各自形成一閘極124的部份，以及一具有可用來和另一層或一外部驅動電路接觸的大面積的端部129。該驅動電路可整合至絕緣基板110上。
各儲存電極線131可被兩條分別位在其兩側的閘極線121隔開並以實質上橫向的方向延伸。各儲存電極線131係供給以一預定電壓(譬如，與另一面板(未顯示)的共用電壓)。儲存電極線131可包括複數個各具有大面積的擴張部，且可緊臨對應的閘極線121，以增進開口率。
閘極線121與儲存電極線131係較佳由金屬製成(譬如，Al、Al合金、Ag、Ag合金、Cu、Cu合金、Mo、Mo合金、Cr、Ti或Ta)。如第2圖所示，閘極線121各包括具有不同物理特性的兩層膜：一下層膜121p和一上層膜121q。上層膜121q係較佳由低電阻金屬製成(譬如，Al或Al合金)，以降低閘極線121內的信號延遲與電壓降。上層膜121q可為1,000－3,000厚。另一方面，下層膜121p係較佳由例如Cr、Mo或Mo合金之材料製成，該等材料具有良好的物理、化學以及和例如氧化銦錫(ITO)或氧化銦鋅(IZO)之材料的良好電接觸特性。下層膜121p可為100－1,000厚。在一具體例中，Mo係用於下層膜，而Al－Nd合金則用於上層膜。任擇地，Al－Nd合金可用於下層膜而Mo可用於上層膜。
在第2與3圖中，閘極124的下層膜與上層膜係分別以元件符號124p和124q表示，而端部129的下層膜與上層膜則分別以元件符號129p與129q表示。儲存電極線131的下層膜與上層膜係分別以元件符號131p與131q表示。閘極線121的端部129之上層膜129q部份可被移除，而露出下方的下層膜129部份。
此外，上層膜121q、124q、129q與131q及下層膜121p、124p、129p與131p的側面可形成為錐形，而且該等側面相對於基板110表面的傾角可介於約30與約80度之間。
一閘極絕緣層140－較佳由氮化矽(SiNx)製成－係形成在閘極線121與儲存電極線131上。
複數個半導體帶151－較佳由氫化非晶矽(縮寫成“a－Si”)製成－係形成在閘極絕緣層140上。各半導體帶151係以實質上縱向的方向延伸並具有複數個朝閘極124岔出的凸出部154。
複數個歐姆接觸帶161與歐姆接觸島165－各較佳由金屬矽化物或由摻雜有高濃度n型雜質的n＋氫化a－Si所製成－係形成在半導體帶151上。各歐姆接觸帶161係具複數個凸出部163，而且凸出部163與歐姆接觸島165係成對地座落在半導體帶151的凸出部154上。
半導體帶151和歐姆接觸161與165的側面可形成為錐形且傾角較佳介於約30至約80度之間。
複數條資料線171與複數個汲極175係形成在歐姆接觸161與165上。
資料線171－其傳送資料電壓－係以實質上縱向的方向延伸並和閘極線121交錯。資料線171包括複數個各具有可用來和另一層或一外部驅動電路接觸的大面積的端部179。各資料線171朝汲極175凸出的複數個分枝形成了複數個源極173。每對源極173與汲極175被閘極124上的一個區域彼此隔開。一閘極124、一源極173與一汲極175和半導體帶151的凸出部154一起形成薄膜電晶體(TFT)，該薄膜電晶體係具有一形成在凸出部154內、設置於源極173與汲極175之間的通道。
資料線171與汲極175係較佳由金屬－例如Al、Al合金、Ag、Ag合金、Cu、Cu合金、Mo、Mo合金、Cr，Ti或Ta－製成。此外，資料線171與汲極175可各為單層或多層。在本具體例中，資料線171與汲極175係由Mo或Mo合金製成單層。
如同閘極線121般，資料線171與汲極175係具有錐形側面，而且其傾角係於約30至約80度之間。
歐姆接觸161係僅插入下方半導體帶151和上方資料線171之間，而歐姆接觸165則僅插入凸出部154和其上方汲極175之間。歐姆接觸是用來降低其所連接之材料間的接觸電阻。
再者，根據本具體例之TFT陣列面板的半導體帶151係具有和資料線171、汲極175及下方歐姆接觸161與165幾乎相同的平面形狀。然而，半導體帶151的凸出部154包括了某些不被資料線171或汲極175覆蓋的露出部份，例如該等位於源極173和汲極175之間的部份。
一鈍化層180係形成在資料線171、汲極175和半導體帶151的露出部份上。鈍化層180係較佳由例如氮化矽或二氧化矽的無機絕緣體、具有良好平坦特性的光敏性有機材料或是例如藉由電漿增強化學氣相沈積法(PECVD)所形成的a－Si：C：O與a－Si：O：F低介電絕緣材料製成。鈍化層180可為包括下層無機膜與上層有機膜之雙層結構。
鈍化層180係具複數個分別露出汲極175以及資料線171的端部179之接觸孔185與182。鈍化層180和閘極絕緣層140係具複數個露出閘極線121的端部129的接觸孔182。
複數個像素電極190和複數個接觸輔助物81與82－其較佳地由IZO或ITO製成－係形成在鈍化層180上。
像素電極190係經由接觸孔185物理性且電性連接至汲極175，俾使像素電極190可接收來自汲極175的資料電壓。
藉由資料電壓跨過像素電極190與位於另一面板(未顯示)上之共用電極所產生的電場改變了液晶層內液晶分子的方向。於是，像素電極190、液晶層與共用電極形成了一可在TFT關閉後儲存施用電壓的液晶電容器。一稱作“儲存電容器”的額外電容器係並聯至該液晶電容器，以提高電壓儲存容量。儲存電容器可藉由允許像素電極190和毗鄰閘極線121(稱作“前方閘極線”)或儲存電極線131相重疊來實施。
視需要，像素電極190可和閘極線121與資料線171相重疊，以增加開口率。
接觸輔助物81與82係經由接觸孔181與182分別連接至閘極線121的露出端部129和資料線171的露出端部179。接觸輔助物81與82不是必要的，但其存在可保護露出部份129與179且有助於露出部份129與179接附至外部元件。
根據本發明另一具體例，像素電極190係由透明傳導聚合物所製。就反射式LCD而言，像素電極190可由不透明反射金屬製成。接觸輔助物81與82可由例如IZO或ITO的材料製成，其和用來製造像素電極190的材料不同。
一根據本發明一具體例製造第1至3圖所示TFT陣列面板的方法接下來將參照第4至13B圖和第1－3圖來詳細說明。
第4圖是根據本發明一具體例、第1－3圖所示TFT陣列面板在製造該陣列的方法第一步驟的佈局圖。第5A與5B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，第6A與6B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第5A與5B圖所示步驟之步驟。第7A與7B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第6A與6B圖所示步驟之步驟。第8圖是該TFT陣列面板在一接續第7A與7B圖所示步驟之步驟中的佈局圖。第9A與9B圖是第8圖所示TFT陣列面板分別沿著IXA－IXA’與IXB－IXB’線的截面圖。第10圖是在接續第9A與9B圖所示步驟之步驟中的TFT陣列面板的佈局圖。第11A與11B圖是第10圖所示TFT陣列面板分別沿著XIA－XIA’與XIB－XIB’線的截面圖。
如第4、5A與5B圖所示，兩層傳導膜(譬如，121p與121q膜)－下層傳導膜與上層傳導膜－係依序濺鍍在一例如透明玻璃之絕緣基板110上。下層傳導膜可約1,000－3,000厚且由例如Al或Al合金之材料所製成。上層傳導膜可約500－1,000厚且由Mo或Mo合金所製成。
參照第4、5A與5B圖，上層傳導膜與下層傳導膜係依序用一圖案化光阻膜作為蝕刻遮罩來圖案化，以形成複數條閘極線121(包括複數個閘極124)與複數條儲存電極線131。在那之後，將光阻蝕刻遮罩移除。
上層膜121q與131q以及下層膜121p與131p的圖案化可使用Al蝕刻劑以濕蝕刻來進行，該Al蝕刻劑為例如一包括CH3 COOH、HNO3 與H3 PO3 的水溶液，其可蝕刻Al與Mo二者，以形成傾斜的蝕刻外觀。
參照第6A與6B圖，一閘極絕緣層140、一本質a－Si層150及一外質a－Si層160係相繼地以化學氣相沈積法(CVD)沈積至厚度分別約1,500－5,000、約500－2,000與約300－600。隨後藉由濺鍍沈積一傳導層170，並使一具有厚度約1－2微米的光阻膜塗覆在傳導層170上。使該光阻膜經由一曝光遮罩(400)曝光並顯影，以形成特徵52和54。
顯影特徵52與54是具不同厚度之光阻膜的一部份。如第6A與6B圖所示，顯影光阻膜係界定複數個部份，在此稱為第一、第二與第三部份。第一部份位在佈線區A上，而第二部份係位在通道區C上，分別由標為元件符號52與54的光阻膜特徵所表明。第三部份係位在剩餘區域B上，於區域B上的實質全部光阻膜皆被移除，於是露出在下方的傳導層170部份。於特徵54與52之光阻膜的厚度比例可視後續製程步驟的製程條件來調整。舉例來說，於第二部份(亦即，於特徵54)的光阻膜厚度可相等於或少於於第一部份(亦即，於特徵52)的光阻膜厚度的一半。在一具體例中，位於第一部份的光阻膜厚度可約為4,000或更少。
可藉由數種技術獲得具不同厚度的光阻膜。舉例來說，可由一具有狹縫圖案、格狀圖案的遮罩或一具有中等穿透率或於光阻膜中特徵54企圖所在位置具有中等厚度的薄膜來達到不同的厚度。當使用一狹縫圖案時，較佳的是狹縫寬度或狹縫間的距離比用於黃光微影法的曝光機的解析度小。
在一根據本發明的具體例中，如第6A與6B圖所例示，一曝光遮罩400係包括對應於佈線區A的遮光不透明區域410、對應於通道區C的半透明區域420以及對應於剩餘區域B的透明區域430。藉由產生相對於入射光之介在約－70°至約＋70°範圍以內的相差以及藉由將穿透率限制在透明區域430的穿透率的20－40%範圍以內，曝光遮罩400上的半透明區域420控制了光至通道區C的透射。於透明區域430的穿透率係欲使大部分的入射光通過。當使用曝光遮罩400來曝光並顯影光阻膜時，半透明區域420係意圖避免使得於特徵54處的光阻膜變得太薄(藉其，該處可能會斷線)或變得太厚，這樣特徵54處則維持實質上和特徵52處厚度相同的厚度。於特徵54處的光阻膜可形成均一厚度，以便達到一容許在適宜製程條件下選擇性地蝕刻下方層之可靠且可再現的製造流程。
接下來，說明使用曝光遮罩400以獲得複數條資料線171、源極173、汲極175和歐姆接觸帶161－其包括凸出部163、歐姆接觸島165－以及具有凸出部154的半導體帶151的一連串蝕刻步驟。
參照第6A與6B圖，如上所述，於佈線區A的傳導層170、外質a－Si層160與本質a－Si層150部份稱作第一部份。於通道區C的傳導層170、外質a－Si層160與本質a－Si層150部份稱作第二部份。於剩餘區域B的傳導層170、外質a－Si層160與本質a－Si層150部份稱作第三部份。
用來形成本發明TFT陣列之第一例示步驟順序係包括：(1)移除於剩餘區域B的第三部份之傳導層170、外質a－Si層160與本質a－Si層150；(2)移除於特徵54處的光阻膜；(3)移除於通道區C的第二部份之傳導層170與外質a－Si層160；以及(4)移除於特徵52處的光阻膜。
用來形成本發明TFT陣列之第二例示步驟順序係包括：(1)移除第三部份的傳導層170；(2)移除於特徵54處的光阻膜；(3)移除第三部份的外質a－Si層160與本質a－Si層150；(4)移除第二部份的傳導層170；(5)移除於特徵52處的光阻膜；以及(6)移除第二部份的外質a－Si層160。
現在詳細說明第二例示順序的步驟：(1)參照第7A與7B圖，在顯影光阻膜以完成特徵52與54後，將於區域B之第三部份傳導層170以濕蝕刻或乾蝕刻移除，以露出下方的第三部份外質a－Si層160。傳導層170的Al係較佳被濕蝕刻，而傳導層170的Mo可以乾蝕刻或濕蝕刻來蝕刻。事實上，Al和Mo可在相同蝕刻條件下被同時蝕刻。要注意到，光阻膜(亦即，具有特徵52與54的光阻膜)的一上層部分可藉由乾蝕刻傳導層170來移除。
在第7A與7B圖中，元件符號174指的是傳導層170的導體，其形成第1－3圖中的資料線171與汲極175。如第7A圖所示，導體174在光阻膜下係顯示為過蝕，藉此產生了底切狀外觀。
(2)參照第8A與8B圖，一「回蝕」製程係由灰化來進行，其移除光阻膜於特徵54處的部分，藉此露出第二部份的傳導層174。同時，光阻膜於特徵52處露出部份的若干量被移除，藉此減少了剩餘光阻膜的厚度，且消除了來自上述導體170之蝕刻的底切結構。
(3)參照第9A與9B圖，在區域B之第三部份的外質a－Si層160與本質a－Si層150被移除－較佳藉由乾蝕刻。同時，如第9B圖所示，導體174的上層部分亦被移除，以降低在通道區C內的導體174的後續蝕刻時間。
半導體帶151的形成係於此步驟完成，元件符號164指的是外質a－Si層160的一部份，包括了彼此連接的歐姆接觸帶161與歐姆接觸島165(第2－3圖)，該等全體被稱為「外質半導體帶」。
(4)接下來，第二部份的導體174被移除。
(5)外質a－Si帶164被移除。
(6)隨後，於特徵52處的光阻膜被移除。這產生了第10、11A與11B圖所示的構形，其中各個導體174立刻被劃分成資料線171與複數個汲極175，且各外質半導體帶164立刻被劃分成歐姆接觸帶161與複數個歐姆接觸島165。
如第11B圖所示，本質半導體帶151的凸出部154之頂部可被移除，以使通道C降低至所欲的厚度。
參照第12、13A與13B圖，一鈍化層180係藉由，舉例來說，氮化矽之CVD、丙烯酸有機絕緣膜之塗覆或是具低介電常數的低介電絕緣材料(譬如，a－Si：C：O或a－Si：O：F)之PECVD來形成。在那之後，鈍化層180與閘極絕緣層140的選定部份被圖案化，以形成複數個接觸孔181、182與185。
最後，如第1－3圖所示，複數個像素電極190及複數個接觸輔助物81與82係藉由濺鍍與圖案化一ITO或IZO層至500－1,500之厚度而形成在鈍化層180上。IZO膜的蝕刻可藉由使用Cr蝕刻劑以濕蝕刻來進行，例如HNO3 /(NH4 )2 Ce(NO3 )6 /H2 O，其不會侵蝕閘極線121、資料線171與汲極175經由接觸孔182、181與185露出的Al部份。
由於此製造方法可使用一曝光遮罩同時形成資料線171、汲極175、半導體151及歐姆接觸161與165，故本發明之製造方法較先前技術更為精簡。
現在，根據本發明一具體例的曝光遮罩係參照圖式來詳細說明。
第14圖是根據本發明一具體例之曝光遮罩的截面圖。
參照第14圖，一根據本發明一具體例的曝光遮罩400係包括一透明基板401(譬如，石英)、一半透明層402，其形成在遮光區域410和半透明區域420內，以及一遮光層403，其僅形成在遮光區域410內。當照光時，一部分的入射光通過半透明層402，而大部分的入射光則被遮光層403擋住。大部分的入射光通過透明區域430，在該區域中並不存在有遮光層403與半透明層402。
為了實施可產生入射光相差之曝光遮罩400的半透明區域420，根據本發明的曝光遮罩400係一相移遮罩(PSM)。在使用曝光遮罩400的微影法中，半透明區域420產生了約－70°至約＋70°的入射光相差，且較佳的是半透明區域420之穿透率是大部分入射光可通過的透明區域430之穿透率的20－40%範圍以內。由半透明層產生的相差△娲可由△娲＝2π x d(n－1)/λ計算，其中d是半透明層402的厚度，λ是波長且n是折射率。發出波長介於約400－440 nm範圍內之光線的GH光源係適用於使用曝光遮罩400來曝光光阻膜之微影法。曝光遮罩400可用於黃光微影法，其使用發出波長介於約230－260 nm範圍內之光線的KrF光源或發出波長介於約180－210 nm範圍內之光線的ArF光源。
半透明層402或透明基板401的厚度可改變，以產生其他相差。半透明層402可包括例如MoSi的材料。遮光層403可包括例如鉻的不透明材料。可將MoSi加至半透明層402，以進一步控制導進入射光的相差。此外，複數個狹縫－較佳由例如鉻的不透明材料製成－可配置於半透明部份420內，以進一步控制半透明部份420的穿透率。
為了形成半透明層402，遂於一注入有惰性氣體或活性氣體的腔室內濺鍍一金屬層。金屬層包括Co、Ta、W、Mo、Cr、V、Pd、Ti、Nb、Zn、Hf、Ge、Al、Pt、Mn、Fe與Si中的至少一者。惰性氣體包括He、Ar、Ne與Xe中的至少一者，活性氣體則包括O2、N2、CO、CO2、N2O、No、NO2、NH3與CH4中的至少一者。當半透明層402包括MoSi時，半透明層402可由MoSiN、MoSiO、MoSiC、MoSiCO、MoSiCN、MoSiON和MoSiCON中任一者製成。在一較佳具體例中，此材料包含0－20原子重量%的碳、0－60原子重量%的氧、0－60原子重量%的氮及20－60原子重量%的矽且其餘為金屬。
在本發明一具體例中，製造了具有產生50°相差之半透明層402的曝光遮罩400，且光阻膜係經由該半透明部份420被曝光與顯影。並未產生相分歧，藉此形成一於特徵54處具有均一厚度的光阻膜。
根據本發明的曝光遮罩可用於製造OLED、半導體元件的面板以及LCD用面板。再者，曝光遮罩之半透明部份的形狀與穿透率可改變，且曝光遮罩可被多方面地改造以同時圖案化不同的薄膜。
如上所述，提供了一可令入射光產生約－70°至＋70°範圍內之相差的半透明區域，以控制曝光遮罩之半透明區域的穿透率，藉此於一可靠且可再現的方法中形成一具有均一厚度的光阻膜。
而且，由於根據上述任一例示具體例之TFT陣列面板製造方法可使用一曝光遮罩同時形成不同的薄膜，所以精簡了製造方法，藉此可使製造成本減到最少。
雖然已將本發明的較佳具體例詳細說明如上，但應可暸解到熟習此藝者可從本案所教示的基本創新概念進而推知的眾多變化及/或修飾係仍落於本發明的精神和範疇以內。
52、54．．．特徵
81、82．．．接觸輔助物
110．．．絕緣基板
121、129．．．閘極線
121p．．．下層膜
121q．．．上層膜
124．．．閘極
124p．．．下層膜
124q．．．上層膜
129p．．．下層膜
129q．．．上層膜
131．．．儲存電極線
131p．．．下層膜
131q．．．上層膜
140．．．閘極絕緣層
150．．．本質a－Si層
151．．．半導體
154．．．凸出部
160．．．外質a－Si層
161、163、165．．．歐姆接觸層
164．．．外質a－Si帶
170．．．傳導層
171、179．．．資料線
173．．．源極
174．．．導體
175．．．汲極
180．．．鈍化層
181、182、185．．．接觸孔
190．．．像素電極
400．．．遮罩
401．．．基板
402．．．半透明層
403．．．遮光不透明層
410．．．遮光不透明區域
420．．．半透明區域
430．．．透明區域
第1圖是根據本發明一具體例之LCD用TFT陣列面板的佈局圖；第2與3圖是第1圖所示TFT陣列面板分別沿著II－II’與III－III’線的截面圖；第4圖是根據本發明一具體例、第1－3圖所示TFT陣列面板在其製造方法第一步驟的佈局圖；第5A與5B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖；第6A與6B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第5A與5B圖所示步驟之步驟；第7A與7B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第6A與6B圖所示步驟之步驟；第8A與8B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第7A與7B圖所示步驟之步驟；第9A與9B圖是第4圖所示TFT陣列面板分別沿著VA－VA’與VB－VB’線的截面圖，並例示一接續第8A與8B圖所示步驟之步驟；第10圖是在接續第9A與9B圖所示步驟之步驟中的TFT陣列面板的佈局圖；第11A與11B圖是第10圖所示TFT陣列面板分別沿著XIA－XIA’與XIB－XIB’線的截面圖；第12圖是在接續第11A與11B圖所示步驟之步驟中的TFT陣列面板的佈局圖；第13A與13B圖是第12圖所示TFT陣列面板分別沿著XIIIA－XIIIA’與XIIIB－XIIIB’線的截面圖；以及第14圖是根據本發明一具體例之遮罩的截面圖。
400．．．遮罩
401．．．基板
402．．．半透明層
403．．．遮光不透明層
410．．．遮光不透明區域
420．．．半透明區域
430．．．透明區域

Claims (22)

  1. 一種曝光遮罩，其包含：一遮光不透明區域；一半透明區域；以及一透明區域，其中該半透明區域使通過該半透明區域的入射光產生一相差，且其中該相差係介於約-70°至約+70°範圍之間。
  2. 如申請專利範圍第1項之曝光遮罩，其中該半透明區域之穿透率係介於該透明區域之穿透率的約20和約40百分比之間。
  3. 如申請專利範圍第1項之曝光遮罩，其中該遮光不透明區域係覆有一層不透明材料。
  4. 如申請專利範圍第3項之曝光遮罩，其中該半透明層係包括MoSi。
  5. 如申請專利範圍第4項之曝光遮罩，其中該半透明層係包含選自於由下列所構成之群組的至少一者：MoSiN、MoSiO、MoSiC、MoSiCO、MoSiCN、MoSiON與MoSiCON。
  6. 如申請專利範圍第3項之曝光遮罩，其中該半透明層係包括複數個由不透明材料所製成的狹縫。
  7. 如申請專利範圍第3項之曝光遮罩，其中該遮光不透明層係包括Cr。
  8. 如申請專利範圍第3項之曝光遮罩，其中該半透明層係 包含約0-20% C、0-60% O、0-60%N與20-60% Si且其餘為金屬。
  9. 一種製造半導體元件的方法，該方法包含：鍍覆一光阻膜在一具有至少兩層薄膜的基板上；使用一曝光遮罩曝光該光阻膜；使該光阻膜顯影成一包括一第一部份與一第二部份的圖案，且該第一部份比該第二部份厚；以及使用該光阻圖案作為蝕刻遮罩蝕刻該至少兩層薄膜，其中該曝光遮罩係包括一半透明區域以及一遮光不透明區域，該半透明區域使通過該半透明區域的入射光產生一相差，該相差係介於約-70°至約+70°範圍之間。
  10. 如申請專利範圍第9項之方法，其中該第二部份係對應於一接收通過該半透明區域的光之光阻膜區域，而該第一部份係對應於一接收通過該遮光不透明區域的光之光阻膜區域。
  11. 如申請專利範圍第10項之方法，其中該半導體元件係用作為一顯示面板。
  12. 如申請專利範圍第10項之方法，其中該半導體元件係用作為一液晶顯示器的顯示面板。
  13. 如申請專利範圍第10項之方法，其中該半導體元件係用作為一有機發光二極體顯示器的顯示面板。
  14. 如申請專利範圍第9項之方法，其中該蝕刻至少兩層薄膜係包含： 移除該光阻膜的該第二部份；蝕刻一因移除該光阻膜的該第二部份而露出的第一組薄膜；以及移除該光阻膜的該第一部份。
  15. 如申請專利範圍第9項之方法，其中：該至少兩層薄膜係包含一閘極絕緣層、一本質非晶矽層、一外質非晶矽層與一傳導層；該圖案又包含一無該光阻膜的第三部份；該蝕刻至少兩層薄膜係包含：移除該對應於該圖案的該第三部份之該傳導層，該外質非晶矽層與該本質非晶矽層；移除該圖案的該第二部份；移除對應於該圖案的該第二部份之該傳導層部份與該外質非晶矽層；以及移除該圖案的該第一部份。
  16. 如申請專利範圍第9項之方法，其中：該至少兩層薄膜係包含一閘極絕緣層、一本質非晶矽層、一外質非晶矽層與一傳導層；該圖案又包含一實質上無該光阻膜的第三部份；該蝕刻至少兩層薄膜係包含：移除對應於該圖案的該第三部份之該傳導層部份；移除該圖案的該第二部份；移除對應於該圖案的該第三部份之該外質非晶 矽層部份與該本質非晶矽層；移除對應於該圖案的該第二部份之該傳導層部份；移除該圖案的該第一部份；以及移除對應於該圖案的該第二部份之該外質非晶矽層部份。
  17. 一種製造薄膜電晶體陣列面板的方法，該方法包含：形成一包括一閘極的閘極線；形成一閘極絕緣層在該閘極線上；形成一半導體在該閘極絕緣層上；形成一包括一源極的資料線和一汲極於該半導體層上方；沈積一鈍化層在該資料線與該汲極上；以及形成一連接至該汲極的像素電極，其中該半導體、該資料線與該汲極係使用一曝光遮罩藉由黃光微影法(photolithography)來蝕刻，其中該曝光遮罩包括：一包含一半透明層的半透明區域，該半透明層使通過該半透明區域的入射光產生一相差，該相差係設定於約-70°至約+70°範圍之間；一遮光不透明區域，其包含一不透明層，其中該不透明區域係面向該資料線與該汲極；以及一除了該半透明區域與該遮光不透明區域以外的剩餘區域。
  18. 如申請專利範圍第17項之方法，其中：一包含一第一部份和一較該第一部份厚之第二部份的光阻圖案係使用該曝光遮罩於黃光微影法中形成。
  19. 如申請專利範圍第18項之方法，其中：該第一部份面向一介於該源極與該汲極之間的通道區；以及該第二部份面向一位在該資料線與該汲極上的佈線區。
  20. 如申請專利範圍第19項之方法，其中，在黃光微影法中：該佈線區係對準至該遮光不透明區域；以及該通道區係對準至該半透明區域。
  21. 如申請專利範圍第19項之方法，該方法又包含：在該資料線與該半導體之間以及該汲極與該半導體之間形成歐姆接觸。
  22. 如申請專利範圍第21項之方法，其中該形成該資料線與該汲極、該歐姆接觸和該半導體係包含：沈積一本質矽層、一外質矽層與傳導層在該閘極絕緣層上；形成一光阻，其包括一對應於介在該源極與該汲極之間的該通道區的第一部份，以及一對應於該資料線與該汲極上的該佈線區且比該第一部份厚的第二部份；使用一光阻作為蝕刻遮罩，蝕刻除了該佈線區與該通道區之外對應於一剩餘區域的傳導層部份；移除該第一部份以露出該通道區域上的該傳導層； 蝕刻該剩餘區域上的該本質矽層與該外質矽層；蝕刻該通道區域上的該傳導層與該外質矽層；以及移除該第二部份。
TW094136492A 2004-12-14 2005-10-19 遮罩及一半導體元件之製造方法以及一使用該遮罩之薄膜電晶體陣列面板 TWI392956B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040105547 2004-12-14
KR1020050049614A KR101143005B1 (ko) 2004-12-14 2005-06-10 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
TW200619830A TW200619830A (en) 2006-06-16
TWI392956B true TWI392956B (zh) 2013-04-11

Family

ID=36584498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094136492A TWI392956B (zh) 2004-12-14 2005-10-19 遮罩及一半導體元件之製造方法以及一使用該遮罩之薄膜電晶體陣列面板

Country Status (5)

Country Link
US (3) US7449352B2 (zh)
JP (1) JP4886289B2 (zh)
KR (1) KR101143005B1 (zh)
CN (1) CN100535744C (zh)
TW (1) TWI392956B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100560362C (zh) * 2007-02-16 2009-11-18 中国科学院合肥物质科学研究院 钼基氮化物复合硬质薄膜及其制备方法
CN101290468B (zh) * 2007-04-20 2011-07-13 中芯国际集成电路制造(上海)有限公司 一种掩模版的制造方法
US8137898B2 (en) * 2007-07-23 2012-03-20 Renesas Electronics Corporation Method for manufacturing semiconductor device
KR100882693B1 (ko) * 2007-09-14 2009-02-06 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
JP4934236B2 (ja) * 2007-09-29 2012-05-16 Ｈｏｙａ株式会社 グレートーンマスクブランク、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
KR101458898B1 (ko) 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101644889B (zh) * 2009-06-24 2012-12-12 上海宏力半导体制造有限公司 用于提高焦深的光刻散射条及其制造方法
TWI407411B (zh) * 2010-10-29 2013-09-01 Au Optronics Corp 光源裝置
JP6076593B2 (ja) * 2011-09-30 2017-02-08 Hoya株式会社 表示装置製造用多階調フォトマスク、表示装置製造用多階調フォトマスクの製造方法、パターン転写方法及び薄膜トランジスタの製造方法
CN102709487B (zh) * 2011-10-17 2015-06-17 京东方科技集团股份有限公司 一种有机发光显示面板及其制造方法
JP6266322B2 (ja) * 2013-11-22 2018-01-24 Hoya株式会社 表示装置製造用の位相シフトマスクブランク、表示装置製造用の位相シフトマスク及びその製造方法、並びに表示装置の製造方法
CN104062843A (zh) * 2014-07-18 2014-09-24 深圳市华星光电技术有限公司 一种掩膜板、阵列基板制作方法及阵列基板
JP6425676B2 (ja) * 2016-03-17 2018-11-21 三菱電機株式会社 表示装置の製造方法
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN107678247B (zh) * 2017-08-25 2020-05-29 长安大学 一种硅基集成曝光量测量器件
CN108598132A (zh) 2018-05-23 2018-09-28 京东方科技集团股份有限公司 显示基板的制作方法、掩膜板的制作方法、显示装置
KR102180379B1 (ko) 2019-11-27 2020-11-18 신재용 클러치를 이용한 추진 및 제동 시스템
TWI825807B (zh) * 2022-05-25 2023-12-11 南亞科技股份有限公司 具有插塞結構之半導體元件的製備方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229872A (en) * 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
TW539919B (en) * 2000-09-27 2003-07-01 Fujitsu Display Tech Patterning method, thin film transistor matrix substrate manufacturing method, and exposure mask
TW594845B (en) * 2000-03-28 2004-06-21 Nec Electronics Corp Electron beam exposure mask and pattern designing method thereof

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130148A (ja) 1987-11-16 1989-05-23 Mitsubishi Electric Corp 放射線感光性組成物およびその組成物を用いるレジストパターン形成方法
US5543252A (en) * 1991-03-29 1996-08-06 Kabushiki Kaisha Toshiba Method for manufacturing exposure mask and the exposure mask
JP3256345B2 (ja) 1993-07-26 2002-02-12 アルバック成膜株式会社 フォトマスクブランクスおよびフォトマスク
KR100311704B1 (ko) 1993-08-17 2001-12-15 기타오카 다카시 하프톤위상쉬프트포토마스크,하프톤위상쉬프트포토마스크용블랭크스및그블랭크스의제조방법
KR960002536A (zh) 1994-06-29 1996-01-26
JPH08106151A (ja) 1994-10-04 1996-04-23 Sony Corp 位相シフト・マスクおよびその製造方法
JP2658957B2 (ja) 1995-03-31 1997-09-30 日本電気株式会社 位相シフトマスク
JPH0961990A (ja) 1995-08-29 1997-03-07 Sony Corp 位相シフト・マスクおよびその製造方法ならびにこれを用いた露光方法
US5879856A (en) * 1995-12-05 1999-03-09 Shipley Company, L.L.C. Chemically amplified positive photoresists
KR100223325B1 (ko) * 1995-12-15 1999-10-15 김영환 반도체 장치의 미세패턴 제조방법
KR980010601A (ko) 1996-07-23 1998-04-30 김광호 위상 반전 마스크 및 그 제조방법
JP3636838B2 (ja) 1996-09-06 2005-04-06 Ｈｏｙａ株式会社 ハーフトーン型位相シフトマスク及びその製造方法
KR100236045B1 (ko) 1996-11-04 1999-12-15 김영환 위상반전 마스크 및 그 제조방법
JPH10148926A (ja) 1996-11-18 1998-06-02 Nippon Telegr & Teleph Corp <Ntt> ハーフトーン位相シフトマスク及びハーフトーン位相シフトマスクを用いた収差測定方法
KR100223940B1 (ko) 1997-02-19 1999-10-15 구본준 하프톤 위상반전 마스크의 제조방법
JP2695767B1 (ja) 1997-05-26 1998-01-14 株式会社日立製作所 縮小投影露光装置
WO1999025010A1 (fr) * 1997-11-12 1999-05-20 Nikon Corporation Appareil d'exposition, appareil de fabrication de composants, et procede de fabrication d'appareils d'exposition
JP2000181048A (ja) * 1998-12-16 2000-06-30 Sharp Corp フォトマスクおよびその製造方法、並びにそれを用いた露光方法
KR20000041410A (ko) 1998-12-22 2000-07-15 김영환 사이드로브�방지를�위한�하프톤�위상반전�마스크
US6217422B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Light energy cleaning of polishing pads
US6440616B1 (en) * 1999-09-28 2002-08-27 Kabushiki Kaisha Toshiba Mask and method for focus monitoring
KR100355228B1 (ko) 2000-01-18 2002-10-11 삼성전자 주식회사 하프톤 위상반전 마스크 및 그 제조방법
KR100675088B1 (ko) * 2000-02-16 2007-01-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
JP2002072445A (ja) 2000-09-04 2002-03-12 Dainippon Printing Co Ltd ハーフトーン位相シフトフォトマスク及びハーフトーン位相シフトフォトマスク用ブランクス
JP2002189281A (ja) * 2000-12-19 2002-07-05 Hoya Corp グレートーンマスク及びその製造方法
KR100393978B1 (ko) 2001-02-05 2003-08-06 주식회사 하이닉스반도체 하프 톤형 위상 반전 마스크의 형성 방법
JP2003177506A (ja) * 2001-12-13 2003-06-27 Sony Corp フォトリソグラフィ用マスク、薄膜形成方法、並びに液晶表示装置及び液晶表示装置の製造方法
JP2003195479A (ja) 2001-12-28 2003-07-09 Hoya Corp ハーフトーン型位相シフトマスクブランク、及びハーフトーン型位相シフトマスクの製造方法
KR100480333B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7011910B2 (en) 2002-04-26 2006-03-14 Hoya Corporation Halftone-type phase-shift mask blank, and halftone-type phase-shift mask
JP4063733B2 (ja) * 2002-07-10 2008-03-19 Ｎｅｃ液晶テクノロジー株式会社 半透過型液晶表示装置及びその製造方法
US6855463B2 (en) * 2002-08-27 2005-02-15 Photronics, Inc. Photomask having an intermediate inspection film layer
KR100446306B1 (ko) 2002-08-28 2004-09-01 삼성전자주식회사 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법
KR100895309B1 (ko) * 2002-10-16 2009-05-07 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100494442B1 (ko) 2002-10-22 2005-06-13 주식회사 에스앤에스텍 하프톤 위상 시프트 블랭크 마스크 및 포토 마스크의제조방법
JP2004226893A (ja) 2003-01-27 2004-08-12 Semiconductor Leading Edge Technologies Inc ハーフトーン位相シフトマスク及びそれを用いたレジスト露光方法並びにレジスト露光装置
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
JP3854241B2 (ja) * 2003-04-25 2006-12-06 株式会社東芝 フォーカスモニタ用マスクの製造方法及び半導体装置の製造方法
JP2004333653A (ja) * 2003-05-01 2004-11-25 Shin Etsu Chem Co Ltd 位相シフトマスクブランク及び位相シフトフォトマスク
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4405443B2 (ja) * 2004-10-22 2010-01-27 信越化学工業株式会社 フォトマスクブランクおよびフォトマスクならびにこれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229872A (en) * 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
TW594845B (en) * 2000-03-28 2004-06-21 Nec Electronics Corp Electron beam exposure mask and pattern designing method thereof
TW539919B (en) * 2000-09-27 2003-07-01 Fujitsu Display Tech Patterning method, thin film transistor matrix substrate manufacturing method, and exposure mask

Also Published As

Publication number Publication date
CN100535744C (zh) 2009-09-02
JP4886289B2 (ja) 2012-02-29
JP2006171755A (ja) 2006-06-29
US20100261102A1 (en) 2010-10-14
TW200619830A (en) 2006-06-16
KR101143005B1 (ko) 2012-05-08
US20090053863A1 (en) 2009-02-26
US20060128054A1 (en) 2006-06-15
CN1790160A (zh) 2006-06-21
US7767506B2 (en) 2010-08-03
KR20060067121A (ko) 2006-06-19
US8153339B2 (en) 2012-04-10
US7449352B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
TWI392956B (zh) 遮罩及一半導體元件之製造方法以及一使用該遮罩之薄膜電晶體陣列面板
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
JP4624161B2 (ja) 薄膜トランジスター基板及びその製造方法
US8045072B2 (en) Liquid crystal display device
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
TWI402988B (zh) 薄膜電晶體陣列面板以及其製造方法
JP2004096115A (ja) 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
US8173494B2 (en) Thin film transistor array and method of manufacturing the same
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
JP2000180898A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002353465A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
JP2005530885A (ja) 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
US8450737B2 (en) Thin film transistor array panel and method for manufacturing the same
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP2004282079A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR101261966B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR20050025781A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060019079A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070081256A (ko) 다단 구조 형성용 광 마스크 및 이를 이용한 박막트랜지스터 표시판의 제조 방법