JP2005530885A - 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法 - Google Patents

配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2005530885A
JP2005530885A JP2004515193A JP2004515193A JP2005530885A JP 2005530885 A JP2005530885 A JP 2005530885A JP 2004515193 A JP2004515193 A JP 2004515193A JP 2004515193 A JP2004515193 A JP 2004515193A JP 2005530885 A JP2005530885 A JP 2005530885A
Authority
JP
Japan
Prior art keywords
gate
wiring
manufacturing
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004515193A
Other languages
English (en)
Other versions
JP4423194B2 (ja
Inventor
パク，ホン−シック
カン，スン−チュル
チョ，ホン−ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005530885A publication Critical patent/JP2005530885A/ja
Application granted granted Critical
Publication of JP4423194B2 publication Critical patent/JP4423194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Abstract

【課題】配線用エッチング液とこれを用いる配線の製造方法と、配線を含む薄膜トランジスタアレイ基板とその製造方法の提供。
【解決手段】
本発明による薄膜トランジスタ基板の製造方法では、絶縁基板上にゲート線、ゲート線と連結されているゲート電極及びゲートパッドを含むゲート配線を形成する。次に、ゲート絶縁膜及び半導体層を順次に形成し、ゲート線と交差するデータ線、データ線と連結されゲート電極に隣接するソース電極、ゲート電極に対してソース電極の対向側に位置するドレイン電極及びデータ線と連結されているデータ配線を形成する。次に、保護膜を積層し保護膜をパターニングして、少なくともドレイン電極を露出する接触孔を形成し、保護膜の上部に、銀または銀合金からなる導電膜を積層し、硝酸鉄、硝酸、酢酸、ヘキサエチレングリコールテトラミン及び純水を含むエッチング液を用いて導電膜をパターニングし、接触孔を通じてドレイン電極と連結される反射膜を形成する。

Description

本発明は配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法に関する。
一般に、半導体装置や表示装置の配線は、信号を伝達する手段として使われるので、信号遅延を抑制することが要求される。信号遅延を防止するために、低抵抗を有する導電物質で配線を形成する方法があり、この導電物質には、最も低い比抵抗を有する銀（Ag）が挙げられる。しかし、銀または銀合金を用いる場合、マスクを用いる写真工程によるパターニングがし難いという短所がある。
一方、液晶表示装置は、現在最も広く使われている平板表示装置の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって、透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在の主流は、基板に電極が形成され、電極に印加される電圧をスイッチングする薄膜トランジスタを有する液晶表示装置であり、薄膜トランジスタは、二つの基板のうちの一つに形成されるのが一般的である。
このような液晶表示装置は、特定光源であるバックライトによって発光する光を透明な導電物質の画素電極である透明膜に透過させて画像を表示する透過型モードと、自然光を含む外部光を反射率を有する導電物質の画素電極である反射膜に反射させて画像を表示する反射型モードと、画素電極として反射膜及び透明膜を利用する反透過型モードとを有する。
反射型モードまたは反透過型モードの液晶表示装置は、特定の光源を使用しない場合、消費電力が小さい反面、反射膜を通じて出る光のみで画像を表示するので、画質が低下する短所がある。このような短所を克服するために、反射膜として高い反射度を有する銀や銀合金またはアルミニウムやアルミニウム合金などを使用することが好ましい。
しかしながら、銀や銀合金は、アルミニウムやアルミニウム合金よりも１５％程度高い反射率を有し、視認性向上などの効果があるが、通常の写真エッチング法によってはパターニングが難しい面があり反射膜として使用されていない。
なお、配線または薄膜トランジスタが形成されている基板は、マスクを用いる写真エッチング工程を通じて製造するのが一般的である。そして、生産費用を節減するためにマスクの数を減らすことが好ましい。
本発明の目的は、良好にパターニングできる配線用エッチング液及びこれを利用した配線の製造方法を提供することにある。
また、本発明の他の目的は、反射膜を良好にパターニングできる薄膜トランジスタアレイ基板及びその製造方法を提供することにある。
また、本発明の他の目的は、薄膜トランジスタアレイ基板の製造工程を単純化することである。
本発明による配線の製造方法とこれを含む薄膜トランジスタアレイ基板及びその製造方法において、銀や銀合金からなる導電膜を硝酸鉄（ferric nitrate：Fe（NO3）3）、硝酸、酢酸、ヘキサエチレングリコールテトラミン（hexa methylene tetramine：C6H12N4）及び純水を含む配線用エッチング液を用いてパターニングする。
ここで、エッチング液は、１〜５％の硝酸鉄、１〜５％の硝酸、５〜２０％の酢酸、０．０５〜１％のヘキサエチレングリコールテトラミン及びその他に純水を含むのが好ましく、銀合金は、銀を基本物質とし、原子百分率が０．０１〜２０％のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、NdまたはSmなどの導電物質を少なくとも１つ含むことができる。
このような配線用エッチング液及び配線の製造方法は、薄膜トランジスタアレイ基板及びその製造方法に適用することができる。
本発明による薄膜トランジスタアレイ基板の製造方法では、まず、絶縁基板上にゲート線、ゲート線と連結されているゲート電極を含むゲート配線を形成する。次に、ゲート絶縁膜及び半導体層を順次に積層し、ゲート線と交差するデータ線、データ線と連結され、ゲート電極に隣接するソース電極及びゲート電極に対してソース電極の対向側に位置するドレイン電極を含むデータ配線を形成する。次に、保護膜を積層しパターニングして、少なくともドレイン電極を露出する第１接触孔を形成し、保護膜上に銀または銀合金の導電膜を積層し、硝酸鉄（Fe（NO3）3）、硝酸、酢酸、ヘキサエチレングリコールテトラミン（C6H12N4）及び純水を含むエッチング液を用いて導電膜をパターニングし、第１接触孔を通じてドレイン電極と連結される反射膜を形成する。
前記導電膜は１，０００〜３，０００Åまたは３００〜６００Åの厚さとすることができ、保護膜は感光性有機絶縁体を含むことが好ましい。
ここで、ゲート配線は、外部から走査信号の伝達を受けてゲート線に伝達するゲートパッドをさらに含み、データ配線は、外部から映像信号の伝達を受けてデータ線に伝達するデータパッドをさらに含む。保護膜は、データパッドを露出する第２接触孔を有し、保護層及びゲート絶縁膜はゲートパッドを露出する第３接触孔を有する。そして、反射膜と同一層に形成され、第２接触孔及び第３接触孔を通じてゲートパッド及びデータパッドと電気的に連結される補助ゲートパッド及び補助データパッドをさらに形成することができる。
この時、反射膜の下部に透明な導電物質からなる透明導電膜を積層する段階をさらに含むことができ、透明導電膜は、IZO（indium zinc oxide）から形成することが好ましい。更に、前記反射膜は、画素領域で透明膜を露出する透過窓を有することが好ましい。
本発明では、硝酸鉄、硝酸、酢酸、ヘキサエチレングリコールテトラミン及び純水を含むエッチング液を用いて、銀または銀合金の導電膜をパターニングすることによって導電膜を良好にパターニングすることができる。従って、薄膜トランジスタアレイ基板の製造工程において低い抵抗及び高い反射率を有する導電膜を反射膜として利用することができる。また、本発明のエッチング溶液は、IZOを腐食させないので、反透過型の液晶表示装置用薄膜トランジスタアレイ基板の製造工程で銀または銀合金の反射膜をパターニングする際に、IZO膜の透過膜の損傷を防止できる。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、基板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
本発明の実施例による配線
の製造方法及びこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法について図面を参考にして詳細に説明する。
図１は本発明の実施例による配線の製造方法を示す断面図である。
半導体装置、特に表示装置の配線は、図１のように、最も低い比抵抗を有する銀または銀合金の導電物質を含む配線用の薄膜を基板１００の上に積層し、感光膜パターン５００をエッチングマスクにしてエッチング工程でパターニングして配線８００を形成する。
ところが、半導体製造工程で、銀または銀合金からなる配線８００を良好にパターニングするためには、エッチング液が配線８００に対して良好なエッチング比を有する必要があり、後に形成される別の膜の概略的な形を考慮して、側面の傾斜角（θ）が９０゜以下とされることが好ましい。そのために、本発明による配線の製造方法では、配線８００は、湿式エッチングでパターニングし、エッチング液は、１〜５％の硝酸鉄、１〜５％の硝酸、５〜２０％の酢酸、０．０５〜１％のヘキサエチレングリコールテトラミン及びその他に純水を含むことが好ましい。銀合金の際には、銀（Ag）を基本物質として、原子百分率が０．０１〜２０％のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、NdまたはSmなどの銀合金の用導電物質を含む。配線用の銀合金は、一つまたは二つの導電物質を含むことができるので、銀合金は、２元系または３元系合金とされることができる。
このような本発明の実施例による配線の製造方法は、液晶表示装置に用いられる薄膜トランジスタアレイ基板の製造方法に適用することができる。
まず、図２及び図３を参考にして、本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。
図２は本発明の実施例による反射型液晶表示装置用薄膜トランジスタ基板の配置図であり、図３は図２に示す薄膜トランジスタアレイ基板のIII-III´線による断面図である。
絶縁基板１１０上に、低抵抗を有する銀や銀合金またはアルミニウムやアルミニウム合金からなる単一膜、またはこれを含む多層膜とされているゲート配線が形成されている。ゲート配線は、横方向にのびているゲート線１２１、ゲート線１２１の端に連結され外部からのゲート信号の印加を受けてゲート線１２１に伝達するゲートパッド１２５、及びゲート線１２１に連結されている薄膜トランジスタのゲート電極１２３を含む。また、ゲート配線は、反射膜１９０と連結されている維持キャパシタ用導電体パターン１７７と重なって、画素の電荷保存能力を向上させる維持キャパシタを構成する。これについては詳細を後述する。
基板１１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０がゲート配線１２１、１２５、１２３を覆っている。
ゲート電極１２５のゲート絶縁膜１４０上部には、非晶質シリコンなどの半導体からなる半導体層１５０が形成され、半導体層１５０の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる抵抗接触層１６３、１６５が各々形成されている。
抵抗接触層１６３、１６５及びゲート絶縁膜１４０の上には、アルミニウムまたは銀のような低抵抗の導電物質からなる導電膜を含むデータ配線が形成されている。データ配線は、縦方向に形成されてゲート線１２１と交差して画素領域を定義するデータ線１７１と、データ線１７１に連結され抵抗接触層１６３の上部まで延長しているソース電極１７３と、データ線１７１の一端に連結され外部からの画像信号の印加を受けるデータパッド１７９と、ソース電極１７３と分離されゲート電極１２３に対してソース電極１７３の反対側の抵抗接触層１６５上部に形成されているドレイン電極１７５と、を含む。また、データ配線は、ゲート線１２１と重なっており、後に形成される反射膜１９０と電気的に連結されている維持キャパシタ導電体パターン１７７を含むことができる。
データ配線１７１、１７３、１７５、１７９及びこれらによって覆われない半導体層１５０上部には、保護膜１８０が形成される。保護膜１８０は、有機絶縁膜から形成されており、この有機絶縁膜は、平坦化特性に優れて感光性を有する有機物質からなるこの時、保護膜１８０の表面は、後に形成される反射膜１９０の反射効率を極大化するために、凹凸を有する形状である。保護膜１８０は、窒化ケイ素からなる絶縁膜をさらに含むことができ、この場合、絶縁膜は、有機絶縁膜の下部に位置して半導体層１５０を直接覆うことが好ましい。また、ゲートパッド１２５及びデータパッド１７９が位置するパッド部において有機絶縁膜は完全に除去することが好ましいが、このような構造は薄膜トランジスタアレイ基板の上部に、ゲート駆動集積回路及びデータ駆動集積回路を直接実装するＣＯＧ（chip on glass）方式の液晶表示装置に適用するときに特に有利である。
保護膜１８０には、ドレイン電極１７５、維持キャパシタ導電体パターン１７７及びデータパッド１７９を各々露出する接触孔１８５、１８７、１８９が形成されている。保護膜１８０及びゲート絶縁膜１４０には、ゲートパッド１２５を露出する接触孔１８２が形成されている。
保護膜１８０上部には、画素領域に位置し、接触孔１８５を通じてドレイン電極１７５と電気的に連結され、銀または銀合金からなる反射膜１９０が形成されている。この時、銀合金はは、銀（Ag）を基本物質とし、原子百分率が０．０１〜２０％未満のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、NdまたはSmなどの銀合金用導電物質を含む。この配線８００の銀合金は、一つまたは二つの導電物質を含むことができ、銀合金は、２元系または３元系合金とされることができる。
なお、保護膜１８０上には、補助ゲートパッド９２，補助データパッド９７が形成されている。補助ゲートパッド９２及び補助データパッド９７は、接触孔１８２、１８９を通じて各々ゲートパッド１２５及びデータパッド１７９と連結されている。ここで補助ゲート９２及び補助データパッド９７は、ゲートパッド１２５及びデータパッド１７９を保護するためのものであり、必須ではない。
以下、図４a乃至図７b、及び図２及び図３を参照して、本発明の実施例による薄膜トランジスタアレイ基板の製造方法について詳細に説明する。
まず、図４a及び図４bに示すように、基板１１０上に低抵抗の導電物質を積層し、マスクを用いる写真エッチング工程でパターニングして、ゲート線１２１、ゲート電極１２３及びゲートパッド１２５を含む横方向のゲート配線を形成する。
次に、図５a及び図５bに示すように、基板１１０上に、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコンからなる半導体層、ドーピングされた非晶質シリコン層の３層膜を連続積層する。ドーピングされた非晶質シリコン層及び半導体層は、マスクを用いるパターニング工程でゲート電極１２５と対向するゲート絶縁膜１４０上部に形成する。
次に、図６a乃至図６bに示すように、データ配線用の導電膜を積層した後、マスクを用いる写真工程でパターニングして、データ配線を形成する。データ配線は、ゲート線１２１と交差するデータ線１７１と、データ線１７１と連結されゲート電極１２３上部まで延長しているソース電極１７３と、データ線１７１の一端に連結されているデータパッド６８と、ソース電極１７３と分離されゲート電極１２３を中心にソース電極１７３と対向するドレイン電極１７５と、維持キャパシタ導電体パターン１７７と、を含む。
次に、データ配線１７１、１７３、１７５、１７７、１７９によって覆われないドーピングされた非晶質シリコン層パターン１６０をエッチングすることにより、ゲート電極１２３を中心に両側に分離されて、ゲート電極１２３の両側に形成された抵抗接触層１６３，１６５の間から半導体層パターン１５０が露出される。露出された半導体層１５０の表面を安定化するために、酸素プラズマ処理を施すことが好ましい。
次に、図７a及び７bのように、窒化ケイ素または平坦化特性が優れて感光性を有する有機絶縁物質を基板１１０上にコーティングして保護膜１８０を形成する。次に、マスクを用いる写真エッチング工程でゲート絶縁膜１４０と共にパターニングし、ゲートパッド１２５、ドレイン電極１７５、データパッド１７９及び維持キャパシタ導電体パターン１７７を露出する接触孔１８２、１８５、１８９、１８７を形成し、保護膜１８０の上部に凹凸パターンを形成する。
次に、図２及び図３のように、反射特性を有する銀または銀合金を、１，０００〜１，４０００Å、より好ましくは１，５００Å程度の厚さに積層し、マスクを用いる写真エッチング工程でパターニングして、反射膜１９０、補助ゲートパッド９２、補助データパッド９７を形成する。反射膜１９０は、接触孔１８７、１８５を通じてドレイン電極１７５及び維持キャパシタ導電体パターン１７７と連結されている。補助ゲートパッド９２及び補助データパッド９７は、接触孔１８２、１８９を通じてゲートパッド１２５及びデータパッド１７９と各々連結されている。この時、前述したように、パターニング工程は湿式エッチング法を施し、エッチング液は、１〜５％の硝酸鉄、１〜５％の硝酸、５〜２０％の酢酸、０．０５〜１％のヘキサエチレングリコールテトラミン及びその他に純水を含むのが好ましい。
一方、このような本発明の実施例によるエッチング液は、透明導電物質であるIZOを腐食させないので、IZOの透明膜と銀または銀合金の反射膜とを共に画素電極として用いる反透過型液晶表示装置用薄膜トランジスタアレイ基板の製造工程にも同様に適用することができる。
また、上述において半導体層及びデータ配線を互いに異なるマスクを用いる写真エッチング工程で形成する製造方法を本発明の実施例を適用して説明したが、本発明による配線の製造方法は、製造費用を節減するために、半導体層及びデータ配線を一つの感光膜パターンを用いる写真エッチング工程で形成する液晶表示装置用薄膜トランジスタアレイ基板の製造方法にも同様に適用できる。これについて図面を参照して詳細に説明する。
まず、図８乃至図１０を用いて本発明の第２実施例による反透過型液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
図８は本発明の第２実施例による液晶表示装置用薄膜トランジスタアレイ基板の配置図である。図９及び図１０は図８に示す薄膜トランジスタ基板のIX-IX´線及びX-X´線による各々の断面図である。
まず、絶縁基板１１０上に、低抵抗の導電物質からなるゲート配線が形成される。ゲート配線は、ゲート線１２１、ゲートパッド１２５及びゲート電極１２３を含む。そして、ゲート配線は、ゲート線１２１と平行で、かつ上板の共通電極に入力される共通電極電圧などの電圧を、外部から印加される維持電極１３１を含む。維持電極１３１は、画素電極１９０と連結された維持キャパシタ導電体パターン１７７と重なって画素の電荷保存能力を向上させる維持キャパシタを構成する。これについては後述する。画素電極１９０とゲート線１２１の重畳で発生する保持容量が十分な場合は、維持電極１３１は形成しないこともある。
ゲート配線１２１、１２５、１２３、１３１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されゲート配線１２１、１２５、１２３、１３１を覆っている。
ゲート絶縁膜１４０上には、多結晶シリコンまたは非晶質シリコンなどからなる半導体パターン１５２、１５７が形成される。半導体パターン１５２、１５７上には、リン（P）などのn型不純物またはp型不純物が高濃度にドーピングされている非晶質シリコンなどからなる抵抗性接触層パターンまたは中間層パターン１６３、１６５、１６７が形成されている。
抵抗性接触層パターン１６３、１６５、１６７上には、第１実施例のように、低抵抗を有する導電膜を含むデータ配線が形成されている。データ配線は、縦方向に形成されているデータ線１７１と、データ線１７１の一端に連結され外部からの画像信号の印加を受けるデータパッド１７９と、そして、データ線１７１から分枝されている薄膜トランジスタのソース電極１７３と、からなるデータ線部を含む。更に、データ配線は、データ線部１７１、１７９、１７３と分離され、ゲート電極１２３または薄膜トランジスタのチャンネル部（C）に対してソース電極１７３の反対側に位置する薄膜トランジスタのドレイン電極１７５と、維持電極１３１上に位置する維持キャパシタ導電体パターン１７７を含む。維持電極１３１を形成しない場合は、維持キャパシタ導電体パターン１７７も形成しない。
データ配線１７１、１７３、１７５、１７７、１７９は、銀や銀合金またはアルミニウムやアルミニウム合金またはクロムまたはモリブデンやモリブデン合金またはタンタルまたはチタニウムからなる導電膜を含むことができる。
接触層パターン１６３、１６５、１６７は、その下部の半導体パターン１５２、１５７と、その上部のデータ配線１７１、１７３、１７５、１７７、１７９の接触抵抗を抑える役割をし、データ配線１７１、１７３、１７５、１７７、１７９と完全に同一の形状を有する。即ち、データ線部の抵抗接触パターン１６３はデータ線部１７１、１７９、１７３と同一の形状である。ドレイン電極用の抵抗接触パターン１６３はドレイン電極１７３と同一の形状である。維持キャパシタの抵抗接触パターン１６７は維持キャパシタ導電体パターン１７７と同一の形状である。
一方、半導体パターン１５、１５７は、薄膜トランジスタのチャンネル部（C）を除けばデータ配線１７１、１７３、１７５、１７７、１７９及び抵抗性接触層パターン１６３、１６５、１６７と同一の形状とされている。詳細には、維持キャパシタ半導体パターン１５７と維持キャパシタ導電体パターン１７７及び維持キャパシタ接触層パターン１６７は同一形状であるが、薄膜トランジスタ用半導体パターン１５２は、データ配線及び接触層パターンの残りの部分と若干異なる。即ち、ソース電極１７３とドレイン電極１７５は薄膜トランジスタのチャンネル部（C）から互いに分離しており、データ線部抵抗接触パターン１６３とドレイン電極用抵抗接触パターン１６５も互いに分離している。一方、薄膜トランジスタ用半導体パターン１５２はここで切れずに連結され薄膜トランジスタのチャンネルを生成する。
データ配線１７１、１７３、１７５、１７７、１７９及びデータ配線に覆われていない半導体層１５２上部には、窒化ケイ素及び酸化ケイ素からなる絶縁膜、または低い誘電率を有する有機物質からなる有機絶縁膜を含む保護膜１８０が形成されている。この時、有機絶縁膜は最上部に位置し、表面には後に形成される反射膜に凹凸パターンを誘導するための凹凸パターンが形成されており、絶縁膜は、半導体パターン１５２が直ちに覆われるように配置するのが好ましい。
保護膜１８０は、ドレイン電極１７５、データパッド１７９及び維持キャパシタ導電体パターン１７７を露出する接触孔１８５、１８９、１８７を有し、また、ゲート絶縁膜１４０と共にゲートパッド１２５を露出する接触孔１８２を有している。
保護膜１８０上には、薄膜トランジスタから画像信号を受けて、上板の電極と共に電場を生成する画素電極１９０が形成されている。画素電極１９０は、IZOなどの透明な導電物質からなる透明膜１９１と、透明膜１９１の上部に位置して画素領域に透過領域（T）を有し、銀または銀合金からなる反射膜１９２を含む。画素電極１９０は、接触孔１８５を通じて、ドレイン電極１７５と物理的・電気的に連結され画像信号の伝達を受ける。画素電極１９０は、また、隣接するゲート線１２１及びデータ線１７１と重なって開口率を上げているが、重ならないこともある。更に、画素電極１９０は、接触孔１８７を通じて維持キャパシタ導電体パターン１７７とも連結され、導電体パターン１７７で画像信号を伝達する。一方、ゲートパッド１２５及びデータパッド１７９上には、接触孔１８２、１８９を通じて各々これらと連結される補助ゲートパッド９２及び補助データパッド９７が形成されており、これらは前記パッド１２５、１７９と外部回路装置との接着性を補完し、パッド１２５、１７９を保護する役割をするものである。従って、補助ゲートパッド９２及び補助データパッド９７は必須ではなく、これらの適用は選択的である。
以下、図８乃至図１０の構造を有する液晶表示装置用薄膜トランジスタアレイ基板を製造する方法について、図８乃至図１０及び図１１a乃至図１８cを参照して詳細に説明する。
まず、図１１a乃至１１cに示すように、銀や銀合金またはアルミニウムやアルミニウム合金の導電膜を積層し、マスクを用いる写真エッチング工程でパターニングして、ゲート線１２１、ゲートパッド１２５、ゲート電極１２３及び維持電極１３１を含むゲート配線を形成する。
次に、図１２a及び１２bに示すように、基板１１０上に、窒化ケイ素からなるゲート絶縁膜１４０、ドーピングされない非晶質シリコンの半導体層１５０、ドーピングされた非晶質シリコンの中間層１６０を化学気相蒸着法を利用して、各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さに連続蒸着する。次いで、導電膜１７０をスパッタリング法などで１，５００Å乃至３，０００Åの厚さに蒸着した後、その上に感光膜２１０を１μm乃至２μmの厚さで塗布する。
その後、マスクを通じて感光膜２１０に光を照射した後、現像して、図１３b及び１３cに示すように、第１及び第２部分を含む感光膜パターン２１２、２１４を形成する。この時、感光膜パターン２１２、２１４のうち、第１部分２１４は、薄膜トランジスタのチャンネル部（C）、即ち、ソース電極１７３とドレイン電極１７５の間に位置する。第２部分２１２は、データ配線部Ａ、即ち、データ配線１７１、１７３、１７５、１７７、１７９が形成される部分に位置する。第１部分２１４は、第２部分２１２よりも薄い厚さに形成し、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜２１４の厚さとデータ配線部Ａに残っている感光膜２１２の厚さの比率が、後述するエッチング工程での工程条件によって異なる必要があり、第１部分２１４の厚さを第２部分２１２の厚さの１/２と等しいか、もしくはそれ以下とすることが好ましく、例えば、４，０００Åと等しいか、もしくはそれ以下であるのが良い。
このように、位置によって感光膜２１２，２１４の厚さを異ならせる方法は様々であり、Ｃ領域の光透過量を調節するために、主にスリット（slit）や格子状のパターンを形成したり、半透明膜を用いる。
スリットパターンを用いる場合は、スリット間に位置する線幅やパターン間の間隔、即ち、スリットの幅は、露光時に用いられる露光器の分解能よりも小さいことが好ましい。半透明膜を用いる場合には、マスクの作製時に、透過率を調節するために、異なる透過率を有する薄膜を用いたり、厚さの異なる薄膜を用いることができる。
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分は、光の照射量が少ないため高分子が不完全分解状態であり、遮光膜で覆われた部分は高分子がほとんど分解されない。次に、感光膜を現像すれば、分子が分解されない高分子部分のみが残り、照射光が少ない部分では、全く光が照射されない部分よりも薄い厚さの感光膜が残る。この時、露光時間を長くすれば、全ての分子が分解されてしまうので、全ての分子が分解されないように注意が必要である。
このような薄い厚さの感光膜２１４は、リフローが可能な物質からなる感光膜を用いて、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜が残留しない部分へ感光膜の一部を流すことによって形成することもできる。
次に、感光膜パターン２１４及びその下部の膜、即ち、導電膜１７０、中間層１６０及び半導体層１５０に対するエッチングを実施する。この時、データ配線部Ａには、データ配線及びその下部の膜がそのまま残され、チャンネル部Ｃには半導体層のみが残される必要があり、その他の部分Ｂには、前記三つの層１７０、１６０、１５０が全て除去されゲート絶縁膜１４０が露出される。
まず、図１４a及び１４bに示すように、その他の部分Ｂの露出されている導電膜１７０を除去して、その下部の中間層１６０を露出させる。この過程で、乾式エッチング法及び湿式エッチング法の何れも用いることができ、この時、導電膜１７０はエッチングされるが、感光膜パターン２１２、２１４はほぼエッチングされない条件下で実施することが良い。しかし、乾式エッチングの場合、導電体層１７０のみをエッチングし、感光膜パターン２１２、２１４はエッチングされない条件を見つけることが難しいため、感光膜パターン２１２、２１４も共にエッチングされる条件下で実施しても良い。この場合、湿式エッチングのときよりも第１部分２１４の厚さを厚くすることで、第１部分２１４が除去され下部の導電膜１７０が露出しないようにする。
このようにすれば、図１４a及び図１４bに示すように、チャンネル部Ｃ及びデータ配線部Ａの導電膜１７０、即ち、ソース/ドレイン用導電体パターン１７８及び維持キャパシタ導電体パターン１７７のみが残り、その他の部分Ｂの導電膜１７０は全て除去されその下部の中間層１６０が露出される。ここで、ソース／ドレイン用導電体パターン１７８は、ソース及びドレイン電極１７３、１７５が分離されずに連結されている点を除けば、データ配線１７１、１７７、１７３、１７５、１７９の形態と同一である。なお、乾式エッチング法を施す場合、感光膜パターン２１２、２１４もある程度の厚さにエッチングされる。
次に、図１５a及び１５bに示すように、その他の部分Ｂの露出された中間層１６０及びその下部の半導体層１５０を感光膜２１２，２１４の第１部分２１４と共に乾式エッチング法で除去する。この際のエッチングは、感光膜パターン２１２、２１４と中間層１６０、及び半導体層１５０（半導体層と中間層はエッチング選択性がほとんどない）は同時にエッチングされるが、ゲート絶縁膜１４０はエッチングされない条件下で実施する必要がある。特に、感光膜パターン２１２、２１４と半導体層１５０に対するエッチング比がほぼ同じな条件でエッチングすることが好ましい。例えば、SF6とHClの混合気体や、SF6とO2の混合気体を用いれば、感光膜パターン２１２，２１４と半導体層１５０は、ほぼ同一の厚さで両膜をエッチングすることができる。感光膜パターン２１２、２１４と半導体層１５０に対するエッチング比が同じ場合は、第１部分２１４の厚さは、半導体層１５０と中間層１６０の厚さを合計したものと同一であるか、それよりも小さい必要がある。
このようにすれば、図１５a及び１５bに示すように、チャンネル部Ｃの第１部分２１４が除去されソース/ドレイン用導電体パターン１７８が露出し、その他の部分Ｂの中間層１６０及び半導体層１５０が除去されその下部のゲート絶縁膜１４０が露出する。一方、データ配線部Ａの第２部分２１２もエッチングされるので厚さが薄くなる。そして、この段階で半導体パターン１５２、１５７が完成する。図面符号１６８と１６７は、各々ソース/ドレイン用導電体パターン１７８の下部のソース／ドレイン抵抗接触パターンと維持キャパシタ導電体パターン１７７の下部の維持キャパシタ抵抗接触パターンを示す。
次いで、アッシングを通じてチャンネル部Ｃのソース/ドレイン用導電体パターン１７８の表面に残っている感光膜を除去する。
次に、図１６a及び１６bに示すように、チャンネル部Ｃのソース/ドレイン用導電体パターン１７８及びその下部のソース/ドレイン用抵抗接触パターン１６８をエッチングして除去する。ここで、エッチングに際して、ソース/ドレイン用導電体パターン１７８及びソース／ドレイン抵抗接触パターン１６８は、乾式エッチング法のみで実施することもできる。ソース/ドレイン用導電体パターン１７８に対しては湿式エッチングを行い、ソース／ドレイン抵抗接触パターン１６８に対しては乾式エッチングで実施することもできる。前者の場合、ソース/ドレイン用導電体パターン１７８とソース／ドレイン抵抗接触パターン１６８との間のエッチング選択比が高い条件下でエッチングを施すことが好ましく、これは、エッチング選択比が低い場合、エッチング終点を見つけ難く、チャンネル部Ｃに残る半導体パターン１５２の厚さ調節が容易ではないためである。一方、後者の場合は、湿式エッチングでは徐々にソース／ドレイン導電体パターン１７８の側面はエッチングされるが、乾式エッチングではソース／ドレイン抵抗接触パターン１６８の側壁はエッチングされにくい。ソースドレイン抵抗接触パターン１６８をエッチングする際に用いられるエッチング気体の例には、既に言及したCF4とHClの混合気体やCF4とO2の混合気体がある。CF4とO2の混合気体を用いると、均一な厚さの半導体パターン１５２、１５７を残すことができる。この時、図１６bに示すように、半導体パターン１５２、１５７の一部が除去され厚さが薄くなることもあり、感光膜パターン２１２，２１４の第２部分２１２もこの時ある程度の厚さがエッチングされる。この時のエッチングは、ゲート絶縁膜１４０がエッチングされない条件で実施する必要があり、第２部分２１２がエッチングされその下部のデータ配線１７１、１７３、１７５、１７７、１７９が露出しないように、感光膜パターン２１２，２１４が厚いことが望ましい。
このようにして、ソース電極１７３とドレイン電極１７５が互いに分離されながら、データ配線１７１、１７３、１７５、１７７、１７９とその下部の抵抗接触層パターン１６３、１６５、１６７が完成する。
最後に、データ配線部Ａに残っている感光膜２１２，２１４の第２部分２１２を除去する。第２部分２１２の除去は、チャンネル部Ｃのソース/ドレイン用導電体パターン１７８を除去した後、その下のソース／ドレイン抵抗接触パターン１６８を除去する前に行っても良い。
前述したように、湿式エッチングと乾式エッチングを交互に実施したり、乾式エッチングのみを実施することができる。後者の場合、一種類のエッチングのみを施すので工程が比較的簡単であるが、適度なエッチング条件を見つけ難い。反面、前者の場合には、エッチング条件を見つけ易いが、後者に比べて工程が複雑である。
このようにして、データ配線１７１、１７３、１７５、１７７、１７９を形成した後、図１７a乃至１７cに示すように、有機絶縁物質または窒化ケイ素などを蒸着して保護膜１８０を形成し、マスクを用いて保護膜１８０をゲート絶縁膜１４０と共にエッチングして、ドレイン電極１７５、ゲートパッド１２５、データパッド１７９及び維持キャパシタ導電体パターン１７７を各々露出する接触孔１８５、１８２、１８９、１８７を形成する。
次に、図１８a乃至図１８cに示すように、５００Å乃至１，０００Åの厚さ、より好ましくは９００Å程度の厚さにIZOを蒸着し、マスクを用いてエッチングして、透明膜１９１，補助ゲートパッド９２及び補助データパッド９７を形成する。透明膜１９１は、ドレイン電極１７５及び維持蓄電器用導電体パターン１７７と連結されている。補助ゲートパッド９２はゲートパッド１２５と連結されている。補助データパッド９７はデータパッド１７９と連結されている。
最後に、図８乃至図１０のように、反射特性を有する銀または銀合金を１，０００〜４，０００Å、より好ましくは１，５００Å程度の厚さに積層し、マスクを用いる写真エッチング工程でパターニングして、透明膜１９１の上部に透過領域Ｔを有する反射膜１９０を形成する。この時、第１実施例のように、反射膜１９０のパターニング工程は湿式エッチングで行い、エッチング液は、１〜５％の硝酸鉄、１〜５％の硝酸、５〜２０％の酢酸、０．０５〜１％のヘキサエチレングリコールテトラミン及びその他に純水を含むのが好ましい。このようなエッチング液は、透過膜１９１のIZOを腐食させないので、反射膜１９２をパターニングする際のIZO膜１９１の損傷を防止することができる。反射膜１９２をパターニングした後、IZO膜１９１は、７００Åないしはそれ以上の厚さに保持されると共に、表面の粗度も一定水準以下に均等にさせる必要がある。本発明の実施例では、３０Å以内の範囲でIZO膜１９１がエッチングされるだけで、８００Å〜９００Å程度の厚さにIZO膜１９１を維持することができ、１０Å以内の範囲で粗度を保つことができた。これについて実験例を通じて詳細に説明する。
本発明の第２実施例では、第１実施例による効果のみならず、データ配線１７１、１７３、１７５、１７７、１７９とその下部の抵抗接触層パターン１６３、１６５、１６７及び半導体パターン１５２、１５７を一つのマスクを用いて形成し、この過程で、ソース電極１７３とドレイン電極１７５とが分離され、製造工程を単純化することができる。
実験例
本発明の実験例では、IZO膜を９００Å程度の厚さで積層し、銀または銀合金の導電膜をパターニングするために使用し、硝酸鉄、硝酸、酢酸、ヘキサエチレングリコールテトラミン及び純水を含むエッチング液でIZO膜をエッチングし、エッチングする前、３０秒間エッチングした後、及び４５秒間エッチングした後に各々のIZO膜の表面を撮影した。
図１９a乃至図１９cは、本発明によるエッチング液を用いてIZO膜をエッチングした後、露出されたIZO膜の表面を撮影した原子間力顕微鏡（atomic force microscopy：ＡＦＭ））の写真である。ここで、図１９a乃至図１９cは、４０×４０μm2の拡大写真である。図１９aはIZO膜を蒸着した後の写真であり、図１９bは３０秒間エッチングを行った後の写真であり、図１９cは４５秒間エッチングを行った後の写真である。
図１９aのように、IZO膜を積層した状態の粗度は１．５３Å程度であり、図１９bのように、硝酸鉄、硝酸、酢酸、ヘキサエチレングリコールテトラミン及び純水を含むエッチング液でIZO膜を３０秒間エッチングしたときの粗度は４．１２Å程度と良好であった。図１９cのように、IZO膜を４５秒間エッチングした後の粗度は１．５Å程度であり、更に良好なものとなった。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
本発明の実施例に係る配線の製造方法を示す断面図。 本発明の実施例の配線の製造方法に基づいて製造した第１実施例に係る反射型液晶表示装置用薄膜トランジスタアレイ基板の構造を示す配置図。 図２に示すIII-III´線による断面図。 本発明の実施例による反射型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図。 図４aに示すIVb-IVb´線による断面図。 本発明の実施例による反射型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図。 図５aに示すVb-Vb´線によるもので、図４bに続く工程を示す断面図。 本発明の実施例による反射型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図。 図６aに示すVIb-VIb´線によるもので、図５bに続く工程を示す断面図。 本発明の実施例による反射型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図。 図７aに示すVIIb-VIIb´線によるもので、図６bに続く工程を示す断面図。 本発明の第２実施例による液晶表示装置用薄膜トランジスタアレイ基板の配置図。 図８に示す薄膜トランジスタアレイ基板のIX-IX´線による断面図。 図８に示す薄膜トランジスタアレイ基板のX-X´線による断面図。 本発明の第２実施例によって製造する第１段階での、図８に示す薄膜トランジスタアレイ基板の配置図。 図１１aに示すXIb-XIb´線による断面図。 図１１aに示すXIc-XIc´線による断面図。 図１１aに示すXIb-XIb´線による断面図で、図１１bに続く工程図。 図１１aに示すXIc-XIc´線による断面図で、図１１cに続く工程図。 図１２a及び１２bに続く工程での薄膜トランジスタアレイ基板の配置図である。 図１３aに示すXIIIb-XIIIb´線による断面図。 図１３aに示すXIIIc-XIIIc´線による断面図。 図１３aに示すXIIIb-XIIIb´線による断面図で、図１３bに続く工程順を示す図面。 図１３aに示すXIIIc-XIIIc´線による断面図で、図１３cに続く工程順を示す図面。 図１３aに示すXIIIb-XIIIb´線による断面図で、図１３bに続く工程順を示す図面。 図１３aに示すXIIIc-XIIIc´線による断面図で、図１３cに続く工程順を示す図面。 図１３aに示すXIIIb-XIIIb´線による断面図で、図１３bに続く工程順を示す図面。 図１３aに示すXIIIc-XIIIc´線による断面図で、図１３cに続く工程順を示す図面。 図１６a及び図１６bに続く工程での薄膜トランジスタアレイ基板の配置図。 図１７aに示すXVIIb-XVIIb´線による断面図。 図１７aに示すXVIIc-XVIIc´線による断面図。 図１７aに続く工程での薄膜トランジスタアレイ基板の配置図。 図１８aに示すXVIIIb-XVIIIb´線線による断面図。 図１８aに示すXVIIIc-XVIIIc´線による断面図。 本発明によるエッチング液を用いてIZO膜をエッチングした後、露出されたIZO膜の表面を撮影したAFM（atomic force microscopy）写真。 本発明によるエッチング液を用いてIZO膜をエッチングした後、露出されたIZO膜の表面を撮影したAFM（atomic force microscopy）写真。 本発明によるエッチング液を用いてIZO膜をエッチングした後、露出されたIZO膜の表面を撮影したAFM（atomic force microscopy）写真。
符号の説明
１１０ 基板
１２１、１２３、１２５ ゲート配線
１４０ ゲート絶縁膜
１５０ 半導体層
１６３、１６５ 抵抗接触層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
５００ 感光膜パターン
８００ 配線

Claims (15)

  1. 硝酸鉄、硝酸、酢酸、ヘキサエチレングリコールテトラミン及び純水を含むことを特徴とする、配線用エッチング液。
  2. 前記エッチング液は、１〜５％の前記硝酸鉄、１〜５％の前記硝酸、５〜２０％の前記酢酸、０．０５〜１％の前記ヘキサエチレングリコールテトラミン及び前記純水を含むことを特徴とする、請求項１に記載の配線用エッチング液。
  3. 銀または銀合金からなる導電膜を積層する段階と、
    硝酸鉄、硝酸、酢酸、ヘキサエチレングリコールテトラミン及び超純水を含むエッチング液を用いて前記導電膜をパターニングする段階と、
    を含むことを特徴とする、配線の製造方法。
  4. 前記エッチング液は、１〜５％の硝酸鉄、１〜５％の硝酸、５〜２０％の酢酸、０．０５〜１％のヘキサエチレングリコールテトラミン及び超純水を含むことを特徴とする、請求項３に記載の配線の製造方法。
  5. 前記銀合金は、銀を基本物質とした２元系または３元系であり、
    前記銀合金は、原子百分率が０．０１〜２０％のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd及びSmの導電物質うち少なくとも１つの導電物質を選択した銀合金であることを特徴とする、
    請求項３に記載の配線の製造方法。
  6. 絶縁基板上にゲート線と、前記ゲート線と連結されているゲート電極を含むゲート配線と、を形成する段階と、
    ゲート絶縁膜を形成する段階と、
    半導体層を形成する段階と、
    前記ゲート線と交差するデータ線、前記データ線と連結され前記ゲート電極に隣接するソース電極、及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレイン電極を含むデータ配線を形成する段階と、
    銀または銀合金の導電膜を積層する段階と、
    硝酸鉄、硝酸、酢酸、ヘキサエチレングリコールテトラミン及び純水を含むエッチング液を用いて前記導電膜をパターニングし、前記ドレイン電極と電気的に連結される反射膜を形成する段階と、
    を含むことを特徴とする、薄膜トランジスタアレイ基板の製造方法。
  7. 前記エッチング液は、１〜５％の前記硝酸鉄、１〜５％の前記硝酸、５〜２０％の前記酢酸、０．０５〜１％の前記ヘキサエチレングリコールテトラミン及び前記純水を含むことを特徴とする、請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
  8. 前記銀合金は、銀を基本物質とした２元系または３元系であり、
    前記銀合金は、原子百分率が０．０１〜２０％のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd及びSmの導電物質うち少なくとも１つの導電物質を選択した銀合金であることを特徴とする、
    請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
  9. 前記反射膜と前記データ配線との間に、感光性の有機絶縁膜を含む保護膜を形成する段階をさらに含む、請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
  10. 前記反射膜の下部に導電物質からなる透明膜を形成する段階をさらに含む、請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
  11. 前記透明膜はIZOで形成されることを特徴とする、請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。
  12. 前記反射膜は、画素領域に透過領域を有することを特徴とする、請求項１１に記載の薄膜トランジスタアレイ基板の製造方法。
  13. 前記ゲート配線は、走査信号を外部から受けて前記ゲート線に伝達するゲートパッドをさらに含み、
    前記データ配線は、映像信号を外部から受けて前記データ線に伝達するデータパッドをさらに含み、
    前記透明膜と同一層に、前記ゲートパッド及び前記データパッドと電気的に連結される補助ゲートパッド及び補助データパッドをさらに形成することを特徴とする、請求項１２に記載の薄膜トランジスタ基板の製造方法。
  14. 絶縁基板と、
    前記絶縁基板上に形成され、ゲート線と、前記ゲート線に連結されているゲート電極と、を含むゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上部に形成されているケイ素の半導体層と、
    前記ゲート絶縁膜または半導体層の上部に形成され、データ線、前記データ線と連結され前記ゲート電極に隣接するソース電極、及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレイン電極を含むデータ配線と、
    前記ドレイン電極と電気的に連結され、IZOからなる透明膜と、銀または銀合金からなる反射膜と、を有する画素電極と、を含む薄膜トランジスタアレイ基板において、
    前記透明膜の粗度が１０Åと等しいかもしくはそれ以下であることを特徴とする、薄膜トランジスタアレイ基板。
  15. 前記銀合金は、銀を基本物質とした２元系または３元系であり、
    前記銀合金は、原子百分率が０．０１〜２０％のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd及びSmの導電物質うち少なくとも１つの導電物質を選択した銀合金であることを特徴とする、
    請求項１４に記載の薄膜トランジスタアレイ基板。
JP2004515193A 2002-06-25 2002-09-18 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法 Expired - Lifetime JP4423194B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020035752A KR100853216B1 (ko) 2002-06-25 2002-06-25 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
PCT/KR2002/001770 WO2004000972A1 (en) 2002-06-25 2002-09-18 An etchant for a wiring, a method for manufacturing the wiring using the etchant, a thin film transistor array panel including the wiring, and a method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2005530885A true JP2005530885A (ja) 2005-10-13
JP4423194B2 JP4423194B2 (ja) 2010-03-03

Family

ID=29997380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004515193A Expired - Lifetime JP4423194B2 (ja) 2002-06-25 2002-09-18 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法

Country Status (7)

Country Link
US (1) US7141180B2 (ja)
JP (1) JP4423194B2 (ja)
KR (1) KR100853216B1 (ja)
CN (1) CN1311056C (ja)
AU (1) AU2002329098A1 (ja)
TW (1) TWI282120B (ja)
WO (1) WO2004000972A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132069A1 (ja) * 2011-03-25 2012-10-04 Ｄｏｗａエレクトロニクス株式会社 銀含有組成物用洗浄剤、銀含有組成物の除去方法、および銀の回収方法
JP2013235279A (ja) * 2005-10-14 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2019212897A (ja) * 2018-05-30 2019-12-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜エッチング液組成物、及びそれを利用した金属パターン形成方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US6951619B2 (en) 2003-08-22 2005-10-04 Graham Bryant Apparatus for trapping floating and non-floating particulate matter
US7446037B2 (en) * 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070010868A (ko) * 2005-07-20 2007-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
TWI303487B (en) * 2006-06-13 2008-11-21 Au Optronics Corp Method for manufactruring an array substate of a transflective liquid crystal display
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
TWI405871B (zh) * 2009-12-09 2013-08-21 Chemical Treatment of Magnesium - Li Alloy
KR101300035B1 (ko) 2010-05-05 2013-08-29 엘지디스플레이 주식회사 반사형 및 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
JP6122841B2 (ja) * 2011-05-12 2017-04-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ バッテリー活物質合成用の前駆体調合物
KR20140063284A (ko) * 2012-11-16 2014-05-27 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101926199B1 (ko) * 2012-12-31 2018-12-06 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN103215592B (zh) * 2013-04-27 2015-07-08 苏州诺菲纳米科技有限公司 蚀刻膏、蚀刻膏的应用以及利用蚀刻膏蚀刻纳米银导电材料的方法
KR20150124540A (ko) 2014-04-28 2015-11-06 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102259145B1 (ko) * 2015-03-26 2021-06-01 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
KR102374749B1 (ko) * 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
CN105441949A (zh) * 2016-01-26 2016-03-30 苏州诺菲纳米科技有限公司 纳米银蚀刻液、制备图案化的纳米银导电膜的方法及触控传感器
CN105511706B (zh) * 2016-01-26 2018-11-02 苏州诺菲纳米科技有限公司 触控传感器的制备方法及其触控传感器
KR20190058758A (ko) 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR102554816B1 (ko) 2018-04-23 2023-07-12 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 제조 방법
CN109116647B (zh) * 2018-09-17 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102661845B1 (ko) 2018-10-11 2024-04-30 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR20200056539A (ko) 2018-11-14 2020-05-25 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시 장치의 제조 방법
KR20210134177A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219484A (en) * 1991-04-25 1993-06-15 Applied Electroless Concepts Inc. Solder and tin stripper compositions
JPH07283204A (ja) * 1994-04-13 1995-10-27 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤および配線パターンの形成方法
JP3458036B2 (ja) * 1996-03-05 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
JP3809237B2 (ja) * 1996-12-06 2006-08-16 キヤノン株式会社 電解パターンエッチング方法
KR100502796B1 (ko) * 1998-03-12 2005-10-24 삼성전자주식회사 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
KR20010017383A (ko) * 1999-08-11 2001-03-05 윤종용 반사 투과 복합형 액정표시장치
US6280490B1 (en) * 1999-09-27 2001-08-28 Fujimi America Inc. Polishing composition and method for producing a memory hard disk
US6740589B2 (en) * 2000-11-30 2004-05-25 Showa Denko Kabushiki Kaisha Composition for polishing semiconductor wafer, semiconductor circuit wafer, and method for producing the same
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US6592742B2 (en) * 2001-07-13 2003-07-15 Applied Materials Inc. Electrochemically assisted chemical polish

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235279A (ja) * 2005-10-14 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
US8885114B2 (en) 2005-10-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9773818B2 (en) 2005-10-14 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US11296124B2 (en) 2005-10-14 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11901370B2 (en) 2005-10-14 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2012132069A1 (ja) * 2011-03-25 2012-10-04 Ｄｏｗａエレクトロニクス株式会社 銀含有組成物用洗浄剤、銀含有組成物の除去方法、および銀の回収方法
CN103339246A (zh) * 2011-03-25 2013-10-02 同和电子科技有限公司 含银组合物用清洗剂、含银组合物的去除方法、以及银的回收方法
JP5758483B2 (ja) * 2011-03-25 2015-08-05 Ｄｏｗａエレクトロニクス株式会社 銀含有組成物用洗浄剤、銀含有組成物の除去方法、および銀の回収方法
CN103339246B (zh) * 2011-03-25 2015-09-02 同和电子科技有限公司 含银组合物用清洗剂、含银组合物的去除方法、以及银的回收方法
JP2019212897A (ja) * 2018-05-30 2019-12-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜エッチング液組成物、及びそれを利用した金属パターン形成方法
JP7403966B2 (ja) 2018-05-30 2023-12-25 三星ディスプレイ株式會社 薄膜エッチング液組成物、及びそれを利用した金属パターン形成方法

Also Published As

Publication number Publication date
US7141180B2 (en) 2006-11-28
JP4423194B2 (ja) 2010-03-03
US20040072444A1 (en) 2004-04-15
AU2002329098A1 (en) 2004-01-06
WO2004000972A1 (en) 2003-12-31
TW200403743A (en) 2004-03-01
KR100853216B1 (ko) 2008-08-20
CN1625590A (zh) 2005-06-08
TWI282120B (en) 2007-06-01
KR20040000801A (ko) 2004-01-07
CN1311056C (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
JP4423194B2 (ja) 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP4308023B2 (ja) 表示装置用薄膜トランジスタアレイ基板の製造方法
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
JP4939794B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006221162A (ja) 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP2006049889A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006171755A (ja) マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法
JP4668533B2 (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP2007053354A (ja) 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
JP2001267420A (ja) 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法
JP2005506712A (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
JP2004356616A (ja) 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP5229775B2 (ja) 液晶表示装置の製造方法
KR100848109B1 (ko) 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4423194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term