TWI282120B - Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof - Google Patents

Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof Download PDF

Info

Publication number
TWI282120B
TWI282120B TW092117335A TW92117335A TWI282120B TW I282120 B TWI282120 B TW I282120B TW 092117335 A TW092117335 A TW 092117335A TW 92117335 A TW92117335 A TW 92117335A TW I282120 B TWI282120 B TW I282120B
Authority
TW
Taiwan
Prior art keywords
gate
layer
data
range
etchant
Prior art date
Application number
TW092117335A
Other languages
English (en)
Other versions
TW200403743A (en
Inventor
Hong-Sick Park
Sung-Chul Kang
Hong-Je Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200403743A publication Critical patent/TW200403743A/zh
Application granted granted Critical
Publication of TWI282120B publication Critical patent/TWI282120B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Description

1282120 玖、發明說明·· 【發明所屬之技術領域】 本發明乃關於用於金屬線之蝕刻劑,使用蝕刻劑製造 金屬線之方法,具有金屬線之薄膜電晶體陣列基板及其製 造方法。 【先前技術】 一般而言’在半導體裝置或一顯示裝置中傳送信說之 金屬線必須避免信號遲滯。 一種防止信號遲滯之方法乃是使用具有低電阻之導電 性材料,諸如具有低電阻之銀(Ag)。然而,不利的是,銀 和銀合金難以採取使用光罩之微影製程圖案化(pattern )。 一液晶顯示器(liquid crystal display; LCD)為最 廣為使用之平面基板顯示器之一,其至少包含:兩具有複 數電極之基板和一介於其間之液晶層。該LCD在該電極 上運用電壓以重整(rearrange )液晶分子,從而調整該入 射(incident)光線之傳送量。 LCD内含對應基材上之電極,且開啟運用至該電極 之電壓之薄膜電晶體(thin film transistor ; TFTs)最常 用於各種型態之LCDs。該TFT 一般提供於該兩基板中之 一者。 LCDs分為三種:穿透式(transmissive type)、反射 式(reflective type )、和半穿透反射式(transflective type)。該穿透式[CD藉由使光線穿過透明膜而顯影,其 1282120 中該光線乃由一名為背光(backlight )之特定光源發出, 其中該透明膜為一透明導電材料所製之像素電極(pixel electrode)。該反射式LCD顯示器藉由採用反射層反射諸 如自然光等外部光線而顯影,其中該反射層為一反射導電 材料所製之像素電極。該半穿透反射式 LCD同時使用反 射層和透明膜作為像素電極。 一反射式LCD或在反射模式之半穿透反射式LCD無 須使用特定光源,因此具有耗能低之優點,但因其僅使用 來自反射層之光線而具有較差影像品質之缺點。為克服該 缺點,最好使用具有高反射率(reflectance)之銀、銀合 金、紹或紹合金作為反射層。 銀和銀合金之反射率高於鋁和鋁合金約1 5 %且明顯地 增加,但其難以採用傳統微影製程圖案化。因此在實用上 銀與銀合金不適於作為反射層。 同時,一具有金屬線或TFTs之基板,一般藉由使用 光罩之微影製程製造。有鑑於此,最好降低光罩數量以減 低製造成本。 【發明内容】 本發明之一目的乃提供金屬線之蝕刻劑,以及一使用 該蝕刻劑之製造方法,其中該蝕刻劑可精細地圖案化該金 屬線。 本發明之另一目的在於提供一薄膜電晶體陣列基板, 和一製造方法,其中該製造方法可精細地圖案化一反射層 4 1282120 之薄膜電晶體陣列基板。 本發明之又另一目的在於簡化薄膜電晶體陣列基板之 製造程序。 一種製造一金屬線和薄膜電晶體陣列基板之方法,該 方法至少包含:與根據本發明圖案化一銀或銀合金製之傳 導層之用於金屬線之蝕刻劑相同之蝕刻劑,其中該蝕刻劑 至少包含硝酸鐵(ferric nitrate ; Fe(N03)3 )、硝酸(nitric acid)、 醋酸 (acetic acid)、 六亞甲基四胺 (hexamethylenetetramine ; C6H12N4)和去離子水。 該用於金屬線之蝕刻劑最好至少包含該硝酸鐵在1 - 5%之範圍、該硝酸在1-5%之範圍、該醋酸在5-20%的範 圍、該六亞曱基四胺在0.05-1之範圍,且其餘為去離子 水。該銀合金為雙合金(binary alloy)或三合金(tertiary alloy) ’其中該合金至少包含:為基礎材料之銀與至少一 傳導性材料,該材料乃擇自鈀(Pd )、銅(Cu )、鎂(Mg )、 銘(A1)、鐘(Li)、鈽(Pu)、錄(Np)、鈽(Ce)、銪(Eu)、 錯(Pr )、鈣(Ca )、鈮(Nb )、鉉(Nd )、和釤(Sm ), 且其範圍在原子百分比之0.01-20 (atomic %)。 該用於金屬線和該金屬線製造方法之蝕刻劑可運用於 一薄膜電晶體陣列基板及其製造方法。 依照根據本發明之製造薄膜電晶體陣列基板方法,先 在一絕緣基材上形成一閘極金屬線(gate wire ),其中該 閘極金屬線至少包含:一閘極線(gate nne )和一連至該 1282120 閘極線之閘極電極(g a t e e 1 e c t r 〇 d e )。沈積一閘極絕緣層 和一半導體層,並形成一金屬數據線,其中該數據金屬線 至少包含··介於該閘極線之間之數據線;一連至該數據線 之源極(source )電極,其中該源極電極鄰近於該閘極電 極;和一相對於該閘極而位於源極反側之汲極(drain ) 電極。沈積一鈍化層(passiviati〇n layer),並將之圖案 化以形成第一接觸孔(contact hole ),最後暴露該汲極電 極。沈積一銀或銀合金之傳導層,並使用蝕刻劑將之圖案 化,其中該蝕刻劑至少包含:硝酸鐵、硝酸、醋酸、六亞 甲基四胺和去離子水,以形成一經由該第一接觸孔電力上 連至該汲極電極之反射層。 該傳導層最好具有在1 000-3000埃(A)或3 0 0-600 埃之厚度,且該鈍化層最好至少包含一感光有機絕緣層 (photosensitive organic insulator ) ° 該閘極可能更至少包含:自一外部裝置接收掃瞄信號 (scan signal)並將該掃瞄信號傳送至閘極線之閘極台(gate pad);且該數據金屬線更至少包含:一自一外部裝置接收 影像信號(image signal)並將該影像信號傳送至閘極線之 數據台(data pad)。該純化層具有第二接觸孔,其中該接 觸孔暴露數據台和該純化層,而該閘極絕緣層具有第三接 觸孔,該接觸孔暴露該閘極台。可能在反射層同一層上形 成一辅助(subsidiary )閘極台和一輔助數據台。該輔助 閘極台和輔助數據台分別經由第二和第三接觸孔電力上連 6 1282120 至該閘極台和數據台。 該方法可能更至少包含:在該反射層下沈積一透明傳 導膜,且該透明傳導膜最好以氧化銦鋅(indium zinc oxide ; IZO )製成。此外,該反射層最好具有一穿透窗 (transmitting window)以在像素區域(pixel area)暴露 該透明膜。
【實施方式】 以下將藉由參照附圖更完整地說明本發明,其中該些 附圖顯示本發明之較佳具體實施例。然而,本發明可能有 其他形式之具體實施例,且不應將此處提出之具體實施例 視為對本發明之限制。
於該些圖晝中,誇大該些層(layers)與區域(regions) 之厚度以求清晰。類似之編號代表類似之元件。可以暸解 的是,當一元件(諸如層、膜、區域、基材或基板)「在 另一元件之上時」,表示該元件可能直接位於該另一元件 上或兩者間有其他中介元件。接著,將參照該些圖晝說明 根據本發明之具體實施例之液晶顯示器。 現在將參照該些圖晝,詳細說明根據本發明之具體實 施例之金屬線和用於LCD之TFT陣列基板製造方法。 第1圖為一剖視圖,該剖視圖描述一根據本發明之具 體實施例之金屬線製造方法。 一半導體裝置(特別是一顯示器裝置)之金屬線,乃 藉由在基材1〇〇上沈積一用於金屬線之薄膜,並圖案化該 7 1282120 薄膜而形成,其中該圖案化乃藉由使用一光阻圖案 (photoresist pattern)5 00 之蝕刻光罩(etch mask)而蝕刻。 該薄膜至少包含諸如銀和銀合金等具有低電阻之導電材 料。 同時,一在該半導體製程中用於圖案化該銀或銀合金 金屬線800之蝕刻劑,必須對該金屬線8〇〇具有良好的蝕 刻率。在考量其他稍後形成之膜之外型下,該金屬線8〇〇 其側邊入射角最好等於或低於9〇。。為達此目的,根據 本發明之具體實施例之該金屬線之製造方法,藉由濕飾刻 (wet etching)圖案化該金屬線8〇〇,且該蝕刻劑最好内 含硝酸鐵(Fe(N〇3)3)在1-5%之範圍、硝酸在1-5%之範 圍、醋酸在5-20%的範圍該六亞甲基四胺()在 0.05-1之範圍,且其餘為去離子水。該金屬線之銀合 金至少包含:為基礎材料之銀與至少一傳導性材料,該材 料乃擇自鈀(Pd)、銅(Cu)、鎂(Mg)、鋁(A1)、鋰(l〇、 鈽(ΡιΟ、錶(Np)、鈽(Ce)、銪(Eu)、镨(Pr)、鈣(Ca)、 鈮(Nb )、鈥(Nd )、和釤(Sm ),且其範圍在原子百分 比之0.01-20 (atomic %)。該金屬線之銀合金可能為雙合 金(binary all〇y)或三合金(tertiary alloy)該合金至少包 含一種或兩種導電性材料。 將根據本發明之具體實施例之製造方法運用於LCD 之TFT陣列基板之製造方法。 首先,參照第2和第3圖詳細說明該根據本發明之第 8 1282120 一具體實施例之LCD之TFT陣列基板。 第2圖為一檢視圖,該檢視圖顯示一根據本發明之第 一具體實施例之LCD之TFT陣列基板;第3圖為一剖視 圖,該剖視圖顯示依第2圖中該線ΙΙΙ-ΙΙΓ斷面之TFT陣 列基板。 於該絕緣基材1 1 0上形成一閘極金屬線。該閘極金屬 線為單一層具有低電阻之銀、銀合金、鋁、或鋁合金,或 至少包含該單一層之薄片(lamination )。該閘極金屬線至 少包含:延伸於橫截(transverse )方向之複數之閘極線 1 2 1 ;連至該閘極線1 2 1 —端之複數之閘極台1 2 5,以自 外界裝置傳送閘極信號至該閘極線1 2 1 ;和連至該閘極線 121之複數之TFTs之閘極電極123。此外,該閘極金屬 線重疊於連至該反射式薄膜190之儲存電容導體177,以 形成用於加強該儲存像素内容電荷之儲存電容,而此將於 稍後說明。 一閘極絕緣層1 40最好由siNX製成,該絕緣層1 40 形成於該基材1 1 〇並覆蓋於該閘極金屬線1 2 1、1 2 5和1 2 3 上。 一半導體層150最好由非晶石夕(amorphous silicon) 製成,該半導體層1 5 0在該閘極絕緣層1 4 0上,該閘極電 極125之反側形成。導體接觸(〇hmic contact)層163和 1 65最好由矽化物或以η型不純物大量摻雜之n+氫化非晶 矽(n+ hydrogenated amorphous silicon)製成,該導體接 觸層163和165形成於該半導體層15〇上。 1282120
於該導體接觸層1 6 3和1 6 5以及該閘極絕緣層1 4 0上 形成一數據金屬線。該數據金屬線至少包含一内含導電材 料之傳導層,其中該導電材料為具有低電阻之材料,諸如 銀或鋁。該數據金屬線至少包含:複數之數據線171,其 中該數據線1 7 1縱向延伸並介於閘極線1 2 1間以形成複數 之像素區域;連至該數據線1 7 1之複數之源極電極1 73, 其中該複數之源極電極1 73延伸至該導體接觸層之一部分 163;複數之數據台179連至該數據線171 —端以自一外 部裝置接收影像信號;和形成於該導體接觸層其他部分 1 6 5之複數之汲極電極1 7 5,其中該汲極電極1 7 5相對於 閘極電極1 2 3而位於該源極電極1 7 3反側,且與該源極電 極1 73分開。此外,該數據金屬線至少包含複數之儲存電 容導體177,其中該儲存電容導體177重疊於該閘極線 121,並連至該稍後形成之反射層190。
一鈍化層形成於該數據金屬線 1 7 1、1 7 3、1 7 5、1 77 和1 79,和該半導體層1 5 0之部分,其中該數據金屬線1 7 1、 173、175、177和179並未覆蓋該半導體層150 。該鈍化 層1 80至少包含一有機材料製成之有機絕緣層,其中該有 機材料具有優異之平滑特性(smoothing characteristic)和 感光性。該鈍化層1 8 0表面不平坦以最大化該稍後形成之 反射層190之反射效率。該鈍化層180可能更至少包含: SiNx —製成之絕緣層,該絕緣層最好位於有機絕緣層之 下,以直接覆蓋於該半導體層1 5 0上。此外,該有機絕緣 材料最好自該閘極台125和數據台179提供之台區域(pad 10 1282120 area)移除,而此構形(configuration )對一玻璃覆晶封裝
(chip on glasses : COG )型LCD特別有優勢,其中該c〇G 至少包含直接設置於該TFT陣列基板上之閘極驅動iCs 和數據驅動IC s。 該鈍化層1 8 0上提供複數之接觸孔i 8 5、丨8 7和1 8 9, 以分別暴露該沒極電極1 7 5、該館存電容導體1 7 7和開數 據台1 7 9 ’且該鈍化層1 8 〇和該閘極絕緣層丨4 〇具有複數 之接觸孔182以暴露該閘極台125。 於該鈍化層180上形成複數之反射層19〇,且該反射 層190位於像素區域。該反射層丨9〇經由該接觸孔185電 力上連至該汲極電極175,且該最好反射層19〇以銀或鋁 合金製成。用於該金屬線之銀合金可能為雙合金或三合 金,其中s亥合金至少包含一種或兩種導電材料。 此外’在該鈍化層1 80上形成複數之輔助閘極台92 和複數之辅助數據台97。該輔助閘極台92和輔助數據台 97为別經由該接觸孔丨82和丨89連至該閘極台1 25和該 數據台179。提供該輔助閘極台92和該輔助數據台97以 保護該閘極台125和該數據台179,但並非不可或缺。 現在,如同參照第2和3圖般,將參照第4a圖至第 7B圖洋細描述一種根據本發明之具體實施例之製造 陣列基板之方法。 首先,如第4A和4B圖所示,於基材110上沈積一 具有低電阻之導電層’並藉由使用光罩之光蝕刻圖案化該 導電層以形成大體上延伸於横截方向之閘極金屬線。該閘 11 1282120 極金屬線至少包含複數之閘極線 12 1、複數之閘極電極 123、和複數之閘極台125。
如第5A和5B圖所示,至少包含絕緣層 140之三重 層(triple layers)最好由氮化石夕(silicon nitride)製成, 半導體層最好由非晶矽製成,並接著於該基材1 1 〇上沈積 摻雜非晶矽層。使用光罩圖案化該摻雜非晶矽層和該半導 體層,以在該閘極電極1 25反側之閘極絕緣層1 40上形成 一摻雜多晶矽圖案160,和半導體層圖案150。 接著,如第6A和6B圖所示,沈積一用於數據金屬 線之傳導層,並藉由使光罩之光蝕刻圖案化該傳導層以形 成一數據金屬線。該數據金屬線至少包含:介於該閘極線 1 2 1間之複數之數據線1 7 1 ;連至該數據線1 7 1且延伸至 該閘極電極1 2 3之複數源極電極;連至該數據線1 7 1 —端 之複數數據台1 79 ;與該源極電極1 73分離且相對於該閘 極電極 1 2 3而位於該源極電極 1 7 3反側之複數汲極電極 175 ;和該儲存電容導體177。 將該摻雜非晶矽層圖案1 60之部分移除(其中該部分 φ 並未被數據金屬線171、173、175、177、和179覆蓋), 如此可暴露導體接觸層與部分之半導體層150。其中該導 體接觸層至少包含複數之兩區域組(pairs)163和 165,該 兩區域跨於該閘極電極1 2 3之兩側,而該半導體層1 5 0乃 · 介於該分離之導體接觸層163和165之間。為穩定該半導 體層150之暴露表面,最好執行氧電漿處理(oxygenplasma treatment ) 〇 12 1282120 如第7A和7B圖所示,藉由在該基材110上沈積氮 化矽或藉由塗覆有機絕緣材料而形成一鈍化層 1 8 0,其中 該有機絕緣材料具有優異之平滑特性和感光性。使用光罩 之光蝕刻圖案化該鈍化層1 80與該閘極絕緣層1 40,以形 成複數之接觸孔1 8 2、1 8 5、1 8 9和1 8 7,而暴露該閘極台 125、該汲極電極175、該數據台179和該儲存電容導體177 以及其上不平坦處。
如第2和3圖所示,沈積具有1000-4 000埃,最好是 15 00埃之厚度之反射銀或銀合金,並藉由使用光罩之光 蝕刻圖案化該反射銀或銀合金以形成複數之反射層 190、 複數之辅助閘極台92、和複數之輔助數據台97。該反射 層1 90分別經由該接觸孔1 8 5和1 8 7連至該汲極電極1 7 5 和該儲存電容導體 1 77。該輔助閘極台 92和該辅助數據 台97分別經由接觸孔182和189連至該閘極台125和該 數據台1 7 9。此時,如上所述,最好藉由使用餘刻劑之濕 蝕刻執行圖案化,其中該蝕刻劑最好至少包含:硝酸鐵在 1-5%之範圍、硝酸在1-5%之範圍、醋酸在5-20%的範圍、 六亞曱基四胺在0.05-1之範圍,且其餘為去離子水。 此時,如上所述,根據本發明之具體實施例之蝕刻劑 並未侵蝕透明導體IZO。據此,該蝕刻劑亦可運用於穿透 式LCD之TFT陣列基板之製造方法中,其中該LCD至少 包含同時具有一 IZO穿透膜和銀或銀合金反射層之像素 電極。 儘管如上所述,本發明之具體實施例可運用於該形成 13 1282120 半導 造方 TFT 用一 圖晝 二具 素單 具體 剖視 該線 金屬 線至 之閘 極1 延伸 外在 壓乃 該儲 177 而此 重疊 體層和藉由使用不同光罩之光蝕刻之數據金屬線之製 法中,然該製造金屬線之方法亦可適用於一 LCD之 陣列基板方法中’其中該方法形成該半導體層和該使 單一光阻圖案之數據金屬線以降低製造成本。參照該 詳細說明之。 首先,參照第8至1 0圖詳細說明該根據本發明之第 體實施例之用於穿透式LCD之TFT陣列基板上之像 元之結構。 第8圖為一檢視圖’該檢視圖顯示根據本發明之第二 實施例之LCD之TFT陣列基板,而第9和1〇圖為 圖,該剖視圖顯示,分別依第8圖之該線ΙΧ-ΐχ,和 X-X’斷面之TFT陣列基板。 於一絕緣基材11 〇上形成一閘極金屬線,其中該閘極 線最好由具有低電阻之導電性材料製成。該閘極金屬 少包含複數之閘極線1 2 1、複數之閘極台]2 5和複數 極電極1 2 3。該閘極金屬線亦至少包含複數之儲存電 31,其中該儲存電極131大體上平行該閘極線121而 ,並於該儲存電極131上提供預定之電壓,諸如來自 裝置之一般電壓(c〇mm〇n v〇ltage ),其中該一般電 運用於較上層基板之一般電極(c〇mm〇n…〇de)。 存電極131與該連至像素電極19〇之儲存電容導體 重疊,以形成儲存電容而增加該像素之電荷儲存量, 將於稍後說明。若該像素電極1 90和該閘極、線! 2 i之* 提供充分之儲存容量,則可省略該儲存電極m。 14 1282120 絕緣> 其中,' 其中, 或非 觸圖 觸圖 雜η 成。 屬線 具有 據線 175 ; 173 ; 一數 以自 173, 汲極 且該 孔道 該儲 存電 t該間極金屬線i 2 1、1 2 5、1 2 3和〗3 1上形成該閘極 I 1 4 0 ’以覆蓋該閘極金屬線1 2 1、} 2 5、1 2 3和1 3 j。 兹閘極絕緣層140最好由SiNx製成。 ^該閘極絕緣層140上形成半導體圖案152和157, 贫半導體圖案152和157最好由多晶石夕(p〇lysilicon) 1石夕製成。在該半導體圖案152和157上形成導體接 I (或中介層圖案)163、165和167,其中該導體接 I (或中介層圖案)163、165和167最好由大量摻 型不純物(諸如含磷p或p型不純物)之非晶矽製 fe該傳導接觸圖案163、165和167上形成一數據金 ’其中該數據金屬線至少包含一如第一具體實施例中 &電阻之傳導層。該數據金屬線至少包含:複數之數 篆元171、173和179;用於tfts之複數之汲極電極 和複數之儲存電容導體177。每一數據線單元171、 ’σ 1 7 9至少包含:一大體上縱向延伸之數據線1 7 1 ; 曝台179,其中該數據台179連至該數據線171 —端 外界裝置接收影像信號;和複數之TFTs之源極電極 其中該源極電極1 73乃該數據線1 7 1之分支。每一 f極175乃與該數據線單元171、173和179分離, 極電極175相對於該閘極電極123或該TFT之C 分(channel portion C)而位於該源極電極173反側。 電容導體177置於該儲存電容電極131上。在無儲 1 3 1時,該儲存電容導體1 7 7亦被省略。 15 1282120 該數據金屬線171、173、175、177和179可能至少 包含一傳導層,其中該傳導層最好由銀、銀合金、銅、銅 合金、鉻、鉬(Mo )、鉬合金、鈕(Ta )或鈦(Ti )製成。 該傳導接觸圖案1 63、1 65和1 67減少該下層半導體 圖案152和157與該上層數據金屬線m、177、173 、175 和179間之接觸電阻,且該傳導接觸圖案i63、165大體 上和167和該數據金屬線171、177、173 、175和179具 有相同之形狀。亦即’該傳導接觸圖案1 6 3、1 6 5和1 6 7 至少包含:複數之數據線傳導接觸丨63,其中該數據線傳 導接觸163大體上具有和該數據線單元ι71、179和173 相同之形狀;複數之沒極電極傳導接觸1 6 3,其中該汲極 電極傳導接觸1 6 3大體上具有和該汲極電極丨7 3相同之形 狀,和複數之儲存電容傳導接觸167,其中該儲存電容傳 導接觸167大體上具有和該儲存電容導體177相同之形 狀。 此時,該半導體圖案152和157大體上具有與 金屬線m、177、173、175和179以及該導體接觸圖案 63 165和167相同之圖案’但該TFT之c孔道區域除 外。具體而I,該半導體圖f 152 # 158至少包含:複數 之儲存電合半導體157’其中該儲存電容半導冑157大齄 上具有和儲存電容導體177以及該储存電容導體接觸16' 相同之形狀;和複數之TFT半導體152,其中該ΤΗ半 導體152具有和該剩餘之數據金屬線以及該導體接觸圖案 稍微不同之形狀。亦即,該源極和及極電極Μ和175在 16 1282120 該TFT之c孔道區域分離’其中於該處該數據線導體接 觸1 6 3和該汲極電極導體接觸1 6 5亦相互分離。然而,該 TFT半導體152在未與該TFT孔道分離的情況下繼續進 行。 於該數據金屬線171、177、173、175和179以及半 導體152上形成一鈍化層180,其中該半導體152上並未 覆蓋該數據金屬線171、177、173、175和179。該鈍化
層1 80最好至少包含一絕緣層,諸如氮化矽和氧化石夕,或 一有機絕緣層’其中該有機絕緣層最好由低介電有機材料 製成《該有機絕緣層最好位於最上端,且其表面不平坦以 造成具有浮雕之反射層,其中該反射層將於稍後形成。最 好沈積該絕緣層使其直接覆蓋該半導體圖案152。 該鈍化層1 8 0具有複數之接觸孔1 8 5、1 8 9和1 8 7, 以暴露該沒極電極175、該數據台179、和該儲存電容導 體1 77。進一步提供該鈍化層1 8 0和該閘極絕緣層丨4〇複 數之接觸孔1 8 2,以暴露該閘極台1 2 5。
於該鈍化層1 8 0上形成複數之像素電極1 9 〇,其中該 複數之像素電極190自該TFTs接收影像信號,並與一上 層基板電極產生電場。每一像素電極190至少包含一透明 膜191和一反射層192。該透明膜191由穿透性導體材料 諸如IZ0所製成。該反射層192置於該透明膜191上, 且在該像素區域具有T透明區域(transparent area T)。 此外,該反射層1 92銀或銀合金所製成。 該像素電極1 90經由該接觸孔1 85實體上和電力上與 17 1282120 該汲極電極1 7 5相連,以接收該影像信號。該像素電極1 9 0 和該閘極線1 2 1重疊,且該數據線1 7 1與該處相鄰以擴大 口徑比(aperture ratio ),但可省略該重疊。該像素電極 190亦經由該接觸孔187連至該儲存電容導體177,以傳 送該影像信號誌該導體177。
此時,分別在該閘極台125和資料台1 89上,形成複 數之輔助閘極台92和複數之輔助資料台97,其中該閘極 台1 2 5和資料台1 8 9藉由接觸孔1 8 2和1 8 9連至該複數之 輔助閘極台92和該複數之輔助資料台97。該輔助閘極台 92和該辅助資料台97輔助該台125和179對外界電路裝 置之連結,並保護該台125和1 79。該輔助閘極台92和 該輔助數據台97並非不可或缺,但可作為選擇。 第8-10圖顯示一種LCD之TFT陣列基板之製造方 法,現在將如同參照第8和1 0圖般,參照第1 1 A-1 8C圖 詳細說明之。 首先,如第11A至11C所示,一傳導層至少包含銀、 銀合金、鋁或鋁合金,沈積該傳導層並藉由使用光罩之光 φ 蝕刻程序圖案化該傳導層以形成一閘極金屬線。該閘極金 屬線至少包含:複數之閘極線1 2 1、複數之閘極電極1 2 3、 複數之閘極台1 2 5、和複數之儲存電極1 3 1。 如第12A和12B圖所示,接著藉由CVD在該基材110 上沈積氮化矽閘極絕緣層 1 40、半導體層1 5 0、和中介層 160,其令該一氮化矽閘極絕緣層140具有1 5 00-5000埃 之厚度,一半導體層150具有500-2000埃厚度之未摻雜 18 1282120 非晶矽,而一中介層160具有3 00-600埃厚度之摻雜非晶 矽。噴濺一具有1 500-3000埃厚度之傳導層17〇,並使一 具有1-2微米(micron)之光阻膜21〇塗覆於其上。 接著,將該光阻膜210經由光罩暴露於光線中,並建 立形成光阻圖案212和214,其中如第13B和13C•圖所示, 該光阻圖案212和2丨4具有複數之第一部份和複數之第二 部分。每一光阻圖案212和214之第一部份214位於該TFT 之c孔道區域,其中該C孔道區域位於源極電極i73和 該汲極電極1 75之間。每一第二部分2丨2位於該A數據 區域(data area A)中,其中該A數據區域乃位於數據金屬 線丨7丨、177、173、175和179形成之處。移除所有該b 剩餘區域(remaining area B )之光阻膜之部分,並使該 第一部份214較該第二部分212薄。於此處,該c孔道 區域上之第一部份214,和該數據區域A上之第二部分 212,依該接下來之钱刻步驟(將於稍後說明)之處理情 況而調整,且該第一部份214之厚度最好與該第二部分212 之一半相同或更薄,例如該第一部份214之厚度可為4〇〇〇 埃或更薄。 藉由幾種技術獲取該光阻圖案212和214「伏a座 说位置而 定」(posistion-dependent)之厚度。於該光罩上提供一縱 向圖案、一晶格圖案或一半透明膜,以調整該c區域之 光透射比(transmittance)。 在使用縱向圖案(slit pattern)時,最好該縱向狹縫 (slits)和狹縫間之溝槽(gap )小餘該相片所使用之曝光 19 1282120 則可能使用 光罩上之、系6 二 < 透射 器(exposer )之解析度。若使用半透明膜 具有不同透射比或不同厚度之薄膜以調整該 比。 雷一无阻膜經由諸 外份直 叫4 接暴露該光線下之聚合物幾乎全部分解,而部分纟里_ ’ 向圖案或辦透明膜暴露於該光線下之聚合物則因 ' ° 、口光線之戶3 射量較少而未完全分解。光罩上該藉由光障 、(11 gh t- blocking film )阻隔之光阻膜部分之聚合物 ° 呔于不被分 解。在建立光阻膜後,該未被分解之内含聚合
J <部分P 被移除。此時,該曝光較少部分之厚度較未曝光部分 既然過長時間之曝光會造成所有分子之分解,目此::。 整曝光時間。 須§周 可藉由回流(reflow) 2 1 4 。亦即,該光阻膜由一 般具有不透明與透明部分之 立該光阻膜,並將該光阻膜 成該薄區域。 獲取該光阻圖案之第一部份 可回流材料所製成,並經由一 光罩暴露於光線之下。接著建 回流至該無光阻區域,從而形 接著,敍刻該光阻膜214和該下層(其中該下層至少 包含:該傳導層丨70、該中介層16〇、和該半導體層15〇), 如此該數據金屬線和該下層將留在八數據區域(dataare; A),僅該半導體層留在該區域,且所有該三層17〇、 1 6 〇和1 5 0皆被移除以暴露該· ·
次 ΰ 剩餘區(remaining area B 域之閘極絕緣層1 4 0。
首先,如第14A和14B
圖所示,移除其他B區域上 20 128212ο 傳導層170之暴露部分,以暴露該中介層ι6〇之下 於本步驟中,同時選用乾蝕刻(dry etch)和濕蝕 好在易於餘刻該傳導層17〇而難以蝕刻該光阻圖 2 1 4的情況下執行。然而,既然難以判定上述乾 /兄’且該乾姓刻可能在同時蝕刻該光阻圖案2 1 2 及該傳導層170的情況下執行,因此,該用於乾 部份2 1 4最好較用於濕蝕刻者厚,以避免移除該 214,而暴露了該傳導層17〇之下層部分。 因此,如第1 4 A和第14 B圖所示,僅留下1 區域和A數據區域上之傳導層丨7〇之部分(亦 極/汲極(S/D)導體178和該儲存電容導體17 除該剩餘之B剩餘區域上之傳導層17〇之部分 該中介層160之下層部分。此處,該S/d導體 上具有與該數據金屬線171、177、173、175和 之平面形狀’但該未斷線仍彼此相連接之源極電 該沒極電極丨75除外。在使用乾蝕刻時,該光阻 和214之厚度降低至一範圍内。 接者’如第15A和第15B圖所示,該中介; 暴露部分和該B區域上之半導體層15〇之下層 同該光阻圖案212和214之第一部份214般,藉 而移除。該蝕刻乃在光阻圖案212和214、該中 和該半導體層1 5 0易於蝕刻,而該閘極絕緣層難 情況下執行。(必須注意的是,該中介層和該半 之蝕刻選擇度(selectivity)近乎於零。)特別是 層部分。 刻,且最 案2 12和 蝕刻之情 和2 1 4以 蝕刻第一 第一部份 家C孔道 即,該源 7 ),而移 ,以暴露 177大體 179相同 極1 7 3和 圖案212 罾1 6 0之 部分,如 由乾蝕刻 介層1 6 0 以姓刻的 導體層間 ,該光阻
21 1282120 圖案212和214與該半導體層150之飯判裘 /平〔etching ratio )最好近乎相同。例如,藉由使用SF6和HCi〒人 氣體或SF6和〇2混合氣體,該光阻圖幸219 ° 上么不口 214與該 半導體層150之#刻厚度可能近乎相同。當該光阻圖案212 和214與該半導體圖案150之蝕刻率相同時, J叮 碌第一部份 214之初始厚度將與該半導體層150厚度和該中介層16〇 厚度之總和相同或低於該二者之總和。
接著,如第15A圖和第15B圖所示,移除該c孔曾 區域之第一部份214已暴露該S/D導體178之下芦部八 並移除該中介層160之部分和該β剩餘區域 心千導體 層1 5 0,以暴露該閘極絕緣層1 4 0之下層部分。 4 此呀,亦 蝕刻該Α數據區域之第二部分212而使之變薄。此外, 在此步驟中,完成該半導體圖案152和157。該灸老 〇 168和167分別與S/D導體178下之s/d導體接觸和該儲 存電容導體177下之儲存電容導體接觸相連。 接著,藉由灰化(ashing)移除該C孔道區域上s/d 導體1 7 8表面殘留之光阻殘餘物。
接著’如第1 6 A與1 6 B圖所示’藉由姓刻移除該。 孔道區域上之該S/D導體178之部分和該s/d導體接觸168 下之部分。此處,可能藉由僅使用乾蝕刻而同時敍刻S/D 該導體178和該S/D導體接觸178。亦可選擇性地藉由濕 钱刻ϋ刻該S / D導體1 7 8 ’而藉由乾姓刻餘刻該§ / d導體 接觸168。於先前之情況下,最好在該s/D導體178和該 S/D導體接觸168間之|虫刻選擇率(selectivity)高的情況 22 1282120
下執行蝕刻。此乃因低蝕刻選擇率難以判定蝕刻之終結 點,從而造成難以調節該留於C孔道部分之半導體圖案152 部分之厚度。於後來之情況中’選擇性運用濕钱刻和乾蝕 刻,而在該乾蝕刻幾乎不蝕刻該S/D導體接觸168之同 時,濕蝕刻蝕刻該S/D導體178側壁,而形成一階梯式 側壁。用於蝕刻該S/D導體接觸16 8之蝕刻氣體之實施 例有CF4和HCL之混合氣體和CF4和02之混合氣體。使 用該CF4和〇2之混合氣體可獲取該半導體圖案152和157 之蝕刻部分一致之厚度。有鑑於此,如第 1 6 B 圖所示, 蝕刻該半導體圖案152和157之暴露部分,以取得降低之 厚度,並蝕刻該光阻圖案2 1 2和2 1 4之第二部分2 1 2,以 取得降低之厚度。在未蝕刻閘極絕緣層1 4 0,且最好該光 阻圖案212和214厚至足以防止該第二部分212被移除而 暴露該數據金屬線171、173、175、177和179下層部分 之情況下,執行該餘刻。 據此’該源極電極1 7 3和該汲極電極1 7 5相互分離, 並同時完成該數據金屬線m、I?3、I?5、和I79和鲁 其下之該導體接觸圖案163、165和167。 最後’移除留於該A數據區域之該光阻圖案212和214 之第二部分212。在移除該c孔道區域上之S/D導體丨78 之部分後,與移除該S/D導體接觸168之下層區域前, , 移除該第二部分2 1 2。 如上所述/愚蝕刻和乾蝕刻可能交互執行,但亦可僅 使用乾餘刻。該後者相對簡單,但相對於前者較不易找出 23 1282120 適當之餘刻狀態。相反的,在前者之情況較易找到適當之 蝕刻狀態,但相對於後者該前者較為複雜。
在形成該數據金屬線171、173、175、177和179之 後,藉由沈積無機絕緣材料或氮化碎而形成一鈍化層 180。如第17A至17C圖所示,使用光罩蝕刻該鈍化層180 與該閘極絕緣層140,以形成複數之接觸孔185、182、189 和187,其中該些接觸孔185、182、189和187暴露該汲 極電極 1 7 5、該閘極台1 2 5、該數據台1 7 9、和該儲存電 容導體177。 接著,沈積該IZO以形成該透明膜1 91、該輔助閘極 台92、和該輔助數據台97,其中該IZO之厚度在500-1000 埃,最好是900埃。該透明膜191連至該汲極電極175和 該儲存電容導體177。該輔助閘極台92和該輔助數據台97 分別連至該閘極台1 2 5和該數據台1 7 9。 最後,如第 8 -1 0圖所示,沈積並使用光罩光蝕刻該 反射銀或銀合金以形成複數並在該透明膜 191上具有 T 透明區域之反射層 190,其中該反射銀或銀合金之厚度在 φ 1000-4000埃,最好是在 1500埃。此時,如同第一具體 實施例,最好藉由濕蝕刻圖案化該反射層 1 9 0,且該蝕刻 劑最好至少包含:硝酸鐵在1 - 5 %之範圍、該硝酸在1 - 5 % 之範圍、該醋酸在5-20%的範圍、該六亞甲基四胺在0.05-1 之範圍,且其餘為去離子水。既然根據本發明之具體實施 例之蝕刻劑並未侵蝕該透明膜1 9 1之ΙΖΟ,則對該反射層 192之圖案化將不會傷害該IZO膜191。必須使該IZO膜 24 1282120 191之厚度維持在等於或大於700埃,並同時確保統一表 面粗輪度低於預定之程度。在本發明之具體實施例中,在 30埃之範圍内精密蝕刻該IZ〇膜191,可確保該IZ〇膜191 維持在800-900埃之厚度,而粗糙度亦在埃之範圍内。 參照一具體實施例(experiment )而詳細說明。 既然該數據金屬線1 7 1、1 7 3、1 7 5、1 7 7和1 7 9、該 下層導體接觸圖案163、165和167與該下層半導體圖案 1 5 2和1 5 7 ’如同該分離之源極電極1 7 3與沒極電極1 7 5 身又’乃使用單一光罩而形成,則本發明之第二具體實施例 如同第一句體實施例提供之優勢般,提供了 一簡單之製造 方法。 具體實施例 沈積並藉由一蝕刻劑蝕刻一具有9〇〇〇埃厚度之IZ〇, 其中該餘刻劑乃用於圖案化一最好由銀或銀合金所製成之 傳導層,且該蝕刻劑最好至少包含:硝酸鐵、硝酸、醋酸、 六亞甲基四胺和去離子水。在蝕刻前、蝕刻開始後3 〇分 鐘、以及餘刻開始後45分鐘拍攝該IZO膜之表面。 第19A至19C圖為原子力顯微術(atomic force micnroseopy ; AFM )所製之相片,該些相片顯示,使用根 據本發明之蝕刻劑’蝕刻IZ0前及後之該IZ0膜之暴露 表面。該顯示於第19A至19C圖之相片乃放大自40x40 //m2之面積。第19A圖顯示沈積IZO膜後之膜表面,第 19B圖顯示開始蝕刻3 0分鐘後之膜表面,而第1 9C圖顯 25

Claims (1)

1282120 拾、申請專利範圍: 1 · 一種用於金屬線之蝕刻劑,該蝕刻劑至少包含: 硝酸鐵(ferric nitrate)、硝酸(nitric acid)、醋 酸 (acetic acid )、 六 亞 曱 基 四 胺 (hexamethylenetetramine)、和去離子水(deionized water ) 〇 2 · 如申請專利範圍第1項所述之蝕刻劑,其中該硝酸鐵 量介於1 - 5 %之範圍,該硝酸量介於1 - 5 %之範圍,該 醋酸量介於5-20%的範圍,該六亞曱基四胺量介於 0.05-1%的範圍,且其餘量為該去離子水。 3 · —種製造金屬線(wire)之方法,該方法至少包含: 沈積一内含銀(Ag)或銀合金之傳導層;和 以一内含硝酸鐵、硝酸、醋酸、六亞甲基四胺和 去離子水之#刻劑來圖案化(pattern)該傳導層。 4 · 如申請專利範圍第3項所述之方法,其中該蝕刻劑至 少包含介於1-5 %範圍之硝酸鐵、介於1_5%之範圍之 硝酸、介於5 - 2 0 %的範圍之醋酸、介於〇 〇 5 ] %的範 圍之六亞甲基四胺,且其餘量為該去離子水。 5 · 如申請專利範圍第3項所述之方法,其中之銀合金為 31 1282120 包含銀作為其基礎材料及至少一種選自下列金屬之傳 導材料的雙合金(binary alloy )或三合金(tertiary alloy),其中該傳導材料係擇自鈀(Pd )、銅(Cu )、 鎂(Mg )、鋁(A1 )、鋰(Li )、鈽(Pu ) ' 錄(Np )、 鈽(Ce)、銪(Eu)、镨(Pr)、鈣(Ca)、銳(Nb)、 鈥(Nd)、和釤(Sm),且其用量範圍介於 0.01-20% 之原子百分比(a t 〇 m i c % )。
6. 一種製造薄膜電晶體陣列基板之方法,該方法至少包 含·· 於一絕緣基材上形成一閘極金屬線(g a t e w i r e ), 該閘極金屬線至少包含一閘極線(gate line )和一連 至該閘極線之閘極電極(gate e 1 ectro de ); 形成一閘絕緣層; 形成一半導體層; 形成一數據金屬線(data wire),其中該數據金屬 H 線至少包含一貫串該閘極線之數據線(data line),一 連至該數據線且鄰近於該閘極電極之源極電極 (source electrode),和一相對於該閘極電極而位於 該源極電極反側之沒極電極(d r a i n e 1 e c t r 〇 d e ); 沈積一内含銀或銀合金之傳導層;和 形成一反射層(reflective film ),該反射層係藉 由使用蝕刻劑將傳導層圖案化以電性連接至汲極的方 32 1282120 式而形成,其中該蝕刻劑至少包含硝酸鐵、硝酸、醋 酸、六亞甲基四胺和去離子水。 7. 如申請專利範圍第6項所述之方法,其中該蝕刻劑至 少包含介於1 - 5 %範圍之硝酸鐵,介於1 - 5 %之範圍之 硝酸,介於 5-20%的範圍之醋酸,介於 0.05-1 %的範 圍之六亞甲基四胺,且其餘量為去離子水。
8. 如申請專利範圍第6項所述之方法,其中上述之銀合 金為雙合金或三合金,且該合金至少包含銀為其基礎 材料及至少一種則自下列族群的傳導材料,包括鈀 (Pd)、銅(Cu)、鎂(Mg)、鋁(A1)、裡(Li)、鈽 (Pu )、錄(Np )、鈽(Ce )、銪(Eu )、镨(Pr )、鈣 (Ca)、親(Nb )、鈦(Nd)、和釤(Sm ),且其範圍 介於0.0 1-2 0%之原子百分比。
如申請專利範圍第6項所述之方法,其更包含:一介 於反射層與該數據金屬線間之純態層(passivation 1 a y e r ),該純態層至少包含一感光有機絕緣層 (photosensitive organic insulating layer) 〇 1 0.如申請專利範圍第6項所述之方法,其更包含:於該 反射層下形成一透明傳導膜(transparent conductive 33
TW092117335A 2002-06-25 2003-06-25 Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof TWI282120B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035752A KR100853216B1 (ko) 2002-06-25 2002-06-25 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW200403743A TW200403743A (en) 2004-03-01
TWI282120B true TWI282120B (en) 2007-06-01

Family

ID=29997380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092117335A TWI282120B (en) 2002-06-25 2003-06-25 Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof

Country Status (7)

Country Link
US (1) US7141180B2 (zh)
JP (1) JP4423194B2 (zh)
KR (1) KR100853216B1 (zh)
CN (1) CN1311056C (zh)
AU (1) AU2002329098A1 (zh)
TW (1) TWI282120B (zh)
WO (1) WO2004000972A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US6951619B2 (en) 2003-08-22 2005-10-04 Graham Bryant Apparatus for trapping floating and non-floating particulate matter
US7446037B2 (en) * 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070010868A (ko) * 2005-07-20 2007-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI303487B (en) * 2006-06-13 2008-11-21 Au Optronics Corp Method for manufactruring an array substate of a transflective liquid crystal display
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
TWI405871B (zh) * 2009-12-09 2013-08-21 Chemical Treatment of Magnesium - Li Alloy
KR101300035B1 (ko) 2010-05-05 2013-08-29 엘지디스플레이 주식회사 반사형 및 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US20120244050A1 (en) * 2011-03-25 2012-09-27 Dowa Electronics Materials Co., Ltd. Cleaning agent for silver-containing composition, method for removing silver-containing composition, and method for recovering silver
KR101941557B1 (ko) * 2011-05-12 2019-01-23 어플라이드 머티어리얼스, 인코포레이티드 배터리 활성 물질들 합성을 위한 전구체 포뮬레이션
KR20140063284A (ko) * 2012-11-16 2014-05-27 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101926199B1 (ko) * 2012-12-31 2018-12-06 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN103215592B (zh) * 2013-04-27 2015-07-08 苏州诺菲纳米科技有限公司 蚀刻膏、蚀刻膏的应用以及利用蚀刻膏蚀刻纳米银导电材料的方法
KR20150124540A (ko) 2014-04-28 2015-11-06 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102259145B1 (ko) * 2015-03-26 2021-06-01 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
KR102374749B1 (ko) * 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
CN105511706B (zh) * 2016-01-26 2018-11-02 苏州诺菲纳米科技有限公司 触控传感器的制备方法及其触控传感器
CN105441949A (zh) * 2016-01-26 2016-03-30 苏州诺菲纳米科技有限公司 纳米银蚀刻液、制备图案化的纳米银导电膜的方法及触控传感器
KR20190058758A (ko) 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR102554816B1 (ko) 2018-04-23 2023-07-12 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 제조 방법
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막 식각액 조성물 및 이를 이용한 금속 패턴 형성 방법
CN109116647B (zh) * 2018-09-17 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102661845B1 (ko) 2018-10-11 2024-04-30 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
US11091694B2 (en) 2018-11-14 2021-08-17 Samsung Display Co., Ltd. Etching composition, method for forming pattern and method for manufacturing a display device using the same
KR20210134177A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219484A (en) * 1991-04-25 1993-06-15 Applied Electroless Concepts Inc. Solder and tin stripper compositions
JPH07283204A (ja) * 1994-04-13 1995-10-27 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤および配線パターンの形成方法
JP3458036B2 (ja) * 1996-03-05 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
JP3809237B2 (ja) * 1996-12-06 2006-08-16 キヤノン株式会社 電解パターンエッチング方法
KR100502796B1 (ko) * 1998-03-12 2005-10-24 삼성전자주식회사 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
KR20010017383A (ko) * 1999-08-11 2001-03-05 윤종용 반사 투과 복합형 액정표시장치
US6280490B1 (en) * 1999-09-27 2001-08-28 Fujimi America Inc. Polishing composition and method for producing a memory hard disk
US6740589B2 (en) * 2000-11-30 2004-05-25 Showa Denko Kabushiki Kaisha Composition for polishing semiconductor wafer, semiconductor circuit wafer, and method for producing the same
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US6592742B2 (en) * 2001-07-13 2003-07-15 Applied Materials Inc. Electrochemically assisted chemical polish

Also Published As

Publication number Publication date
KR20040000801A (ko) 2004-01-07
JP4423194B2 (ja) 2010-03-03
US7141180B2 (en) 2006-11-28
CN1625590A (zh) 2005-06-08
US20040072444A1 (en) 2004-04-15
KR100853216B1 (ko) 2008-08-20
CN1311056C (zh) 2007-04-18
TW200403743A (en) 2004-03-01
AU2002329098A1 (en) 2004-01-06
JP2005530885A (ja) 2005-10-13
WO2004000972A1 (en) 2003-12-31

Similar Documents

Publication Publication Date Title
TWI282120B (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
US8614780B2 (en) Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US7593068B2 (en) Liquid crystal display device and method of fabricating the same
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
TW200810129A (en) Active matrix TFT array substrate and method of manufacturing the same
US7785941B2 (en) Method of fabricating thin film transistor
US7180562B2 (en) Liquid crystal display and fabricating method comprising a hydrophilic buffer layer having a thickness of 10Å to 50Å
TW200411284A (en) Method of fabricating liquid crystal display device
JP2002055362A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
TW200305287A (en) Manufacturing method of thin film transistor array panel for display device
US7785992B2 (en) Array substrate for flat display device and method for fabricating the same
TWI228630B (en) TFT array substrate, producing method thereof, and liquid crystal display device utilizing the substrate
TWI305682B (en) Bottom substrate for liquid crystal display device and the method of making the same
TW200841472A (en) Method for fabricating a pixel structure and the pixel structure
JP2001267420A (ja) 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法
US20100047946A1 (en) Thin film array panel and manufacturing method thereof
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
TWI339443B (en) A pixel and a storage capacitor of the pixel and a method of forming thereof
US7125756B2 (en) Method for fabricating liquid crystal display device
TWI273712B (en) A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20020089625A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent