KR20060084589A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060084589A
KR20060084589A KR1020050005305A KR20050005305A KR20060084589A KR 20060084589 A KR20060084589 A KR 20060084589A KR 1020050005305 A KR1020050005305 A KR 1020050005305A KR 20050005305 A KR20050005305 A KR 20050005305A KR 20060084589 A KR20060084589 A KR 20060084589A
Authority
KR
South Korea
Prior art keywords
film
thin film
array panel
transistor array
film transistor
Prior art date
Application number
KR1020050005305A
Other languages
English (en)
Inventor
조능호
김성욱
박용길
정배현
채동엽
최연수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050005305A priority Critical patent/KR20060084589A/ko
Priority to TW094146756A priority patent/TW200629566A/zh
Priority to CNB2006100010761A priority patent/CN100524702C/zh
Priority to CN2009100031013A priority patent/CN101471350B/zh
Priority to JP2006013138A priority patent/JP2006201793A/ja
Priority to US11/336,031 priority patent/US7833813B2/en
Publication of KR20060084589A publication Critical patent/KR20060084589A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/02—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor involving parts being adjustable, collapsible, attachable, detachable or convertible
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로서, 이 제조 방법은, 게이트선, 데이터선 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터 위에 절연막을 형성하는 단계, 절연막 위에 드레인 전극과 전기적으로 연결되는 제1 도전막을 형성하는 단계, 제1 도전막 위에 제2 도전막을 형성하는 단계, 제2 도전막 위에 제1 부분과 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계, 감광막을 마스크로 하여 제1 식각액으로 제2 도전막을 선택적으로 식각하는 단계, 그리고 감광막 및 식각된 제2 도전막을 마스크로 하여 제2 식각액으로 제1 도전막을 선택적으로 식각하는 단계를 포함한다. 본 발명에 의하면 4매 마스크를 이용하여 박막 트랜지스터 표시판을 제조할 수 있다.
박막 트랜지스터 표시판, 마스크, 식각, ITO, 비정질, 에치백

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 3, 도 7 및 도 9는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 각 단계에서의 배치도이다.
도 4, 도 8 및 도 10은 각각 도 3, 도 7 및 도 9에 도시한 박막 트랜지스터 표시판을 IV-IV' 선, VIII-VIII' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6은 도 4 다음 단계에서의 도면으로서 순서에 따라 나열한 것이다.
도 11 및 도 12는 도 10 다음 단계에서의 도면으로서 순서에 따라 나열한 것이다.
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 14는 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이다.
도 15 내지 도 17은 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 각 단계에서의 단면도로서 도 8 다음 단계를 순서에 따라 나열한 것이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로서, 특히 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치는 광원에 따라서 액정 셀의 배면에 위치한 조명부를 이용하여 화상을 표시하는 투과형 액정 표시 장치, 자연 외부광을 이용하여 화상을 표시하는 반사형 액정 표시 장치, 그리고 투과형 액정 표시 장치와 반사형 액정 표시 장치의 구조를 결합시킨 것으로, 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 조명부를 이용하여 화상을 표시하는 투과 모드로 작동하고 실외의 고조도 환경에서는 외부광을 반사시켜 화상을 표시하는 반사 모드로 작동하는 반사-투과형 또는 반투과형 액정 표시 장치로 구분된다.
반투과형 액정 표시 장치의 경우 7매 마스크를 사용하여 박막 트랜지스터 표 시판을 제조하는데, 게이트 배선, 반도체층, 데이터 배선, 유기 절연막의 요철 패턴 및 접촉 구멍, 보호막의 접촉 구멍, 투명 전극, 반사 전극 형성 공정 순으로 박막 트랜지스터 표시판을 제조한다. 따라서 투과형 4매 또는 5매 마스크 공정에 비하여 마스크 수효가 늘어나 비용 및 공정 시간이 늘어난다.
따라서 본 발명이 이루고자 하는 기술적 과제는 마스크 수효 및 공정 수효를 줄인 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 게이트선, 데이터선 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 절연막을 형성하는 단계, 상기 절연막 위에 상기 드레인 전극과 전기적으로 연결되는 제1 도전막을 형성하는 단계, 상기 제1 도전막 위에 제2 도전막을 형성하는 단계, 상기 제2 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계, 상기 감광막을 마스크로 하여 제1 식각액으로 상기 제2 도전막을 선택적으로 식각하는 단계, 그리고 상기 감광막 및 상기 식각된 제2 도전막을 마스크로 하여 제2 식각액으로 상기 제1 도전막을 선택적으로 식각하는 단계를 포함한다.
상기 제1 도전막을 선택적으로 식각하는 단계 이후에 상기 감광막을 상기 감광막의 제2 부분이 제거될 때까지 에치백하여 상기 제2 도전막을 노출시키는 단계, 그리고 상기 에치백에 의하여 잔존한 상기 감광막의 제1 부분을 마스크로 하여 상 기 제1 식각액으로 상기 노출된 제1 도전막을 선택적으로 식각하는 단계를 더 포함할 수 있다.
상기 제1 도전막은 ITO를 포함할 수 있다.
상기 ITO는 비정질 형태일 수 있다.
상기 제2 식각액은 황산을 포함할 수 있다.
상기 제2 식각액은 염산 및 계면 활성제를 포함할 수 있다.
상기 제2 식각액은 옥살산 및 계면 활성제를 포함할 수 있다.
상기 제2 도전막은 알루미늄 또는 알루미늄 합금을 포함할 수 있다.
상기 제1 식각액은 인산, 질산 및 초산을 포함할 수 있다.
상기 제1 도전막 형성 단계는 25℃ 내지 150℃의 온도에서 수행할 수 있다.
상기 제1 도전막 형성 단계는 상기 ITO막을 수소 기체 및 수증기 중 적어도 하나에 노출시키는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 게이트선을 형성하는 단계, 상기 게이트선 위에 반도체, 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 드레인 전극 위에 보호막 및 유기 절연막을 형성하는 단계, 상기 유기 절연막 위에 비정질 형태의 ITO막 및 제1 도전막을 차례로 적층하는 단계, 상기 제1 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계, 상기 감광막을 마스크로 하여 제1 식각액으로 상기 제1 도전막을 선택적으로 식각하는 단계, 상기 감광막 및 상기 식각된 제1 도전막을 마스크로 하여 제2 식각액으로 상기 ITO막을 선택적으로 식각하는 단계, 상기 감광막을 상기 감광막의 제2 부분이 제거될 때까지 에치백하여 상기 제1 도전막을 노출시키는 단계, 그리고 상기 에치백에 의하여 잔존한 상기 감광막의 제1 부분을 마스크로 하여 상기 제1 식각액으로 상기 노출된 제1 도전막을 선택적으로 식각하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 데이터선, 상기 데이터선 위에 형성되어 있는 절연막, 상기 보호막 위에 형성되어 있으며, 제1 영역 및 상기 제1 영역에 둘러싸인 제2 영역을 가지는 투명 전극, 그리고 상기 제2 영역 위에 형성되어 있는 반사 전극을 포함하며, 상기 제1 영역 중 상기 반사 전극의 가장자리를 따라 형성된 제1 영역의 폭 중 적어도 2개의 폭은 실질적으로 동일하다.
상기 제1 영역은 상기 제2 영역에 둘러싸인 제3 영역을 포함할 수 있다.
상기 투명 전극은 상기 제3 영역에서 노출될 수 있다.
상기 투명 전극은 ITO로 이루어질 수 있다.
상기 ITO는 비정질 형태일 수 있다.
상기 반사 전극은 알루미늄 또는 알루미늄 합금을 포함할 수 있다.
상기 투명 전극과 상기 반사 전극 사이에 형성되어 있는 접촉 보조층을 더 포함할 수 있다.
상기 접촉 보조층은 몰리브덴, 몰리브덴 합금, 크롬, 티타늄, 탄탈륨 중 어느 하나를 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
우선 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 박막 트랜지스터 표시판(100)에는 투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고, 서로 분리되어 있으며 게이트 신호를 전달한다. 각 게이트선(121)은 게이트 전극(gate electrode)(124)을 이 루는 복수의 돌기를 가지며, 게이트선(121)의 한쪽 끝의 확장부(129)는 다른 층 또는 외부 장치와의 연결을 위하여 면적이 넓다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 유지 전극(133) 및 차광부(135)를 이루는 복수의 돌출부를 포함한다. 유지 전극선에는 박막 트랜지스터 표시판(100)에 대향하는 공통 전극 표시판(도시하지 않음)의 공통 전극에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가받는다. 차광부(135)는 박막 트랜지스터 표시판(100) 하부의 조명부(도시하지 않음)로부터의 광을 차단하는 역할을 한다.
게이트선(121)과 유지 전극선(131)은 알루미늄과 알루미늄 합금 등 알루미늄 계열의 금속, 은과 은 합금 등 은 계열의 금속, 구리와 구리 합금 등 구리 계열의 금속, 몰리브덴과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬, 티타늄, 탄탈륨 따위로 이루어지는 것이 바람직하다. 게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 막, 즉 하부막(도시하지 않음)과 그 위의 상부막(도시하지 않음)을 포함할 수 있다. 상부막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 등으로 이루어진다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.
게이트선(121) 및 유지 전극선(131)은 단일막 구조를 가지거나 세 층 이상을 포함할 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며, 그 경사각은 약 20-80° 범위이다.
게이트선(121) 및 유지 전극선(131) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(projection)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171) 및 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 한쪽 끝의 확장부(179)를 포함한다. 차광부(135)는 데이터선(171)과 중첩되어 있다.
각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이루며, 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 따위의 하부막(도시하지 않음)과 그 위에 위치한 알루미늄 계열 금속인 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다.
데이터선(171)과 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
선형 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나 소스 전극(173)과 드레인 전극(175) 사이에 가리지 않고 노출된 부분을 가지고 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분의 위에는 무기 물질인 질화 규소나 산화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있으며, 보호막(180) 상부에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질로 이루어진 유기 절연막(187)이 형성되어 있다. 이때, 유기 절연막(187)의 표면의 일부는 요철 패턴을 가지고, 유기 절연막(187) 위에 형성되는 반사 전극(194)에 요철 패턴을 유도하여 반사 전극(194)의 반사 효율을 극대화한다.
보호막(180) 및 유기 절연막(187)에는 데이터선(171)의 확장부(179)를 드러내는 접촉 구멍(contact hole)(182) 및 드레인 전극(175)을 드러내는 접촉 구멍(185)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 확장부(129)를 노출하는 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181, 182, 185)은 다각형 또는 원 모양 등 다양한 모양으로 만들어질 수 있으며, 측벽은 30-85°의 각도로 기울어져 있거나 계단형이다.
유기 절연막(187) 위에는 복수의 화소 전극(pixel electrode)(190)이 형성되어 있다.
화소 전극(190)은 투명 전극(192) 및 투명 전극(192) 상부에 형성되어 있는 반사 전극(194)을 포함한다. 투명 전극(192)은 투명한 도전 물질인 ITO로 이루어져 있으며, 반사 전극(194)은 불투명하며 반사도를 가지는 알루미늄 또는 알루미늄 합금, 은 또는 은 합금 등으로 이루어진다. 이때 ITO는 비정질(amorphous) 형태로 존재할 수도 있고, 다결정(polycrystalline) 형태로 존재할 수도 있다. 화소 전극(190)은 몰리브덴 또는 몰리브덴 합금, 크롬, 티타늄 또는 탄탈륨 등으로 이루어진 접촉 보조층(도시하지 않음)을 더 포함할 수 있다. 접촉 보조층은 투명 전극(192)과 반사 전극(194)의 접촉 특성을 확보하며, 투명 전극(192)이 반사 전극(194)을 산화시키지 못하도록 하는 역할을 한다.
하나의 화소는 크게 투과 영역(TA)과 반사 영역(RA)으로 구분되는데, 투과 영역(TA)은 반사 전극(194)이 제거되어 있는 영역이며, 반사 영역(RA)은 반사 전극(194)이 존재하는 영역이다. 도 1에 도시한 바와 같이, 반사 영역(RA)은 대략 직사각형으로 이루어져 있으며, 투과 영역(TA)은 좁은 폭(t)을 가지고 반사 전극(194)의 가장자리를 둘러싸고 있다. 이러한 투과 영역(TA)의 폭(t)은 3개의 가장자리에서 실질적으로 동일하다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전극과 함께 전기장을 생성함으로써 둘 사이의 액정층(도시하지 않음)의 액정 분자들을 재배열시킨다.
또한 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전 기는 드레인 전극(175) 및 화소 전극(190)과 유지 전극선(131)의 중첩에 의하여 만들어진다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)의 중첩 등으로 만들어질 수도 있다.
화소 전극(190)은 게이트선(121) 및 이웃하는 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용할 수도 있으며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다.
패드부의 유기 절연막(187) 위에는 접촉 구멍(181, 182)을 통하여 각각 게이트선(121)의 확장부(129) 및 데이터선(171)의 확장부(179)와 연결되어 있는 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 확장부(129, 179)와 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 이들은 투명 전극(192) 및/또는 반사 전극(194)과 동일한 층으로 형성된다.
그러면, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 12를 도 1 및 도 2와 함께 참고로 하여 상세히 설명한다.
도 3, 도 7 및 도 9는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 각 단계에서의 배치도이고, 도 4, 도 8 및 도 10은 각각 도 3, 도 7 및 도 9에 도시한 박막 트랜지스터 표시판을 IV-IV' 선, VIII-VIII' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다. 도 5 및 도 6은 도 4 다음 단계에서의 도면으로서 순서에 따라 나열한 것이고, 도 11 및 도 12는 도 10 다음 단계에서의 도면으로서 순서에 따라 나열한 것이다.
먼저, 도 3 및 도 4에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 알루미늄과 알루미늄 합금 등 알루미늄 계열의 금속, 은과 은 합금 등 은 계열의 금속, 구리와 구리 합금 등 구리 계열의 금속, 몰리브덴과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진 도전막을 형성한다.
이후 마스크를 이용한 사진 식각 공정으로 도전막을 식각하여 복수의 게이트 전극(124) 및 확장부(129)를 포함하는 복수의 게이트선(121)과 유지 전극(133) 및 차광부(135)를 포함하는 유지 전극선(131)을 형성한다.
이어, 도 5 및 도 6에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon)(150), 불순물 비정질 규소층(extrinsic amorphous silicon)(160)의 삼층막을 화학 기상 증착 등으로 연속하여 적층한다.
이어 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어진 도전막(170)을 스퍼터링 따위로 적층한 다음, 감광막을 도포하고 그 위에 광 마스크(도시하지 않음)를 정렬한다.
광 마스크는 투과 영역(C), 차광 영역(A) 및 반투과 영역(B)을 포함한다.
이러한 광 마스크를 통하여 감광막에 빛을 조사한 후 현상하면 도 5에 도시 한 바와 같이, 두께가 두꺼운 제1 부분(52)과 얇은 제2 부분(54)이 남는다.
이어 감광막(52, 54)을 마스크로 하여 도전막(170)을 습식 식각하여 도전체(174), 데이터선(171) 및 데이터선의 확장부(179)를 형성한다. 그러고 도전체(174), 데이터선(171) 및 데이터선의 확장부(179)와 동일한 패턴으로 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)을 식각하여 불순물 반도체(161, 164) 및 진성 반도체(151, 154)를 형성한다.
이어, 도 6에 도시한 것처럼 감광막(52, 54)을 에치백하여 제2 부분(54)을 제거하고 소스 전극(173)과 드레인 전극(175) 사이의 도전체(174) 부분을 노출시킨다.
다음으로, 도 7 및 도 8에 도시한 바와 같이, 노출된 도전체(174)를 습식 식각하여 소스 전극(173) 및 드레인 전극(175)을 완성한다.
이어, 불순물 반도체(164)를 건식 식각하여 선형 및 섬형 저항성 접촉 부재(163, 165)를 완성한다.
다음으로, 도 9 및 도 10에 도시한 바와 같이, 질화 규소 등으로 이루어진 보호막(180)을 화학 기상 증착(chemical vapor deposition, CVD)하고, 유기 물질로 이루어진 유기 절연막(187)을 그 위에 도포(coating)한다.
이어, 슬릿 마스크 등을 통하여 유기 절연막(187)을 노광, 현상함으로써, 반사 영역(RA)의 유기 절연막(187)의 표면에 요철 패턴을 형성하는 동시에, 패드부 및 드레인 전극(175) 상부의 보호막(180)을 드러내는 복수의 접촉 구멍(181, 182, 185)을 형성한다.
이어 유기 절연막(187)을 마스크로 하여 접촉 구멍(182, 185) 하부의 보호막(180)을 제거하여 접촉 구멍(182, 185)을 완성하고, 접촉 구멍(181) 하부의 보호막(180) 및 게이트 절연막(140)을 제거하여 접촉 구멍(181)을 완성한다.
그러고, 도 11 및 도 12에 도시한 바와 같이, ITO막(196) 및 알루미늄 또는 알루미늄 합금, 은 또는 은 합금 등으로 이루어진 도전막(198)을 스퍼터링 따위로 연속하여 적층한다. 이때, ITO막(196)은 약 25℃ 내지 150℃의 온도에서 수소 기체(H2) 또는 수증기(H2O)를 공급하면서 증착하여 비정질 형태로 형성한다.
다음, 도전막(198) 위에 감광막을 도포하고 그 위에 광 마스크(도시하지 않음)를 정렬한다.
광 마스크는 투과 영역(C), 차광 영역(A) 및 반투과 영역(B)을 포함한다.
이러한 광 마스크를 통하여 감광막에 빛을 조사한 후 현상하면 도 11에 도시한 바와 같이, 투과 영역(C)에는 감광막이 제거되고, 차광 영역(A)에는 두께가 두꺼운 제3 부분(56)이 남고, 반투과 영역(B)에는 두께가 얇은 제4 부분(58)이 남는다.
이어 감광막(56, 58)을 마스크로 하여 도전막(198)을 습식 식각한다. 이 경우 식각액으로는 인산(H2PO3), 질산(HNO3), 초산(CH3COOH) 및 탈염수가 적정 비율로 포함되어 있는 식각액을 이용하며, 바람직하게는 인산 63∼70％, 질산 4∼8％, 초산 12∼19％ 및 잔량의 탈염수를 포함하는 알루미늄 식각액을 이용한다. 알루미늄 식각액은 도전막(198)을 식각하나 비정질 형태의 ITO막(196)은 식각하지 않으므로 ITO막(196)에 손상을 주지 않고 도전막(198)을 식각할 수 있다.
그러고 감광막(56, 58) 및 식각된 도전막(197)을 마스크로 하여 ITO막(196)을 습식 식각한다. 이 경우 식각액으로는 IZO를 식각할 수 있는 IZO 식각액을 이용하며, IZO 식각액으로는 황산(H2SO4)을 포함하는 식각액, 바람직하게는 황산 2∼15％, 황산 칼륨(KHSO4) 1∼15％ 및 잔량의 탈염수를 포함하는 식각액, 또는 염산(HCl) 및 계면 활성제를 포함하는 식각액, 바람직하게는 염산 3∼25％, 질산 1∼10％, 계면 활성제 및 잔량의 탈염수를 포함하는 식각액, 또는 옥살산(C2H2O4) 및 계면 활성제를 포함하는 식각액, 바람직하게는 옥살산 5∼15％, 계면 활성제 및 잔량의 탈염수를 포함하는 식각액 등을 사용할 수 있다. 비정질 형태의 ITO는 다결정 형태의 ITO와는 달리 IZO 식각액에 의하여 식각되는 특성이 있다. 또한 IZO 식각액은 도전막(197)은 식각하지 않으므로 도전막(197)에 손상을 주지 않고 비정질 형태의 ITO막(196)을 식각할 수 있다.
이에 따라 각 화소 단위로 화소 전극(192, 197)이 분리되며, 각 패드부 단위로 접촉 보조 부재(81, 197)가 분리된다.
이어 감광막 중 제4 부분(58)이 제거될 때까지 감광막을 에치백하여 투과 영역(TA)의 도전막(197) 및 패드부의 도전막(197)을 노출시킨다. 이때 감광막 중 제3 부분(56)은 제거되지 않고 남아있으며, 제4 부분(58)의 두께만큼 두께가 낮아진다. 이와 같이 두께가 서로 다른 감광막(56, 58)을 형성하여 에치백함으로써 별도의 마스크 없이 제4 부분(58)만 선택적으로 제거할 수 있다.
다음으로 노출된 도전막(197)을 습식 식각하여 투명 전극(192) 및 접촉 보조 부재(81)를 드러내 투과 영역(TA) 및 패드부를 각각 완성한다. 식각액으로는 알루미늄 식각액을 이용한다. 이때 감광막 중 제3 부분(56)의 측면에서 도전막(197)의 가장자리 부분이 노출되어 있으므로 알루미늄 식각액에 의하여 이 부분도 함께 식각된다. 식각되는 폭(t)은 노출되어 있는 3개의 가장자리 부분에서 실질적으로 동일하며, 도전막(197)의 두께와도 실질적으로 동일하다.
이후 남아있는 감광막을 제거하여 반사 영역(RA)의 반사 전극(194)을 드러낸다.
이와 같이 비정질 형태의 ITO막(196)과 도전막(198)을 선택적으로 식각할 수 있는 식각액을 이용함으로써 하나의 마스크를 이용하여 투명 전극(192) 및 반사 전극(194)을 형성할 수 있으며, 이에 따라 기존의 2개의 마스크를 이용한 공정에 비하여 공정 수효를 줄일 수 있어서 생산 비용 및 생산 시간을 줄일 수 있다. 또한 투명 전극(192)과 반사 전극(194)을 연속 증착함으로써 반사 전극(194)의 들뜸(lifting) 현상도 방지할 수 있다.
그러면 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 13 및 도 14를 참고로 하여 상세하게 설명한다.
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 14는 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이다.
도 13 및 도 14에 도시한 바와 같이, 본 실시예에 따른 박막 트랜지스터 표 시판의 층상 구조는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 층상 구조와 대체적으로 동일하다.
즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 반도체(151), 저항성 접촉 부재(161, 165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180) 및 유기 절연막(187)이 차례로 형성되어 있다.
보호막(180), 유기 절연막(187) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있으며, 유기 절연막(187) 위에는 투명 전극(192) 및 반사 전극(194)을 포함하는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예의 박막 트랜지스터 표시판의 반사 영역(RA)은 투명 전극(192)의 일부를 둘러싸는 모양으로 형성되어 있다. 즉, 반사 전극(194)은 내부에 개구부(195)를 가지고 있어서 개구부(195)를 통하여 투명 전극(192)을 노출시킨다. 그리고 투과 영역(TA)은 좁은 폭(t)을 가지고 반사 전극(194)의 바깥쪽 가장자리를 둘러싸고 있으며, 이러한 투과 영역(TA)의 폭(t)은 4개의 가장자리에서 실질적으로 동일하다. 여기서 투과 영역(TA)은 반사 전극(194)이 제거되어 있는 영역이고, 반사 영역(RA)은 반사 전극이 존재하는 영역이다.
그러면, 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 15 내지 도 17을 도 3 내지 도 8, 도 13 및 도 14와 함께 참고로 하여 상세히 설명한다.
도 15 내지 도 17은 도 13 및 도 14에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 각 단계에서의 단면도로서 도 8 다음 단계를 순서에 따라 나열한 것이다.
본 실시예의 박막 트랜지스터 표시판의 제조 단계는 도 3 내지 도 8에 도시한 단계와 동일하다.
즉, 절연 기판(110) 위에 스퍼터링 등의 방법으로 도전막을 형성하고, 마스크를 이용한 사진 식각 공정으로 도전막을 식각하여 게이트선(121) 및 유지 전극선(131)을 형성한다. 그러고 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층을 연속하여 적층한 후, 도전막(170)을 적층한다. 그 후 감광막 및 광 마스크를 이용하여 데이터선(171), 드레인 전극(175), 저항성 접촉 부재(163, 165)를 형성한다.
이어 보호막(180)을 증착하고, 그 위에 유기 절연막(187)을 도포한다. 그러고, 도 15에 도시한 바와 같이, 슬릿 마스크 등을 통하여 유기 절연막(187)을 노광, 현상함으로써, 반사 영역(RA)의 유기 절연막(187)의 표면에 요철 패턴을 형성하고, 접촉 구멍(181, 182, 185)을 형성한다.
이후, 도 16에 도시한 바와 같이, 비정질 형태의 ITO막(196) 및 도전막(198)을 스퍼터링 따위로 연속하여 적층하고, 도전막(198) 위에 감광막을 도포하고 그 위에 투과 영역(C), 차광 영역(A) 및 반투과 영역(B)을 포함하는 광 마스크(도시하지 않음)를 정렬한다. 이러한 광 마스크를 통하여 감광막에 빛을 조사한 후 현상하면 도 16에 도시한 바와 같이, 투과 영역(C)에는 감광막이 제거되고, 차광 영역(A)에는 두께가 두꺼운 제5 부분(56)이 남고, 반투과 영역(B)에는 두께가 얇은 제6 부분(58)이 남는다. 이와 같은 감광막의 패턴은 투과 영역(TA)과 반사 영역(RA)에 따라 달라진다.
이어 감광막(56, 58)을 마스크로 하여 도전막(198)을 알루미늄 식각액을 이용하여 식각한다. 그러고 감광막(56, 58) 및 식각된 도전막(197)을 마스크로 하여 ITO막(196)을 IZO 식각액을 이용하여 식각한다.
이어 감광막 중 제6 부분(58)이 제거될 때까지 감광막을 에치백하여 투과 영역(TA)의 도전막(197) 및 패드부의 도전막(197)을 노출시킨다. 다음으로 노출된 도전막(197)을 알루미늄 식각액을 이용하여 식각하여 투명 전극(192) 및 접촉 보조 부재(81)를 드러내 투과 영역(TA) 및 패드부를 각각 완성한다. 이때 감광막 중 제5 부분(56)의 측면에서 도전막(197)의 가장자리 부분이 노출되어 있으므로 알루미늄 식각액에 의하여 이 부분도 함께 식각된다. 식각되는 폭(t)은 노출되어 있는 4개의 가장자리 부분에서 실질적으로 동일하며, 도전막(197)의 두께와도 실질적으로 동일하다.
이후 남아있는 감광막을 제거하여 반사 영역(RA)의 반사 전극(194)을 드러낸다.
한편, 유기 절연막(187)의 요철 패턴이 반사 영역(RA)에만 형성되어 있는 것 으로 설명하였으나 투과 영역(TA)에도 형성될 수 있다. 또한 투과 영역(TA)과 반사 영역(RA)의 높이가 동일한 것으로 도시되어 있으나 투과 영역(TA)의 보호막(180) 및/또는 유기 절연막(187)이 제거되어 투과 영역(TA)의 높이가 낮을 수도 있다. 그리고, 접촉 보조 부재(81)는 투명 전극(192)과 동일한 층으로 형성되는 것으로 설명하였으나 반사 전극(194)과 함께 형성될 수도 있다.
이와 같이 본 발명에 의하면, 게이트 배선, 반도체 층 및 데이터 배선, 보호막 및 유기 절연막, 그리고 화소 전극 및 접촉 보조 부재를 각 1매의 마스크를 사용하여 형성함으로써 4매의 마스크로 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 제조할 수 있으며, 이에 따라 박막 트랜지스터 표시판의 제조 비용 및 시간을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (27)

  1. 게이트선, 데이터선 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 절연막을 형성하는 단계,
    상기 절연막 위에 상기 드레인 전극과 전기적으로 연결되는 제1 도전막을 형성하는 단계,
    상기 제1 도전막 위에 제2 도전막을 형성하는 단계,
    상기 제2 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계,
    상기 감광막을 마스크로 하여 제1 식각액으로 상기 제2 도전막을 선택적으로 식각하는 단계, 그리고
    상기 감광막 및 상기 식각된 제2 도전막을 마스크로 하여 제2 식각액으로 상기 제1 도전막을 선택적으로 식각하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 제1 도전막을 선택적으로 식각하는 단계 이후에 상기 감광막을 상기 감광막의 제2 부분이 제거될 때까지 에치백하여 상기 제2 도전막을 노출시키는 단계, 그리고
    상기 에치백에 의하여 잔존한 상기 감광막의 제1 부분을 마스크로 하여 상기 제1 식각액으로 상기 노출된 제1 도전막을 선택적으로 식각하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 제1 도전막은 ITO를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 ITO는 비정질 형태인 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 제2 식각액은 황산을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제4항에서,
    상기 제2 식각액은 염산 및 계면 활성제를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제4항에서,
    상기 제2 식각액은 옥살산 및 계면 활성제를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제3항에서,
    상기 제2 도전막은 알루미늄 또는 알루미늄 합금을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 제1 식각액은 인산, 질산 및 초산을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제1항에서,
    상기 제1 도전막 형성 단계는 25℃ 내지 150℃의 온도에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 제1 도전막 형성 단계는 상기 ITO막을 수소 기체 및 수증기 중 적어도 하나에 노출시키는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 게이트선을 형성하는 단계,
    상기 게이트선 위에 반도체, 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극 위에 보호막 및 유기 절연막을 형성하는 단 계,
    상기 유기 절연막 위에 비정질 형태의 ITO막 및 제1 도전막을 차례로 적층하는 단계,
    상기 제1 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계,
    상기 감광막을 마스크로 하여 제1 식각액으로 상기 제1 도전막을 선택적으로 식각하는 단계,
    상기 감광막 및 상기 식각된 제1 도전막을 마스크로 하여 제2 식각액으로 상기 ITO막을 선택적으로 식각하는 단계,
    상기 감광막을 상기 감광막의 제2 부분이 제거될 때까지 에치백하여 상기 제1 도전막을 노출시키는 단계, 그리고
    상기 에치백에 의하여 잔존한 상기 감광막의 제1 부분을 마스크로 하여 상기 제1 식각액으로 상기 노출된 제1 도전막을 선택적으로 식각하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 ITO막 적층 단계는 25℃ 내지 150℃의 온도에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 ITO막 적층 단계는 상기 ITO막을 수소 기체 및 수증기 중 적어도 하나에 노출시키는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제13항에서,
    상기 제2 식각액은 황산을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제13항에서,
    상기 제2 식각액은 염산 및 계면 활성제를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제13항에서,
    상기 제2 식각액은 옥살산 및 계면 활성제를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제13항에서,
    상기 제1 도전막은 알루미늄 또는 알루미늄 합금을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 제1 식각액은 인산, 질산 및 초산을 포함하는 박막 트랜지스터 표시판 의 제조 방법.
  20. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 데이터선,
    상기 데이터선 위에 형성되어 있는 절연막,
    상기 보호막 위에 형성되어 있으며, 제1 영역 및 상기 제1 영역에 둘러싸인 제2 영역을 가지는 투명 전극, 그리고
    상기 제2 영역 위에 형성되어 있는 반사 전극
    을 포함하며,
    상기 제1 영역 중 상기 반사 전극의 가장자리를 따라 형성된 제1 영역의 폭 중 적어도 2개의 폭은 실질적으로 동일한
    박막 트랜지스터 표시판.
  21. 제20항에서,
    상기 제1 영역은 상기 제2 영역에 둘러싸인 제3 영역을 포함하는 박막 트랜지스터 표시판.
  22. 제21항에서,
    상기 투명 전극은 상기 제3 영역에서 노출되어 있는 박막 트랜지스터 표시 판.
  23. 제20항에서,
    상기 투명 전극은 ITO로 이루어져 있는 박막 트랜지스터 표시판.
  24. 제23항에서,
    상기 ITO는 비정질 형태인 박막 트랜지스터 표시판.
  25. 제20항에서,
    상기 반사 전극은 알루미늄 또는 알루미늄 합금을 포함하는 박막 트랜지스터 표시판.
  26. 제20항에서,
    상기 투명 전극과 상기 반사 전극 사이에 형성되어 있는 접촉 보조층을 더 포함하는 박막 트랜지스터 표시판.
  27. 제26항에서,
    상기 접촉 보조층은 몰리브덴, 몰리브덴 합금, 크롬, 티타늄, 탄탈륨 중 어느 하나를 포함하는 박막 트랜지스터 표시판.
KR1020050005305A 2005-01-20 2005-01-20 박막 트랜지스터 표시판 및 그 제조 방법 KR20060084589A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050005305A KR20060084589A (ko) 2005-01-20 2005-01-20 박막 트랜지스터 표시판 및 그 제조 방법
TW094146756A TW200629566A (en) 2005-01-20 2005-12-27 Thin film transistor array panel and method of manufacturing the same
CNB2006100010761A CN100524702C (zh) 2005-01-20 2006-01-16 薄膜晶体管阵列面板及其制造方法
CN2009100031013A CN101471350B (zh) 2005-01-20 2006-01-16 薄膜晶体管阵列面板
JP2006013138A JP2006201793A (ja) 2005-01-20 2006-01-20 薄膜トランジスタ表示パネル及びその製造方法
US11/336,031 US7833813B2 (en) 2005-01-20 2006-01-20 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005305A KR20060084589A (ko) 2005-01-20 2005-01-20 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060084589A true KR20060084589A (ko) 2006-07-25

Family

ID=36684434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005305A KR20060084589A (ko) 2005-01-20 2005-01-20 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7833813B2 (ko)
JP (1) JP2006201793A (ko)
KR (1) KR20060084589A (ko)
CN (2) CN100524702C (ko)
TW (1) TW200629566A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110051563A (ko) * 2009-11-10 2011-05-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20080067406A (ko) 2007-01-16 2008-07-21 삼성전자주식회사 박막 트랜지스터 표시판
JP2010040894A (ja) * 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20130078801A1 (en) * 2011-09-22 2013-03-28 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Manufacture methods of double layer gate electrode and relevant thin film transistor
CN104538356B (zh) * 2015-01-07 2017-10-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
JP6726973B2 (ja) * 2016-02-01 2020-07-22 株式会社ジャパンディスプレイ 表示装置
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
JP2017058700A (ja) * 2016-12-15 2017-03-23 株式会社半導体エネルギー研究所 半導体装置及び液晶表示装置
CN107768241B (zh) * 2017-10-27 2020-03-10 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100309925B1 (ko) 1999-07-08 2001-11-01 윤종용 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100655273B1 (ko) 1999-07-06 2006-12-08 삼성전자주식회사 반사 투과 복합형 박막트랜지스터 액정표시장치의 화소전극 형성방법 및 이에 의해 이루어지는 박막트랜지스터 액정표시장치
KR100848099B1 (ko) 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100451659B1 (ko) 2000-11-01 2004-10-08 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100832262B1 (ko) 2001-12-18 2008-05-28 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP2003195329A (ja) 2001-12-27 2003-07-09 Sharp Corp 表示装置およびその製造方法
JP2003222854A (ja) 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
KR100984343B1 (ko) 2002-12-02 2010-09-30 삼성전자주식회사 색필터 표시판 및 이를 포함하는 반투과형 액정 표시 장치
JP3977099B2 (ja) 2002-02-25 2007-09-19 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
KR100844005B1 (ko) 2002-07-25 2008-07-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이기판 제조방법
JP2004240091A (ja) 2003-02-05 2004-08-26 Idemitsu Kosan Co Ltd 半透過半反射型電極基板の製造方法
TWI240906B (en) 2003-04-09 2005-10-01 Ind Tech Res Inst Driving method of transflective liquid-crystal display device
JP4749678B2 (ja) 2003-04-30 2011-08-17 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置及びこの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110051563A (ko) * 2009-11-10 2011-05-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
CN101471350B (zh) 2011-05-25
CN100524702C (zh) 2009-08-05
JP2006201793A (ja) 2006-08-03
US7833813B2 (en) 2010-11-16
CN1825571A (zh) 2006-08-30
CN101471350A (zh) 2009-07-01
US20060160260A1 (en) 2006-07-20
TW200629566A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
KR20060084589A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060100872A (ko) 반투과 액정 표시 장치 패널 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090249B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060000639A (ko) 박막 표시판의 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050002231A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060082916A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070004276A (ko) 어레이 기판의 제조방법
KR20060082640A (ko) 박막 트랜지스터 표시판의 제조 방법
JP4455827B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
KR20020010213A (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN115343878A (zh) 一种反射液晶显示面板及其制造方法
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050025781A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application