CN1295555C - 用于显示装置的电路阵列衬底以及制备该衬底的方法 - Google Patents
用于显示装置的电路阵列衬底以及制备该衬底的方法 Download PDFInfo
- Publication number
- CN1295555C CN1295555C CNB03143035XA CN03143035A CN1295555C CN 1295555 C CN1295555 C CN 1295555C CN B03143035X A CNB03143035X A CN B03143035XA CN 03143035 A CN03143035 A CN 03143035A CN 1295555 C CN1295555 C CN 1295555C
- Authority
- CN
- China
- Prior art keywords
- array substrate
- gate array
- shoulder
- film
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000011347 resin Substances 0.000 abstract description 65
- 229920005989 resin Polymers 0.000 abstract description 65
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 122
- 239000010410 layer Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 239000010409 thin film Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000005204 segregation Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000000565 sealant Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 210000000145 septum pellucidum Anatomy 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ORWQBKPSGDRPPA-UHFFFAOYSA-N 3-[2-[ethyl(methyl)amino]ethyl]-1h-indol-4-ol Chemical compound C1=CC(O)=C2C(CCN(C)CC)=CNC2=C1 ORWQBKPSGDRPPA-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000003891 oxalate salts Chemical class 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种电路阵列衬底10,包括像素和连接边缘部分80和90。连接边缘部分90配备透明的薄树脂薄膜5的边缘部分5a和肩部55,在上面设置带载体组件(TCP)的终端销101。终端销101在其接触部分103连接到连接区14。肩部55防止一个涂覆的光刻胶薄膜超过深度并且在形成金属反射像素电极的步骤中防止光刻胶薄膜的残留物留在边缘面5a的根部。这样,在该步骤的刻蚀处理以后没有金属薄膜的残留物存在,因此在连接区14和相邻的终端销101之间不会发生电气短路。
Description
技术领域
本发明涉及用于诸如液晶显示装置的显示装置的电路阵列衬底以及制造该电路阵列衬底的方法。
对相关申请的交互引用
本发明基于并要求对于先有申请于2002年6月13日的日本专利申请2002-173338的优先权的利益;该申请的全部内容通过引用被结合在本文中。
背景技术
近来,各种显示装置得到积极发展,以代替阴极射线管显示装置。因为和其他显示装置比较,液晶显示(LCD)装置重量轻,厚度薄以及功耗低,它们被广泛用于很多应用场合。有源矩阵型的液晶显示(AMLCD)装置尤其成为这样的LCD装置的主流产品,因为AMLCD装置的像素每一个都包括转换元件以将经激励的像素从未经激励的像素中电气分离,该经激励的像素保持施加与其上的视频信号。因为在相邻的像素之间不发生串话干扰(cross-talk),AMLCD装置能显示高质量的图象。下面举例对配备薄膜晶体管作为转换元件的透明型AMLCD进行解释。该AMLCD装置包括一个通过附接于其内表面的对准薄膜在电路阵列和背衬底之间支撑的液晶层。该电路阵列衬底包括一个用玻璃或石英制作的透明衬底,在衬底上成矩阵配置的信号和扫描线,隔离信号线和扫描线的一个隔离薄膜,以及用配备在矩阵的元素上的氧化铟锡(ITO)薄膜制成的透明的像素电极。晶体管的栅和漏极分别连接到扫描和信号线,而源极连接到像素电极。
背衬底包括一个形成在透明衬底上的ITO背电极和一个用于彩色图象显示的彩色滤波层。电路阵列衬底伸出一个用于连向LCD装置的密封区域外面的连接边缘部分的搁板状的部分。搁板状的部分配备连接区,外部驱动电路的输入终端连接到这些连接区。连接区由扫描和信号线的延伸部分组成。支撑在电路阵列和背衬底之间的液晶层由密封剂密封在衬底的框架边缘。
近来,为了合理安排像素电极的形成区域,像素电极被安排在一个厚隔离树脂薄膜上以将像素电极与信号或扫描线隔离,并且像素电极的周围和这些线重叠。隔离树脂薄膜的厚度大致为1到10μm,最好为2到4μm。另外,该隔离树脂薄膜为低介电常数的有机树脂,因此像素电极和与它们重叠的信号和扫描线通过该隔离树脂薄膜形成小的电容,它们之间的电短路极少有可能发生。
通常,在这样的显示装置中的电路阵列衬底需要一个裸露的部分,在该部分厚隔离树脂薄膜被去掉而露出在电路阵列衬底的连接边缘部分上设置的连接区。从信号和扫描线延伸的连接区连接到带载体组件(TCP)的输出终端。TCP的输出终端是为高清晰度显示器配备的类似销形的元件,容易装配,并且其钩或例如厚边缘部分和连接区相接合。然而,当AMLCD装配TCP时,TCP的相邻终端销之间的电气短路间或会发生。经过仔细分析电气短路的可能原因,本发明者发现,像素电极的导电层在连接区的外部留有条状的未刻蚀区。
发明内容
因此本发明的一个目的是提供一种能预防毗连的连接区之间的电气短路的显示装置的电路阵列衬底和制造该电路阵列衬底的方法。
根据本发明,用于显示装置的电路阵列衬底包括一个隔离衬底,一个形成在隔离衬底上的导线图形,连接到该导线图形上的连接区,厚于1μm的覆盖除了限定裸露部分的连接区以外的导线图形的厚隔离薄膜,和形成在厚隔离薄膜上的导电的像素电极,其中,厚隔离薄膜包括靠近限定裸露部分的连接区设置的边缘部和肩部。
用于显示装置的电路阵列衬底的特点在于,厚隔离薄膜的边缘部分配备在连接区的方向延伸到肩部的矩形突起,矩形突起的节距基本和连接区的节距相同。
制造用于显示装置的电路阵列衬底的方法包括的步骤为,在隔离衬底上形成导线图形和连接到该导线图形的连接区,除了在连接区上以外形成厚于1μm的厚隔离薄膜,该连接区的裸露部分由涂覆光刻胶,曝光和显影制得,形成邻近于该连接区的设置外部驱动电路的终端销的一侧上的肩部,以及在厚隔离薄膜上形成导电的像素电极,其中,形成厚隔离薄膜和肩部的步骤通过一个带有光阻止部分,完全曝光部分和中间曝光部分的光刻掩模,涂覆光刻胶、对光刻胶曝光、以及使曝光后的光刻胶显影,以形成对应于遮光部分、裸露部分和肩部的部分。
制造用于显示装置的电路阵列衬底的方法的特点在于,导电的像素电极包括金属反射像素电极,中间曝光部分被进一步用于形成相应于金属反射像素电极的不平坦形状。
制造用于显示装置的电路阵列衬底的方法的特点进一步在于,中间曝光部分包括用于不平坦形状的第一半透明部分和用于肩部的在透明度上不同于第一半透明部分的第二半透明部分,从而制作在深度上只有肩部一半或更小的不平坦形状。
制造用于显示装置的电路阵列衬底的方法的还有另外的特点在于,中间曝光部分包括用于不平坦形状的第一窗口和用于肩部的在直径上不同于第一窗口的第二窗口,从而制作在深度上只有肩部一半或更小的不平坦形状。
附图说明
在结合附图参考下文的详尽叙述以后,本发明以及本发明的许多附属优点将得到更完全更好的理解。其中:
图1是带有其像素的等效电路的一个LCD的透视图;
图2是根据本发明的一个实施例的电路阵列衬底的像素部分的剖面图;
图3是根据本发明的实施例的电路阵列衬底的连接边缘部分的剖面图;
图4是图3显示的电路阵列衬底的连接边缘部分外形的平面图;
图5A-5E是解释制造根据本发明的电路阵列衬底的方法的各个元件部分的示意性的片断剖面图;
图6A和6B是解释图5A-5E中显示的工艺步骤的各个元件部分的示意性剖面图;
图7A-7C是解释制造根据本发明的电路阵列衬底的方法的各个元件部分的示意性的剖面图;
图8A-8D是解释制造根据本发明的电路阵列衬底的方法的各个元件部分的示意性的片断剖面图;
图9是本发明的透明型显示装置的剖面图;
图10A-10E是用于和图5A-5E中显示的剖面图相比较的解释制造根据本发明的电路阵列衬底的方法的各个元件部分的示意性的剖面图。
具体实施方式
将在下文中参考附图进行解释用于根据本发明的一个实施例的LCD装置的电路阵列衬底。
图1示意性地显示带有其像素的等效电路的一个LCD装置的透视图。图2是电路阵列衬底的像素区域的剖面图。图3和图4分别是LCD装置的连接边缘部分的剖面图及其剖面外形的平面图。
LCD装置包括显示器单元30,驱动器电路单元40,TCP 100和面光源60。LCD装置被分解为像素部分80和连接边缘部分90。显示器单元30包括电路阵列衬底10,背衬底20,一个液晶层和用于固定电路阵列衬底10和背衬底20的密封剂。TCP 100将驱动器电路单元40电气连接到显示器单元30。面光源60照亮显示器单元30的像素部分80。
如图2所示,电路阵列衬底10包括用玻璃板等制成的透明隔离衬底18,形成在透明隔离衬底18上的扫描线,转换元件9,像素电极6和辅助电容Cs。扫描线设置成跨越信号线31,并且由栅隔离薄膜15和信号线31隔离。转换元件由薄膜晶体管制成,例如,设置在扫描线和信号线31的交叉点的附近。转换元件9的每一个都有分别连接到扫描线,信号线31和像素电极6的栅,漏和源电极11a,32和33。一种反向偏置型的薄膜晶体管被作为转换元件9的一个实例,但也可用诸如共平面型TFT晶体管的其他类型的薄膜晶体管。
薄膜晶体管9每一个都配置栅电极11a,栅隔离薄膜15,无定形硅(a-Si:H)层22,掺磷无定形硅(n+a-Si:H)层23,沟道保护薄膜21,漏电极31和源电极33。
转换元件9的栅电极11a用扫描线的延伸部分制成,薄膜晶体管9的漏电极32和信号线31集成在一起。转换元件9的源电极33通过穿过层间隔离薄膜4和厚树脂薄膜5的接触孔43和53电气连接到像素电极。
像素电极6设置在,以及大致覆盖,由扫描线和信号线31限定的矩阵的每一个元素(像素点)上。每一个像素电极6有一个用金属薄膜制成的反射像素电极73和一个用氧化铟锡(ITO)薄膜制成的透明像素电极63。透明像素电极63设置在由透明像素电极63的外边缘部分包围并电气连接到该外边缘部分的反射像素电极73的一个窗口上。透明的厚树脂薄膜5在其相应于反射像素电极73的表面设置有不平坦部分56。
较宽线部分13a和从源电极33延伸的辅助电容线和辅助电容电极35重叠以在用反射像素电极73覆盖的像素点的中心形成辅助电容Cs。信号线31设置成延伸到连接边缘部分90以及通过连接区14连接到TCP 100。
如图3和4中所示,连接区14设置在连接边缘部分90中透明的厚树脂薄膜5的裸露部分54。连接区14和扫描线同时形成并在裸露部分44暴露,在该部分层叠栅和层间隔离薄膜15和4。连接区14通过连接线14a,接触孔51,41,52和42以及覆盖它们的桥状金属薄膜71连接到信号线31的边缘部分31a。在连接线14a连接到桥状金属薄膜71的部分,穿过层间和栅隔离薄膜4和15的下接触孔41设置在穿过厚树脂薄膜5的上接触孔51的底部。在信号线31连接到桥状金属薄膜71的部分,穿过层间隔离薄膜4的下接触孔42设置在穿过厚树脂薄膜5的上接触孔52的底部。
厚树脂薄膜5在厚度上大于例如1μm并用低介电常数的绝缘树脂诸如有机丙烯酸光敏树脂制成。除了为暴露连接区14而设的裸露部分54以及上接触孔51,52和53之外,透明的厚树脂薄膜5完全覆盖了电路阵列衬底。如图3中所示,肩部55设置在连接区14的端部相邻于裸露部分54的厚树脂薄膜5的边缘面5a上。肩部55的一个平坦部分在宽度上最好为5μm到20μm,但被设定为例如10μm。简言之,肩部55的台阶形成在为TCP 100设置的裸露部分54的侧面上的厚树脂薄膜5的边缘面5a上。
图3的右边显示了TCP 100的装配和电路阵列衬底10。TCP的主衬底102被置于沿电路阵列衬底10的连接边缘部分90的厚树脂薄膜上。终端销101从TCP的主衬底102突出到电路阵列衬底10的内部。接触部分103在终端销101的边缘较厚,向下延伸并在其端部有一个接触表面。当TCP和电路阵列衬底10连接时,位于裸露部分44的接触部分103由终端销101的弹力压向连接区14。如图3中所示,终端销101在其主衬底102接触部分103之间的中间点接触厚树脂薄膜5的边缘面5a。
图4示意性地显示了电路阵列衬底10的连接边缘部分90的剖面的外形。延伸到电路阵列衬底10的像素部分80的厚树脂薄膜5的突出部分5b为矩形并有规律的设置成等节距5c。矩形突出部分5b的延伸尺寸和宽度互相相等并且它们的节距和连接区14以及终端销101的节距基本相同。在图4中显示的每一个突出部分5b被设置在相应于每一个连接区14的地方。突出部分5b在宽度上比连接区14稍宽。例如,每一个突出部分5b的宽度为180μm,长度为370μm以及节距为460μm。连接区的宽度为150μm。因为透明的厚树脂薄膜5内边缘形状形成为矩形的突出形,如下文叙述的那样,它就一定能防止相邻的终端销101发生电气短路。
在上述实施例中虽然终端销101形成在突出部分5b上,终端销101也可以设置在相邻的突出部分5b之间而获得和上述实施例基本相同的效果。
下文将参考附图解释制造电路阵列衬底的方法。图5A-5E示意性地显示了厚树脂薄膜5的肩部55的制造步骤,图6A和6B显示了肩部55和不平坦部分56的曝光处理。
(1)第一图形处理
通过应用溅射的方法在透明的隔离衬底18上形成一个230nm厚的钼-钨(MoW)薄膜。通过使用第一光刻掩模图形形成176根扫描线,栅电极11a和用于辅助电容线13的每一个较宽线部分13a,从扫描线每2.2英寸(56mm)长对角线的矩形延伸一个栅电极,每一个像素点一个较宽线部分。同时在连接边缘部分90形成连接区14及其连接线14a。
(2)第二图形处理
设置一个350nm厚的氧化硅和氮化硅薄膜(SiO/SiNx)以形成栅隔离薄膜15。相继形成一个用于薄膜晶体管的转换元件9的50nm厚的无定形硅(a-Si:H)层22和一个用于沟道保护薄膜21的200nm厚的氮化硅(SiNx)层而不使其暴露于空气。在上面涂覆光刻胶以后,通过应用在第一图形处理中作为光刻掩模而制造的扫描线等图形,根据应用到光刻胶薄膜上的后曝光技术,在每一个栅电极11a上形成沟道保护薄膜21。
(3)第三图形处理
为了获得好的欧姆接触,无定形硅(a-Si:H)层的暴露表面用氢氟酸处理。然后用和上述制作低电阻半导体薄膜23一样的化学气相淀积法淀积一个50nm厚的掺磷无定形硅(n+a-Si:H)。在这以后,通过使用溅射法形成25nm厚的底钼(Mo)层的三金属(Mo/Al/Mo)层,250nm厚的铝(Al)层和50nm厚的钼(Mo)层。
然后在光刻胶用第三掩模图形曝光和显影的处理以后,无定形硅(a-Si:H)层,掺磷无定形硅(n+a-Si:H)层和三金属(Mo/Al/Mo)层共同经历第三图形的处理。这样的图形处理制作每2.2英寸(56mm)长对角线的矩形区域的220×3的信号线31,从信号线31延伸的漏电极和源电极33。同时,形成用于辅助电容Cs的辅助电容电极35,和辅助电容线13的较宽线部分13a大致重叠。
(4)第四图形处理
上面形成的多层图形用由50nm厚的氮化硅(SiNx)制成的层间隔离薄膜4覆盖。然后层间和栅隔离薄膜4和15被穿孔以形成下接触孔41,42和43以及裸露部分44。
(5)第五图形处理
随后,一种由丙烯酸树脂制成的正光固化溶液被均匀涂覆以在干燥以后形成一个2μm厚的薄膜。然后电路阵列衬底10经历曝光,显影,紫外线照射,后道烘烤和清洗等处理。
紫外线照射减少了厚树脂薄膜5中的不反应成分以改进薄膜的透明度。如图5A,6A和6B所示,一次强曝光被用来形成连接区14的上接触孔51,52和53以及裸露部分54,但一次弱曝光被用来形成肩部55和不平坦部分56。
如图6A所示,为该曝光处理准备的光刻掩模97配备了透明部分97a和阻光部分97b以及网眼图形的半透明部分98和98a。换言之,为曝光处理使用了一种半气氛的图形处理方法。透明和阻光部分97a和97b分别相应于厚树脂薄膜被去除以形成上接触孔53和裸露部分54的部分。半透明部分98和98a分别相应于肩部55和不平坦部分56。半透明部分98在透明度上要大于98a,因此肩部55在深度上和不平坦部分56不同。简言之,如图6B所示,光刻掩模97的网眼图形部分的密度控制了该部分的透明度以及在厚树脂薄膜5中制作的不平坦部分56的深度。这样,半气氛图形处理光刻掩模97只需要一次定位该掩模的操作或相似操作。光刻掩模97的半透明部分98和98a能用色素,染料或金属网眼以外的其他材料制作。另外,肩部55的厚度最好设定成厚树脂薄膜厚度的一半以避免在下文将解释的刻蚀处理的残留。
设置在反射像素电极73中的不平坦部分56最好深0.5μm以为反射像素电极73提供光散射功能。对于不平坦部分56的这样的深度,为反射像素电极73散射入射光形成的最佳图形。
透明的厚树脂薄膜5使液晶层在装配进LCD装置时在厚度上基本均匀。因为像素电极和信号线等通过厚树脂薄膜5重叠,它也进行延伸像素电极的形成区域以及改进了LCD装置的光利用效率。
透明的厚树脂薄膜可以用负光敏材料代替上述的正光敏材料制作。在这样的情况下,经历不曝光处理的部分改变为经历强曝光处理的部分,但经历弱曝光处理的部分保持不变。
(6)第六图形处理
40nm ITO薄膜形成以后,光刻胶薄膜被全部涂覆在电路阵列衬底10上并进行曝光和显影处理。在这样的光刻胶图形下,用草酸盐水溶液作为刻蚀溶液进行图形处理过程以形成透明的像素电极63。
(7)第七图形处理(图5A-5D)
如图5B所示,应用溅射法在厚树脂薄膜5上形成由50nm厚钼薄膜和50nm厚铝薄膜构成的桥状双层导电金属薄膜71。然后一个正光刻胶薄膜8被涂覆在桥状双层导电薄膜71上,并且相继进行通过一个光刻掩模的曝光处理和显影以制作一个预先确定的光刻胶图形。
正光刻胶薄膜8的厚度不超过肩部55在厚树脂薄膜5的边缘面5a上形成的部分,因此,对其进行充分的曝光处理,即这样的曝光处理可很好地进行到边缘面5a的根部。这样,如图5C所示,在显影后没有光刻胶被留在边缘面5a的根部。
即使在刻蚀后错误的处理使正光刻胶薄膜8过于厚以及金属薄膜71部分留在边缘面5a的根部,相邻的终端销101将仍能防止电气短路。换言之,如图4所示,因为厚树脂薄膜5的突出部分5b在平面视图中是矩形或波浪形,剥落的金属不会留在相邻的终端销101上。
在这样的光刻胶图形下,用湿刻蚀进行双层金属(Mo/Al)薄膜的图形处理以形成金属薄膜71和反射像素电极73。在这种情况下,如图5D所示,如果用光刻胶图形进行湿刻蚀,几乎不留或没有光刻胶被留下,没有金属薄膜留在厚树脂薄膜5的边缘面5a的根部(该处层间隔离薄膜4和厚树脂薄膜5相遇)。
在每一个像素点上,反射像素电极73和透明像素电极63在其边缘部分重叠,使其与透明像素电极63电气连接。反射像素电极73覆盖了薄膜晶体管9和接触孔53和43以直接连接源电极33。反射像素电极73和信号线31通过厚树脂薄膜5重叠。用这样的方法,电路阵列衬底10就完成了。
相对于电路阵列衬底10设置的背衬底20由下述步骤制作:(1)形成一个光屏蔽图形(黑矩阵),(2)在每一个像素点形成红(R),蓝(B)和绿(G)色的滤波层,(3)形成柱状隔离和(4)形成由ITO薄膜制作的背电极。将密封剂应用到电路阵列衬底10和/或背衬底20的边缘以将两者结合成显示器单元。在这以后,进行切割以制作显示器单元,将液晶从进口注入每一个显示器单元,用密封剂密封进口,显示器板(LCD装置)就完成了。LCD装置的连接边缘,即电路阵列衬底10的连接边缘部分90被连接到TCP 100,如图5E所示。在这种情况下,沿厚树脂薄膜5的边缘面5a没有金属薄膜被留下。
如上所述,本发明被应用到用于显示装置的电路阵列衬底。该电路阵列衬底有一个像素部分和一个连接边缘部分,连接销将外部驱动电路连接到该连接边缘部分。像素部分包括转换元件,覆盖转换元件和形成在厚树脂薄膜上的像素电极的厚树脂薄膜。连接边缘部分也包括形成在电路阵列衬底上的厚树脂薄膜和一个厚树脂薄膜被去除的裸露部分。在连接边缘部分的厚树脂薄膜的边缘部分形成一个肩部,以防止外部连接销发生电气短路。
厚树脂薄膜的肩部每一个都配备矩形的突起部分,每一个突起部分或相邻的突起部分之间的隔离部分都被和外部连接销中的一个对齐以防止连接销发生电气短路。另外,共同应用一个光刻掩模和一个曝光源以在厚树脂薄膜中形成其深度和形状都互相不同的肩部和不平坦形状。
第五图形处理不限制于上述一种。例如,如图7A和7B所示,准备了两个光刻掩模并分别被用于强和弱曝光处理。这样的强和弱的曝光处理取决于由曝光强度和时间控制的有效的曝光光源所积聚的光量。
为强曝光处理准备的光刻掩模95包括透明部分95a和分别相应于裸露部分54和上接触孔53的部分95b。强曝光处理以后,厚树脂薄膜5从其上表面到层间隔离薄膜4发生熔化以在透明部分95a和95b的下面形成熔化部分5’,如图7A所示。
然后用光刻掩模96进行弱曝光处理,如图7B所示。光刻掩模96配备透明部分96a和分别相应于肩部55和不平坦部分56的部分96b。弱曝光处理以后,厚树脂薄膜5从其上表面到不同的深度发生熔化以在透明部分96a和96b的下面形成熔化部分5’,如图7B所示。
作为尺寸数据,例如,透明部分96a和96b都分别配备一个10μm宽的裂口和多个4μm的矩形突起。通过透明部分96a的10μm宽裂口的紫外光不会因光干涉而受到影响,但通过透明部分96b的4μm矩形穿孔的紫外光会因光的干涉而变弱。这样,厚树脂薄膜5的熔化深度在透明部分96a的10μm宽的裂口下面是1μm,但在透明部分96b的4μm矩形穿孔下只有0.5μm。在从厚树脂薄膜5去除熔化部分5’的显影处理进行以后,不平坦部分56和肩部55分别在从厚树脂薄膜5的上表面算起的深度上变为0.5μm和1μm,如图7C所示。
厚树脂薄膜的厚度即不经历曝光的部分的厚度为2μm,但肩部55的T1为1μm。如参考图4所述,作为一个具体实例,肩部55的平坦部分在长度上为10μm。在这样的方式下,由同一个光刻掩模控制曝光深度的地方,裂口大于窗口宽度的两倍。
图8A-8D示意性显示了另一个实施例。在该实施例中,弱曝光处理被重复进行以积聚对从厚树脂薄膜5去除裸露部分54和上接触孔51,52,和53的部分必须的充分的曝光量。
第一曝光处理用第一光刻掩模95进行,第一光刻掩模配备相应于裸露部分54的透明部分95a和相应于在厚树脂薄膜5穿过的上接触孔51,52和53的透明部分95b。该光刻掩模在图形上和用于图7A显示的实例的光刻掩模相同。第一弱曝光处理使透明部分95a和95b下面的厚树脂薄膜5基本熔化到其上部深度的一半的深度。
用于第二弱曝光处理的第二光刻掩模93配备分别相应于肩部55,裸露部分54以及上接触孔51,52和53的透明部分93a和93b。第二弱曝光处理允许在裸露部分54和上接触孔51,52和53之处的厚树脂薄膜5从其表面向下熔化到层间隔离薄膜4的上表面的水平。第二曝光处理也使肩部55处的厚树脂薄膜5熔化到约1μm的深度。
用于第三弱曝光处理的第三光刻掩模92只配备相应于反射像素电极73的不平坦部分56的透明部分92b。第三曝光在强度上比第一和第二曝光弱。第三弱曝光处理使不平坦部分56之处的厚树脂薄膜5熔化到约0.5μm的深度。因为熔化的部分5’通过显影从厚树脂薄膜5去除,这样所获得的电路阵列衬底在结构上和第一实施例相同。
在上述实施例中,反射像素电极73配备不平坦部分56,但它也可以是像透明像素电极63一样的平坦电极。另外,相应于透明像素电极63部分的厚树脂薄膜5能被去除,透明像素电极63可以形成在层间隔离薄膜4上。
上述实施例针对于转移反射型的显示装置,在该装置中每一个像素点包括反射像素电极73和透明像素电极63,但本发明不仅可应用于这样的显示装置,也可应用于部分反射型的显示装置,在该显示装置中,部分配备反射的和透明的像素电极,因而被称为反射型显示装置,透明型显示装置等。
作为一种这样的显示装置,图9显示了用于透明型显示装置的电路阵列衬底的剖面图。透明像素电极63直接接触并电气连接到从源电极33通过接触孔43和53延伸的部分33a的上表面。在未显示的接触边缘部分,用金属薄膜为接触而制成的桥状导电薄膜能用来代替用ITO薄膜制成的导电薄膜。简言之,透明像素电极63和桥状导电薄膜71同时用诸如ITO的同一种材料制成。
比较实例
将参考图10A-10E解释比较实例。制造比较实例电路阵列衬底的方法除了在厚树脂薄膜5的边缘面5a处不形成肩部55外和上述实施例相同。如在下文中的解释,刻蚀处理留下了桥状导电双层金属(Mo/Al)薄膜71的残留物75,这些残留物留在沿在其接触部分103和TGP 100之间的中点接触终端销101的边缘面5a的根部的地方,如图10E所示。这样,金属薄膜71的这样的残留物75会引起相邻的终端销101之间的电气短路。
如图10A所示,因为在接触边缘部分从曝光光源94到透明的厚树脂薄膜5通过有透明的和光阻的图形的光刻掩模99照射强紫外线光束,在厚树脂薄膜5上有两个有区别的区域,分别经历了强曝光处理和未经历曝光处理。厚树脂薄膜5的边缘面5a在剖面上成为相对陡峭或简单弯曲。
当在桥状导电双层(Mo/Al)金属薄膜71上涂覆正光刻胶薄膜8时,在厚树脂薄膜5的边缘面5a上的光刻胶薄膜8显著厚于其他部分,如图10B所示。其厚度T=T1+T2,其中T1和T2为普通部分的光刻胶厚度并且分别相应于在第一实施例中显示的肩部55的高度(见图5B)。这样,曝光光束不能很好地到达厚树脂薄膜5的边缘面5a的根部底,它们就不能充分熔化。作为结果,在显影以后,会留有正光刻胶薄膜8的残留物81,如图10C所示。
刻蚀处理和去除带有连接边缘部分的光刻胶图形以后,正光刻胶薄膜8的残留物81引起金属薄膜71的刻蚀残留物75,如图10D所示。当TCP 100被连接到连接边缘部分时,相邻的终端销101之间通过金属层71的残留物75经常会发生电气短路,如图10E所示。
如上详尽所述,本发明的电路阵列衬底有效地防止了相邻的终端销发生这样的电气短路。
本发明可以在不背离本发明的精神和基本特征下以其他的方式实施和体现。
虽然上文解释了无定形硅(a-Si)薄膜晶体管型的电路阵列衬底,本发明也可应用于多晶硅(p-Si)型的电路阵列衬底。在这种情况下,薄膜晶体管的形成和图形处理可以通过在日本专利公告号2000-330484或2001-339070中揭示的先有技术的方法实施。
另外,在上述实施例中,TCP的终端销将外部驱动电路连接到电路阵列衬底,但是诸如各向异性的传导薄膜的其他元件也可以代替终端销。同样,TCP可以是在上面配备印制电路和IC芯片的聚酰亚胺柔韧的塑料衬底。
另外,本发明不但可以实施于LCD装置,也可以实施于其他的显示装置,诸如有机电致冷光(EL)显示装置。
根据本发明,连接区和连接到电路阵列衬底中的连接区的终端销充分地防止了电气短路的发生。
Claims (6)
1.一种用于显示装置的电路阵列衬底,其特征在于,该电路阵列衬底包括:
一个隔离衬底;
一个形成在所述隔离衬底上的连接线;
连接到所述连接线的连接区;
用于覆盖除了限定一个裸露部分的所述连接区和对应于上接触孔的部分以外的所述连接线的厚于1μm的厚隔离薄膜,所述厚隔离薄膜包括边缘面和肩部,它们邻近所述连接区设置在外部驱动电路的终端销的一侧上;和
形成在所述厚隔离薄膜上的导电像素电极。
2.如权利要求1所述的用于显示装置的电路阵列衬底,其特征在于,所述厚隔离薄膜的所述边缘面在连接边缘部分处配备在所述连接区的方向上延伸到所述肩部的矩形突起部分,并且所述矩形突起部分的节距和所述连接区的节距基本相同。
3.一种制造用于显示装置的电路阵列衬底的方法,其特征在于,该方法包括的步骤为:
形成在一个隔离衬底上的连接线和连接到所述连接线的连接区;
除了所述连接区上以外形成一个厚于1μm的厚隔离薄膜,在该连接区制作裸露部分;
形成邻近于所述连接区的设置在外部驱动电路的终端销的一侧上的肩部;和
在所述厚隔离薄膜上形成导电像素电极;
其中,所述形成所述厚隔离薄膜和所述肩部的步骤通过一个带有遮光部分、完全曝光部分和中间曝光部分的光掩膜涂覆光刻胶、对所述光刻胶曝光、以及使曝光后的所述光刻胶显影,以形成对应于所述遮光部分、所述裸露部分和所述肩部的部分。
4.如权利要求3所述的制造用于显示装置的电路阵列衬底的方法,其特征在于,其中所述导电像素电极包括金属反射像素电极以及所述中间曝光部分被进一步用于形成相应于所述金属反射像素电极的不平坦形状。
5.如权利要求4所述的制造用于显示装置的电路阵列衬底的方法,其特征在于,其中所述中间曝光部分包括用于所述不平坦形状的第一半透明部分和在透明度上大于所述第一半透明部分的用于所述肩部的第二半透明部分,从而制作在深度上为所述肩部一半或更小的所述不平坦形状。
6.如权利要求4所述的制造用于显示装置的电路阵列衬底的方法,其特征在于,其中所述中间曝光部分包括用于所述不平坦形状的第一窗口和在直径上不同于所述第一窗口的用于所述肩部的第二窗口,从而制作在深度上为所述肩部一半或更小的所述不平坦形状。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173338 | 2002-06-13 | ||
JP2002173338 | 2002-06-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1470923A CN1470923A (zh) | 2004-01-28 |
CN1295555C true CN1295555C (zh) | 2007-01-17 |
Family
ID=30112229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB03143035XA Expired - Lifetime CN1295555C (zh) | 2002-06-13 | 2003-06-13 | 用于显示装置的电路阵列衬底以及制备该衬底的方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7042149B2 (zh) |
JP (1) | JP4342217B2 (zh) |
KR (1) | KR100532906B1 (zh) |
CN (1) | CN1295555C (zh) |
TW (1) | TWI245155B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4702516B2 (ja) | 2003-05-07 | 2011-06-15 | エルジー エレクトロニクス インコーポレイティド | 有機el素子及びその製造方法 |
KR101046927B1 (ko) * | 2004-09-03 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
US8350466B2 (en) * | 2004-09-17 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
JP2006164737A (ja) * | 2004-12-07 | 2006-06-22 | Sharp Corp | 表示素子、若しくはそれを備えた表示パネル及び表示装置 |
US9083798B2 (en) * | 2004-12-22 | 2015-07-14 | Nuance Communications, Inc. | Enabling voice selection of user preferences |
KR101107251B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
JP2006201433A (ja) * | 2005-01-20 | 2006-08-03 | Toppan Printing Co Ltd | 半透過型液晶表示装置用カラーフィルタの製造方法及び半透過型液晶表示装置用カラーフィルタ |
CN100388067C (zh) * | 2005-05-17 | 2008-05-14 | 友达光电股份有限公司 | 导线结构及其制造方法 |
US8040444B2 (en) * | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
JP4301259B2 (ja) * | 2005-09-13 | 2009-07-22 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
TWI460851B (zh) * | 2005-10-17 | 2014-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
JP2007334297A (ja) * | 2006-05-10 | 2007-12-27 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
JP4211855B2 (ja) * | 2006-05-29 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
TWI306668B (en) | 2006-08-16 | 2009-02-21 | Au Optronics Corp | Display panel and method of manufacturing the same |
JP4285533B2 (ja) * | 2006-12-04 | 2009-06-24 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
TWI340282B (en) | 2007-05-25 | 2011-04-11 | Au Optronics Corp | Liquid crystal panel, thin film transistors array substrate and curing line structure thereof in use of phase separation alignment process |
US8901560B2 (en) * | 2008-08-06 | 2014-12-02 | Sharp Kabushiki Kaisha | Display device and manufacturing method therefor |
US20110121304A1 (en) * | 2008-08-06 | 2011-05-26 | Sharp Kabushiki Kaisha | Display device and manufacturing method therefor |
WO2010026679A1 (ja) * | 2008-09-08 | 2010-03-11 | シャープ株式会社 | 表示装置及びその製造方法 |
JPWO2011016286A1 (ja) * | 2009-08-04 | 2013-01-10 | シャープ株式会社 | アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法 |
JPWO2011016287A1 (ja) * | 2009-08-04 | 2013-01-10 | シャープ株式会社 | アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法 |
TWI412972B (zh) * | 2010-08-17 | 2013-10-21 | Au Optronics Corp | 觸控面板及其周邊電路 |
TWI454809B (zh) * | 2011-06-24 | 2014-10-01 | Au Optronics Corp | 液晶顯示面板 |
JP5427253B2 (ja) * | 2012-02-06 | 2014-02-26 | シャープ株式会社 | 有機el素子、若しくはそれを備えた表示パネル及び表示装置 |
JP5642841B2 (ja) * | 2013-05-28 | 2014-12-17 | シャープ株式会社 | 有機el素子、若しくはそれを備えた表示パネル及び表示装置 |
US9107316B2 (en) * | 2013-09-11 | 2015-08-11 | Eastman Kodak Company | Multi-layer micro-wire substrate structure |
KR102274701B1 (ko) * | 2014-12-29 | 2021-07-08 | 엘지디스플레이 주식회사 | 패드 구조 및 이를 포함하는 표시장치 |
JP7062528B2 (ja) * | 2018-06-14 | 2022-05-06 | 株式会社ジャパンディスプレイ | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1124101A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | アクティブ素子アレイ基板およびその製造方法 |
JP2001264798A (ja) * | 2000-03-22 | 2001-09-26 | Hitachi Ltd | アクティブマトリックス基板及びそれを用いた光学変調素子 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
US5926735A (en) * | 1996-02-22 | 1999-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device |
-
2003
- 2003-06-09 US US10/456,584 patent/US7042149B2/en not_active Expired - Lifetime
- 2003-06-09 TW TW092115533A patent/TWI245155B/zh not_active IP Right Cessation
- 2003-06-11 JP JP2003167105A patent/JP4342217B2/ja not_active Expired - Fee Related
- 2003-06-12 KR KR10-2003-0037805A patent/KR100532906B1/ko active IP Right Grant
- 2003-06-13 CN CNB03143035XA patent/CN1295555C/zh not_active Expired - Lifetime
-
2005
- 2005-09-15 US US11/226,233 patent/US7021983B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1124101A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | アクティブ素子アレイ基板およびその製造方法 |
JP2001264798A (ja) * | 2000-03-22 | 2001-09-26 | Hitachi Ltd | アクティブマトリックス基板及びそれを用いた光学変調素子 |
Also Published As
Publication number | Publication date |
---|---|
US20040008167A1 (en) | 2004-01-15 |
US7042149B2 (en) | 2006-05-09 |
TWI245155B (en) | 2005-12-11 |
KR20030096044A (ko) | 2003-12-24 |
JP4342217B2 (ja) | 2009-10-14 |
US20060009108A1 (en) | 2006-01-12 |
KR100532906B1 (ko) | 2005-12-02 |
JP2004070308A (ja) | 2004-03-04 |
CN1470923A (zh) | 2004-01-28 |
TW200406630A (en) | 2004-05-01 |
US7021983B2 (en) | 2006-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1295555C (zh) | 用于显示装置的电路阵列衬底以及制备该衬底的方法 | |
CN1258114C (zh) | 液晶显示器及其制造方法 | |
CN101685233B (zh) | 电泳显示设备及其制造方法 | |
CN1275075C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1797157A (zh) | 液晶显示器件及其制造方法 | |
CN1244953C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1794078A (zh) | 液晶显示器件及其制造方法 | |
CN1892394A (zh) | 液晶显示器件及其制造方法 | |
CN1797150A (zh) | 液晶显示器件及其制作方法 | |
CN1797158A (zh) | 液晶显示器件及其制造方法 | |
CN1619391A (zh) | 液晶显示板及其制造方法 | |
CN1797163A (zh) | 液晶显示器件及其制造方法 | |
CN1782842A (zh) | 液晶显示器件及其制造方法 | |
CN1707338A (zh) | 液晶显示器件及其制造方法 | |
CN1707341A (zh) | 透反射式液晶显示器件及其制造方法 | |
CN1794077A (zh) | 液晶显示器件及其制造方法 | |
CN1716066A (zh) | 液晶显示器件及其制造方法 | |
CN1707343A (zh) | 液晶显示装置及其制造方法 | |
CN1707342A (zh) | 液晶显示器件及其制造方法 | |
CN1713057A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1716062A (zh) | 液晶显示器件的阵列基板的制造方法 | |
CN1573445A (zh) | 液晶显示器件及其制造方法 | |
CN1797156A (zh) | 液晶显示器件及其制造方法 | |
CN1782843A (zh) | 液晶显示器件及其制造方法 | |
CN1797149A (zh) | 液晶显示器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: JAPAN DISPLAY MIDDLE INC. Free format text: FORMER OWNER: TEFPETI CO., LTD. Effective date: 20120905 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20120905 Address after: Saitama Prefecture, Japan Patentee after: JAPAN DISPLAY Inc. Address before: Hyogo Patentee before: Fortune Pi Emperor Co.,Ltd. |
|
CX01 | Expiry of patent term |
Granted publication date: 20070117 |
|
CX01 | Expiry of patent term |