KR20030096044A - 표시 장치용 어레이 기판 및 그 제조 방법 - Google Patents

표시 장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20030096044A
KR20030096044A KR10-2003-0037805A KR20030037805A KR20030096044A KR 20030096044 A KR20030096044 A KR 20030096044A KR 20030037805 A KR20030037805 A KR 20030037805A KR 20030096044 A KR20030096044 A KR 20030096044A
Authority
KR
South Korea
Prior art keywords
pattern
shoulder
substrate
exposure
insulating film
Prior art date
Application number
KR10-2003-0037805A
Other languages
English (en)
Other versions
KR100532906B1 (ko
Inventor
시게노히로따까
Original Assignee
티에프피디 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티에프피디 코포레이션 filed Critical 티에프피디 코포레이션
Publication of KR20030096044A publication Critical patent/KR20030096044A/ko
Application granted granted Critical
Publication of KR100532906B1 publication Critical patent/KR100532906B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

평면 표시 장치용 어레이 기판 및 그 제조 방법에 있어서, 접속 패드(14)나 이것에 접속하는 단자핀(101) 끼리의 단락을 충분히 방지할 수 있는 장치 및 방법을 제공하는 것을 과제로 하며, 어레이 기판의 주연부에서 테이프 캐리어 패키지(TCP)(100)의 단자핀(101)이 후형 수지막(5)의 상면에서부터 단부면(5a)을 따라 기판 안쪽으로 연장되어 있다. 그리고, 단자핀(101) 선단의 접촉부(103)가 접속 패드(14)에 접속되어 있다. 이러한 구성에서, 후형 수지막(5)의 단부면(5a)에는 숄더(55)가 형성되어 있다. 이에 의해, 금속의 반사 화소 전극을 형성하는 공정에서, 도포된 레지스트의 두께가 과대하게 되는 것이 방지되며, 단부면(5a)의 가장자리에 노광이 불충분하여 레지스트의 미가용 부분이 남는 것이 방지된다. 그에 따라, 레지스트의 미가용화 부분에 기인하여 금속층의 에칭 잔사물 및 이것에 의한 단자핀(101) 사이의 단락이 생기지 않게 된다.

Description

표시 장치용 어레이 기판 및 그 제조 방법{ARRAY SUBSTRATE FOR DISPLAY, AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 그 밖의 표시 장치에 이용되는 어레이 기판 및 그 제조 방법에 관한 것이다.
최근, CRT 디스플레이를 대신하는 표시 장치로서, 예를 들면 평면형 표시 장치가 왕성하게 개발되고 있으며, 그 중에서도 액정 표시 장치는, 경량, 박형, 저소비 전력 등의 이점으로 주목을 받고 있다. 특히, 각 화소에 스위치 소자(9)를 형성하고, 온 화소와 오프 화소를 전기적으로 분리하며, 또한 온 화소에 기입되는 영상 신호를 보유하는 기능을 갖는 액티브 매트릭스형 표시 장치는 인접 화소간에서 크로스토크가 없는 양호한 표시 화상을 실현할 수 있어 표시 장치의 주류가 되고 있다.
이하에, TFT(Thin Film Transistor)를 스위치 소자(9)로 하는 광 투과형 액티브 매트릭스형 액정 표시 장치를 예로 들어 설명한다.
액티브 매트릭스형 액정 표시 장치는 어레이 기판과 대향 기판 사이에 배향막을 개재하여 액정층을 보유한다. 어레이 기판에서는, 유리나 석영 등의 투명 절연 기판상에 다수의 신호선과 주사선이 절연막을 통하여 교차하여 매트릭스 형상으로 배치되고, 매트릭스의 각 요소에 상당하는 영역에 ITO(lndium-Tin-Oxide) 등의 투명 도전 재료로 이루어지는 화소 전극이 형성된다. 그리고, 각 교차점 근방에는, 각 화소의 온/오프를 제어하는 스위칭 소자로서 TFT가 배치된다. TFT의 게이트 전극은 주사선에, 드레인 전극은 신호선에 각각 전기적으로 접속되며, 또한 소스 전극은 화소 전극에 전기적으로 접속되어 있다.
대향 기판에서는, 유리 등의 투명 절연 기판상에 ITO로 이루어지는 대향 전극이 배치되며, 컬러 표시를 위해 컬러 필터층이 배치되어 있다.
액정 표시 장치의 외주부에서는, 어레이 기판이 대향기판으로부터 돌출하여 선반형의 접속 영역을 이루며, 이 접속 영역에서, 주사선 또는 신호선으로부터의연장부에서 구성되는 접속 패드와, 외부 구동 계통으로부터의 입력을 행하기 위한 단자가 접속된다. 또한, 대향 기판의 에지 부분과 어레이 기판 사이에 시일재가 배치되어 액정층의 사주(四周)를 밀봉하고 있다.
그런데, 최근, 투과형 표시 장치의 화소 개구율 향상이나 반사형 표시 장치의 광 반사율을 향상하기 위하여, 절연성 후형 수지막을 개재하고 화소 전극의 사주의 모서리를 신호선 및 주사선과 중첩시키는 것이 행해지고 있다. 후형 수지막은, 일반적으로 1μm에서 10μm, 전형적으로는 2μm에서 4μm의 두께를 갖는 저유전율 유기 수지로 이루어지며, 이것을 개재하여 중첩되는 화소 전극과 신호선 등과의 사이에서, 전기 용량이 크게 되지 않도록 하거나 단락의 우려가 없도록 한다.
이러한 표시 장치에 있어서는, 통상, 어레이 기판의 주연부에 배열되는 접속 패드를 노출시키기 위한 제외부(수지막이 없는 부분)가 접속 영역의 후형 수지막의 대응 위치에 형성된다. 이 접속 패드에 접속되는 외부 단자는, 테이프 캐리어 패키지(Tape Carrier Package: TCP)의 출력 단자이고, 고정밀화에의 대응 및 조립이 용이하기 때문에, 핀 형상이며, 예를 들면, 갈고리 형상 또는 두께의 선단부가 접속 패드에 접촉하여 접속을 행한다.
그런데, 이러한 표시 장치에서 이웃하는 단자핀끼리 단락을 일으키는 경우가 있음을 알았다. 본건 발명자는, 이의 원인에 대하여 예의 검토한 결과, 접속 패드 외측에서, 수지막의 사면의 근원을 따라 화소 전극을 이루는 도전층이 에칭되지 않고서 띠 형상으로 남는 것을 알아 냈다.
따라서, 본 발명은, 표시 장치용 어레이 기판 및 그 제조 방법에 있어서, 이러한 접속 패드끼리의 단락을 충분히 방지할 수 있는 어레이 기판 및 그 제조 방법을 제공하는 것이다.
도 1은 본 발명의 일 실시예의 액정 표시 장치의 개략적인 사시도
도 2는 본 발명의 일 실시예의 어레이 기판의 화소 영역을 모식적으로 도시하는 단면도
도 3은 본 발명의 일 실시예의 액정 표시 장치의 접속 영역을 도시하는 개략 단면도
도 4는 본 발명의 일 실시예의 어레이 기판의 접속 영역을 도시하는 개략 평면도
도 5a∼5e는 어레이 기판의 제조 방법의 제1 실시예에 따른 주요부에 대하여 더 설명하기 위한 모식적인 단면도로 이루어지는 공정도
도 6a∼6b는 어레이 기판의 제조 방법의 제1 실시예에 대하여 설명하기 위한, 도 5에 대응하는 모식적인 단면도로 이루어지는 공정도
도 7a∼7c는 어레이 기판의 제조 방법의 제2 실시예에 대하여 설명하기 위한 모식적인 단면도로 이루어지는 공정도
도 8a∼8d는 어레이 기판의 제조 방법의 제2 실시예에 대하여 설명하기 위한 모식적인 단면도로 이루어지는 공정도
도 9는 어레이 기판의 다른 실시예를 도시하는 단면도
도 10a∼도 10e는 비교예의 어레이 기판이 제조 방법에 따른 주요부에 대하여 설명하기 위한, 모식적인 단면도로 이루어지는 공정도
<도면의 주요 부분에 대한 부호의 설명>
14 : 접속 패드
44 : 게이트 절연막(15) 및 층간 절연막(4)을 관통하는 패드용 절연막 제외부
5 : 감광성 수지로 이루어지는 후형(厚型) 수지막
5a : 후형 수지막의 단부면
54 : 후형 수지막(5)의 제외부
55 : 단부면(5a)에 있는 숄더
100 : 테이프 캐리어 패키지(TCP)
101 : 테이프 캐리어 패키지(TCP)의 단자핀
103 : 단자핀(101) 선단의 접촉부
본 발명의 어레이 기판은, 절연 기판상에 배열되는 배선 패턴과, 상기 배선 패턴의 일단부에 접속하는 접속 패드와, 상기 배선 패턴을 덮고 상기 접속 패드를 노출시키는 제외부를 형성한 두께 1μm 이상의 절연막과, 이 절연막 위에 배치되는 도전층 패턴으로 이루어지는 화소 영역에 매트릭스 형상으로 배열되는 화소 전극을 구비하는 표시 장치용 어레이 기판에서, 상기 제외부를 구획하는 상기 절연막의 내연 단부면에는, 상기 접속 패드가 기판 외측에 대향되는 위치에 견부(肩部)가 구비되는 것을 특징으로 한다.
상기 구성에 의해 접속 패드나 이것에 접속하는 단자핀끼리의 단락을 충분히 방지할 수 있다.
바람직하게는, 상기 내연 단부면이 평면도 상에서 기판 안쪽을 향하여 요철 형상의 파형을 이루고, 이 파형의 피치가 상기 접속 패드의 배열 피치와 대략 같아지도록 한다.
이러한 구성으로 함으로써 단자핀끼리의 단락을 더 확실하게 방지할 수 있다.
본 발명의 어레이 기판의 제조 방법은, 절연 기판상에 도전층의 패턴으로 이루어지며, 화소 영역에 매트릭스 형상으로 배열되는 화소 전극을 작성하는 공정을포함하는 표시 장치용 어레이 기판의 제조 방법에 있어서, 상기 절연막의 패턴을 형성하기 위한 노광 시, 비노광 영역과, 상기 제외부를 형성하기 위한 전 노광 영역과, 적산 노광 강도가 이들 영역 사이의 값이 되도록 설정되는 중간 노광 영역으로 구분되고, 이에 의해, 상기 제외부를 구획하는 상기 절연막의 내연 단부면에서, 상기 접속 패드가 기판 외측에 대향되는 위치에 견부를 형성하는 것을 특징으로 한다.
상기 바람직한 형태에 따라, 상기 화소 전극은, 반사 화소 전극을 이루는 광 반사 금속층의 패턴을 포함하며, 하나의 마스크 패턴을 이용한 노광에 의해, 상기 견부를 형성함과 동시에 상기 광 반사 금속층의 패턴의 배치 위치에 요철 패턴을 형성한다.
또한, 본 발명의 어레이 기판의 제조 방법은, 상기 마스크 패턴에 있어서, 상기 요철 패턴을 형성하기 위한 개구부와, 상기 견부를 형성하기 위한 개구부 사이에 개구경에 차이를 두며, 이에 의해, 상기 요철 패턴의 상기 절연막의 평탄면에서의 깊이가 상기 견부까지의 깊이의 약 1/2 또는 그 이하로 한다.
또한, 본 발명의 어레이 기판의 제조 방법은, 상기 마스크 패턴에 있어서, 상기 요철 패턴을 형성하기 위한 반 투과부와, 상기 견부를 형성하기 위한 반 투과부 사이에 투과율에 차이를 두며, 이에 따라 상기 요철 패턴의 상기 절연막의 평탄면에서의 깊이가 상기 견부까지의 깊이의 약 1/2 또는 그 이하로 한다.
<실시 형태>
본 발명의 일 실시예의 어레이 기판 및 그 제조 방법에 대하여 액정 표시 장치를 예로 들어 도면을 참조하여 설명한다.
도 1은 액정 표시 장치의 개략적인 전체 사시도와 1 화소의 등가 회로도를 도시한다. 도 2 및 도 3은 각각 어레이 기판의 화소 영역 및 접속 영역의 개략적인 부분 단면도이다. 또한 도 4는 어레이 기판의 접속 영역의 부분 평면도이다.
이 액정 표시 장치는, 어레이 기판(10)과 대향 기판(20)과 액정층과 시일재를 포함하는 표시 셀부(30)와, 구동 회로 기판부(40)와, 테이프 캐리어 패키지(TCP)(100)와, 면 광원부(60)로 구성되어 있다. 테이프 캐리어 패키지(TCP)(100)는 표시 셀부(30)와 구동 회로 기판부(40)를 전기적으로 접속한다. 면 광원부(60)는 표시 셀부(30)의 표시 영역(80)을 조사한다.
어레이 기판(10)은, 유리 등의 광 투과성 절연 기판(18)상에, 주사선과, 신호선(31)과, 스위치 소자(9)와, 화소 전극(6)과, 보조 용량 Cs를 다수 갖고 있다. 주사선과 신호선(31)은 절연막을 개재하여 직교 배치된다. 스위치 소자(9)는 주사선과 신호선(31)의 각 교차점 부근에 배치되며, 예를 들면, 박막 트랜지스터(Thin Film Transistors: TFT)로 구성된다. 스위치 소자(9)의 게이트 전극(11a)은 대응 주사선에 접속하고, 드레인 전극은 대응 신호선(31)에 접속하며, 소스 전극(33)은 대응 화소 전극(6)에 접속한다.
여기서, 스위치 소자(9)는 역 스태거형 박막 트랜지스터(TFT)를 예로 들어 설명하지만, 이에 한정되는 것은 아니며, 톱 게이트형 박막 트랜지스터 등의 다른 박막 트랜지스터이어도 된다.
스위치 소자(9)는, 게이트 전극(11a)과, 게이트 절연막(15)과, 비정질 실리콘(a-Si:H)층(22)과, 인 도핑 비정질 실리콘(n+a-Si:H)층(23)과, 채널 보호층(21)과, 드레인 전극(31) 및 소스 전극(33)으로 구성되어 있다. 스위치 소자(9)의 게이트 전극(11a)은 주사선으로부터의 연장부에 의해 형성되어 있으며, 스위치 소자(9)의 드레인 전극(32)은 신호선(31)과 일체로 형성되어 있다. 그리고, 스위치 소자(9)의 소스 전극(33)은 층간 절연막(4) 및 투광성 후형 수지막(5)을 관통하는 컨택트홀(43, 53)을 통하여 화소 전극(6)에 전기적으로 접속하고 있다.
화소 전극(6)은 주사선과 신호선(31)에 의해 형성되는 매트릭스 형상 영역(화소 도트 영역)마다 배치되며 이들 영역의 대략 전체를 덮음과 동시에 양 모서리가 신호선(31)과 중첩되어 있다. 각 화소 전극(6)은, 금속으로 이루어지는 하나의 반사 화소 전극(73)과 ITO로 이루어지는 투명 화소 전극(63)이 조합되어 이루어진다. 투명 화소 전극(63)은 반사 화소 전극(73)의 창 형상 개구에 배치되며, 창 형상 개구의 내연부가 투명 화소 전극(63)의 외연부에 직접 중첩되어 상호 도통하고 있다. 반사 화소 전극(73)에 대응되는 위치의 후형 수지막(5)은 그 표면에 오목부(56)를 갖는다.
화소 도트의 대략 중앙에서는, 반사 화소 전극(73)에 의해 덮이는 영역 내에, 보조 용량선 광폭부(13a)와, 소스 전극(33)으로부터 연장된 보조 용량 전극(35)이 중첩되어 화소의 보조 용량 Cs를 형성하고 있다.
신호선(31)은 접속 영역(90)까지 연장 형성되며 접속 패드를 개재하여 테이프 캐리어 패키지(TCP)(100)와 접속한다.
도 3은 액정 표시 장치의 접속 영역(90)의 개략 단면도, 도 4는 어레이 기판(10)의 접속 영역(90)의 개략 평면도이다.
도 3 및 도 4에 도시한 바와 같이, 접속 영역(90)에서는 후형 수지막(5)의 제외부(54) 내에 접속 패드(14)가 배열된다.
접속 패드(14)는, 주사선과 동일 재료로 동시에 작성되고, 게이트 절연막(15) 및 층간 절연막(4)의 대응 위치 부분을 제거한 절연막 제외부(44)에 의해, 상기 제외부(54) 내의 소정 위치에서 노출되어 있다.
또한, 접속 패드(14)는, 그 접속 패드(14)로부터 기판 안쪽으로 연장되는 패드용 배선(14a)과, 컨택트홀(41, 51, 42, 52) 및 이들을 덮는 브릿지형 도전막(71)에 의해 신호선(31)의 선단부(31a)에 전기적으로 접속되어 있다. 여기서, 패드용 배선(14a)과 브릿지형 도전막(71)이 접속하는 부분에서는, 후형 수지막(5)을 관통하는 상층 컨택트홀(51)의 바닥부에 층간 절연막(4) 및 게이트 절연막(15)을 관통하는 하층 컨택트홀(41)이 배치되어 있다. 한편, 신호선(31)과 브릿지형 도전막(71)이 접속하는 부분에서는, 후형 수지막(5)을 관통하는 상층 컨택트홀(52)의 바닥부에 층간 절연막(4)을 관통하는 하층 컨택트홀(42)이 배치되어 있다.
투광성 후형 수지막(5)은, 예를 들면 두께가 1μm 이상이고, 저유전율의 절연성 수지 재료, 예를 들면, 아크릴계 수지 등의 감광형 경화성 유기 수지 재료로 이루어진다. 후형 수지막(5)은 접속 패드(14)를 노출하기 위한 제외부(54)와 상층 컨택트홀(51, 52, 53)의 위치를 제외하고 어레이 기판상의 전체를 피복한다.
도 3에 도시한 바와 같이, 제외부(54)를 형성하는 후형 수지막(5)의 내연 단부면 중, 접속 패드(14)의 열이 기판 외측에 대향되는 단부면(5a)에는 숄더(55)가 형성되어 있다. 숄더(55)상의 평탄부의 폭은, 바람직하게는 5μm에서 20μm, 예를 들면 10μm로 설정된다. 즉, 후형 수지막(5) 중 외부 구동 회로인 테이프 캐리어 패키지(TCP)(100)의 단자와 중복 배치되는 쪽의 제외부 단부면(5a)에 숄더(55)를 갖는 단차가 형성된다.
도 3의 우단부는 테이프 캐리어 패키지(TCP)(100)가 실장된 상태를 모식적으로 도시하고 있다.
테이프 캐리어 패키지(TCP)(100)의 본체 기판 부분(102)은 어레이 기판의 에지를 따라 후형 수지막(5)상에 배치되고, 본체 기판 부분(102)의 기판 안쪽의 에지로부터는 기판 안쪽을 향해 단자핀(101)이 돌출되어 있다. 단자핀(101) 선단의 접촉부(103)는, 다른 부분보다도 두께가 두껍게 형성되어 있고, 아래쪽으로 팽출함과 동시에 하면에 평탄한 접촉면을 이루고 있다. 단자핀(101) 선단의 접촉부(103)는 테이프 캐리어 패키지(100)가 실장되었을 때에 절연막 제외부(44) 내에 위치하여, 단자핀(101)의 구부림 탄성력에 의해 접속 패드(14)에 압박된다.
도시한 예에서, 단자핀(101)은, 근원으로부터 선단의 접촉부(103)에 이르는 중간 영역에서 후형 수지막(5)의 단부면(5a)에 접촉하고 있다.
한편, 도 4에 도시한 바와 같이, 후형 수지막(5)의, 제외부(54)를 외측으로부터 구획하는 단부면(5a)은 평면도상에서 일정한 구(矩)형을 이룬다. 즉, 기판 안쪽을 향하여 돌출하는 구형부(5b)가 동일 피치로 반복되는 모양을 이루고 있다.
이들 구형부(5b)는 돌출 치수 및 폭이 상호 같고, 배열의 피치(5c)가 접속패드(14)의 피치와 대략 같다. 즉, 각 구형부(5b)는 접속 패드(14)에 대응하는 위치에 형성되어 있으며, 접속 패드의 폭보다 약간 폭 넓게 형성되어 있다. 도시한 구체적인 치수로서, 구형부(5b)는, 폭이 180μm, 돌출 치수가 370μm이며, 또한 반복 피치(5c)가 460μm이다. 또한, 접속 패드(14)의 폭은 150μm이다.
이와 같이 기판 끝에 있는 후형 수지막(5)의 패턴의 내연을 지그재그 형상 또는 파형 형상으로 하는 것은, 후술하는 바와 같이 이웃하는 단자핀(101) 사이의 단락을 보다 확실하게 방지하기 위해서이다.
또한, 도시한 예에서는, 구형부(5b) 위에 단자핀(101)이 있는 배치로 하였지만, 이웃하는 구형부(5b) 사이에 단자핀(101)이 배치되어도 마찬가지로 단락을 확실하게 방지할 수 있다. 또한, 숄더(55)는 제외부(54)를 외측으로부터 구획하는 단부면(5a)의 전체에 걸쳐 형성되어도 된다.
이하에, 어레이 기판의 제조 공정에 대하여 도 2 내지 도 4를 참조하여 상세히 설명한다.
(1) 제1 패터닝
유리 기판(18)상에, 스퍼터법에 의해 몰리브덴 텅스텐 합금막(MoW막)을 230nm 정도 퇴적시킨다. 그리고, 제1 마스크 패턴을 이용하는 패터닝에 의해 대각 치수 2.2인치(56mm)의 장방형 영역마다 176개의 주사선, 그 연장부로 이루어지는 게이트 전극(11a), 및 화소 도트마다 보조 용량선(13)(도 1의 등가 회로 참조)의 광폭부(13a)를 형성한다.
또한, 동시에, 접속 영역(90)에서는, 접속 패드(14) 및 거기서부터 연장되는패드용 배선(14a)을 작성한다.
(2) 제2 패터닝
먼저, 게이트 절연막(15)을 이루는 350nm 두께의 산화 실리콘막/질화 실리콘막(SiO/SiNx막)을 퇴적한다. 표면을 불산으로 처리한 후, 또한, 스위치 소자(9)의 반도체막을 작성하기 위한 50nm 두께의 비정질 실리콘(a-Si:H)층(22) 및 스위치 소자(9)의 채널 보호막(21) 등을 형성하기 위한 막 두께 200nm의 질화 실리콘막(SiNx막)을, 대기에 노출시키기 않고 연속하여 성막한다.
그리고, 레지스트층을 도포한 후, 제1 패터닝에 의해 얻어진 주사선의 패턴을 마스크로 하는 이면 노광 기술에 의해, 각 게이트 전극(11a) 상에 채널 보호막(21)을 작성한다.
(3) 제3 패터닝
양호한 오믹 콘택트가 얻어지도록, 비정질 실리콘(a-Si:H)층의 노출 표면을 불산으로 처리한 후, 저저항 반도체막을 작성하기 위한 50nm 두께의 인 도핑 비정질 실리콘(n+a-Si:H)층(23)을 상기와 마찬가지의 CVD법에 의해 퇴적한다.
이 후, 스퍼터법에 의해 25nm 두께의 보텀 Mo층, 250nm 두께의 Al층 및 50nm 두께의 톱 Mo층으로 이루어지는 3층 금속막(Mo/Al/Mo)을 퇴적한다.
그리고, 제3 마스크 패턴을 이용하여, 레지스트를 노광, 현상한 후, 비정질 실리콘(a-Si:H)층(22), 인 도핑 비정질 실리콘(n+a-Si:H)층(23) 및 3층 금속막(Mo/Al/Mo)을 일괄하여 패터닝한다. 이 제3 패터닝에 의해, 대각 치수 2.2인치(56mm)의 장방형 영역마다 220×3개의 신호선(31)과, 각 신호선(31)으로부터 연장되는 드레인 전극(32)과 소스 전극(33)을 작성한다.
또한, 동시에, 보조 용량선(13)의 광폭부(13a)에 거의 중첩하도록 보조 용량용 전극(35)이 형성된다.
(4) 제4 패터닝
상기한 바와 같이 얻어진 다층막 패턴 위에 50nm 두께의 질화 실리콘막으로 이루어지는 층간 절연막(4)을 퇴적한 후, 절연막(4, 15)을 관통하는 컨택트홀(41, 42, 43) 및 패드용 절연막 관통부(44)를 형성한다.
(5) 제5 패터닝
계속하여, 아크릴 수지로 이루어지는 포지티브형 감광성의 경화성 수지액을 코터에 의해, 건조 후의 막 두께가 2μm가 되도록 균일하게 도포한다. 그리고, 도 5 내지 도 8을 참조하여 설명하는 노광 조작을 행한 후, 현상, 자외선 조사, 포스트베이킹 및 세정의 조작을 행한다. 자외선 조사는, 후형 수지막(5) 내의 미반응 부분을 저감시킴으로써 후형 수지막(5)의 광 투과율을 향상시키는 조작이다.
노광 조작은, 도 5a에 도시한 바와 같이, 상층 컨택트홀(51, 52, 53)을 형성하는 위치 및 접속 패드를 위한 제외부(54)에서는 강한 노광을 행하며, 숄더(55) 및 오목부(56)를 형성하는 위치에서는 약한 노광을 행하도록 한다.
이를 위하여 사용하는 포토마스크는, 도 6a에 도시한 바와 같이, 하나의 마스크(97)에, 투광부(97A), 차광부(97B), 및 반 투과부 메쉬 패턴(98, 98A)을 소정 영역에 갖는다. 즉, 소위 하프톤 패터닝를 채용하고 있다. 숄더(55) 및 오목부를형성하는 부분이 반 투과부에 대응하고, 후형 수지막을 제거하는 부분이 투광부, 나머지 부분이 차광부에 각각 대응한다.
여기서, 숄더(55)의 형성을 위한 반 투과부(98)는, 반사 화소 전극(73)에 대응하는 위치에 형성되는 오목부(56)를 형성하기 위한 반 투과부(98)보다 광 투과율이 높고, 숄더(55) 및 오목부를 수지막(5) 상의 평탄면에서 보았을때 원하는 깊이가 되도록 작용하고 있다. 즉, 도 6b에 도시한 바와 같이, 메쉬 패턴의 밀도를 바꿈으로써 광 투과율을 제어하여 깊이의 제어를 행한다.
이와 같이 하프톤 패터닝 방식의 포토마스크(97)를 이용함으로써, 포토 마스크의 위치 정렬 등의 조작이 한번으로 끝나게 된다. 상기의 설명에서는, 금속 차광막의 메쉬 패턴에 의해 반 투과부를 형성하였지만, 말할 필요도 없이, 안료나 염료를 이용하는 등의 다른 방법에 의해 형성하는 것도 가능하다.
숄더(55) 위치의 막 두께는 수지막(5) 두께의 약 1/2로 하는 것이 후술하는 에칭 잔사를 방지하는 데에 가장 바람직하다.
한편, 반사 화소 전극(73)을 배치하는 영역에 형성되는 다수의 오목부(56)는, 0.5μm 전후의 깊이로 하지만, 반사 화소 전극(73)에 광 산란 기능을 부여하는 데에 바람직하다. 즉, 이러한 깊이 치수로 설정함으로써, 반사 화소 전극(73)에 광 산란 기능을 갖게 하기 위한 최적의 요철 패턴을 형성할 수 있다.
또한, 후형 수지막(5)은, 액정 표시 장치에 조립된 경우에 액정층의 두께를 대략 균일하게 하는 평탄화막의 역할을 완수함과 함께, 화소 전극을 신호선 등에 중첩되도록 함으로써, 광 이용 효율을 향상시키는 역할을 완수할 수 있다.
상기한 설명에서, 후형 수지막(5)이 포지티브형 감광성 수지에 의해 형성되는 것으로 설명하였지만, 네거티브형의 감광성 수지를 이용하는 것도 가능하다. 이 경우, 노광을 행하지 않는 영역과 강한 노광을 행하는 영역이 바뀌지만, 약한 노광을 행하는 영역은 완전히 동일하다.
(6) 제6 패터닝
투명 도전층으로서의 40nm 두께의 비정질 인듐 주석 산화막(a-ITO)을 퇴적한 후, 어레이 기판상의 전체에 레지스트의 도포, 노광 및 현상을 행한다. 그리고, 이 레지스트 패턴하에서, 옥살산 수용액을 에칭액으로서 이용하는 패터닝을 행함으로써 투명 화소 전극(63)을 형성한다.
(7) 제7 패터닝
도 5b에 도시한 바와 같이, 스퍼터법에 의해 50nm 두께의 몰리브덴 금속막과, 이 위의 50nm 두께의 알루미늄 금속막으로 이루어지는 적층막(Mo/Al)을 퇴적한다.
이 후, 포지티브형 레지스트(8)의 도포, 포토마스크를 이용한 노광을 행한 후, 현상에 의해 소정의 레지스트 패턴을 형성한다.
후형 수지막(5)의 단부면(5a)과 숄더(55)가 형성된 위치에서는, 레지스트(8)의 두께 T1이 과대하게 되지 않기 때문에, 충분한 노광이 행해진다. 즉, 단부면(5a)의 가장자리 위치에서도 충분한 노광이 행해진다. 그에 따라, 도 5c에 도시한 바와 같이, 현상 후에, 단부면(5a)의 가장자리에 레지스트가 잔류하는 경우 등이 생기지 않는다.
또한, 만일, 공정 조작 상의 에러에 의해 레지스트(8)의 도포 두께를 과대하게 하는 등, 띠상의 금속층이 단부면(5a)의 가장자리에 부분적으로 잔류한 경우에도 단자핀(101) 사이의 단락은 방지된다. 즉, 도 4에 도시하는 바와 같이, 평면도에서의 후형 수지막(5)의 단부면(5a)이 지그재그 형상 내지 파형이어서, 띠상 금속층이 단자핀(101) 사이에 걸쳐 연속하는 경우는 없다.
이 레지스트 패턴하에서, 웨트 에칭에 의해 금속 적층막(Mo/Al)의 패터닝을 행함으로써, 컨택트용 브릿지형 도전막(71)과 반사 화소 전극(73)을 작성한다. 이 때, 도 5d에 도시한 바와 같이, 레지스트(8)의 나머지가 없는 레지스트 패턴을 이용하여 웨트 에칭을 행하면, 후형 수지막(5)의 단부면(5a)의 가장자리(후형 수지막과 층간 절연막이 접하는 부분) 부근에 금속 적층막이 잔류하지 않게 된다.
또한, 각 화소 도트에 있어서, 반사 화소 전극(73)은 투과 화소 전극(63)의 주연부에 중첩됨으로써 이들 각 화소 전극(63)과 전기적으로 도통하고 있다. 반사 화소 전극(73)은, 스위치 소자(9) 위치도 피복하고 있어, 소스 전극(33)상의 컨택트홀(43, 53)에 의해, 소스 전극(33)에 직접 접속하여 도통하고 있다. 또한, 반사 화소 전극(73)의, 신호선(31)을 따른 가장자리가, 후형 수지막(5)을 개재하여 신호선(31)의 양쪽 가장자리와 중첩되어 있다.
이와 같이 하여 어레이 기판이 완성된다.
이것에 조합되는, 대향 기판의 원기판은, (i) 차광층 패턴(블랙 매트릭스)의 형성, (ii) 각 화소 도트에 적(R), 청(B), 녹(G)의 컬러 필터층의 형성, (iii) 주상 스페이서의 형성, 및, (iv) 대향 전극을 이루는 ITO막의 성막의 각 공정을 거쳐작성된다.
이 후, 어느 하나의 원기판에 시일재가 도포되어 압착, 경화를 행한다. 그리고, 스크라이브에 의한 셀 구조체의 추출 후, 액정 재료의 주입 및 주입구의 밀봉에 의해 표시 패널 본체(액정 셀)가 완성된다.
완성된 표시 패널 본체의 접속용 주연부, 즉, 어레이 기판의 주연부가 외측으로 돌출된 위치에는, 도 5e에 도시한 바와 같이, 테이프 캐리어 패키지(TCP)(100)의 장착이 행해진다. 이 때, 후형 수지막(5)의 단부면(5a)을 따라 연속된 띠상의 금속층이 잔류하는 경우 등이 생기지 않는다.
이상 설명한 바와 같이, 스위치 소자상에 후형 수지막을 개재하여 화소 전극을 배치하는 구조의 표시 장치에 있어서, 외부 구동 회로와의 접속부분에서 후형 수지막의 제외부의 단부면에 단차를 형성함으로써 외부 단자 사이의 단락을 억제하는 것이 가능하다.
또한, 평면 구조에서 후형 수지막의 단부면에 요철 패턴을 형성하고, 적어도 각 오목부 및 각 볼록부에 배치되는 접속 패드를 1개로 함으로써 보다 일층 단락을 억제할 수 있다.
또한, 후형 수지막의 단차부와 오목부의 형성에 있어서, 동일 마스크, 동일 광을 이용하여도 각각 서로 다른 깊이의 패터닝이 가능해진다.
또한, 패터닝 방법은 상기 방법에 한정되지 않는다.
예를 들면, 도 7에 도시한 바와 같이, 2매의 포토마스크(95, 96)를 준비하여, 한쪽 포토마스크(95) 아래에서 강한 노광을 행하고 다른쪽 포토마스크(96) 아래에서 약한 노광을 행한다. 이 "강한 노광" 및 "약한 노광"은, 노광 강도 및 노광 시간의 조정에 의해, 유효한 광선의 적산 노광량에 적절하게 차이를 둠으로써 행할 수 있다.
도시한 예에서는 우선, "강한 노광"을 행한다. 도 7a에 도시한 바와 같이, 이 때 이용하는 포토마스크(95)에는, 패드용 제외부(54)에 대응하는 투광부(95)와 수지막(5)을 관통하는 상층 컨택트홀(51, 52, 53)에 대응하는 투광부(95B)가 형성되어 있다. 그리고, "강한 노광" 후에는, 이들 위치에서 수지막(5)이 표층에서부터 기초의 절연막(4)에 이르기까지 가용화된다.
다음으로, "약한 노광"이 행해진다. 도 7b에 도시한 바와 같이, 이 때 이용하는 포토마스크(96)에는 숄더(55)에 대응하는 투광부(96A)와 오목부(56)에 대응하는 투광부(96B)가 형성되어 있다.
치수 구성의 구체예를 들면, 숄더(55)에 대응하는 투광부(96A)가 10μm 폭의 슬릿으로서 형성되어 있는데 비하여, 오목부(56)에 대응하는 투광부(96B)는 4μm 각의 다수의 구형상의 홀로서 형성되어 있다. UV 광이 통과할 때, 10μm 폭 슬릿의 투광부(96A)에서는 간섭을 별로 받지 않지만, 4μm 각 작은 홀 형상의 투광부(96B)에서는 간섭에 의해 약해져 버린다.
그 때문에, 구체예에서는, 도면에 도시한 바와 같이, 10μm 폭 슬릿형 투광부(96A)의 아래쪽에서는 1μm의 깊이까지 가용화되는데 비하여, 4μm 각 작은 홀 형상의 투광부(96B)의 아래쪽에서는 약 0.5μm의 깊이까지밖에 가용화되지 않는다.
따라서, 가용화 부분(51)을 제거하는 현상 등의 조작 후에는, 도 7c에 도시한 바와 같이, 수지막(5)상의 평탄면에서 볼때, 약 0.5μm 깊이의 오목부(56)와 1μm 깊이의 숄더(55)가 형성되어 있다. 수지막(5)의 두께, 즉, 노광이 전혀 되지않는 위치의 막 두께가 2μm이기 때문에, 숄더(55) 위치에서의 막 두께 T2는 1μm이다. 또한, 숄더(55)상의 평탄부의 폭은, 도 4의 설명에서 진술한 바와 같이, 구체예에 있어서 10μm이다. 이와 같이, 동일 마스크를 이용하여 깊이의 제어를 할 경우, 슬릿 폭을 개구 폭의 2배 이상으로 하는 것이 바람직하다.
또한, 도 8에 도시한 바와 같이, 패드용 제외부(54) 및 컨택트홀(51, 52, 53)의 형성 위치에서, "약한 노광"을 반복함으로써, 수지막을 제거하는 데에 충분한 적산 노광량을 부여하고 있다.
도 8a에 도시한 바와 같이, 제1단의 "약한 노광"에 이용하는 포토마스크(95)에는, 패드용 제외부(54)에 대응하는 투광부(95A)와, 수지막(5)을 관통하는 상층 컨택트홀(51, 52, 53)에 대응하는 투광부(95B)가 형성되어 있다. 이는, 상기 실시예의 "강한 노광"에 이용한 도 7의 포토마스크와 동일하다.
그리고, 제1단의 "약한 노광" 후에는, 이들 투광부(95A, 95B) 위치에서, 수지막(5)의 상층쪽의 대략 반만이 가용화된다.
도 8b에 도시한 바와 같이, 제2단의 "약한 노광"에 이용하는 포토마스크(93)에는 숄더(55) 및 패드용 제외부(54) 위치에 대응하는 투광부(93a)와, 컨택트홀(51, 52, 53)에 대응하는 투광부(93b)가 형성되어 있다. 그리고, 이 제2단의 "약한 노광" 후에는, 패드용 제외부(54) 및 컨택트홀(51, 52, 53) 위치에서, 수지막(5)이 표층에서부터 기초의 절연막(4)에 이를때까지 가용화된다. 또한, 숄더(55) 위치에서 약 1μm의 깊이에 이를때까지 가용화된다.
도 8c에 도시한 바와 같이, 제3단의 약한 노광에 이용하는 포토마스크(92)에는, 반사 화소 전극(73)을 위한 오목부(56)에 대응하는 투광부(92b)만이 형성되어 있다. 그리고, 제3단의 노광에서는, 제1단이나 제2단의 약한 노광보다 더 약한 노광이 행해진다. 이에 의해 오목부(56) 위치에서 약 0.5μm 깊이에 이를때까지 가용화된다.
현상에 의해 가용화 부분(5')을 제거한 후에는 상기 실시예(도 6b 및 도 7c)의 경우와 마찬가지 구성의 어레이 기판이 얻어진다.
또한, 상술한 실시예에 있어서는, 각 화소 도트 내의 반사 화소 전극에 대응하는 위치에 오목부를 갖는 것에 대하여 설명하였지만, 투과 화소 전극과 마찬가지로 평탄한 구조이어도 된다. 또한, 투과 화소 전극을 형성하는 부분의 후형 수지막을 제거하고, 층간 절연막상에 투과 화소 전극을 형성해도 된다.
또한, 상술의 실시예에 있어서는, 각 화소 도트내에 반사 화소 전극과 투과 화소 전극을 갖는 반 투과형 표시 장치에 대하여 설명하였지만 이것에 한정되지 않고, 반사 화소와 투과 화소가 부분적으로 형성되는 부분 반사형 표시 장치나, 반사형 표시 장치, 투과형 표시 장치 등에 적용하는 것도 가능하다.
도 9는 일례로서 투과형 표시 장치용 어레이 기판의 단면도를 도시한다.
투명 화소 전극(63)은, 컨택트홀(43, 53)을 통하여 소스 전극(33)의 연장부의 상면에 직접 접촉함으로써 도통을 행하고 있다.
또한, 도시는 생략하지만, 어레이 기판의 주연부에서는, 금속막으로 이루어지는 컨택트용의 브릿지형 도전막(71) 대신에, ITO층으로 이루어지는 브릿지형 도전막을 이용하여도 된다. 즉, 반사 금속층(73)과 동시에 형성되는 도전막 대신에, 투명 화소 전극(63)과 동시에 형성되는 도전막이 배치된다.
<비교예>
여기서, 도 10의 제조 공정을 이용하여 비교예에 대하여 설명한다. 단, 비교를 위하여, 상술한 실시예의 어레이 기판의 구성 부분의 참조 부호를 이용하여 설명한다.
비교예의 어레이 기판의 제조 방법은, 상기 실시예와 마찬가지의 제조 방법에서, 후형 수지막(5)의 단부면(5a)에 숄더(55)를 형성하지 않는 것이다. 이에 따라, 단부면(5a)의 가장자리를 따라, 에칭한 후의 나머지 금속 적층막(Mo/Al)이 띠상으로 잔류하고 있으며, 이 띠상의 금속 적층막에 복수의 단자핀(101)이 근원과 선단 접촉부(103)와의 중간 위치에서 접촉하고 있다. 그에 따라, 금속 적층막을 개재하여, 이웃하는 단자핀(101)에 단락이 생기고 있다.
도 10a에 도시한 바와 같이, 후형 수지막(5)을 형성하는 공정에서, 어레이 기판의 주연부에서는, "강한 노광"을 행하는 영역과 노광을 행하지 않는 영역 만으로 구분되고, 이들 경계는 비교적 명료하다. 접속 패드(14)의 외측에 위치하는 단부면(5a)은 단면에서 볼 경우, 비교적 급경사인 직선형 또는 단조로운 곡선이 된다.
도 10b에 도시한 바와 같이, 포지티브형 레지스트를 도포했을 때, 단부면(5a)의 가장자리 위치에서는, 레지스트(8)의 막 두께가 다른 위치에 비하여뛰어나게 크게 된다. 이 위치에서의 레지스트(8)의 막 두께는, 거의 실시예의 경우의 대응하는 위치의 막 두께 T1에, 상기 숄더(55)의 높이 T2를 더한 치수 T1+T2로 된다. 그 때문에, 단부면(5a)의 가장자리 위치에서는, 노광이 저면 부분에까지 충분히 도달하지 않아, 노광에 의한 가용화가 완전하게는 행해지지 않게 된다. 따라서, 현상 후에는, 도 10c에 도시한 바와 같이, 레지스트의 나머지(81)가 잔류하는 현상이 생긴다.
도 10d에 도시한 바와 같이, 레지스트의 나머지(81)에 기인하여, 에칭 및 레지스트 패턴의 제거 후, 단부면(5a)의 가장자리 위치에 잔류 금속 적층막(75)이 생기게 된다. 그리고, 이러한 경우, 도 10e에 도시한 바와 같이, 테이프 캐리어 패키지(TCP)(101)가 실장되었을 때 단자핀(101) 사이에서 단락이 생긴다.
상기 실시예에 있어서는, 비정질 실리콘(a-Si:H) TFT 타입의 어레이 기판에 대하여 설명하였으나, 다결정 실리콘(p-Si) TFT 타입 등의 어레이 기판이어도 마찬가지다. 이 경우, 예를 들면, 일본 특개 2000-330484나 일본 특개 2001-339070에 기재된 방법에 따라 TFT의 형성을 위한 성막 및 패터닝을 행할 수 있다.
또한, 상기 실시예에 있어서는, 외부 구동 회로와의 접속을 테이프 캐리어 패키지(TCP)의 단자핀을 접촉하는 경우에 대하여 설명하였지만, 이에 한정되지 않고, 이방성 도전막(ACF) 등을 개재하여 접착하여도 된다.
또한, 테이프 캐리어 패키지(TCP) 형상은 실시예의 형태에 한정되지 않고, 배선이 형성된 폴리이미드 필름 등의 가요성을 갖는 플라스틱 기판에 IC 칩을 탑재하여도 된다.
또한, 액정 표시 장치에 한하지 않고 유기 EL 등의 평면 표시 장치이어도 완전히 동일하다.
평면 표시 장치용 어레이 기판 및 그 제조 방법에 있어서, 접속 패드나 이것에 접속하는 단자핀끼리의 단락을 충분히 방지할 수 있다.

Claims (6)

  1. 절연 기판상에 배열되는 배선 패턴과, 상기 배선 패턴의 일단부에 접속하는 접속 패드와,
    상기 배선 패턴을 덮어, 상기 접속 패드를 노출시키는 제외부를 형성한 두께 1μm 이상의 절연막과,
    상기 절연막 위에 배치되는 도전층의 패턴으로 이루어져 화소 영역에 매트릭스 형상으로 배열되는 화소 전극을 구비하는 평면 표시 장치용 어레이 기판으로서,
    상기 제외부를 구획하는 상기 절연막의 내연 단부면에는, 상기 접속 패드의 열이 기판 외측에 대향되는 위치에 견부(肩部)가 포함되는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서,
    상기 내연 단부면은, 평면도 상에서, 기판 안쪽을 향해 요철 형상의 파형을 이루며, 이 파형의 피치는 상기 접속 패드의 배열 피치와 대략 같은 것을 특징으로 하는 어레이 기판.
  3. 절연 기판상에, 절연 기판상에 배열되는 배선 패턴과, 상기 배선 패턴의 일단부에 접속하는 접속 패드를 형성하는 일련의 공정과,
    상기 배선 패턴을 덮는 두께 1μm 이상의 절연막, 및 상기 접속 패드를 노출시키는 제외부를, 포토레지스트의 도포, 노광 및 현상을 거쳐 작성하는 공정과,
    이 절연막 위에 배치되는 도전층의 패턴으로 이루어지며 화소 영역에 매트릭스 형상으로 배열되는 화소 전극을 작성하는 공정을 포함하는 표시 장치용 어레이 기판의 제조 방법으로서,
    상기 절연막의 패턴을 형성하기 위한 노광 시, 비 노광 영역과, 상기 제외부를 형성하기 위한 전 노광 영역과, 적산 노광 강도가 이들 영역 사이의 값이 되도록 설정되는 중간 노광 영역으로 구분하고, 이에 의해, 상기 제외부를 구획하는 상기 절연막의 내연 단부면에서, 상기 접속 패드가 기판 외측에 대향하는 위치에 견부를 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 화소 전극은, 반사 화소 전극을 이루는 광 반사 금속층의 패턴을 포함하며, 하나의 마스크 패턴을 이용한 노광에 의해 상기 견부를 형성함과 동시에 상기 광반사 금속층의 패턴의 배치 위치에 요철 패턴을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 마스크 패턴에서, 상기 요철 패턴을 형성하기 위한 개구부와 상기 견부를 형성하기 위한 개구부 사이에 개구경에 차를 두고,
    이에 따라 상기 요철 패턴의 상기 절연막의 평탄면에서의 깊이가 상기 견부까지의 깊이의 약 1/2 또는 그 이하가 되는 것을 특징으로 하는 어레이 기판의 제조 방법.
  6. 제4항에 있어서,
    상기 마스크 패턴에서, 상기 요철 패턴을 형성하기 위한 반 투과부와 상기 견부를 형성하기 위한 반 투과부 사이에서 투과율에 차를 두고,
    이에 따라 상기 요철 패턴의 상기 절연막의 평탄면에서의 깊이가 상기 견부까지의 깊이의 약 1/2 또는 그 이하가 되는 것을 특징으로 하는 어레이 기판의 제조 방법.
KR10-2003-0037805A 2002-06-13 2003-06-12 표시 장치용 어레이 기판 및 그 제조 방법 KR100532906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002173338 2002-06-13
JPJP-P-2002-00173338 2002-06-13

Publications (2)

Publication Number Publication Date
KR20030096044A true KR20030096044A (ko) 2003-12-24
KR100532906B1 KR100532906B1 (ko) 2005-12-02

Family

ID=30112229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037805A KR100532906B1 (ko) 2002-06-13 2003-06-12 표시 장치용 어레이 기판 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7042149B2 (ko)
JP (1) JP4342217B2 (ko)
KR (1) KR100532906B1 (ko)
CN (1) CN1295555C (ko)
TW (1) TWI245155B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702516B2 (ja) 2003-05-07 2011-06-15 エルジー エレクトロニクス インコーポレイティド 有機el素子及びその製造方法
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2006164737A (ja) * 2004-12-07 2006-06-22 Sharp Corp 表示素子、若しくはそれを備えた表示パネル及び表示装置
US9083798B2 (en) * 2004-12-22 2015-07-14 Nuance Communications, Inc. Enabling voice selection of user preferences
KR101107251B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP2006201433A (ja) * 2005-01-20 2006-08-03 Toppan Printing Co Ltd 半透過型液晶表示装置用カラーフィルタの製造方法及び半透過型液晶表示装置用カラーフィルタ
CN100388067C (zh) * 2005-05-17 2008-05-14 友达光电股份有限公司 导线结构及其制造方法
US8040444B2 (en) * 2005-06-03 2011-10-18 Samsung Electronics Co., Ltd. Display device, method of manufacturing the same and mask for manufacturing the same
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2007334297A (ja) * 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) * 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI306668B (en) 2006-08-16 2009-02-21 Au Optronics Corp Display panel and method of manufacturing the same
JP4285533B2 (ja) * 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI340282B (en) 2007-05-25 2011-04-11 Au Optronics Corp Liquid crystal panel, thin film transistors array substrate and curing line structure thereof in use of phase separation alignment process
US8901560B2 (en) * 2008-08-06 2014-12-02 Sharp Kabushiki Kaisha Display device and manufacturing method therefor
US20110121304A1 (en) * 2008-08-06 2011-05-26 Sharp Kabushiki Kaisha Display device and manufacturing method therefor
WO2010026679A1 (ja) * 2008-09-08 2010-03-11 シャープ株式会社 表示装置及びその製造方法
JPWO2011016286A1 (ja) * 2009-08-04 2013-01-10 シャープ株式会社 アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法
JPWO2011016287A1 (ja) * 2009-08-04 2013-01-10 シャープ株式会社 アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法
TWI412972B (zh) * 2010-08-17 2013-10-21 Au Optronics Corp 觸控面板及其周邊電路
TWI454809B (zh) * 2011-06-24 2014-10-01 Au Optronics Corp 液晶顯示面板
JP5427253B2 (ja) * 2012-02-06 2014-02-26 シャープ株式会社 有機el素子、若しくはそれを備えた表示パネル及び表示装置
JP5642841B2 (ja) * 2013-05-28 2014-12-17 シャープ株式会社 有機el素子、若しくはそれを備えた表示パネル及び表示装置
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
KR102274701B1 (ko) * 2014-12-29 2021-07-08 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
JP7062528B2 (ja) * 2018-06-14 2022-05-06 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5926735A (en) * 1996-02-22 1999-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device
JP3305235B2 (ja) * 1997-07-01 2002-07-22 松下電器産業株式会社 アクティブ素子アレイ基板
JP2001264798A (ja) * 2000-03-22 2001-09-26 Hitachi Ltd アクティブマトリックス基板及びそれを用いた光学変調素子

Also Published As

Publication number Publication date
US20040008167A1 (en) 2004-01-15
US7042149B2 (en) 2006-05-09
TWI245155B (en) 2005-12-11
JP4342217B2 (ja) 2009-10-14
CN1295555C (zh) 2007-01-17
US20060009108A1 (en) 2006-01-12
KR100532906B1 (ko) 2005-12-02
JP2004070308A (ja) 2004-03-04
CN1470923A (zh) 2004-01-28
TW200406630A (en) 2004-05-01
US7021983B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
KR100532906B1 (ko) 표시 장치용 어레이 기판 및 그 제조 방법
KR100634919B1 (ko) 표시 장치용 배선 기판 및 그 제조 방법
JP4607418B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US7440041B2 (en) Method of fabricating array substrate having color filter on thin film transistor structure
KR101197223B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US7527989B2 (en) Method for fabricating liquid crystal display panel
JP4422648B2 (ja) 液晶表示装置およびその製造方法
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20040061787A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
JP2002184999A (ja) 表示装置用アレイ基板の製造方法
KR100475111B1 (ko) 액정표시장치의 제조방법
JP4090594B2 (ja) 反射型液晶表示装置およびその製造方法
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
TWI406070B (zh) 薄膜電晶體基板、顯示面板、顯示裝置及其製造方法
KR20070032173A (ko) 액정표시장치 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
JP2002214641A (ja) 平面表示装置用アレイ基板の製造方法
KR100830735B1 (ko) 액정 표시 장치의 제조방법
KR100546960B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20050035682A (ko) 액정표시장치 및 그 제조 방법
KR20030058327A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20060037699A (ko) 어레이 기판의 제조 방법
KR20050043337A (ko) 마스크, 그 마스크를 사용하여 형성한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 14