WO2010026679A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2010026679A1
WO2010026679A1 PCT/JP2009/002579 JP2009002579W WO2010026679A1 WO 2010026679 A1 WO2010026679 A1 WO 2010026679A1 JP 2009002579 W JP2009002579 W JP 2009002579W WO 2010026679 A1 WO2010026679 A1 WO 2010026679A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
display device
interlayer insulating
substrate
connection terminals
Prior art date
Application number
PCT/JP2009/002579
Other languages
English (en)
French (fr)
Inventor
山田重之
布施大輔
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/054,790 priority Critical patent/US20110169004A1/en
Publication of WO2010026679A1 publication Critical patent/WO2010026679A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Definitions

  • the present invention relates to a display device and a manufacturing method thereof.
  • a display device generally has a display panel in which a switching element substrate and a counter substrate are bonded to each other and a display medium layer is sandwiched between the substrates. With such a configuration, the amount of transmitted light is controlled according to the potential difference applied between the pixel electrode formed on the switching element substrate and the common electrode formed on the counter substrate, and the display screen has a predetermined gradation. An image can be displayed.
  • an active matrix substrate configured by arranging switching elements in a matrix for each pixel is widely used as a switching element substrate.
  • such an active matrix substrate is formed with a plurality of connection terminals that are electrically connected to the switching elements and pulled out in order to send driving signals to the respective switching elements.
  • Patent Documents 1 and 2 disclose a configuration near the connection terminal of such an active matrix substrate, a manufacturing method, and the like.
  • FIG. 8 is a plan view of the connection terminal region of the active matrix substrate.
  • 9A to 9C are cross-sectional views of the connection terminal region in each manufacturing process of the active matrix substrate.
  • FIG. 9C corresponds to a cross section taken along line I-I ′ of FIG.
  • a plurality of switching elements are arranged in a matrix on an insulating substrate 100. Further, in order to send a driving signal to the switching element, a plurality of connection terminals 101 are formed which are electrically connected to the switching element and drawn out, and arranged in parallel to each other.
  • an interlayer insulating film 102 is formed on the insulating substrate 100 on which the switching elements and connection terminals 101 are formed. At this time, a contact hole that leads to the switching element is formed in the interlayer insulating film 102, and further, the tips of the plurality of connection terminals 101 are exposed.
  • a pixel electrode material 103 made of, for example, ITO (indium tin oxide) is formed on the entire surface of the insulating substrate 100 on which the interlayer insulating film 102 is formed.
  • a photosensitive resist 104 is provided on the pixel electrode material 103, exposed and developed.
  • the end portion of the interlayer insulating film 102 has a steep inclination angle of about 70 °. Therefore, the thickness (R 1) of the photosensitive resist 104 provided above the interlayer insulating film 102 and the end of the insulating substrate 100.
  • the thickness (R2) of the photosensitive resist 104 provided above the vicinity of the end portion of the interlayer insulating film 102 is larger than the thickness (R3) of the photosensitive resist 104 provided above the connection terminal 101 extending in the area. Yes.
  • the photosensitive resist 104 is exposed and developed. At this time, since the thickness (R2) of the photosensitive resist 104 provided above the vicinity of the end of the interlayer insulating film 102 is large as described above, it is not completely removed, as shown in FIG. 9B. Residue 104 'is produced.
  • a pixel electrode having a predetermined pattern is formed by etching using the photosensitive resist 104 as a mask.
  • the residue 104 ′ of the photosensitive resist 104 is generated at the end portion of the interlayer insulating film 102, as shown in FIG. 9C, the pixel electrode in that portion is not etched away, and the residue of the pixel electrode 105 is generated.
  • the pixel electrode residue 105 When the pixel electrode residue 105 is generated at the end of the interlayer insulating film 102 as described above, the pixel electrode residue 105 electrically connects the adjacent connection terminals 101 as shown in FIG. There is a problem in that a leakage current is generated between both terminals, causing a display defect.
  • the present invention has been made in view of such a problem, and an object of the present invention is to provide a display device having a good display quality and manufacturing efficiency and a manufacturing method thereof.
  • a display device is a display device comprising: an active matrix substrate in which a plurality of switching elements are arranged in a matrix; and a counter substrate arranged to face the active matrix substrate via a display medium layer.
  • the active matrix substrate is pulled out by being electrically connected to each switching element and sending a driving signal to the switching element, and a plurality of connection terminals arranged in parallel to each other, a plurality of switching elements and a plurality of connections Provided on the terminal, and provided on the exposed region of the interlayer insulating film and the interlayer insulating film and the plurality of connection terminals so that the ends of the connection terminals are exposed at the ends.
  • the interlayer insulating film is formed with a notch having a bottom surface at the tip of a region corresponding to a portion between the plurality of connection terminals, and a first surface constituting the bottom surface of the notch And a step portion constituted by a second surface provided at a position higher than the first surface and a slope formed continuously from the first surface to the second surface.
  • the first surface of the interlayer insulating film may be formed in a rectangular shape.
  • the height difference between the first surface and the second surface may be 0.2 to 2.5 ⁇ m.
  • the length in the direction along the direction in which the connection terminal on the first surface extends may be 4 ⁇ m or more.
  • the display medium may be made of a liquid crystal material.
  • the pixel electrode may be made of indium tin oxide or indium zinc oxide.
  • the switching element may be a thin film transistor.
  • a display device manufacturing method includes: an active matrix substrate in which a plurality of switching elements are arranged in a matrix; and a counter substrate arranged to face the active matrix substrate via a display medium layer.
  • a notch having a bottom surface is provided at the tip of the region corresponding to the intermediate portion, a first surface constituting the bottom surface of the notch, and a second surface provided at a position higher than the first surface,
  • a step of forming an interlayer insulating film having a step portion constituted by a slope formed continuously from the first surface to the second surface, and a pixel on the insulating substrate on which the interlayer insulating film is formed;
  • 1 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention. It is sectional drawing of the thin-film transistor substrate which concerns on embodiment of this invention.
  • 1 is a plan view of a thin film transistor substrate according to an embodiment of the present invention.
  • 1 is a perspective view of a thin film transistor substrate according to an embodiment of the present invention. It is sectional drawing which shows the interlayer insulation film in the thin-film transistor substrate which concerns on embodiment of this invention.
  • It is a top view of the connection terminal field in each manufacturing process of the thin-film transistor substrate concerning the embodiment of the present invention.
  • It is a top view of a child area.
  • It is a top view of the conventional active matrix substrate. It is sectional drawing of the connection terminal area
  • a configuration of a display device according to an embodiment of the present invention and a manufacturing method thereof will be described in detail based on the drawings.
  • a liquid crystal display device will be described as an example of the display device.
  • the present invention is not limited to the following embodiment.
  • FIG. 1 shows a cross-sectional view of a liquid crystal display device 10 according to an embodiment of the present invention.
  • the liquid crystal display device 10 includes a liquid crystal display panel 11 and a backlight 12.
  • the liquid crystal display panel 11 includes a thin film transistor substrate 13 (active matrix substrate) having a polarizing plate 18 disposed on the outer surface, a color filter substrate 14 (counter substrate) having a polarizing plate 28 disposed on the outer surface, a thin film transistor substrate 13, And a liquid crystal layer 15 (display medium layer) sandwiched between the color filter substrates 14.
  • the liquid crystal layer 15 is surrounded by a sealing material 29 that bonds the thin film transistor substrate 13 and the color filter substrate 14 together.
  • a black matrix (light-shielding film), a color filter, a counter electrode (not shown), and an alignment film 27 are formed on the surface of the glass substrate serving as the base of the color filter substrate 14 on the liquid crystal layer 15 side.
  • a plurality of gate lines extending in the X-axis direction and a plurality of source lines (not shown) extending in the Y-axis direction are formed on the thin film transistor substrate 13.
  • Each rectangular area defined by these gate lines and source lines is a pixel area.
  • Thin film transistors (switching elements) 40 are respectively formed at portions where a plurality of gate lines and source lines intersect.
  • FIG. 2 is a cross-sectional view of the thin film transistor 40 portion of the thin film transistor substrate 13.
  • the thin film transistor substrate 13 includes a glass substrate 30 (insulating substrate) serving as a base. In addition to the glass substrate 30, a resin substrate or the like may be used as an insulating substrate.
  • a gate electrode 31 is formed on the glass substrate 30.
  • a gate insulating film 32 made of, for example, SiO 2 or SiN is formed on the gate electrode 31.
  • a semiconductor film 33 (operating semiconductor film) that becomes an active layer of the thin film transistor 40 is formed.
  • the semiconductor film 33 includes a channel region, and a channel protective film 34 made of an insulating material such as SiO 2 or SiN is formed on the channel region of the semiconductor film 33.
  • n + semiconductor film 35 is formed on the semiconductor film 33 and the channel protective film 34, and is formed of Al, Ta, MoW alloy, Cr, or the like across the channel protective film 34 via the n + semiconductor film 35.
  • a source electrode 36 and a drain electrode 37 are formed apart from each other.
  • a pixel electrode 39 provided in the pixel region is electrically connected to the drain electrode 37 via an interlayer insulating film 38 made of an insulating material such as SiO 2 or SiN.
  • the pixel electrode 39 is formed of a transparent conductor such as ITO (indium tin oxide) or IZO (indium zinc oxide).
  • An alignment film 17 made of polyimide or the like is formed on the pixel electrode 39.
  • a connection terminal 41 for receiving an external signal is formed at the end of the thin film transistor substrate 13 and is drawn from the source line.
  • FIG. 3 is a plan view of the connection terminal 41 region of the thin film transistor substrate 13.
  • the pixel electrode 39 on the connection terminal 41 is not shown.
  • 4 is a perspective view of the connection terminal 41 region of the interlayer insulating film 38 in FIG.
  • the connection terminal 41 region of the thin film transistor substrate 13 includes a plurality of connection terminals 41 formed on the glass substrate 30 and arranged in parallel at equal intervals.
  • an interlayer insulating film 38 provided also on the thin film transistor 40 is formed. The end portions of the interlayer insulating film 38 are formed so that the tips of the plurality of connection terminals 41 are exposed.
  • connection terminal 41 in the present embodiment is configured to be drawn from the source line to the end portion of the thin film transistor substrate 13.
  • the connection terminal 41 may not be a terminal related to the wiring drawn from the source line, and may be a wiring drawn from the gate line. The terminal etc. which concern on may be sufficient.
  • a notch 42 is formed at the tip of a region corresponding to a portion between the plurality of connection terminals 41.
  • the notch 42 includes a first surface 43 formed in a rectangular shape as a bottom surface.
  • a second surface 44 is formed at a position higher than the first surface 43 behind the first surface 43 in the interlayer insulating film 38.
  • the second surface 44 constitutes the upper surface of the interlayer insulating film 38.
  • a slope 45 that is continuous from the first surface 43 to the second surface 44 and is gently inclined is formed.
  • the first surface 43, the second surface 44, and the inclined surface 45 constitute a stepped portion 46 provided in the interlayer insulating film 38.
  • slopes 55 that are gently inclined continuously over the upper surface of the interlayer insulating film 38 are formed.
  • the height difference H between the first surface 43 and the second surface 44 is preferably 0.2 to 2.5 ⁇ m.
  • the length L in the direction along the direction E in which the connection terminal 41 extends of the first surface 43 is 4.0 ⁇ m or more.
  • the first surface 43 of the interlayer insulating film 38 constituting the bottom surface of the notch 42 is not limited to a rectangular shape, and may be a triangular shape or other polygonal shapes. Further, it may be a semicircular shape or a semi-elliptical shape.
  • a glass substrate 30 serving as a base of the thin film transistor substrate 13 is prepared. Then, a metal film having a thickness of about 0.5 ⁇ m is formed on the glass substrate 30 by sputtering using, for example, an Al alloy.
  • a resist mask is formed by exposing and developing on the metal film using a photomask, and then gate lines, gate electrodes 31 and the like are formed by dry etching.
  • SiN is formed on the entire surface of the substrate with a thickness of about 0.6 ⁇ m by the plasma CVD method to form the gate insulating film 32.
  • a Si layer for forming the semiconductor film 33 is formed on the entire surface of the substrate with a thickness of about 30 nm by a high density plasma CVD method.
  • a protective film material layer (for example, SiN) for forming the channel protective film 34 is formed on the entire surface of the substrate with a film thickness of about 150 nm by plasma CVD.
  • a resist for leaving the protective film material layer in a region corresponding to the channel region of the semiconductor film 33 is formed by patterning.
  • the protective film material layer is patterned by an etching and resist peeling process to form a channel protective film 34.
  • n + semiconductor film 35 for example, n + amorphous Si
  • a metal film such as Ti are sequentially formed.
  • a photoresist is formed on the entire surface of the substrate, exposed using a mask, and developed to pattern the resist.
  • plasma dry etching is performed to connect the source line, the connection terminal 41 drawn from the source line to the edge of the substrate, the source electrode 36, the drain electrode 37, the n + semiconductor film 35, and the semiconductor film 33 is formed.
  • FIG. 6A shows a plan view of the connection terminal 41 formed by this process.
  • an interlayer insulating film material 52 (for example, SiN) is formed on the entire surface of the substrate with a thickness of about 0.2 ⁇ m by plasma CVD.
  • the photomask 63 is formed with a plurality of recesses 65 at equal intervals so as to be positioned between the connection terminals 41 when the photomask 63 is disposed on the interlayer insulating film material 52 to be processed.
  • the recess 65 is formed in a substantially rectangular shape.
  • the recess 65 is provided so as to straddle the connection terminals 41 adjacent to each other from one side portion 56 to the other side portion 56.
  • the photomask 63 includes a rod-shaped portion 66 disposed in the recess 65 with a predetermined gap B from the bottom of the recess 65.
  • the rod-shaped portion 66 is provided so as to straddle from the concave portion 65 and to straddle from one side portion 56 to the other side portion 56 of the connection terminals 41 adjacent to each other.
  • the width of the gap B between the bottom of the recess 65 and the rod-shaped portion 66 is less than the resolution limit of the exposure apparatus used in the subsequent exposure processing of the interlayer insulating film 38.
  • the interlayer insulating film material 52 is exposed and developed using the photomask 63, thereby having a contact hole leading to the thin film transistor 40, and exposing the tips of the plurality of connection terminals 41 at the ends. 3 is formed.
  • a notch 42 is formed in a region corresponding to the portion between the plurality of connection terminals 41 at the end and on the connection terminal 41 so as to correspond to the recess 65 of the photomask 63.
  • a stepped portion 46 constituted by a first surface 43 serving as a bottom surface of the notch 42 and a second surface 44 continuous from the first surface 43 via the inclined surface 45 is also formed.
  • the width of the gap B between the bottom of the concave portion 65 of the photomask 63 and the rod-shaped portion 66 is formed to be less than the resolution limit of the exposure apparatus used in the exposure processing of the interlayer insulating film 38. Has been. Accordingly, sufficient exposure and development processing cannot be performed on the interlayer insulating film 38 in the recess 65. As a result, a complete hole is not formed at the end of the interlayer insulating film 38, but a stepped portion 46 having a low surface (first surface 43) is formed.
  • the photomask 63 does not have to have the shape shown in FIG.
  • a photomask 83 in which two rod-like portions 86 are arranged in parallel in the recess 85 may be used.
  • the width of the gap B ′ between the bottom of the recess 85 of the photomask 83 and the rod-shaped portion 86 and the width of the gap B ′′ between the two rod-shaped portions 86 are determined by the exposure of the interlayer insulating film 38. It is formed below the resolution limit of the exposure apparatus used for processing.
  • ITO is formed as a pixel electrode material on the entire surface of the substrate to a film thickness of about 0.1 ⁇ m by sputtering.
  • a photosensitive resist is provided on the entire surface of the substrate.
  • the stepped portion 46 is formed at the end portion of the interlayer insulating film 38, the photosensitive resist is gently formed along the portion. Therefore, the difference in film thickness of the photosensitive resist on the end region of the interlayer insulating film 38 is reduced.
  • the photosensitive resist is exposed and developed to form a pattern of the photosensitive resist in the region where the ITO is left.
  • the difference in the thickness of the photosensitive resist provided on the end region of the interlayer insulating film 38 is reduced, a residue of the photosensitive resist is generated in the end region of the connection terminal 41. Absent.
  • the pixel electrode 39 is formed by etching ITO using the patterned photosensitive resist as a mask. At this time, as described above, since no photosensitive resist residue is formed on ITO, which is the pixel electrode material, the pixel electrode 39 is accurately patterned on each connection terminal 41, and the pixel electrode 39 is connected between adjacent connection terminals 41. The residue of the electrode 39 does not occur.
  • the photosensitive resist is removed, and subsequently, polyimide is applied to the entire surface of the substrate to form the alignment film 17. In this way, the thin film transistor substrate 13 is completed.
  • a glass substrate serving as a base of the color filter substrate 14 is prepared. Then, a black matrix is formed from a metal such as Cr or a black resin on a predetermined region of the glass substrate. Next, red, green and blue color filters are formed on the glass substrate using a red photosensitive resin, a green photosensitive resin and a blue photosensitive resin. Next, after forming a counter electrode by sputtering a transparent conductive film such as ITO on the entire upper surface of the glass substrate, polyimide is applied on the counter electrode to form an alignment film 27. In this way, the color filter substrate 14 is completed.
  • the thin film transistor substrate 13 and the color filter substrate 14 manufactured in this way are opposed to each other with a spacer (not shown) interposed therebetween, and are bonded together with a sealing material 29, and a liquid crystal material is sealed between the substrates, thereby a liquid crystal display panel. 11 is assumed.
  • polarizing plates 18 and 28 are disposed on both sides of the liquid crystal display panel 11 in the thickness direction, and a drive circuit and a backlight 12 are attached. Thereby, the liquid crystal display device 10 is completed.
  • the liquid crystal display device 10 of the present invention includes a step 46 in a region corresponding to the portion between the plurality of connection terminals 41 at the end of the interlayer insulating film 38.
  • the first surface 43 constituting the stepped portion 46 is rectangular, the end region in the interlayer insulating film 38 corresponding to the space between the connection terminals 41 is wide and has a low height (the first portion The surface 43) can be formed efficiently.
  • an LCD liquid crystal display
  • the display device is not limited to this.
  • an organic EL organic electroluminescence
  • an inorganic EL inorganic electroluminescence
  • Electrophoretic PD (plasma display)
  • PALC plasma addressed liquid crystal display
  • FED field emission display
  • SED surface-conduction electron-
  • It may be a display device such as emitter display (surface electric field display).
  • an evaluation test for examining the relationship between the shape of the stepped portion formed in the region corresponding to between the connection terminals of the interlayer insulating film and the occurrence state of the photosensitive resist residue is performed as follows. Went like that.
  • the height difference between the first surface 43 and the second surface 44 of the stepped portion 46 is 0.2-2. 5 ⁇ m, and the length (L) in the direction along which the connection terminal 41 of the first surface 43 extends is 4.0 ⁇ m (Example 1), and 8.0 ⁇ m (Example 2). Prepared each.
  • the thickness of the connection terminal 41 was 0.495 ⁇ m, and the thickness of the interlayer insulating film 38 provided on the entire surface of the substrate was 0.26 ⁇ m.
  • ITO was formed as a pixel electrode material with a film thickness of 0.13 ⁇ m on the entire surface of the substrate by sputtering, and then a photosensitive resist was provided on the entire surface of the substrate.
  • the photosensitive resist was exposed and developed to form a photosensitive resist pattern in the region where the ITO was to remain.
  • the exposure amount was divided into three types (45, 50, 60 mJ / cm 2 ), and the state of the photosensitive resist residue was confirmed by microscopic observation.
  • Comparative example As a comparative example, a substrate having the same configuration as that of the example except that the processing shown in the above-described embodiment such as the notch and the stepped portion is not performed on the interlayer insulating film, and the photosensitive resist residue is similarly removed. The situation was confirmed by microscopic observation.
  • Table 1 shows the test results of the above-described Examples and Comparative Examples.
  • the length (L) in the direction along the extending direction is preferably 4.0 ⁇ m.
  • Example 2 where the (L) is 4.0 ⁇ m, in Example 2 where the (L) is 8.0 ⁇ m, the generation of resist residues was suppressed more favorably. For this reason, it can be seen that the length (L) in the direction along the direction in which the connection terminal extends in the first surface of the interlayer insulating film is preferably longer.
  • the present invention is useful for a display device and a manufacturing method thereof.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　表示装置のアクティブマトリクス基板は、ガラス基板と、当該ガラス基板の表面に形成され、互いに等間隔に並列配置された複数の接続端子（４１）と、当該複数の接続端子を覆う層間絶縁膜（３８）とを備える。当該層間絶縁膜の端部は、前記複数の接続端子の先端がそれぞれ剥き出しになるように形成される。前記層間絶縁膜の端部の隣り合う２つの接続端子の間の領域には、切り欠き（４２）が形成される。当該切り欠きは、その底面を構成する第１の面（４３）と、当該第1 の面より高い位置に設けられた第２の面（４４）と、前記第１の面から前記第２の面に渡って連続して形成された斜面（４５）とで構成された段差部（４６）を備える。 層間絶縁膜の上に画素電極材料層及び感光性レジスト層を形成し、フォトエッチングによって画素電極を形成する際に、前記層間絶縁膜の端部に画素電極材料の残渣が生じないようにすることができる。

Description

表示装置及びその製造方法
　本発明は、表示装置及びその製造方法に関する。
　表示装置は、一般的に、スイッチング素子基板と対向基板とを対向して貼り合わせ、両基板間に表示媒体層を挟み持つ表示パネルを有している。このような構成により、スイッチング素子基板に形成された画素電極と対向基板に形成された共通電極との間に印加された電位差に応じて光の透過量が制御され、表示画面に所定階調の画像を表示することが可能になる。
　近年、スイッチング素子基板として、スイッチング素子を画素ごとにマトリクス状に配置して構成されたアクティブマトリクス基板が広く用いられている。このようなアクティブマトリクス基板には、一般的に、各スイッチング素子に駆動用信号を送るために、スイッチング素子にそれぞれ電気的に接続されて引き出されると共に、互いに並列配置された複数の接続端子が形成されている。また、特許文献１及び２には、それぞれこのようなアクティブマトリクス基板の接続端子付近の構成及び製造方法等が開示されている。
特開平１１－２４１０１号公報 特開平１１－１５３８０９号公報
　ここで、従来のアクティブマトリクス基板の製造方法を、図８及び図９を用いて、特にその接続端子領域に着目して説明する。図８は、アクティブマトリクス基板の接続端子領域の平面図である。図９（ａ）～（ｃ）は、アクティブマトリクス基板の各製造工程における接続端子領域の断面図である。また、図９（ｃ）は、図８のＩ－Ｉ’線における断面に対応している。
　従来のアクティブマトリクス基板の製造方法としては、まず、絶縁性基板１００上に、マトリクス状に複数のスイッチング素子を配置する。また、スイッチング素子に駆動用信号を送るために、スイッチング素子にそれぞれ電気的に接続されて引き出されると共に、互いに並列配置された複数の接続端子１０１を形成する。
　次に、スイッチング素子及び接続端子１０１が形成された絶縁性基板１００上に層間絶縁膜１０２を形成する。このとき、層間絶縁膜１０２には、スイッチング素子に通じるコンタクトホールを形成し、さらに、複数の接続端子１０１の先端がそれぞれ剥き出しになるように形成する。
　続いて、層間絶縁膜１０２が形成された絶縁性基板１００全面に、例えばＩＴＯ（インジウム錫酸化物）からなる画素電極材料１０３を形成する。次いで、図９（ａ）に示すように、画素電極材料１０３上に感光性レジスト１０４を設け、露光して現像する。このとき、層間絶縁膜１０２の端部は、その傾斜角が約７０°と急であるため、層間絶縁膜１０２の上方に設ける感光性レジスト１０４の厚さ（Ｒ１）及び絶縁性基板１００の端部に延びる接続端子１０１の上方に設ける感光性レジスト１０４の厚さ（Ｒ３）に比べて、層間絶縁膜１０２の端部付近の上方に設ける感光性レジスト１０４の厚さ（Ｒ２）が大きくなっている。
　次に、感光性レジスト１０４を露光して現像する。このとき、層間絶縁膜１０２の端部付近の上方に設ける感光性レジスト１０４は、その厚さ（Ｒ２）が上述のように大きいため、完全に除去されずに、図９（ｂ）に示すような残渣１０４’が生じる。
　続いて、感光性レジスト１０４をマスクとしてエッチングすることにより、所定のパターンの画素電極を形成する。このとき、層間絶縁膜１０２の端部に感光性レジスト１０４の残渣１０４’が生じているため、図９（ｃ）に示すように、当該部分の画素電極がエッチング除去されず、画素電極の残渣１０５が生じる。
　このように、層間絶縁膜１０２の端部に画素電極の残渣１０５が生じると、図８に示すように、この画素電極の残渣１０５が互いに隣り合う接続端子１０１を電気的に接続してしまい、両端子間にリーク電流を発生させ、表示不良を引き起こすという問題がある。
　このような問題に対し、感光性レジストの残渣を生じさせないように露光量を増やすと、接続端子上に設ける画素電極のＩＴＯ線等の幅が必要以上に小さくなってしまう。また、露光量を増やすためには露光時間を増やさなければならず、製造効率が悪化するという問題も生じる。
　本発明は、かかる問題に鑑みてなされたものであり、その目的とするところは、表示品位及び製造効率が良好な表示装置及びその製造方法を提供することである。
　本発明に係る表示装置は、複数のスイッチング素子がマトリクス状に配置されたアクティブマトリクス基板と、アクティブマトリクス基板に表示媒体層を介して対向配置された対向基板と、を備えた表示装置であって、アクティブマトリクス基板は、スイッチング素子に駆動用信号を送るために、スイッチング素子にそれぞれ電気的に接続されて引き出されると共に、互いに並列配置された複数の接続端子と、複数のスイッチング素子及び複数の接続端子上に設けられると共に、端部では複数の接続端子の先端がそれぞれ剥き出しになるように設けられた層間絶縁膜と、層間絶縁膜及び複数の接続端子の剥き出しにされた領域上に設けられると共に、層間絶縁膜に形成されたコンタクトホールを介してスイッチング素子に電気的に接続する画素電極と、を備え、層間絶縁膜は、複数の接続端子間部分に対応する領域の先端部に底面を備えた切り欠きが形成されると共に、切り欠きの底面を構成する第１の面と、第１の面より高い位置に設けられた第２の面と、第１の面から第２の面に渡り連続して形成された斜面と、で構成された段差部を備えたことを特徴とする。
　また、本発明に係る表示装置は、層間絶縁膜の第１の面が矩形状に形成されていてもよい。
　さらに、本発明に係る表示装置は、第１の面と第２の面との高さの差が０．２～２．５μｍであってもよい。
　また、本発明に係る表示装置は、第１の面の接続端子が延びる方向に沿う方向における長さが４μｍ以上であってもよい。
　さらに、本発明に係る表示装置は、表示媒体が液晶材料で構成されていてもよい。
　また、本発明に係る表示装置は、画素電極がインジウム錫酸化物又はインジウム亜鉛酸化物で構成されていてもよい。
　さらに、本発明に係る表示装置は、スイッチング素子が薄膜トランジスタであってもよい。
　本発明に係る表示装置の製造方法は、複数のスイッチング素子がマトリクス状に配置されたアクティブマトリクス基板と、アクティブマトリクス基板に表示媒体層を介して対向配置された対向基板と、を備えた表示装置の製造方法であって、アクティブマトリクス基板用の絶縁性基板を準備する工程と、絶縁性基板上に、マトリクス状に複数のスイッチング素子を配置し、スイッチング素子に駆動用信号を送るために、スイッチング素子にそれぞれ電気的に接続されて引き出されると共に、互いに並列配置された複数の接続端子を形成する工程と、スイッチング素子及び接続端子が形成された絶縁性基板上に層間絶縁膜材料を形成する工程と、端部に複数の凹部が所定の間隔を空けて配置されたフォトマスクを用いて層間絶縁膜材料を露光して現像することにより、複数のスイッチング素子及び複数の接続端子上に設けられ、スイッチング素子に通じるコンタクトホールを有し、端部では複数の接続端子の先端をそれぞれ剥き出しにすると共に、複数の接続端子間部分に対応する領域の先端部に底面を備えた切り欠きが設けられ、切り欠きの底面を構成する第１の面と、第１の面より高い位置に設けられた第２の面と、第１の面から第２の面に渡り連続して形成された斜面と、で構成された段差部を備える層間絶縁膜を形成する工程と、層間絶縁膜が形成された絶縁性基板上に画素電極材料を形成する工程と、画素電極材料上に感光性レジストを設け、露光して現像する工程と、感光性レジストをマスクとしてエッチングすることにより、層間絶縁膜上及び複数の接続端子の剥き出しにされた領域上に設けられ、層間絶縁膜のコンタクトホールを介してスイッチング素子に電気的に接続する画素電極を形成する工程と、を備えたことを特徴とする。
　本発明によれば、表示品位及び製造効率が良好な表示装置及びその製造方法を提供することができる。
本発明の実施形態に係る液晶表示装置の断面図を示す。 本発明の実施形態に係る薄膜トランジスタ基板の断面図である。 本発明の実施形態に係る薄膜トランジスタ基板の平面図である。 本発明の実施形態に係る薄膜トランジスタ基板の斜視図である。 本発明の実施形態に係る薄膜トランジスタ基板における層間絶縁膜を示す断面図である。 本発明の実施形態に係る薄膜トランジスタ基板の各製造工程における接続端子領域の平面図である。 本発明の本実施形態に係る棒状部を２つ備えたフォトマスクの平面図である。子領域の平面図である。 従来のアクティブマトリクス基板の平面図である。 従来のアクティブマトリクス基板の各製造工程における接続端子領域の断面図である。
　以下、本発明の実施形態に係る表示装置の構成、及び、その製造方法について、図面に基づいて詳細に説明する。また、本実施形態では、表示装置として、液晶表示装置を例に挙げて説明する。尚、本発明は、以下の実施形態に限定されるものではない。
　（実施形態）
　（液晶表示装置１０の構成）
　図１は、本発明の実施形態に係る液晶表示装置１０の断面図を示す。液晶表示装置１０は、液晶表示パネル１１及びバックライト１２で構成されている。
　液晶表示パネル１１は、偏光板１８が外表面に配置された薄膜トランジスタ基板１３（アクティブマトリクス基板）と、偏光板２８が外表面に配置されたカラーフィルタ基板１４（対向基板）と、薄膜トランジスタ基板１３とカラーフィルター基板１４の間に挟持された液晶層１５（表示媒体層）とを備えている。また、液晶層１５は、薄膜トランジスタ基板１３及びカラーフィルタ基板１４を貼り合わせるシール材２９で囲まれている。
　カラーフィルタ基板１４のベースとなるガラス基板の液晶層１５側表面には、ブラックマトリクス（遮光膜）と、カラーフィルタと、対向電極（それぞれ不図示）と、配向膜２７とが形成されている。
　薄膜トランジスタ基板１３には、Ｘ軸方向に伸びる複数のゲート線と、Ｙ軸方向に伸びる複数のソース線（それぞれ不図示）とが形成されている。これらのゲート線及びソース線により区画される矩形の領域がそれぞれ画素領域となる。複数のゲート線及びソース線が交差する部位には、それぞれ薄膜トランジスタ（スイッチング素子）４０が形成されている。図２は、薄膜トランジスタ基板１３の薄膜トランジスタ４０部分の断面図である。
　薄膜トランジスタ基板１３は、ベースとなるガラス基板３０（絶縁性基板）を備えている。ガラス基板３０以外にも、樹脂基板等を絶縁性基板として用いてもよい。ガラス基板３０上には、ゲート電極３１が形成されている。ゲート電極３１上には、例えばＳｉＯ２又はＳｉＮ等からなるゲート絶縁膜３２が形成されている。このゲート絶縁膜３２の上の所定の領域には、薄膜トランジスタ４０の活性層となる半導体膜３３（動作半導体膜）が形成されている。半導体膜３３はチャネル領域を備え、半導体膜３３のチャネル領域上には、ＳｉＯ２又はＳｉＮ等の絶縁性材料からなるチャネル保護膜３４が形成されている。半導体膜３３及びチャネル保護膜３４上にはｎ＋半導体膜３５が形成され、ｎ＋半導体膜３５を介し、チャネル保護膜３４に跨って、それぞれＡｌ、Ｔａ、ＭｏＷ合金又はＣｒ等で構成されたソース電極３６及びドレイン電極３７が互いに離間して形成されている。ドレイン電極３７には、ＳｉＯ２又はＳｉＮ等の絶縁性材料からなる層間絶縁膜３８を介して画素領域に設けられた画素電極３９が電気的に接続されている。画素電極３９は、ＩＴＯ（インジウム錫酸化物）又はＩＺＯ（インジウム亜鉛酸化物）等の透明導電体で形成されている。画素電極３９上には、ポリイミド等で構成された配向膜１７が形成されている。また、薄膜トランジスタ基板１３の端部には、ソース線から引き出されて構成された、外部信号を受け取るための接続端子４１が形成されている。
　図３は、薄膜トランジスタ基板１３の接続端子４１領域の平面図である。なお、図３において、接続端子４１上の画素電極３９の図示は省略している。図４は、図３における層間絶縁膜３８の接続端子４１領域の斜視図である。図３及び図４に示すように、薄膜トランジスタ基板１３の接続端子４１領域は、ガラス基板３０上に形成され、互いに等間隔に並列配置された複数の接続端子４１を備える。接続端子４１上には、薄膜トランジスタ４０上にも設けられている層間絶縁膜３８が形成されている。層間絶縁膜３８の端部は、複数の接続端子４１の先端がそれぞれ剥き出しになるように形成されている。層間絶縁膜３８上に形成された画素電極３９は、さらにこの剥き出しになっている接続端子４１上まで延びるように形成されている。本実施形態における接続端子４１は、ソース線から薄膜トランジスタ基板１３端部に引き出されて構成されているが、ソース線から引き出された配線に係る端子でなくてもよく、ゲート線から引き出された配線に係る端子等であってもよい。
　層間絶縁膜３８には、複数の接続端子４１間部分に対応する領域の先端部に、切り欠き４２が形成されている。切り欠き４２は、矩形状に形成された第１の面４３を底面として備えている。層間絶縁膜３８における第１の面４３の後方には、第１の面４３より高い位置に第２の面４４が形成されている。第２の面４４は、層間絶縁膜３８の上面を構成している。層間絶縁膜３８には、第１の面４３から第２の面４４に渡って連続し、且つ、緩やかに傾斜する斜面４５が形成されている。これら第１の面４３、第２の面４４、及び、斜面４５で、層間絶縁膜３８に設けられた段差部４６を構成している。また、第１の面４３の両側方にも、層間絶縁膜３８の上面に渡って連続した緩やかに傾斜する斜面５５が形成されている。
　なお、図５に示すように、第１の面４３と第２の面４４との高さの差Ｈは、０．２～２．５μｍであるのが好ましい。また、図４に示すように、第１の面４３の接続端子４１が延びる方向Ｅに沿う方向における長さＬは、４．０μｍ以上であるのが好ましい。
　なお、切り欠き４２の底面を構成する層間絶縁膜３８の第１の面４３は、矩形状に限らず、３角形状、または、それら以外の多角形状であってもよい。さらに、半円形状または半楕円形状等であってもよい。
　（液晶表示装置１０の製造方法）
　次に、本発明の実施形態に係る液晶表示装置１０の製造方法について説明する。尚、以下に示す製造方法は単なる例示であり、本発明に係る液晶表示装置１０は以下に示す方法により製造されたものに限定されない。
　まず、薄膜トランジスタ基板１３のベースとなるガラス基板３０を用意する。そして、このガラス基板３０上に、例えばＡｌ合金を用いて、スパッタリングにより約０．５μｍの膜厚の金属膜を成膜する。
　次に、金属膜上にフォトマスクを用いて露光して現像することによりレジストマスクを形成した後、ドライエッチングにより、ゲート線及びゲート電極３１等形成する。
　次いで、例えばＳｉＮをプラズマＣＶＤ法により約０．６μｍの厚さで基板全面に成膜してゲート絶縁膜３２を形成する。次に、半導体膜３３を形成するためのＳｉ層を高密度プラズマＣＶＤ法により約３０ｎｍの厚さで基板全面に成膜する。さらに、チャネル保護膜３４を形成するための保護膜材料層（例えばＳｉＮ）をプラズマＣＶＤ法により、約１５０ｎｍの膜厚で基板全面に形成する。
　次に、半導体膜３３のチャネル領域に対応する領域に保護膜材料層を残存させるためのレジストをパターニング形成する。次いで、レジストをマスクとして、エッチング及びレジスト剥離工程により保護膜材料層をパターニングし、チャネル保護膜３４を形成する。
　次に、オーミックコンタクト層を形成するためのｎ＋半導体膜３５（例えばｎ＋アモルファスＳｉ）、Ｔｉ等の金属膜を順に成膜する。
　次に、基板全面にフォトレジストを形成し、マスクを用いて露光した後、現像してレジストをパターニングする。これをエッチングマスクとして、例えばプラズマドライエッチングを施して、ソース線、ソース線から基板端部に引き出された接続端子４１、ソース電極３６、ドレイン電極３７、及び、ｎ＋半導体膜３５、並びに半導体膜３３を形成する。図６（ａ）は、この工程により形成された接続端子４１の平面図を示す。
　次いで、図６（ｂ）に示すように、層間絶縁膜材料５２（例えばＳｉＮ）を、プラズマＣＶＤ法により約０．２μｍの厚さで基板全面に成膜する。
　次に、図６（ｃ）に示すようなフォトマスク６３を準備する。フォトマスク６３は、端部に、処理対象の層間絶縁膜材料５２上に配置した際に、接続端子４１間にそれぞれ位置するような凹部６５が等間隔に複数形成されている。凹部６５は、略矩形状に形成されている。凹部６５は、互いに隣接する接続端子４１の、一方の側辺部５６上から他方の側辺部５６上まで跨るように設けられている。
　また、フォトマスク６３は、凹部６５内において、凹部６５の底辺と所定の隙間Ｂを空けて配置された棒状部６６を備えている。棒状部６６は、凹部６５とは離間し、且つ、互いに隣接する接続端子４１の、一方の側辺部５６上から他方の側辺部５６上まで跨るように設けられている。凹部６５の底辺と棒状部６６との間の隙間Ｂの幅は、後の層間絶縁膜３８の露光処理の際に用いる露光装置の解像限界未満に形成されている。
　続いて、フォトマスク６３を用いて層間絶縁膜材料５２を露光して現像することにより、薄膜トランジスタ４０に通じるコンタクトホールを有し、端部では複数の接続端子４１の先端をそれぞれ剥き出しにする、図３に示す層間絶縁膜３８を形成する。
　層間絶縁膜３８には、フォトマスク６３の凹部６５に対応するように、端部における複数の接続端子４１間部分及び接続端子４１上に対応する領域において、切り欠き４２が形成される。また、切り欠き４２の底面となる第１の面４３、及び、第１の面４３から斜面４５を介して連続する第２の面４４で構成される段差部４６も同時に形成される。
　ここで、上述のように、フォトマスク６３の凹部６５の底辺と棒状部６６との間の隙間Ｂの幅が、層間絶縁膜３８の露光処理の際に用いる露光装置の解像限界未満に形成されている。従って、凹部６５内における層間絶縁膜３８に対して十分な露光及び現像処理を行うことができない。その結果、層間絶縁膜３８の端部に、完全な穴が形成されるのではなく、低い面（第１の面４３）を備える段差部４６が形成される。
　なお、フォトマスク６３は、図６（ｃ）に示した形状のものでなくてもよい。例えば、図７に示すように、凹部８５内に棒状部８６が２本平行して配置されたフォトマスク８３を用いてもよい。この場合も、フォトマスク８３の凹部８５の底辺と棒状部８６との間の隙間Ｂ’の幅、及び、２本の棒状部８６間の隙間Ｂ’’の幅は、層間絶縁膜３８の露光処理の際に用いる露光装置の解像限界未満に形成されている。
　次いで、基板全面に画素電極材料としてＩＴＯをスパッタリングにより約０．１μｍの膜厚で成膜する。次に、基板全面に感光性レジストを設ける。このとき、層間絶縁膜３８の端部に、段差部４６が形成されているため、当該部分に沿って感光性レジストがなだらかに形成される。従って、層間絶縁膜３８の端部領域上における感光性レジストの膜厚の差が小さくなっている。
　次いで、感光性レジストを露光して現像することにより、ＩＴＯを残す領域に感光性レジストのパターンを形成する。このとき、上述のように、層間絶縁膜３８の端部領域上に設けた感光性レジストの膜厚の差を小さくしていたため、接続端子４１の端部領域に、感光性レジストの残渣が生じない。
　次に、パターニングした感光性レジストをマスクとしてＩＴＯをエッチングすることにより画素電極３９を形成する。このとき、上述のように、画素電極材料であるＩＴＯ上に感光性レジストの残渣が生じていないため、画素電極３９は各接続端子４１上に正確にパターニングされ、隣接する接続端子４１間に画素電極３９の残渣が生じない。
　続いて、感光性レジストを除去し、続いて、基板全面にポリイミドを塗布して配向膜１７を形成する。このようにして、薄膜トランジスタ基板１３が完成する。
　カラーフィルタ基板１４の製造方法としては、まず、カラーフィルタ基板１４のベースとなるガラス基板を用意する。そして、このガラス基板の所定の領域上に、Ｃｒ等の金属又は黒色樹脂によりブラックマトリクスを形成する。次に、赤色感光性樹脂、緑色感光性樹脂及び青色感光性樹脂を使用して、ガラス基板上に赤色、緑色及び青色のカラーフィルタを形成する。次いで、ガラス基板の上側全面にＩＴＯ等の透明導電膜をスパッタリングして対向電極を形成した後、対向電極の上にポリイミドを塗布して配向膜２７を形成する。このようにして、カラーフィルタ基板１４が完成する。
　このようにして製造した薄膜トランジスタ基板１３とカラーフィルタ基板１４とをスペーサ（不図示）を挟んで相互に対向させてシール材２９で貼り合わせ、両基板の間に液晶材を封入して液晶表示パネル１１とする。
　次に、液晶表示パネル１１の厚さ方向の両側にそれぞれ偏光板１８，２８を配置し、さらに駆動回路及びバックライト１２を取り付ける。これにより、液晶表示装置１０が完成する。
　（作用効果）
　次に、本発明の実施形態の作用効果について説明する。本発明の液晶表示装置１０は、層間絶縁膜３８の端部における複数の接続端子４１間部分に対応する領域に、段差部４６を備えている。これにより、接続端子４１間の端部付近の層間絶縁膜３８上において、画素電極材料をパターニングするための感光性レジストを設ける際に、感光性レジストがなだらかに傾斜する。このため、層間絶縁膜３８の端部領域上における感光性レジストの膜厚の差が小さくなり、感光性レジストの除去の際に層間絶縁膜３８の端部に感光性レジストの残渣が生じるのを良好に抑制することができる。従って、感光性レジストの残渣に対応して形成される画素電極３９の残渣も発生せず、隣り合う接続端子４１間でリーク電流が生じることを良好に抑制することができる。
　また、段差部４６を構成する第１の面４３が矩形状であるため、接続端子４１間に対応する層間絶縁膜３８における端部領域に、幅が広く、高さの低い部分（第１の面４３）を効率的に形成することができる。
　なお、本実施形態では、表示装置としてＬＣＤ（liquid crystal display；液晶表示ディスプレイ）に係るものについて示したが、これに限らず、例えば、有機ＥＬ（organic electro luminescence ）、無機ＥＬ（inorganic electro luminescence ）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又は、ＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
　上述の構成に係る薄膜トランジスタ基板について、層間絶縁膜の、接続端子間に対応する領域に形成された段差部の形状と、感光性レジスト残渣の発生状況との関係を検討するための評価試験を次のように行った。
　　（実施例）
　まず、実施形態１において図３～図５に示した構成の層間絶縁膜３８について、段差部４６の第１の面４３と第２の面４４との高さの差が０．２～２．５μｍであり、第１の面４３の接続端子４１が延びる方向に沿う方向における長さ（Ｌ）が、４．０μｍであるもの（実施例１）、８．０μｍであるもの（実施例２）をそれぞれ準備した。
　　次に、実施例１及び２の層間絶縁膜３８上に、本実施形態で示した製造工程により、感光性レジストを設けてパターニングした。
　また、各製造工程において、接続端子４１の膜厚は０．４９５μｍとし、基板全面に設ける層間絶縁膜３８の膜厚は０．２６μｍとした。
　次に、実施例１及び２について、基板全面に画素電極材料としてＩＴＯをスパッタリングにより０．１３μｍの膜厚で成膜し、続いて基板全面に感光性レジストを設けた。
　次いで、感光性レジストを露光して現像することにより、ＩＴＯを残す領域に感光性レジストのパターンを形成した。このときの露光処理において、その露光量は３種類に分けて（４５、５０、６０ｍＪ／ｃｍ２）試験を行い、感光性レジストの残渣の状況を顕微鏡観察によって確認した。
　（比較例）
　比較例として、層間絶縁膜に切り欠き及び段差部等の上述の実施形態で示した処理を施さないこと以外は、実施例と同様な構成の基板を作製し、同様に感光性レジストの残渣の状況を顕微鏡観察によって確認した。
　（試験結果）
　上述の実施例及び比較例の試験結果を、表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１より、層間絶縁膜に切り欠き及び段差部等の上述の実施形態で示した処理を施していない比較例では、露光量が４５ｍＪ／ｃｍ２及び５０ｍＪ／ｃｍ２のときにレジスト残渣が隣接する接続端子間に亘って生じたのに対し、実施例１及び２では、そのような状況は発生しなかった。
　したがって、層間絶縁膜に切り欠き及び段差部等の上述の実施形態で示した処理を施すことがレジスト残渣発生の抑制に有効であり、さらに、層間絶縁膜の第１の面は、接続端子が延びる方向に沿う方向における長さ（Ｌ）が４．０μｍであるのが好ましいことがわかる。
　また、上記（Ｌ）が４．０μｍである実施例１に対し、８．０μｍである実施例２は、レジスト残渣の発生がより良好に抑制されていた。このため、層間絶縁膜の第１の面における接続端子が延びる方向に沿う方向における長さ（Ｌ）は、より長い方が好ましいことがわかる。
　以上説明したように、本発明は、表示装置及びその製造方法について有用である。
　　１０　　　液晶表示装置
　　１３　　　薄膜トランジスタ基板
　　３０　　　ガラス基板
　　３８　　　層間絶縁膜
　　３９　　　画素電極
　　４１　　　接続端子
　　４２　　　切り欠き
　　４３　　　第１の面（切り欠きの底面）
　　４４　　　第２の面
　　４５　　　斜面
　　４６　　　段差部
　　５２　　　層間絶縁膜材料
　　５５　　　斜面
　　５６　　　側辺部
　　６５、８５　　　凹部
　　６３、８３　　　フォトマスク
　　６６、８６　　　棒状部

Claims (8)

  1. 　複数のスイッチング素子がマトリクス状に配置されたアクティブマトリクス基板と、該アクティブマトリクス基板に表示媒体層を介して対向配置された対向基板と、を備えた表示装置であって、
    　上記アクティブマトリクス基板は、
    　上記スイッチング素子に駆動用信号を送るために、該スイッチング素子にそれぞれ電気的に接続されて引き出されると共に、互いに並列配置された複数の接続端子と、
    　上記複数のスイッチング素子及び上記複数の接続端子上に設けられると共に、端部では該複数の接続端子の先端がそれぞれ剥き出しになるように設けられた層間絶縁膜と、
    　上記層間絶縁膜及び上記複数の接続端子の剥き出しにされた領域上に設けられると共に、該層間絶縁膜に形成されたコンタクトホールを介して上記スイッチング素子に電気的に接続する画素電極と、を備え、
    　上記層間絶縁膜は、上記複数の接続端子間部分に対応する領域の先端部に底面を備えた切り欠きが形成されると共に、該切り欠きの底面を構成する第１の面と、該第１の面より高い位置に設けられた第２の面と、該第１の面から該第２の面に渡り連続して形成された斜面と、で構成された段差部を備えた表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記層間絶縁膜の第１の面が矩形状に形成されている表示装置。
  3. 　請求項２に記載された表示装置において、
    　上記第１の面と上記第２の面との高さの差が０．２～２．５μｍである表示装置。
  4. 　請求項２に記載された表示装置において、
    　上記第１の面は、上記接続端子が延びる方向に沿う方向における長さが４．０μｍ以上である表示装置。
  5. 　請求項１に記載された表示装置において、
    　上記表示媒体が液晶材料で構成されている表示装置。
  6. 　請求項１に記載された表示装置において、
    　上記画素電極がインジウム錫酸化物又はインジウム亜鉛酸化物で構成されている表示装置。
  7. 　請求項１に記載された表示装置において、
    　上記スイッチング素子が薄膜トランジスタである表示装置。
  8. 　複数のスイッチング素子がマトリクス状に配置されたアクティブマトリクス基板と、該アクティブマトリクス基板に表示媒体層を介して対向配置された対向基板と、を備えた表示装置の製造方法であって、
    　上記アクティブマトリクス基板用の絶縁性基板を準備する工程と、
    　上記絶縁性基板上に、マトリクス状に複数のスイッチング素子を配置し、該スイッチング素子に駆動用信号を送るために、該スイッチング素子にそれぞれ電気的に接続されて引き出されると共に、互いに並列配置された複数の接続端子を形成する工程と、
    　上記スイッチング素子及び接続端子が形成された上記絶縁性基板上に層間絶縁膜材料を形成する工程と、
    　端部に複数の凹部が所定の間隔を空けて配置されたフォトマスクを用いて上記層間絶縁膜材料を露光して現像することにより、上記複数のスイッチング素子及び上記複数の接続端子上に設けられ、該スイッチング素子に通じるコンタクトホールを有し、端部では該複数の接続端子の先端をそれぞれ剥き出しにすると共に、該複数の接続端子間部分に対応する領域の先端部に底面を備えた切り欠きが設けられ、該切り欠きの底面を構成する第１の面と、該第１の面より高い位置に設けられた第２の面と、該第１の面から該第２の面に渡り連続して形成された斜面と、で構成された段差部を備える層間絶縁膜を形成する工程と、
    　上記層間絶縁膜が形成された上記絶縁性基板上に画素電極材料を形成する工程と、
    　上記画素電極材料上に感光性レジストを設け、露光して現像する工程と、
    　上記感光性レジストをマスクとしてエッチングすることにより、上記層間絶縁膜上及び上記複数の接続端子の剥き出しにされた領域上に設けられ、該層間絶縁膜の上記コンタクトホールを介して上記スイッチング素子に電気的に接続する画素電極を形成する工程と、
    を備えた表示装置の製造方法。
PCT/JP2009/002579 2008-09-08 2009-06-08 表示装置及びその製造方法 WO2010026679A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/054,790 US20110169004A1 (en) 2008-09-08 2009-06-08 Display device and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-229884 2008-09-08
JP2008229884 2008-09-08

Publications (1)

Publication Number Publication Date
WO2010026679A1 true WO2010026679A1 (ja) 2010-03-11

Family

ID=41796865

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002579 WO2010026679A1 (ja) 2008-09-08 2009-06-08 表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US20110169004A1 (ja)
WO (1) WO2010026679A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061531A1 (ja) * 2012-10-16 2014-04-24 シャープ株式会社 基板装置及びその製造方法
WO2017077995A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JP2019215477A (ja) * 2018-06-14 2019-12-19 株式会社ジャパンディスプレイ 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137385A (zh) * 2019-04-09 2019-08-16 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示面板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124101A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板およびその製造方法
JPH11153809A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd フォトマスク及びアクティブ素子アレイ基板の製造方法
JP2004070308A (ja) * 2002-06-13 2004-03-04 Tfpd Kk 表示装置用アレイ基板及びその製造方法
JP2004205552A (ja) * 2002-12-20 2004-07-22 Chi Mei Electronics Corp 画像表示パネル、画像表示装置および画像表示パネルの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124101A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板およびその製造方法
JPH11153809A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd フォトマスク及びアクティブ素子アレイ基板の製造方法
JP2004070308A (ja) * 2002-06-13 2004-03-04 Tfpd Kk 表示装置用アレイ基板及びその製造方法
JP2004205552A (ja) * 2002-12-20 2004-07-22 Chi Mei Electronics Corp 画像表示パネル、画像表示装置および画像表示パネルの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061531A1 (ja) * 2012-10-16 2014-04-24 シャープ株式会社 基板装置及びその製造方法
WO2017077995A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JPWO2017077995A1 (ja) * 2015-11-06 2018-08-09 シャープ株式会社 表示基板、表示装置及び表示基板の製造方法
JP2019215477A (ja) * 2018-06-14 2019-12-19 株式会社ジャパンディスプレイ 半導体装置
WO2019239742A1 (ja) * 2018-06-14 2019-12-19 株式会社ジャパンディスプレイ 半導体装置
JP7062528B2 (ja) 2018-06-14 2022-05-06 株式会社ジャパンディスプレイ 半導体装置

Also Published As

Publication number Publication date
US20110169004A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
WO2010026679A1 (ja) 表示装置及びその製造方法
JP4491375B2 (ja) 液晶表示装置の製造方法
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
WO2013075591A1 (zh) 阵列基板及其制作方法、显示装置
JP4722538B2 (ja) 表示装置
US20090135347A1 (en) Display device and manufacturing method thereof
JP2005275054A (ja) 液晶表示装置および液晶表示装置の製造方法
WO2010016178A1 (ja) 表示装置及びその製造方法
JP5667424B2 (ja) 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
KR102084397B1 (ko) 액정표시장치의 제조방법
CN108363252B (zh) 液晶显示装置及tft阵列基板的制造方法
WO2010016179A1 (ja) 表示装置及びその製造方法
JP5560227B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
US20180120610A1 (en) Liquid crystal display device and method of manufacturing same
US10497725B2 (en) Method of producing display panel board
JP4429779B2 (ja) 表示装置
JP2005201982A (ja) 液晶表示装置及びその製造方法
KR20070072204A (ko) 액정표시소자 및 제조방법
KR20080018487A (ko) 박막 트랜지스터 기판 및 이의 리페어 방법
JP6425676B2 (ja) 表示装置の製造方法
JP2020177224A (ja) 表示装置用基板、表示装置及び表示装置用基板の製造方法
JP2024049705A (ja) アレイ基板の製造方法、アレイ基板、及び表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09811209

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13054790

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09811209

Country of ref document: EP

Kind code of ref document: A1